CN1674133A - 用于提供动态均衡器最优化的设备 - Google Patents

用于提供动态均衡器最优化的设备 Download PDF

Info

Publication number
CN1674133A
CN1674133A CNA200510005780XA CN200510005780A CN1674133A CN 1674133 A CN1674133 A CN 1674133A CN A200510005780X A CNA200510005780X A CN A200510005780XA CN 200510005780 A CN200510005780 A CN 200510005780A CN 1674133 A CN1674133 A CN 1674133A
Authority
CN
China
Prior art keywords
signal
coefficient
parameter
cosine function
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510005780XA
Other languages
English (en)
Other versions
CN100559488C (zh
Inventor
罗伊·D·西德西扬
阿杰伊·多拉基亚
伊万杰罗斯·S·埃利夫塞里奥
理查德·L·加尔布雷思
韦尔登·M·汉森
托马斯·米特尔霍尔泽
特拉维斯·R·奥宁
迈克尔·J·罗斯
戴维·J·斯坦尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN1674133A publication Critical patent/CN1674133A/zh
Application granted granted Critical
Publication of CN100559488C publication Critical patent/CN100559488C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

公开了一种用于提供动态均衡器最优化的设备。本发明通过提供在不必首先将已知模式写入盘中或者需要任何对已经写入在盘上的数据的预先了解的情况下，朝着与直接方法相同的解收敛的均衡器系数更新来解决上述问题。可以使用自适应余弦函数来仅修改DFIR抽头设置、仅修改余弦均衡器的j和k参数，或者既修改DFIR滤波器的抽头设置，又修改余弦均衡器的j和k参数。可以使用其它算法(例如LMS算法)来修改未通过余弦算法修改的参数。

Description

用于提供动态均衡器最优化的设备
技术领域
本公开一般地涉及数据通道中的数据信号检测，特别涉及一种用于提供动态均衡器最优化的设备。
背景技术
随着计算机硬件和软件技术持续发展，对更大且更快的用于存储计算机软件和数据的大容量存储装置的需求持续增加。电子数据库和诸如多媒体应用的计算机应用需要大量的盘存储空间。
大容量存储装置制造商致力于以越来越低的成本来制造具有大数据容量的高速硬盘驱动器。高速硬盘驱动器是可以快速存储和检索数据的硬盘驱动器。增大盘驱动器速度和容量的一个方面是提高或增大面密度。可以通过改进存储和检索数据的方法来增大面密度。
通常，大容量存储装置和系统(例如硬盘驱动器)包括磁存储介质(例如旋转盘或底板(platter))、主轴电动机、读取/写入头、致动器、预放大器、读取通道、写入通道、伺服控制器或数字信号处理器、以及用来控制硬盘驱动器的操作并使硬盘驱动器与主机或系统总线正确地对接的控制电路。读取通道、写入通道、伺服控制器和存储器可以作为被称为数据通道的一个集成电路而全部实现。控制电路常常包括用于在硬盘驱动器的操作期间执行控制程序或指令的微处理器。
当存储和检索数据时，硬盘驱动器进行写入和读取操作。典型的硬盘驱动器通过将数据从主机接口传递到其控制电路来进行写入操作。然后，控制电路将该数据存储在本地动态随机存取存储器中。控制电路处理器调度一系列事件，以便允许将该信息通过写入通道传递到盘底板。控制电路将读取/写入头移动到适当的轨道，并确定该轨道的适当扇区的位置。最后，硬盘驱动器控制电路将数据从动态随机存取存储器通过写入通道传递到盘底板上所定位的扇区。扇区通常具有固定的数据存储分配，典型的是512字节的用户数据。写入时钟控制写入通道中写入操作的定时。写入通道可以将数据编码，使得以后可以更可靠地检索该数据。
在读取操作中，通过正确地对读取头定位来确定要读取的适当扇区的位置，并读取先前写入盘中的数据。读取/写入头探测盘底板的磁通量的改变，并生成对应的模拟读取信号。读取通道接收该模拟读取信号，调节(condition)该信号，并从该信号中检测“0”和“1”。读取通道通过使用自动增益控制(AGC)技术将信号放大到适当的电平来调节该信号。然后，读取通道对信号进行滤波，以消除不希望有的高频噪声，使通道均衡，从该信号中检测“0”和“1”，并格式化用于控制电路的二进制数据。然后，从读取通道传递该二进制或数字数据，并将其存储在控制电路的DRAM中。然后，处理器告知主机：数据已做好传递准备。读取时钟控制读取通道中读取操作的定时。
当盘底板移动时，读取/写入头必须对准或保持在特定的轨道上。这通过从盘中读取被称为伺服楔(wedge)的辅助信息来实现。伺服楔指示头在径向上和沿轨道的圆周的位置。数据通道接收这一位置信息，所以伺服控制器可以继续将头正确定位于该轨道上。
传统的硬盘驱动器数据或读取通道使用被称为峰值检测的技术来从磁介质上存储的模拟信息中提取或检测数字信息。在这一技术中，检测波形的电平，并且如果在采样窗期间波形电平在阈值之上，则将该数据视为“1”。最近，在读取通道电子设备中，正在使用通过利用离散时间信号处理来重建写入盘中的原始数据的先进技术，来提高面密度。在这些技术中，使用数据恢复时钟来对数据进行同步采样。然后，使用信号处理理论，通过一系列数学运算来处理样本。
有几种类型的同步采样数据通道。部分响应、最大似然(PRML)、扩展PRML(EPRML)、增强扩展PRML(EEPRML)、固定延迟树搜索(FDTS)、和决策反馈均衡(DFE)是使用离散时间信号处理技术的不同类型的同步采样数据通道的几个示例。在这些系统中的很多系统中进行的最大似然检测通常由实现Viterbi(维特比)算法的Viterbi检测器来进行。
同步采样数据通道或读取通道通常需要混合型电路来进行读取操作。该电路可以进行诸如模拟信号放大、自动增益控制(AGC)、连续时间滤波、信号采样、离散时间信号处理操纵、定时恢复、信号检测和格式化的功能。在所有同步采样数据通道中，读取操作期间的主要目的是在最高噪声的环境中以最低的误码率来准确地检索数据。
限制磁和光记录系统中的记录密度的基本效应之一是码间干扰(ISI)。这一效应是由于头/介质组合的有限带宽性质引起的，并由于介质上顺次记录的转变(transition)而导致响应的重叠。也就是说，在给定的瞬时时刻，来自介质的输出信号不仅包括该瞬时的输入码元引起的向应，还包括来自一些先前记录的码元的响应。随着线性记录密度增大，这种重叠的量和范围增大，引起通常非常复杂且难以用简单的装置解开(unravel)的多个码元之间的重叠模式(pattern)。
可以使用有限脉冲响应滤波来使所接收的信号均衡。例如，为了减小由通信通道引入的码间干扰，可以使用自适应滤波器来提供相当精确的均衡。然而，自适应滤波器也可以用于噪声消除、线性预测、自适应信号增强和自适应控制。
自适应滤波器是能够自我调整的数字滤波器，并且，其被用在响应变化的信号条件而需要不同的滤波器特性的应用中。自适应滤波器具有更新其系数的能力。通过将新系数从系数发生器发送到自适应滤波器来更新该滤波器的系数。系数发生器是响应到来信号而修改系数的自适应算法。
均衡器性能的重要方面是其收敛性。在任何初始训练阶段之后，可以根据合适的算法，以决策指引的方式来不断调整自适应均衡器的系数。以此方式，从所传输的序列的最终接收机估计(不必正确)得出误差信号。在常规操作中，接收机决策正确的概率很高，使得误差估计常常足够正确以允许自适应均衡器维持精确均衡。此外，决策指引的自适应均衡器可以跟踪通道特性的缓慢变化或者接收机前端的线性微扰，例如采样器相位的缓慢抖动。
这样，必须使用合适的算法来确定描述有限脉冲响应滤波器的良好的均衡器抽头(tap)。用于解决这一问题的直接方法是将已知模式写入盘中，读回该模式，给所写入的模式去卷积以获得系统响应，然后直接求解对于均衡器抽头的方程的所得系统。这一途径需要首先将已知模式写入盘中。
另一已知(众所周知)的解决方案是LMS(最小均方)算法。在B.Widrow和M.E.Hoff，Jr.，“Adaptive Switching Circuits(自适应切换电路)”in IREWescon Conv.Rec.，Part4，pp.96-104，August 1960中描述了最小均方(LMS)误差自适应滤波方案。在S.U.H.Qureshi，“Adaptive Equalization (自适应均衡)”，Proc.IEEE，Vol.73，No.9，pp.1349-1387，September 1987中讨论了在自适应均衡器使用LMS算法来减小码间干扰。
在LMS均衡器中，选择均衡器滤波器系数，以使均方误差(即，所有ISI项的平方和加上均衡器输出端的噪声功率)最小化。因此，LMS均衡器使其输出端的信号失真比在均衡器时间范围和通过该均衡器的延迟的约束下最大化。在正常的数据传输开始之前，可以在训练阶段期间进行对未知通道的LMS均衡器的自动合成。这通常涉及对一组联立方程的迭代解。在训练阶段期间，传输已知信号，并在接收机中产生该信号的同步版本，以获取有关通道特性的信息。训练信号可以由周期性的孤立脉冲或者诸如广为人知的最大长度移位寄存器或伪噪声序列的具有宽均匀谱的连续序列组成。然而，LMS均衡器的收敛速度比较低，而且将为训练序列而消耗带宽。此外，LMS解不收敛于与直接方法相同的解。
可以看到，需要用于提供动态均衡器最优化的设备。
发明内容
为了克服上述现有技术的局限性，并克服当阅读和理解本说明书时将变得清楚的其它局限性，本发明公开了用于提供动态均衡器最优化的设备。
本发明通过提供在不必首先将已知模式写入盘中或者需要任何对已经写入在盘上的数据的预先了解的情况下朝着与直接方法相同的解收敛的均衡器系数更新来解决上述问题。可以使用自适应余弦函数来仅修改DFIR抽头设置(tap set)，仅修改余弦均衡器的j和k参数，或者既修改DFIR滤波器的抽头设置，又修改余弦均衡器的j和k参数。可以使用其它算法(例如LMS算法)来修改未通过余弦算法修改的参数。
根据本发明的原理的读取通道包括：均衡器，其配置为使数字信号均衡，以提供均衡的再现信号；和Viterbi检测器，其能够接收所述均衡的再现信号并将该再现信号转换为表示记录介质上存储的数据的数字输出信号，其中，使用基于余弦函数而自适应地更新均衡器的系数的系数学习电路来实现所述均衡器。
在本发明的另一实施例中，提供了一种波形均衡器。该波形均衡器包括：延迟元件，其延迟再现信号的传播；多个乘法器，其将预定系数与再现信号和来自延迟元件的延迟信号相乘；系数学习电路，其自适应地更新所述多个乘法器的每一个的预定系数；和加法器，其将来自所述多个乘法器的输出相加，其中，系数学习电路基于余弦函数而自适应地更新均衡器的系数。
在本发明的另一实施例中，提供了一种信号处理系统。该信号处理系统包括：存储器，用于在其中存储数据；和处理器，耦接到存储器上，用于使数字信号均衡，以提供均衡的再现信号，该处理器基于余弦函数而自适应地更新均衡器的系数。
在本发明的另一实施例中，提供了一种磁存储装置。该磁存储装置包括：用于在其上记录数据的磁存储介质、用于移动磁存储介质的电动机、用于在磁存储介质上读取和写入数据的头、用于相对于磁存储介质而对头进行定位的致动器、和用于处理磁存储介质上的编码信号的数据通道，该数据通道包括：均衡器，其配置为使数字信号均衡以提供均衡的再现信号；Viterbi检测器，其能够接收所述均衡的再现信号，并将该再现信号转换为表示记录介质上存储的数据的数字输出信号；其中，使用基于余弦函数而自适应地更新均衡器的系数的系数学习电路来实现所述均衡器。
在本发明的另一实施例中，提供了另一种读取通道。此读取通道包括：用于使数字信号均衡以提供均衡的再现信号的部件，以及耦接到用于均衡的部件而用于接收所述均衡的再现信号并将该再现信号转换为表示记录介质上存储的数据的数字输出信号的部件，其中，使用用于基于余弦函数而自适应地更新用于均衡的部件的系数的部件来实现所述用于均衡的部件。
在本发明的另一实施例中，提供了另一种波形均衡器。此波形均衡器包括：用于延迟再现信号的传播的部件、用于将预定系数与再现信号和来自用于延迟的部件的延迟信号相乘的部件、用于自适应地更新用于相乘的部件的预定系数的部件、和用于将来自用于相乘的部件的输出相加的部件，其中，用于自适应地更新预定系数的部件基于余弦函数来更新所述预定系数。
作为本发明的特征的这些和其它各种优点以及新颖性的特征在说明书所附的并形成本说明书的一部分的权利要求中被具体指出。然而，为了更好地理解本发明、它的优点和通过对它的使用而达到的目的，应当参考形成本说明书另一部分的附图和伴随的描述性内容，其中图示和描述了根据本发明的设备的具体示例。
附图说明
下面参考附图，其中相同的标号始终代表对应的部件：
图1图示根据本发明的实施例的存储系统；
图2是根据本发明的实施例的磁盘驱动器装置的方框图；
图3是图2的采用PRML检测的读取/写入通道电路的方框图；
图4图示根据本发明的实施例的均衡器；
图5是示出根据本发明的实施例的均衡器的每一步骤的信号的功能方框图；
图6图示根据本发明的实施例的用于更新抽头权重(weight)的系统的方框图；
图7是示出根据本发明的实施例的k余弦函数的图；
图8是示出根据本发明的实施例的j、k余弦函数的图；
图9是示出根据本发明的实施例的均衡器的每一步骤的信号的功能方框图；
图10图示根据本发明的余弦均衡器的函数的图表；
图11图示根据本发明的实施例的将j参数设置为0的余弦均衡器的相对于归一化频率而画出的幅度和相位。
图12图示根据本发明的实施例的将k参数设置为0的余弦均衡器的相对于归一化频率而画出的幅度和相位。
具体实施方式
在下面对实施例的描述中，对形成其一部分的附图进行了参考，并且其中，通过图示示出了可以实践本发明的具体实施例。应当理解的是，因为在不脱离本发明的范围的情况下可以进行结构上的改变，所以可以使用其它实施例。
本发明提供了一种用于提供动态均衡器最优化的设备。本发明提供在不必首先将已知模式写入盘中或者需要任何对已经写在盘上的数据的预先了解的情况下朝着与直接方法相同的解收敛的均衡器系数更新。可以使用自适应余弦函数来仅修改DFIR抽头设置，仅修改余弦均衡器的j和k参数，或者既修改DFIR滤波器的抽头设置又修改余弦均衡器的j和k参数。可以使用其它算法如LMS算法来修改未被余弦算法修改的参数。
图1图示根据本发明的实施例的存储系统100。在图1中，换能器(transducer)110处于致动器120的控制之下。致动器120控制换能器110的位置。换能器110在磁介质130上写入和读取数据。读取/写入信号被传送到数据通道140。信号处理器系统150控制致动器120，并处理数据通道140的信号。此外，信号处理器系统150控制介质平移器160，以使磁介质130相对于换能器110而移动。然而，并不意味着本发明限于存储系统100的特定类型或者存储系统100中使用的介质130的类型。
图2是根据本发明的实施例的磁盘驱动器装置200的方框图。在图2中，主轴电动机234旋转盘210，并且，头212定位在对应一个盘210的表面。头212安装在从E形部件组(block assembly)214延伸到盘210的对应伺服臂上。部件组214具有关联的旋转音圈致动器230，其移动部件组214，从而改变到用于从盘210的一个或更多上的指定位置读取数据、或者将数据写入到该指定位置的头212的位置。
预放大器216预放大由头212拾取的信号，从而在读取操作期间给读取/写入通道电路218提供放大后的信号。在写入操作期间，预放大器216将编码的写入数据信号从读取/写入通道电路218传递到头212。在读取操作中，读取/写入通道电路218从预放大器216提供的读取信号中检测数据脉冲，并将该数据脉冲解码。读取/写入通道电路218将解码后的数据脉冲传递到盘数据控制器(DDC)220。此外，读取/写入通道电路218还将从DDC220接收的写入数据解码，并将解码后的数据提供给预放大器216。
DDC220既通过读取/写入通道电路218和预放大器216而将从主机(未示出)接收的数据写入到盘210上，又将读取数据从盘210传递到主机。DDC220还在主机与微控制器224之间提供接口。缓冲器RAM(随机存取存储器)222临时存储在DDC220与主机、微处理器224和读取/写入通道电路218之间传递的数据。微控制器224响应于来自主机的读取和写入命令而控制轨道搜寻和轨道跟随功能。
ROM(只读存储器)226存储微控制器224的控制程序以及各种设置值。伺服驱动器228响应于从微控制器224生成的提供对头212的位置的控制的控制信号，而生成用于驱动致动器230的驱动电流。将驱动电流施加到致动器230的音圈上。致动器230根据从伺服驱动器228提供的驱动电流的方向和量而相对于盘210对头212定位。主轴电动机驱动器232根据从微控制器224生成的用于控制盘210的控制值，驱动旋转盘210的主轴电动机234。
图3是图2的采用PRML检测的读取/写入通道电路300的方框图。在图3中，读取/写入通道电路300包括具有读取/写入部件和记录介质的物理记录通道338、用于将数据写入到记录介质上的写入通道电路340、和用于从记录介质读取数据的读取通道电路342。写入通道电路340由编码器344、预编码器346和写入预补偿器348组成。读取通道电路342由自动增益控制(AGC)放大器350、低通滤波器(LPF)352、模拟数字转换器(ADC)354、自适应均衡器356、Viterbi检测器358、增益控制器360、定时控制器362和解码器364组成。Viterbi检测器358包括匹配滤波器(图3中未示出)。
在操作中，编码器344将所输入的要写入到记录介质上的写入数据编码为预定的代码。例如，对于此预定代码，一般使用RLL(游程长度受限)码，其中，相邻的0的数目必须保持在指定的最大和最小值之间。然而，并不意味着本发明限于RLL，而是也可以使用其它编码。预编码器346被包括在内以防止误差传播。写入预补偿器348减小由读取/写入头引起的非线性影响。然而，因为实际的记录通道的响应不完全符合这一传递函数，所以总是需要一些后续的均衡。
自动增益控制(AGC)放大器350放大从盘读取的模拟信号。低通滤波器352在从AGC放大器350输出的信号中除去高频噪声，并对该信号重新整形。从低通滤波器352输出的信号被模拟数字(A/D)转换器354转换为离散的数字信号。然后，将所得的数字信号施加到自适应均衡器356上，其自适应地控制码间干扰，以生成期望的波形。Viterbi检测器358接收从自适应均衡器356输出的均衡信号，并从它产生编码数据。解码器364将从Viterbi检测器358输出的编码数据解码，以产生最终的读取数据。同时，为了校正模拟信号包络和数字化采样定时，增益控制器360控制AGC放大器350的增益，而定时控制器362控制A/D转换器354的采样定时。
图4图示根据本发明的实施例的均衡器400。在图4中，将输入信号410馈送给移位寄存器电路412。利用对移位寄存器每个相继的输入，存储器元件420的值被抽出(tap off)。可以给所抽取的信号乘以(430)所选择的系数440。然后，将所得的抽取信号450相加(460)，以提供输出470。
图5是示出根据本发明的实施例的均衡器500的每一步骤的信号的功能方框图。在图5中，在输入端提供所写入的要检测的位ak510。当从记录介质读回这些位时，例如，每个逻辑“1”将产生双位响应，即相反极性的两个重叠的洛仑兹式(lorentzian-like)的脉冲，而逻辑“0”根本不产生输出。在图5中，hk512代表系统双位响应。这样，sk514是无噪声回读信号。将无噪声回读信号sk514与噪声恶化回读信号nk520合并，产生有噪声回读信号xk530。通过DFIR滤波器抽头权重wk540来调整有噪声回读信号xk530，以产生有噪声均衡回读信号yk550。从所写入的要检测的位ak510和目标响应tk560(例如，对于PR4，(tk，tk-1，tk-2)＝(1，0，-1))得到期望的无噪声信号dk570。有噪声均衡回读信号yk550与期望的无噪声信号dk570之差是由yk-dk给出的误差信号ek580。
根据由wi＝wi-g*f(ak-i)*ek给出的更新算法来更新DFIR滤波器抽头权重wk540，其中g是更新衰减增益，而f()是个函数，下面将对其进行描述。如较早些时候所描述的，用于确定DFIR滤波器抽头权重540的直接方法是将已知模式写入盘中，读回该模式，给所写入的模式去卷积以获得系统响应，然后直接求解对于均衡器抽头权重540的方程的所得系统。这一途径需要首先将已知模式写入盘中。更典型地是，使用由wi＝wi-g*xk-i*ek给出的LMS算法来更新DFIR滤波器抽头权重540。在LMS均衡器中，均衡器滤波器系数选为使得均方误差(即，所有ISI项的平方和加上均衡器输出端的噪声功率)最小化。然而，LMS均衡器的收敛速度比较低，而且将为训练序列而消耗带宽。此外，LMS解不收敛于与直接方法相同的解。
图6图示根据本发明的实施例的用于更新DFIR滤波器的抽头权重的系统600的方框图。在图6中，将现有的DFIR抽头权重610施加到具有预定参数的余弦均衡器620上，以提供新的DFIR抽头权重630。下面将讨论该参数。
当已经存在一组合理的起始DFIR抽头(例如，在制造时获得)，并且只需要一些调谐量例如用来补偿飞行高度变化、温度变化等的时候，余弦均衡器620是有优势的。余弦均衡器620不仅对自适应地改变均衡器抽头以改善总出错率是有益的，而且作为快速数据恢复过程也是有益的。余弦均衡器630朝着与上述直接方法相同的解收敛，而不必首先将已知模式写入盘中、或者需要任何对已经写入在盘上的数据的预先了解。
可以使用余弦均衡器630来读回碰巧在盘上的无论什么未知的现有用户数据。结果表明，这在某些数据恢复情形中具有意义深远的优点。例如，考虑在低温下写入而现在在高温下读回的数据。由读取通道看到的有效位密度由于温度涨落(swing)而显著地改变，从而影响所需的最佳均衡器抽头设置。在恢复直接对扇区操作的算法时，自动地考虑这些改变。当使用首先要求写入已知数据模式的算法时，试图模仿每个扇区的写入温度将有很大的困难。
图7是示出根据本发明的实施例的k余弦函数的线图700。图7的余弦均衡器线图700包括用于调整幅度响应的单个参数k。在图7中，用k710、l720、k730来代表余弦均衡器，其中，k是余弦均衡器参数。因此，如果给4抽头DFIR提供现有的抽头：w1、w2、w3、w4，那么余弦均衡器700的DFIR抽头权重由w1+kw2、kw1+w2+kw3、kw2+w3+kw4、kw3+w4给出。因为当你以N个抽头开始时，使用k参数的卷积产生N+2个抽头，所以使用截断(truncation)，从而通过舍弃最先和最后两个值来将最终结果截回到N个抽头。
图8是示出根据本发明的另一实施例的j、k余弦函数的线图800。图8的余弦均衡器线图800包括用于调整幅度响应的参数k、和用于调整相位响应的参数j。在图8中，用j802、+k810、l820、+k830、-j840来代表余弦均衡器，其中，k是用于调整幅度响应的余弦均衡器参数，而j是用于调整相位响应的余弦均衡器参数。因为当你以N个抽头开始时，使用j、k参数的卷积产生N+4个抽头，所以使用截断，从而通过舍弃最先和最后两个值来将最终结果截回到N个抽头。
图9是示出根据本发明的实施例的均衡器900的每一步骤的信号的功能方框图。在图9中，在输入端提供所写入的要检测的位ak910。当从记录介质读回这些位时，例如，每个逻辑“1”将产生双位响应，即相反极性的两个重叠的洛仑兹式脉冲，而逻辑“0”根本不产生输出。在图9中，hk912代表系统的双位响应。这样，sk914是无噪声回读信号。将无噪声回读信号sk914与噪声恶化回读信号nk920合并，产生有噪声回读信号xk930。由DFIR滤波器932和余弦均衡器940调整有噪声回读信号xk930。余弦均衡器940产生有噪声均衡回读信号yk950。从所写入的要检测的位ak910和目标响应tk960得出期望的无噪声信号dk970。又一次，有噪声均衡回读信号yk950和期望的无噪声信号dk970之差是由yk-dk给出的误差信号ek980。然而，使用误差信号ek980和余弦算法来更新DFIR滤波器932的抽头权重和/或余弦均衡器940的抽头权重。
例如，可以使用自适应余弦函数来仅修改DFIR抽头设置932。可以使用其它算法(例如LMS算法)来修改余弦均衡器940的j和k。可替换地，可以使用自适应余弦函数来仅修改余弦均衡器的j和k参数。同上，可以使用其它算法(例如LMS算法)来修改DFIR滤波器932的抽头设置。此外，可以使用自适应余弦函数来既修改DFIR滤波器932的抽头设置，又修改余弦均衡器940的j和k参数。
只使用用于修改幅度响应的参数，根据wi＝wi-g*f(ak-i)*ek来更新DFIR滤波器932的抽头权重，其中g是更新衰减增益，而f()基于所选择的余弦函数。这样，当与LMS算法相比较时，余弦均衡器提供修改后的抽头更新方程，以便用f(ak-i)代替xk-i。然而，如上所述，也可以包括参数j来修改相位。
图10图示根据本发明的余弦均衡器的函数f()1010的图表1000。图10示出了对函数的描述1020和函数1010。根据图10，可以将f(ak-i)选为ak-i-ak-i-21050，其将ak-i与PR4响应卷积1052。可替换地，可以将f(ak-i)选为等于ak-i+ak-i-1-ak-i-2-ak-i-31060，其中将ak-i与EPR4响应卷积1062。此外，可以将f(ak-i)选为等于ak-itk1070，其中将ak-i与tk卷积1072，或者可以选为等于ak-ihk1080，其中将ak-i与hk卷积1082。
对于上面讨论的这些实施例中的每一个，用于修改幅度响应的抽头更新算法是k＝k-g*(f(ak+1)+f(ak-1))*ek。例如，当如PR4响应1052的情况下，f(ak)＝ak-ak-21050时，所述更新变为k＝k-g*(ak+1-ak-3)*ek。当如EPR4响应1062的情况下，f(ak)等于ak-i+ak-i-1-ak-i-2-ak-i-31060时，所述更新变为k＝k-g*(ak+1+ak-ak-3-ak-4)*ek。当f(ak-i)＝ak-itk1070时，所述更新变为k＝k-g*(ak+1tk+1+ak-1tk-1)*ek。当f(ak-i)＝ak-ihk1080时，所述更新变为k＝k-g*(ak+1hk+1+ak-1hk-1)*ek。因此，本领域技术人员将认识到，这些原理可以延伸到其它类型的滤波器，例如E2PR4滤波器。
此外，对于上面讨论的这些实施例的每一个，用于修改相位响应的抽头更新算法是j＝j-g*(f(ak+2)+f(ak-2))*ek。例如，当如PR4响应1052的情况，f(ak)＝ak-ak-21050时，所述更新变为j＝j-g*(ak+2-ak+ak-2-ak-4)*ek。也可以以相同的方式得出对于与EPR4响应卷积的ak-i、与tk(目标响应)卷积的ak-i和与hk(双位响应)卷积的ak-i的j更新。
根据本发明的实施例的系数更新循环使用余弦算法。理想余弦算法的频率响应包括低频的余弦函数和高频的总衰减。然而，并不意味着本发明严格限于该余弦算法来更新抽头系数。可以使用升余弦算法来实现根据本发明的另一实施例的自适应滤波器。理想升余弦算法的频率响应包括低频的单位增益、中间的升余弦函数和高频的总衰减。中间频率的宽度由滚降因数(roll offfactor)常数Alphaα来限定，其中0＜α＜1。
根据本发明的实施例的余弦均衡器提供具有线性相位的幅度调整，而不修改前同步模式频率(即，0.25T同步模式)下DFIR的增益或相位响应。这一性质对于维持定时和增益恢复环的完整性可能很重要。
图11图示根据本发明的实施例的将j参数1120设置为0的余弦均衡器的相对于归一化频率而画出的幅度1100和相位1150。
图12图示根据本发明的实施例的将k参数1230设置为0的余弦均衡器的相对于归一化频率而画出的幅度1200和相位1250。
可以在计算机可读介质或载体(例如，图1中图示的固定和/或可拆卸数据存储装置188的一个或更多)或者其它数据存储或数据通信装置中有形地体现参考图1-12而图示的过程。可以将计算机程序190加载到存储器170中，以配置处理器172执行计算机程序190。计算机程序190包括这样的指令：当由图1的处理器172读取和执行所述指令时，使装置进行执行本发明的实施例的步骤或要素所必需的步骤。
出于图示和描述的目的而给出了对本发明的示例实施例的以上描述。并不期望是穷举的、或者将本发明限制为所公开的精确形式。根据上面讲述的内容，很多修改和变化是可能的。并不期望用此详细描述来限制本发明的范围。

Claims (46)

1.一种读取通道，包括：
均衡器，配置为使数字信号均衡，以提供均衡的再现信号；和
维特比检测器，能够接收所述均衡的再现信号，并将该再现信号转换为表示记录介质上存储的数据的数字输出信号；
其中，使用基于余弦函数而自适应地更新均衡器的系数的系数学习电路来实现所述均衡器。
2.如权利要求1所述的读取通道，其中，系数学习电路使用具有用于修改幅度响应的第一参数k的抽头系数更新方程来调整系数。
3.如权利要求2所述的读取通道，其中，根据k＝k-g*(f(ak+1)+f(ak-1))*ek来调整第一参数k，其中，k是用于修改幅度响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
4.如权利要求2所述的读取通道，其中，系数学习电路使用具有用于修改相位响应的第二参数j的抽头系数更新方程来调整系数。
5.如权利要求4所述的读取通道，其中，根据j＝j-g*(f(ak+2)+f(ak-2))*ek来调整第二参数j，其中，j是用于修改相位响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
6.如权利要求1所述的读取通道，其中，系数学习电路使用具有用于修改相位响应的参数j的抽头系数更新方程来调整系数。
7.如权利要求1所述的读取通道，其中，系数学习电路根据wi＝wi-g*f(ak-i)*ek来调整系数wi，其中，g是所提供的更新衰减增益，而f(ak-i)基于余弦函数。
8.如权利要求7所述的读取通道，其中，f(ak-i)选为ak-i-ak-i-2，其中，基于余弦函数而将所写入的要检测的位ak-i与PR4响应卷积。
9.如权利要求7所述的读取通道，其中，f(ak-i)选为ak-i+ak-i-1-ak-i-2-ak-i-3，其中，基于余弦函数而将所写入的要检测的位ak-i与EPR4响应卷积。
10.如权利要求7所述的读取通道，其中，f(ak-i)选为ak-itk，其中，基于余弦函数而将所写入的要检测的位ak-i与tk卷积。
11.如权利要求7所述的读取通道，其中，f(ak-i)选为ak-ihk，其中，基于余弦函数而将所写入的要检测的位ak-i与hk卷积。
12.一种使通过再现记录介质上记录的标记和非标记而获得的再现信号的波形均衡化的波形均衡器，包括：
延迟元件，延迟再现信号的传播；
多个乘法器，将预定系数与再现信号和来自延迟元件的延迟信号相乘；
系数学习电路，自适应地更新所述多个乘法器的每一个的预定系数；和
加法器，将来自所述多个乘法器的输出相加；
其中，系数学习电路基于余弦函数而自适应地更新均衡器的系数。
13.如权利要求12所述的波形均衡器，其中，系数学习电路使用具有用于修改幅度响应的第一参数k的抽头系数更新方程来调整系数。
14.如权利要求13所述的波形均衡器，其中，根据k＝k-g*(f(ak+1)+f(ak-1))*ek来调整第一参数k，其中，k是用于修改幅度响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
15.如权利要求13所述的波形均衡器，其中，系数学习电路使用具有用于修改相位响应的第二参数j的抽头系数更新方程来调整系数。
16.如权利要求15所述的波形均衡器，其中，根据j＝j-g*(f(ak+2)+f(ak-2))*ek来调整第二参数j，其中，j是用于修改相位响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
17.如权利要求12所述的波形均衡器，其中，系数学习电路使用具有用于修改相位响应的参数j的抽头系数更新方程来调整系数。
18.如权利要求12所述的波形均衡器，其中，系数学习电路根据wi＝wi-g*f(ak-i)*ek来调整系数wi，其中，g是所提供的更新衰减增益，而f(ak-i)基于余弦函数。
19.如权利要求18所述的波形均衡器，其中，f(ak-i)选为ak-i-ak-i-2，其中，基于余弦函数而将所写入的要检测的位ak-i与PR4响应卷积。
20.如权利要求18所述的波形均衡器，其中，f(ak-i)选为ak-i+ak-i-1-ak-i-2-ak-i-3，其中，基于余弦函数而将所写入的要检测的位ak-i与EPR4响应卷积。
21.如权利要求18所述的波形均衡器，其中，f(ak-i)选为ak-itk，其中，基于余弦函数而将所写入的要检测的位ak-i与tk卷积。
22.如权利要求18所述的波形均衡器，其中，f(ak-i)选为ak-ihk，其中，基于余弦函数而将所写入的要检测的位ak-i与hk卷积。
23.一种信号处理系统，包括：
存储器，用于在其中存储数据；和
处理器，耦接到存储器上，用于使数字信号均衡，以提供均衡的再现信号，该处理器基于余弦函数而自适应地更新均衡器的系数。
24.如权利要求23所述的信号处理系统，其中，处理器使用具有用于修改幅度响应的第一参数k的抽头系数更新方程来调整系数。
25.如权利要求24所述的信号处理系统，其中，根据k＝k-g*(f(ak+1)+f(ak-1))*ek来调整第一参数k，其中，k是用于修改幅度响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
26.如权利要求24所述的信号处理系统，其中，处理器使用具有用于修改相位响应的第二参数j的抽头系数更新方程来调整系数。
27.如权利要求26所述的信号处理系统，其中，根据j＝j-g*(f(ak+2)+f(ak-2))*ek来调整第二参数j，其中，j是用于修改相位响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
28.如权利要求23所述的信号处理系统，其中，处理器使用具有用于修改相位响应的参数j的抽头系数更新方程来调整系数。
29.如权利要求23所述的信号处理系统，其中，系数学习电路根据wi＝wi-g*f(ak-i)*ek来调整系数wi，其中，g是所提供的更新衰减增益，而f(ak-i)基于余弦函数。
30.如权利要求29所述的信号处理系统，其中，f(ak-i)选为ak-i-ak-i-2，其中，基于余弦函数而将所写入的要检测的位ak-i与PR4响应卷积。
31.如权利要求29所述的信号处理系统，其中，f(ak-i)选为ak-i+ak-i-1-ak-i-2-ak-i-3，其中，基于余弦函数而将所写入的要检测的位ak-i与EPR4响应卷积。
32.如权利要求29所述的信号处理系统，其中，f(ak-i)选为ak-itk，其中，基于余弦函数而将所写入的要检测的位ak-i与tk卷积。
33.如权利要求29所述的信号处理系统，其中，f(ak-i)选为ak-ihk，其中，基于余弦函数而将所写入的要检测的位ak-i与hk卷积。
34.一种磁存储装置，包括：
用于在其上记录数据的磁存储介质；
用于移动磁存储介质的电动机；
用于在磁存储介质上读取和写入数据的头；
用于相对于磁存储介质而对头进行定位的致动器；和
用于处理磁存储介质上的编码信号的数据通道，该数据通道包括配置为使数字信号均衡以提供均衡的再现信号的均衡器、和能够接收所述均衡的再现信号并将该再现信号转换为表示记录介质上存储的数据的数字输出信号的维特比检测器；其中，使用基于余弦函数而自适应地更新均衡器的系数的系数学习电路来实现所述均衡器。
35.如权利要求34所述的磁存储装置，其中，均衡器使用具有用于修改幅度响应的第一参数k的抽头系数更新方程来调整系数。
36.如权利要求35所述的磁存储装置，其中，根据k＝k-g*(f(ak+1)+f(ak-1))*ek来调整第一参数k，其中，k是用于修改幅度响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
37.如权利要求35所述的磁存储装置，其中，均衡器使用具有用于修改相位响应的第二参数j的抽头系数更新方程来调整系数。
38.如权利要求37所述的磁存储装置，其中，根据j＝j-g*(f(ak+2)+f(ak-2))*ek来调整第二参数j，其中，j是用于修改相位响应的余弦均衡器参数，g是更新衰减增益，而ek是基于有噪声均衡信号与期望的无噪声信号之差的误差信号。
39.如权利要求34所述的磁存储装置，其中，均衡器使用具有用于修改相位响应的参数j的抽头系数更新方程来调整系数。
40.如权利要求34所述的磁存储装置，其中，系数学习电路根据wi＝wi-g*f(ak-i)*ek来调整系数wi，其中，g是所提供的更新衰减增益，而f(ak-i)基于余弦函数。
41.如权利要求40所述的磁存储装置，其中，f(ak-i)选为ak-i-ak-i-2，其中，基于余弦函数而将所写入的要检测的位ak-i与PR4响应卷积。
42.如权利要求40所述的磁存储装置，其中，f(ak-i)选为ak-i+ak-i-1-ak-i-2-ak-i-3，其中，基于余弦函数而将所写入的要检测的位ak-i与EPR4响应卷积。
43.如权利要求40所述的磁存储装置，其中，f(ak-i)选为ak-itk，其中，基于余弦函数而将所写入的要检测的位ak-i与tk卷积。
44.如权利要求40所述的磁存储装置，其中，f(ak-i)选为ak-ihk，其中，基于余弦函数而将所写入的要检测的位ak-i与hk卷积。
45.一种读取通道，包括：
用于使数字信号均衡以提供均衡的再现信号的部件；和
耦接到用于均衡的部件而用于接收所述均衡的再现信号并将该再现信号转换为表示记录介质上存储的数据的数字输出信号的部件；
其中，使用用于基于余弦函数而自适应地更新所述用于均衡的部件的系数的部件来实现所述用于均衡的部件。
46.一种使通过再现记录介质上记录的标记和非标记而获得的再现信号的波形均衡化的波形均衡器，包括：
用于延迟再现信号的传播的部件；
用于将预定系数与再现信号和来自用于延迟的部件的延迟信号相乘的部件；
用于自适应地更新用于相乘的部件的预定系数的部件；和
用于将来自用于相乘的部件的输出相加的部件；
其中，用于自适应地更新预定系数的部件基于余弦函数来更新所述预定系数。
CNB200510005780XA 2004-03-25 2005-01-25 用于提供动态均衡器最优化的设备 Expired - Fee Related CN100559488C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/809,230 2004-03-25
US10/809,230 US7193802B2 (en) 2004-03-25 2004-03-25 Apparatus for providing dynamic equalizer optimization

Publications (2)

Publication Number Publication Date
CN1674133A true CN1674133A (zh) 2005-09-28
CN100559488C CN100559488C (zh) 2009-11-11

Family

ID=34989523

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510005780XA Expired - Fee Related CN100559488C (zh) 2004-03-25 2005-01-25 用于提供动态均衡器最优化的设备

Country Status (5)

Country Link
US (1) US7193802B2 (zh)
JP (1) JP2005276412A (zh)
KR (1) KR20060045121A (zh)
CN (1) CN100559488C (zh)
SG (1) SG115783A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057429A (zh) * 2009-01-09 2011-05-11 Lsi公司 用于自适应目标搜索的系统和方法
CN101304265B (zh) * 2007-05-08 2012-12-05 联发科技股份有限公司 数据接收器和数据恢复方法
CN101652932B (zh) * 2007-03-27 2013-03-27 富士通株式会社 均衡器特性最优化方法、传送系统、通信装置及程序
CN103959378A (zh) * 2011-11-23 2014-07-30 国际商业机器公司 固定可编程有限冲激响应均衡器中的抽头系数
CN109688077A (zh) * 2017-10-18 2019-04-26 思科技术公司 对于受fec保护的通信链路的均衡器优化
CN111201759A (zh) * 2017-10-11 2020-05-26 国际商业机器公司 使用高速串行均衡的数据安全
CN111245499A (zh) * 2020-01-08 2020-06-05 西安电子科技大学 基于预整形的时域并行分数间隔均衡器及均衡方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298570B1 (en) * 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7236319B2 (en) * 2005-06-08 2007-06-26 Fujifilm Corporation Reproducing method, reproducing apparatus, recording and reproducing apparatus, and magnetic recording medium
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
US7567881B2 (en) * 2007-03-30 2009-07-28 General Electric Company Self-adjusting voltage filtering technique compensating for dynamic errors of capacitive voltage transformers
US8175141B2 (en) * 2007-08-20 2012-05-08 Computer Access Technology Corporation Method and apparatus for calibrating equalizers without knowledge of the data pattern being received
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
WO2009082542A1 (en) * 2007-12-21 2009-07-02 Lsi Corporation Systems and methods for adaptive equalization in recording channels
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US8077764B2 (en) * 2009-01-27 2011-12-13 International Business Machines Corporation 16-state adaptive noise predictive maximum-likelihood detection system
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8149529B2 (en) * 2010-07-28 2012-04-03 Lsi Corporation Dibit extraction for estimation of channel parameters
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US9524748B2 (en) * 2014-12-08 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-dimensional equalization constraint

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363551B1 (en) * 1988-10-17 1994-12-07 International Business Machines Corporation Adaptive equalization for recording systems using partial-response signaling
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3776582B2 (ja) * 1998-02-17 2006-05-17 富士通株式会社 記録再生装置
US6292511B1 (en) * 1998-10-02 2001-09-18 Usa Digital Radio Partners, Lp Method for equalization of complementary carriers in an AM compatible digital audio broadcast system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652932B (zh) * 2007-03-27 2013-03-27 富士通株式会社 均衡器特性最优化方法、传送系统、通信装置及程序
CN101304265B (zh) * 2007-05-08 2012-12-05 联发科技股份有限公司 数据接收器和数据恢复方法
CN102057429A (zh) * 2009-01-09 2011-05-11 Lsi公司 用于自适应目标搜索的系统和方法
CN102057429B (zh) * 2009-01-09 2015-08-05 Lsi公司 用于自适应目标搜索的系统和方法
CN103959378A (zh) * 2011-11-23 2014-07-30 国际商业机器公司 固定可编程有限冲激响应均衡器中的抽头系数
CN103959378B (zh) * 2011-11-23 2016-11-16 国际商业机器公司 用于固定有限冲激响应均衡器中抽头系数的方法和装置
CN111201759A (zh) * 2017-10-11 2020-05-26 国际商业机器公司 使用高速串行均衡的数据安全
CN111201759B (zh) * 2017-10-11 2022-11-04 国际商业机器公司 使用高速串行均衡的数据安全
CN109688077A (zh) * 2017-10-18 2019-04-26 思科技术公司 对于受fec保护的通信链路的均衡器优化
CN111245499A (zh) * 2020-01-08 2020-06-05 西安电子科技大学 基于预整形的时域并行分数间隔均衡器及均衡方法

Also Published As

Publication number Publication date
CN100559488C (zh) 2009-11-11
SG115783A1 (en) 2005-10-28
US7193802B2 (en) 2007-03-20
US20050213241A1 (en) 2005-09-29
JP2005276412A (ja) 2005-10-06
KR20060045121A (ko) 2006-05-16

Similar Documents

Publication Publication Date Title
CN100559488C (zh) 用于提供动态均衡器最优化的设备
CN100431004C (zh) 数字滤波器指令和实现该滤波器指令的滤波器
US5954837A (en) Method for optimizing viterbi detector threshold values
US5822143A (en) Decision feedback equalization implementation of partial-response signaling in a magnetic recording channel
US7123430B2 (en) Method and apparatus for providing write pre-compensation using a read timing path
JP3486141B2 (ja) デジタル再生信号処理装置
KR100589090B1 (ko) 서버 하드디스크 드라이브 시스템
US8804259B1 (en) Systems and methods for revising data in a signal read from a storage medium according to a calculated gain
US7286595B2 (en) Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector
CN1664931A (zh) 数据存储装置、存储装置控制方法和磁盘驱动器
US5829011A (en) Apparatus and method of exchanging data and operational parameters in a mass storage system
CN1201479C (zh) 在使用判定反馈的磁记录中检测数据的方法和设备
US20140268391A1 (en) Data sequence detection in band-limited channels using cooperative sequence equalization
JP3776582B2 (ja) 記録再生装置
CN100414632C (zh) 提供普适写入预补偿的方法及设备
CN108305644B (zh) 存储装置、控制器电路以及记录再现方法
CN105976839A (zh) 通过缓存不同径向偏移处的信号样本执行重试操作的数据存储设备
JP2006172708A (ja) 有限体を基礎としたショートエラー伝播変調コード
JPH11339210A (ja) 磁気ディスク装置及びこのパラメータの自動調整方法
US20070211833A1 (en) Method and apparatus to detect data and disk drive using the same
US20240170056A1 (en) Channel Circuit with Trained Neural Network Noise Mixture Estimator
US11949435B2 (en) Markov encoder-decoder optimized for cyclo-stationary communications channel or storage media
US20240211729A1 (en) Multiple Neural Network Training Nodes in a Read Channel
KR100403042B1 (ko) 적응등화기를이용하는자기디스크구동장치에서트래이닝시퀸스를줄이기위한디스크기록매체및그방법
JP3931724B2 (ja) 復号装置及び復号方法、並びに情報再生装置及び情報再生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20100225