CN102057429B - 用于自适应目标搜索的系统和方法 - Google Patents

Abstract

本发明的各种实施例提供用于数据处理的系统和方法。例如，本发明的某些实施例提供包括主数据处理电路和自适应设置确定电路两者的数据处理电路。所述主数据处理电路接收一系列数据样本，并包括均衡器电路和数据检测器电路。所述均衡器电路接收所述一系列数据样本并提供均衡输出。至少部分地通过系数来控制所述均衡器电路。所述数据检测器电路接收均衡器输出并至少部分地基于目标来提供主数据输出。所述自适应设置确定电路接收所述一系列数据样本和所述主数据输出，并且与所述主数据处理电路并行地操作以自适应地确定所述系数和所述目标。

Description

用于自适应目标搜索的系统和方法

技术领域

本发明涉及用于从存储介质访问数据的系统和方法，并且，更具体地涉及用于确定用来从存储介质检索数据的目标系数的系统和方法。

背景技术

典型的存储设备包括磁存储介质，所述磁存储介质包括以磁的方式在存储介质上表征的信息。相对于该存储介质设置端头(head)，所述端头感测以磁的方式表征的信息并提供表征该信息的电信号。所述电信号最终被传递至数据检测电路，所述数据检测电路执行一个或多个数据检测处理以便恢复最初被写到存储介质的信息。在所使用的端头/介质组合中通常存在某些可变性。因此，在制造处理中，用多种通道设置来测试每个存储设备以确定哪些设置最适用于特定的端头/介质组合。

在图1中示出校准通道设置的示例。转到图1，流程图100示出用于在制造处理期间选择通道设置的现有技术方法。按照流程图100，选择搜索模式(方框105)。搜索模式利用先前识别的可能目标设置列表。从可能目标设置列表中选择初始的目标设置组(方框110)。选择目标设置包括从列表中识别先前未测试的目标设置组，并将目标设置应用于存储设备的读取电路。在这里，数据被传递至读取电路并对接收的数据流执行数据解码/检测(方框115)。确定该处理的误差率(方框120)，并关于所选的目标设置来存储所确定的误差率(方框125)。

然后确定在通道设置列表上是否仍存在另一要测试的目标设置组(方框130)。在仍存在另一要测试的目标设置组的情况下(方框130)，从可能目标设置列表中选择下一目标设置组(方框135)，并对这组目标设置重复方框115～130的处理。另选地，在已测试了来自目标设置列表的所有目标设置的情况下(方框130)，选择提供最佳误差率(即，最少误差)的目标设置组(方框140)。将此最佳的目标设置组应用于读取电路(方框145)，并选择正常操作模式(方框150)。

常见的是，流程图100的搜索方法涉及几百个目标设置，并用来测试多个端头和/或盘区。对于每个目标设置，可以执行用于CTF切断/升压(boost)、FIR滤波器和/或介质噪声参数的校准。由于测试一个目标设置组可能需要几分钟，因此涉及几百个乃至几千个目标设置的测试的流程图100的处理可能需要相当大量的时间。这种时间使用对于制造存储设备的公司而言是昂贵的。

因此，出于至少上述原因，在本领域中需要用于选择通道设置的先进系统和方法。

发明内容

本发明涉及用于从存储介质访问数据的系统和方法，并且，更具体地涉及用于确定用来从存储介质检索数据的目标系数的系统和方法。

本发明的各种实施例提供包括主数据处理电路和自适应设置确定电路两者的数据处理电路。所述主数据处理电路接收一系列数据样本，并包括：均衡器电路和数据检测器电路。所述均衡器电路接收所述一系列数据样本并提供均衡输出。至少部分地通过系数来控制所述均衡器电路。在某些情况下，多个系数控制均衡器电路操作。在一个特定实施例中，使用十个系数。所述数据检测器电路接收均衡器输出并至少部分地基于目标来提供主数据输出。所述自适应设置确定电路接收所述一系列数据样本和所述主数据输出，并且与所述主数据处理电路并行地操作以自适应地确定所述系数和所述目标。

在上述实施例的某些实例中，所述自适应设置确定电路包括基本上与所述主数据处理电路中的均衡器电路相同的另一均衡器电路。另外，所述自适应设置确定电路包括：将所述一系列数据样本与误差值相乘并提供系数值的第一乘法器电路、将所述主数据输出与所述误差值相乘并提供目标值的第二乘法器电路、以及卷积电路。所述另一均衡器电路接收所述一系列数据样本并使所述一系列数据样本均衡以提供均衡输出。至少部分地通过从所述系数值导出的系数来控制所述另一均衡器电路的操作。所述卷积电路至少部分地基于从所述目标值导出的目标来提供卷积输出。

在上述实施例的其它实例中，所述主数据处理电路还包括误差计算电路，所述误差计算电路将所述主数据输出的衍生量(derivative)与所述均衡输出的衍生量进行比较以确定误差值。所述自适应设置确定电路包括将所述一系列数据样本与所述误差值相乘以产生系数值的第一乘法器电路、和将所述主数据输出与所述误差值相乘以产生目标值的第二乘法器电路。均衡器梯度累加器电路接收系数值并提供系数，并且目标梯度累加器电路接收目标值并提供目标。系数加载电路(coefficient loadcircuit)从均衡器梯度累加器电路接收系数并在限定的时间将其提供给所述均衡器电路；以及目标加载电路(target load circuit)从目标梯度累加器电路接收目标并在限定的时间将其提供给数据检测器电路。

本发明的其它实施例提供通道设置确定电路。所述通道设置确定电路包括处理一系列数据样本以提供主数据输出的主数据处理电路。第一乘法器电路将所述一系列数据样本与误差值相乘并提供系数值；以及第二乘法器电路将主数据输出与误差值相乘并提供目标值。均衡器电路接收所述一系列数据样本并使所述一系列数据样本均衡以提供均衡输出。至少部分地通过从所述系数值导出的系数来控制所述均衡器电路的操作。卷积电路至少部分地基于从所述目标值导出的目标来提供卷积输出。

在上述实施例的某些实例中，所述电路还包括提供均衡输出与卷积输出之间的差的加法器电路。在各种实例中，所述主数据处理电路包括接收所述一系列数据样本的另一均衡器电路、以及接收所述第二均衡器电路的输出并提供主数据输出的数据检测器电路。在某些此类情况下，所述均衡器基本上是等同的。在某些情况下，所述均衡器两个都是具有至少一个抽头(tap)的有限脉冲响应滤波器。在操作中，所述系数在所述误差值最小时被提供给所述主数据处理电路中的均衡器的所述至少一个抽头，并始终被提供给所述另一均衡器。在某些情况下，当所述误差值最小时，将目标提供给所述数据检测器电路。

本发明的其它实施例提供通道设置确定电路。此类电路包括主数据处理电路和自适应设置确定电路。所述主数据处理电路包括：均衡器电路，其接收一系列数据样本并提供均衡输出；数据检测器电路，其接收所述均衡器输出并至少部分地基于目标来提供主数据输出；以及误差计算电路，其将所述主数据输出的衍生量与均衡输出的衍生量进行比较以确定误差值。至少部分地通过系数来控制所述均衡器电路的操作。所述自适应设置确定电路包括：将所述一系列数据样本与所述误差值相乘以产生系数值的第一乘法器电路、和将所述主数据输出与所述误差值相乘以产生目标值的第二乘法器电路。均衡器梯度累加器电路接收系数值并提供系数，并且目标梯度累加器电路接收目标值并提供目标。

在上述实施例的某些实例中，所述误差计算电路包括卷积电路和加法器电路。所述卷积电路接收主数据输出并至少部分地基于所述目标来提供卷积输出。所述加法器电路从均衡输出的衍生量减去卷积输出以生成误差值。在上述实施例的各种实例中，所述卷积电路是三抽头有限脉冲响应滤波器，并且所述目标被应用于所述三个抽头。在本发明的某些实施例中，所述均衡器电路是十抽头有限脉冲响应滤波器，并且其中，所述系数被应用于所述十个抽头。在上述实施例的特定实例中，所述数据检测器电路包括低密度奇偶校验解码器电路。在上述实施例的一个或多个实例中，所述电路还包括从均衡器梯度累加器电路接收系数并在限定的时间将其提供给均衡器电路的系数加载电路。在各种实例中，所述电路还包括从目标梯度累加器电路接收目标并在限定的时间将其提供给所述数据检测器电路的目标加载电路。

本发明内容部分仅提供对本发明的某些实施例的概述。通过以下详细说明、随附权利要求和附图，本发明的许多其它目的、特征、优点及其它实施例将变得更加充分地清楚。

附图说明

通过参照在本说明书的其余部分中描述的附图，可以实现对本发明的各种实施例的进一步的理解。在附图中，在多个图中使用相同的附图标记来指示类似的组件。在某些实例中，由小写字母构成的子标签与附图标记相关联，以指示多个相似组件中的一个。当针对附图标记进行引用而没有说明现有子标签时，意图指示所有这种多个相似组件。

图1是示出用于在制造处理期间选择通道设置的现有技术方法的流程图；

图2是示出依照本发明的一个或多个实施例的用于自适应通道设置选择的电路；

图3是示出依照本发明的各种实施例的用于自适应通道设置选择的方法的流程图；

图4示出依照本发明的某些实施例的用于自适应通道设置选择的另选电路；以及

图5示出依照本发明的各种实施例的包括自适应目标和系数选择的存储设备。

具体实施方式

本发明涉及用于从存储介质访问数据的系统和方法，并且，更具体地涉及用于确定用来从存储介质检索数据的目标系数的系统和方法。

本发明的某些实施例采用与主数据处理电路并行地操作的自适应设置确定电路。该自适应设置确定电路接收被提供给主数据处理电路的相同数据并在每一轮应用不同的通道设置组。使用应用于由先前通道设置组获得的结果的最小均方(LMS)误差准则来自适应地选择下一通道设置组。此自适应方法允许在不要求搜索许多可能候选的情况下识别适当的通道设置组。

转到图2，示出了依照本发明的一个或多个实施例的自适应通道设置选择电路200。如图所示，自适应通道设置选择电路200包括主数据处理电路210(以虚线绘出轮廓)和自适应设置确定电路220(以虚线绘出轮廓)。主数据处理电路210包括接收模拟输入信号202的模数转换器230。模数转换器230可以被实施为本领域中已知的任何模数转换电路或处理。在某些情况下，模拟输入信号202表征从诸如硬盘驱动器的盘片等磁存储介质访问的数据。在这种情况下，经由本领域中已知的各种模拟前端处理电路和读/写端头组件来接收模拟输入信号202。模数转换器230提供对应于模拟输入信号202的一系列数字样本232。

该系列数字样本232被提供给提供均衡输出236的均衡器电路234。至少部分地通过系数282来控制均衡器电路234的操作。最初，可以将系数282设置为默认值，但是之后可以根据自适应设置确定电路220的操作对其进行修改。在本发明的某些实施例中，均衡器电路234被实现为有限脉冲响应(FIR)滤波器。在这种情况下，系数282可以包括FIR滤波器的一个或多个抽头。

均衡输出236被提供给数据检测器电路238。至少部分地通过部分响应目标284来控制数据检测器电路238的操作。数据检测器电路238可以是能够执行数据检测处理的本领域中已知的任何电路。作为一个示例，数据检测器电路238可以包括本领域中已知的低密度奇偶校验解码器。基于本文提供的公开，本领域的技术人员将认识到关于本发明的不同实施例可以使用的其它数据检测器电路。数据检测器电路238提供输出204。输出204被提供给卷积电路240，所述卷积电路240有效地操作以提供被修改为利用数据检测器电路238的处理的均衡输出236的等价物。卷积电路240将卷积输出242提供给加法器电路244。在本发明的某些实施例中，卷积电路240是三抽头有限脉冲响应滤波器，其中，由数据检测器电路238所使用的主目标来驱动所述抽头。均衡输出236被提供给延迟电路248，所述延迟电路248提供延迟的均衡输出250，该延迟的均衡输出250是在时间上被延迟以与通过数据检测器电路238和卷积电路240的延迟匹配的均衡输出236。同样地，延迟的均衡输出250与卷积输出242对准。加法器电路244将卷积输出242与延迟的均衡输出250进行比较，并提供差值作为误差246。由于目标284和系数282在被自适应设置确定电路220更新之前是固定的，所以误差246基本上保持恒定。一旦目标284和系数282被自适应设置确定电路220修改，则误差246减小。

数字样本232被提供给提供延迟的数字样本258的延迟电路256。延迟的数字样本258是在时间上被延迟至足以与经由均衡器电路234、数据检测器电路238、卷积电路240和加法电路254处理样本所需的时间匹配的数字样本232。使用乘法器254将延迟的数字样本258与误差246相乘，并将结果252提供给环路滤波器228。环路滤波器228将用来调整均衡器电路234的增益的最小均方(LMS)误差信号226提供给均衡器电路234。

与主数据处理电路210并行地将数字样本232提供给自适应设置确定电路220。数字样本232被引导到基本上等同于均衡器电路234的均衡器电路260。至少部分地通过从受约束的环路滤波器电路264提供的系数268来控制均衡器电路260的操作。最初，可以将系数268设置为与系数282相同的值，但是使用自适应设置确定电路220的反馈环路自适应地对其进行修改。在本发明的某些实施例中，均衡器电路260被实施为有限脉冲响应(FIR)滤波器。在这种情况下，系数268可以包括FIR滤波器的一个或多个抽头。均衡器电路260将对应于数字样本232的均衡输出262提供给加法器电路270。

在本发明的一个特定实施例中，由受约束的环路滤波器260来施加以下约束，其中，均衡器电路234、260中的每一个为十抽头滤波器。首先，将十抽头滤波器中的第四个抽头约束为一。其次，相对于不同的通道设置，将十抽头滤波器中的第五个抽头和第三个抽头之间的增量约束为常数。在某些情况下，第一约束是要求，而第二约束是可选的。应注意的是，前面的约束仅仅是示例性的，并且可以根据特定的设计经由受约束的环路滤波器264来施加许多约束。基于本文所提供的公开，本领域的技术人员将认识到可以施加的多种约束。

数字样本232被附加地提供给乘法器电路272，所述乘法器电路272将误差274与数字样本232相乘以提供输出276。从数字样本232到受约束的环路滤波器264的环路类似于从数字样本232到环路滤波器228的环路。受约束的环路滤波器264在确定到均衡器电路260的适当反馈时与环路滤波器228类似地操作。然而，不同于滤波器228，受约束的环路滤波器264将仅仅认可特定的反馈结果。例如，零值可以满足自适应环路的要求，但同时可能是无意义的结果。因此，在输出276提出提供零值作为系数268时，受约束的环路滤波器不接受该条件并提供非零值作为系数268。基于本文所提供的公开，本领域的技术人员将认识到出于某种原因而不可接受的多种条件。可以通过在受约束的环路滤波器264可访问的存储器中标识这些条件来消除这些条件的可能性。

输出204被提供给乘法器278，所述乘法器278将误差274与输出204相乘以提供输出280。输出280被提供给受约束的环路滤波器286，所述受约束的环路滤波器286将对部分响应目标286的选择限制为先前确定的值。受约束的环路滤波器286将目标288提供给选择性卷积电路290。在本发明的某些实施例中，选择性卷积电路290是三抽头有限脉冲响应滤波器，其中，所述抽头是可编程的。选择性卷积电路290与卷积电路240类似地操作，其中其尝试提供被修改为利用数据检测器电路238的处理的均衡输出262的等价物。然而，其与卷积目标电路240的不同之处在于在其周围执行卷积的目标是变化的，而卷积电路290所使用的目标仅仅在适当的目标被确定并作为目标284提供时改变。至少部分地通过目标288来控制选择性卷积电路290的操作。选择性卷积电路290提供在时间上与均衡输出262相对应的卷积输出294。加法器电路270将卷积输出294与均衡输出262进行比较，并提供差值作为误差274。受约束的环路滤波器264和受约束的环路滤波器286中的每一个进行操作以选择将促使误差274变为零的相应输出。在操作中，通过由乘法器278、受约束的环路滤波器286、选择性卷积电路290和加法器电路270构成的第一受约束最小均方(LMS)环路反向施加误差274；并通过由乘法器272、受约束的环路滤波器264、均衡器电路260和加法器电路270构成的第二受约束最小均方(LMS)环路反向施加误差274。这些环路合作以促使误差274变为零。

在本发明的一个特定实施例中，由受约束的环路滤波器286来施加以下约束，其中，使用三个抽头目标。首先，通过保证全部三个抽头值的和是恒定的或固定的值来保持固定的DC值。其次，将第一个抽头和第三个抽头之间的增量保持在固定范围内。这在一个相位可能优先于其它相位的情况下是有用的。在某些情况下，第一约束是要求，而第二约束是可选的。应注意的是，前面的约束仅仅是示例性的，并且可以根据特定的设计通过受约束的环路滤波器286来施加许多约束。基于本文所提供的公开，本领域的技术人员将认识到可以施加的多种约束。

系数268被提供给系数加载电路266，并且目标288被提供给目标加载电路292。一旦实现最小误差274，则当前系数268作为系数282被系数加载电路266提供，并且当前目标288作为部分响应目标284被目标加载电路292提供。这样，主数据处理电路210的操作在很大程度上保持不变，同时，执行通道设置的自适应选择，其比传统搜索方法更快地会聚于最佳的通道设置组。应注意的是一旦已经找到了最小值(即，误差274是最小值)，则可以将所识别的目标和系数值保存到寄存器，并可以将自适应设置确定电路220断电或置于睡眠模式。

转到图3，流程图300示出依照本发明的各种实施例的用于自适应通道设置选择的方法。按照流程图300，选择开始自适应处理(方框305)。这可以包括例如通过将特定代码写到数据接收电路来选择自适应模式。在此自适应模式期间，应用自适应地确定用于数据接收电路的最佳通道设置组的训练(training)处理。作为此处理的一部分，选择初始目标(方框310)并选择初始系数(方框315)。

接收数据流(方框320)。可以从模数转换器接收此数据流。模数转换器可能已接收到表征从磁存储介质感测的数据的模拟输入信号。另选地，数据流可以是被存储在存储器中且作为一系列数字样本反复地呈现给数据处理电路的数字样本。基于本文所提供的公开，本领域的技术人员应认识到可以用来训练数据处理电路的系数和目标的多种源。对接收到的数据流应用标准数据解码/检测处理(方框360)。此标准解码/检测处理利用主数据处理电路，并且当被适当恢复时提供表征最初编码数据源的输出。此数据解码/检测处理表现电路的正常操作模式，并使用所选系数和目标来执行处理。

另外，确定是否选择了自适应模式(方框325)。当已选择时，自适应模式操作并行电路，该并行电路自适应地更新系数和目标以确定随后可以被应用于主数据处理电路的最佳通道设置组。当选择了自适应模式时，使用对主数据处理电路的数据输入和来自主数据处理电路的数据输出来操作并行目标和系数自适应环路(方框330)。在每个处理段结束时，确定用来操作并行目标和系数自适应环路的特定通道设置是否得到最小误差值(方框335)。在某些情况下，每个处理段的终点对应于来自磁存储介质的数据的扇区的终点。基于本文所提供的公开，本领域的技术人员将认识到依照本发明的不同实施例可以用作可检测到误差最小值的点的其它处理终点。在尚未实现最小值的情况下(方框335)，选择新目标和系数组(方框340)。将此新目标和系数组应用于并行目标和系数自适应环路，使用该新目标和系数组再次运行所述自适应环路(方框330)。使用对主数据处理电路的数据输入和来自主数据处理电路的数据输出来再次运行并行目标和系数自适应环路。在该处理段结束时，再次确定是否已经实现最小值(方框335)。在实现最小值之前(方框335)，重复方框330～340的处理。

另选地，在确定当前目标和系数组产生最小值(方框335)的情况下，设置指示已经找到适当的目标和系数组的准备好状态指示符(方框345)。在接收到此指示时，将所识别的目标和系数组编程到主数据处理电路中(方框350)。这可以包括例如将所识别的目标提供给主数据处理电路的数据解码/检测电路，以及将系数提供给主数据处理电路的均衡器电路。一旦此编程完成(方框350)，则执行自适应处理(方框355)。在某些情况下，将用来实现并行目标和系数自适应环路的电路断电或以另外的方式置于睡眠或非操作模式。在其它情况下，并行目标和系数自适应环路始终继续操作，并在识别到正常操作模式中的显著变化时提供更新的目标和/或系数。

转到图4，其示出了依照本发明的某些实施例的另选自适应通道设置选择电路400。自适应通道设置选择电路400类似于自适应通道设置选择电路200，不同之处在于不存在目标和系数的实时更新。如图所示，自适应通道设置选择电路400包括主数据处理电路410(以虚线绘出轮廓)、和自适应设置确定电路420(以虚线绘出轮廓)。主数据处理电路410包括接收模拟输入信号402的模数转换器430。模数转换器430可以被实现为本领域中已知的任何模数转换电路或处理。在某些情况下，模拟输入信号402表征从诸如硬盘驱动器的盘片等磁存储介质访问的数据。在这种情况下，经由读/写端头组件和本领域中已知的任何模拟前端处理电路来接收模拟输入信号402。模数转换器430提供对应于模拟输入信号402的一系列数字样本432。

该系列数字样本432被提供给提供均衡输出436的均衡器电路434。至少部分地通过系数482来控制均衡器电路434的操作。最初，可以将系数482设置为默认值，但是稍后可以根据自适应设置确定电路420的操作进行修改。在本发明的某些实施例中，均衡器电路434被实施为有限脉冲响应(FIR)滤波器。在这种情况下，系数482可以包括FIR滤波器的一个或多个抽头。

均衡输出436被提供给数据检测器电路438。至少部分地通过部分响应目标484来控制数据检测器电路438的操作。数据检测器电路438可以是能够执行数据检测处理的本领域中已知的任何电路。作为一个示例，数据检测器电路438可以包括本领域中已知的低密度奇偶校验解码器。基于本文提供的公开，本领域的技术人员将认识到关于本发明的不同实施例可以使用的其它数据检测器电路。数据检测器电路438提供输出404。输出404被提供给卷积电路440，所述卷积电路440有效地操作以提供被修改为利用数据检测器电路438的处理的均衡输出436的等价物。卷积电路440将卷积输出442提供给加法器电路444。均衡输出436被提供给延迟电路448，所述延迟电路448提供延迟的均衡输出450，该延迟的均衡输出450是在时间上被延迟以与通过数据检测器电路438和卷积电路440的延迟匹配的均衡输出436。同样地，延迟的均衡输出450与卷积输出442对准。加法器电路444将卷积输出442与延迟的均衡输出450进行比较，并提供差值作为误差446。与一旦确定适当的组就更新目标和系数的自适应通道设置选择电路200相反，在自适应通道设置选择电路200中的数据的每个扇区结束时更新目标和系数。同样地，针对所处理的数据的每个扇区来更新误差446。

数字样本432被提供给提供延迟的数字样本458的延迟电路456。延迟的数字样本458是在时间上被延迟至足以与经由均衡器电路434、数据检测器电路438、卷积电路440和加法电路454处理样本所需的时间匹配。使用乘法器454将延迟的数字样本458与误差446相乘，并将结果452提供给环路滤波器428。环路滤波器428将用来调整均衡器电路434的增益的最小均方(LMS)误差信号426提供给均衡器电路434。

与主数据处理电路410并行地将数字样本432提供给自适应设置确定电路420。数字样本432经由延迟电路498被引导到乘法器472。延迟电路498与延迟电路456类似地在时间上延迟数字样本432以对应于误差446。乘法器472将延迟的数字样本432与误差446相乘以提供输出476。输出476被提供给均衡器梯度累加器电路460。均衡器梯度累加器电路460跨越经由模拟数据输入402接收到的整个扇区的数据将误差446和数字样本432的乘积进行合计，并基于该合计来计算系数468。在扇区结束时，系数加载电路466将系数468提供给均衡器电路434作为系数482。

输出404经由延迟电路496提供给乘法器478。延迟电路496将输出404延迟至对应于误差446(即，与通过卷积电路440和加法器电路444的延迟匹配)。乘法器478将输出404与误差446相乘并提供输出480。输出480被提供给目标梯度累加器电路490。目标梯度累加器电路490跨越经由模拟数据输入402接收到的整个扇区的数据将误差446和输出404的乘积进行合计，并基于该合计来计算目标488。在扇区结束时，目标加载电路492将系数488提供给数据检测器电路438作为目标484。还可以将上文关于图2所讨论的类似约束施加于由自适应设置确定电路420产生的任何系数468和目标488。

转到图5，示出了依照本发明的某些实施例、包括具有自适应目标和系数确定电路的读取通道587的存储设备580。存储设备580可以是例如硬盘驱动器。所结合的自适应目标和系数确定电路能够自适应地识别期望的通道设置并能够提供那些通道设置以供在正常操作期间使用。所述自适应目标和系数确定电路可以包括与上文关于图2或图4所述的那些组件类似的组件，并且可以使用与上文关于图3所述方法类似的方法来进行操作。

另外，存储设备580包括接口控制器585、硬盘控制器589、电动机控制器599和主轴电动机597。接口控制器585控制到/来自盘片595的数据的寻址和定时。盘片595上的数据包括在读/写端头组件593被适当地定位在盘片595上时可由读/写端头组件593检测的磁信号组。如本领域中所已知的，通常将数据信号布置在扇区和轨道中。在典型的读操作中，读/写端头组件593被电动机控制器599准确地定位在盘片595上的期望的数据轨道上。电动机控制器599将读/写端头组件593相对于盘片595定位，并通过在硬盘控制器589的引导下将读/写端头组件移动至盘片595上的适当数据轨道来驱动主轴电动机597。主轴电动机597以确定的旋转速率(RPM)旋转盘片595。

一旦读/写端头组件593被定位成邻近于适当的数据轨道，则随着盘片595被主轴电动机597旋转而由读/写端头组件593感测表征盘片595上的数据的磁信号。所感测的磁信号作为可表示盘片595上的磁数据的连续、微小的模拟信号提供。此微小的模拟信号从读/写端头组件593传输到读通道模块587。读通道模块587执行在检索原始数据时涉及的数据检测处理。在自适应目标和系数确定电路确定适当的通道设置时，可以重复此处理许多次。写操作基本上与先前的读操作相反，其中向读通道模块587提供写数据581。随后，对此数据进行编码并将其写入盘片595。

综上所述，本发明提供了用于确定适当的通道设置的新型系统、设备、方法和布置。虽然上文已给出了对本发明的一个或多个实施例的详细说明，但在不从本发明的精神改变的情况下，各种替换、修改和等价物对于本领域的技术人员来说将是显而易见的。例如，本发明的一个或多个实施例可以应用于各种数据存储系统和数字通信系统，例如带记录系统、光盘驱动器、无线系统和数字预定线系统。因此，不应将上述说明视为对本发明的范围的限制，本发明的范围由随附权利要求定义。

Claims (17)

1.一种数据处理电路，该电路包括：

主数据处理电路，其接收一系列数据样本，并包括：

第一均衡器电路，其接收所述一系列数据样本并提供均衡输出，其中，至少部分地通过系数来控制所述第一均衡器电路；以及

数据检测器电路，其中，所述数据检测器电路接收所述第一均衡器电路的输出并至少部分地基于目标来提供主数据输出；以及

自适应设置确定电路，其接收所述一系列数据样本和所述主数据输出，并且与所述主数据处理电路并行地操作以自适应地确定所述系数和所述目标，其中所述自适应设置确定电路包括卷积电路，所述卷积电路至少部分地基于从所述目标值导出的目标来提供卷积输出，

其中，所述自适应设置确定电路包括:

第一乘法器电路，所述第一乘法器电路将所述一系列数据样本与误差值相乘并提供系数值；

第二乘法器电路，所述第二乘法器电路将所述主数据输出与所述误差值相乘并提供目标值；以及

第二均衡器电路，所述第二均衡器电路接收所述一系列数据样本并使所述一系列数据样本均衡化以提供均衡输出，其中，至少部分地通过从所述系数值导出的系数来控制所述第二均衡器电路的操作。

2.权利要求1所述的数据处理电路，其中，所述第一均衡器电路和所述第二均衡器电路基本上是相同的。

3.一种数据处理电路，该电路包括：

主数据处理电路，所述主数据处理电路接收一系列数据样本，并包括：

均衡器电路，所述均衡器电路接收所述一系列数据样本并提供均衡输出，其中，至少部分地通过系数来控制所述均衡器电路；

数据检测器电路，其中，所述数据检测器电路接收所述均衡输出并至少部分地基于目标来提供主数据输出；以及

误差计算电路，其中，所述误差计算电路将所述主数据输出的衍生量与所述均衡输出的衍生量进行比较以确定误差值，以及

自适应设置确定电路，所述自适应设置确定电路接收所述一系列数据样本和所述主数据输出，并且与所述主数据处理电路并行地操作以自适应地确定所述系数和所述目标，其中所述自适应设置确定电路包括卷积电路，所述卷积电路至少部分地基于从所述目标值导出的目标来提供卷积输出，并且其中，所述自适应设置确定电路包括：

第一乘法器电路，其将所述一系列数据样本与所述误差值相乘以产生系数值；

第二乘法器电路，其将所述主数据输出与所述误差值相乘以产生目标值；

均衡器梯度累加器电路，其接收所述系数值并提供所述系数；

目标梯度累加器电路，其接收所述目标值并提供所述目标；

系数加载电路，其中，所述系数加载电路从所述均衡器梯度累加器电路接收所述系数并在限定的时间将其提供给所述均衡器电路；以及

目标加载电路，其中，所述目标加载电路从所述目标梯度累加器电路接收所述目标并在所述限定的时间将其提供给所述数据检测器电路。

4.一种通道设置确定电路，该电路包括：

主数据处理电路，其处理一系列数据样本以提供主数据输出；

第一乘法器电路，其将所述一系列数据样本与误差值相乘并提供系数值；

第二乘法器电路，其将所述主数据输出与所述误差值相乘并提供目标值；

第一均衡器电路，其接收所述一系列数据样本并使所述一系列数据样本均衡化以提供均衡输出，其中，至少部分地通过从所述系数值导出的系数控制所述第一均衡器电路的操作；以及

卷积电路，其中，所述卷积电路至少部分地基于从所述目标值导出的目标来提供卷积输出，

其中所述主数据处理电路包括第二均衡器电路，其中，所述第二均衡器电路接收所述一系列数据样本。

5.权利要求4所述的通道设置确定电路，其中，所述电路还包括提供所述均衡输出与所述卷积输出之间的差的加法器电路。

6.权利要求5所述的通道设置确定电路，其中，所述主数据处理电路包括：

数据检测器电路，其中，所述数据检测器电路接收所述第二均衡器电路的输出并提供所述主数据输出。

7.权利要求6所述的通道设置确定电路，其中，所述第一均衡器电路基本上等同于所述第二均衡器电路。

8.权利要求6所述的通道设置确定电路，其中，所述第一均衡器电路是具有至少第一抽头的第一有限脉冲响应滤波器，其中，所述第二均衡器电路是具有至少第二抽头的第二有限脉冲响应滤波器，其中，所述系数被提供给所述第一抽头。

9.权利要求8所述的通道设置确定电路，其中，所述系数在所述误差值是最小值时被提供给所述第二抽头。

10.权利要求6所述的通道设置确定电路，其中，所述目标在所述误差值是最小值时被提供给所述数据检测器电路。

11.权利要求4所述的通道设置确定电路，其中，所述第一均衡器电路是包括至少一个抽头的有限脉冲响应滤波器，并且其中，所述系数被提供给所述至少一个抽头。

12.权利要求4所述的通道设置确定电路，其中，所述卷积电路是包括至少一个抽头的有限脉冲响应滤波器，并且其中，所述目标被提供给所述至少一个抽头。

13.一种通道设置确定电路，所述通道设置确定电路包括：

主数据处理电路，其中，所述主数据处理电路包括：

均衡器电路，其接收一系列数据样本并提供均衡输出，其中，至少部分地通过系数来控制所述均衡器电路；

数据检测器电路，其中，所述数据检测器电路接收所述均衡输出并至少部分地基于目标来提供主数据输出；以及

误差计算电路，其中，所述误差计算电路将所述主数据输出的衍生量与所述均衡输出的衍生量进行比较来确定误差值，并且其中所述误差计算电路包括卷积电路，所述卷积电路接收所述主数据输出并至少部分地基于所述目标来提供卷积输出；以及

自适应设置确定电路，其中，所述自适应设置确定电路包括：

第一乘法器电路，其将所述一系列数据样本与所述误差值相乘以产生系数值；

第二乘法器电路，其将所述主数据输出与所述误差值相乘以产生目标值；

均衡器梯度累加器电路，其接收所述系数值并提供所述系数；以及

目标梯度累加器电路，其接收所述目标值并提供所述目标，

其中，所述通道设置确定电路还包括：

系数加载电路，其中，所述系数加载电路从所述均衡器梯度累加器电路接收所述系数并在限定的时间将其提供给所述均衡器电路；以及

目标加载电路，其中，所述目标加载电路从所述目标梯度累加器电路接收所述目标并在限定的时间将其提供给所述数据检测器电路。

14.权利要求13所述的通道设置确定电路，其中，所述误差计算电路包括：

加法器电路，其从所述均衡输出的衍生量减去所述卷积输出以生成所述误差值。

15.权利要求14所述的通道设置确定电路，其中，所述卷积电路是三抽头有限脉冲响应滤波器，并且其中，所述目标被应用于所述三个抽头。

16.权利要求13所述的通道设置确定电路，其中，所述均衡器电路是十抽头有限脉冲响应滤波器，并且其中，所述系数被应用于所述十个抽头。

17.权利要求13所述的通道设置确定电路，其中，所述数据检测器电路包括低密度奇偶校验解码器电路。