JP7236392B2 - 復号装置、復号方法 - Google Patents

復号装置、復号方法 Download PDF

Info

Publication number
JP7236392B2
JP7236392B2 JP2019556128A JP2019556128A JP7236392B2 JP 7236392 B2 JP7236392 B2 JP 7236392B2 JP 2019556128 A JP2019556128 A JP 2019556128A JP 2019556128 A JP2019556128 A JP 2019556128A JP 7236392 B2 JP7236392 B2 JP 7236392B2
Authority
JP
Japan
Prior art keywords
equalization
unit
error signal
adaptive
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019556128A
Other languages
English (en)
Other versions
JPWO2019102733A1 (ja
Inventor
淳也 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019102733A1 publication Critical patent/JPWO2019102733A1/ja
Application granted granted Critical
Publication of JP7236392B2 publication Critical patent/JP7236392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10268Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10277Improvement or modification of read or write signals bit detection or demodulation methods the demodulation process being specifically adapted to partial response channels, e.g. PRML decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6331Error control coding in combination with equalisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03254Operation with other circuitry for removing intersymbol interference
    • H04L25/03267Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Description

本技術は、PRML復号(パーシャルレスポンス最尤復号(PRML:Partial Response Maximum Likelihood))によりデータ復号を行う復号装置、復号方法の技術分野に関する。
例えば、高密度の磁気記録再生装置や光記録再生装置には、記録媒体から読み出された情報信号の2値化復号に、一般的にPRML復号が用いられている。PRML復号装置は、パーシャルレスポンス等化回路と、最尤復号回路から構成される。
パーシャルレスポンス等化回路では、記録特性のばらつきや、再生状態の変動に追従するために、等化特性を理想パーシャルレスポンスに近づくよう適応制御する、適応等化が一般的に用いられている。
しかし磁気記録再生、光記録再生の伝送路は、完全に理想パーシャルレスポンス伝送路とみなせるわけではなく、適応等化をもってしても、理想値とはずれが生じてしまう欠点がある。
最尤復号回路では、サンプル時刻ごとの、復号データに対する尤度の履歴から、最も確からしい復号データ列を決定する、ビタビアルゴリズムが一般的に用いられ、ビタビ復号回路とも呼ばれる。
また、伝送路が理想パーシャルレスポンス伝送路でない部分でのずれ(等化誤差)や、非線形性に起因するRF波形の上下非対称性(アシンメトリ)、光学/電気系双方で発生しうる歪成分を補正するために、ビタビ復号回路の入力段の識別点を、入力データに応じて適応的に制御する、適応ビタビ回路も、高密度記録再生回路では用いられている。
適応ビタビ回路の構成例が下記特許文献1に記載されている。ここでは、PR(パーシャルレスポンス)の拘束長(符号間干渉長)が2又は3のPRクラスについて説明しているが、識別点(振幅基準レベル)の更新方法は、PRの拘束長が4以上になっても、一般化が可能である。
また、下記特許文献2には、パーシャルレスポンス等化として上記のような適応等化を行う適応等化回路を採用しつつ、ビタビ復号回路として、適応ビタビ回路を採用する構成が開示されている。すなわち、適応等化回路と適応ビタビ回路とを併用した構成である。具体的に、特許文献2では、適応等化回路における適応等化の目標値を、適応ビタビ回路で制御されている振幅基準レベル(識別点)に置き換えて、PR係数を更新するためのLMS(最小二乗法)演算に用いる等化誤差(等化回路出力と目標値の誤差)を計算している。適応等化回路では、該LMS演算により、等化誤差を最小とするPR係数の設定(更新)が行われる。
特許第324349号公報 特開2011-165245号公報
しかしながら、適応等化回路と適応ビタビ回路とを併用する構成として、特許文献2のように適応等化回路における適応等化の目標値を適応ビタビ回路で適応制御されている識別点に置き換える構成を採ることによると、PRの拘束長が長くされた場合に対応しきれない虞がある。例えば、近年における高記録密度化に対応するべく、現状の拘束長は10以上にも及んでおり、例えば、拘束長=11の場合、適応ビタビ回路で制御される識別点の数は288にまで及ぶものとなる。このように多数の識別点(等化目標値)を扱うことが前提された場合において、11個のPR係数で表現される線形の等化目標に適正に収束させ且つ安定動作させることは非常に困難なものとなる。
本技術は上記の事情に鑑み為されたものであり、長拘束長化に伴い係数更新の収束性能や動作安定性が低下することの抑制を図り、復号性能の向上を図ることを目的とする。
本技術に係る復号装置は、入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化部であって、前記パーシャルレスポンス係数を前記入力信号の特性に適応的に追従させる適応等化を行う適応等化部と、前記適応等化部により等化された前記入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号部であって、前記最尤復号における識別点を、前記入力信号の特性に適応的に追従させる適応最尤復号部と、前記復号値にパーシャルレスポンス係数を畳み込むことで、前記適応等化部による前記適応等化についての等化目標波形を生成する目標波形生成部と、前記等化目標波形と前記等化信号との誤差信号を等化誤差信号として生成する誤差信号生成部と、前記復号値と前記等化誤差信号との相関を最小化する最小二乗法演算により前記目標波形生成部が前記等化目標波形の生成に用いる前記パーシャルレスポンス係数を更新する係数更新部と、を備え、前記適応等化部は、前記誤差信号生成部より入力した前記等化誤差信号が最小化されるように前記パーシャルレスポンス係数の更新を行うものである。
適応等化と適応最尤復号とを併用した構成とされることで、入力信号特性のばらつきに対し、最適とされる等化目標が自動的に設定され、安定した復号性能の維持が図られる。
また、等化信号と等化目標波形との誤差信号を適応等化部にフィードバックする構成とされることで、適応等化にあたり適応最尤復号部の識別点を用いずに済むため、長拘束長化に対して有利となる。
さらに、適応等化と適応最尤復号とを併用した構成において、復号値と等化誤差信号との相関を最小化する最小二乗法演算により等化目標波形の生成に用いるパーシャルレスポンス係数(以下「パーシャルレスポンス」は「PR」と表記することもある)を更新するようにしたことで、PR係数が入力信号特性に適応して適正に更新される。
上記した本技術に係る復号装置においては、前記等化目標波形の生成に用いるパーシャルレスポンス係数の総和値を計算し、該総和値が一定範囲内の値となるように前記係数更新部の更新動作を制御する係数総和制御部を備える構成とすることが可能である。
これにより、最小二乗法演算によってPR係数の総和(ひいては等化信号の振幅)を0に絞るようにPR係数が収束されてしまうことの防止が図られる。
上記した本技術に係る復号装置においては、前記係数総和制御部は、前記係数更新部に入力される前記等化誤差信号に前記総和値の大きさに応じたオフセットを与えることで前記総和値が前記一定範囲内の値となるように制御する構成とすることが可能である。
これにより、PR係数の総和一定制御を実現するにあたって、等化目標波形の生成時にPR係数を畳み込むための各乗算器について個別にゲイン調整を行う構成を採る必要がなくなる。
上記した本技術に係る復号装置においては、前記係数更新部に入力される前記等化誤差信号について等化処理を行う誤差信号等化部を備える構成とすることが可能である。
これにより、PR係数の更新に用いる等化誤差信号について周波数特性を調整することが可能とされ、PR係数の収束値を調整可能となる。
上記した本技術に係る復号装置においては、前記誤差信号等化部は、前記等化誤差信号の高域成分を増幅する構成とすることが可能である。
これにより、適応等化部の等化特性としてより高域ゲインの高い等化特性が得られるようにPR係数の値が収束され、復号性能を高めることが可能とされる。
上記した本技術に係る復号装置においては、前記係数更新部と前記目標波形生成部とで、前記復号値を1クロックずつ遅延させるための遅延器が共用された構成とすることが可能である。
これにより、復号値と等化誤差信号との相関を最小化する最小二乗法演算によりPR係数を更新するための構成を実現する上で、回路構成の簡略化が図られる。
上記した本技術に係る復号装置においては、前記係数更新部は、更新対象とするパーシャルレスポンス係数の数を変更可能に構成することが可能である。
これにより、多様な拘束長に対応してPR係数の更新を行うことが可能とされる。
上記した本技術に係る復号装置においては、前記係数更新部は、パーシャルレスポンス係数の更新に用いる乗算器の作動/停止を制御することで前記更新対象とするパーシャルレスポンス係数の数を変更する構成とすることが可能である。
これにより、PR係数の更新を行う係数更新回路を、対応可能としたい拘束長ごとに設けるといった構成を採る必要がなくなり、拘束長の異なる複数のPRクラスに対応可能とするにあたって単一の係数更新回路を設ければ済む。
また、本技術に係る復号方法は、入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化ステップであって、前記パーシャルレスポンス係数を前記入力信号の特性に適応的に追従させる適応等化を行う適応等化ステップと、前記適応等化ステップにより等化された前記入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号ステップであって、前記最尤復号における識別点を、前記入力信号の特性に適応的に追従させる適応最尤復号ステップと、を有すると共に、前記復号値にパーシャルレスポンス係数を畳み込むことで、前記適応等化ステップによる前記適応等化についての等化目標波形を生成する目標波形生成ステップと、前記等化目標波形と前記等化信号との誤差信号を等化誤差信号として生成する誤差信号生成ステップと、前記復号値と前記等化誤差信号との相関を最小化する最小二乗法演算により前記目標波形生成ステップが前記等化目標波形の生成に用いる前記パーシャルレスポンス係数を更新する係数更新ステップと、を有し、前記適応等化ステップでは、前記誤差信号生成ステップにより生成した前記等化誤差信号が最小化されるように前記パーシャルレスポンス係数の更新を行う復号方法である。
本技術に係る復号方法によっても、上記した本技術に係る復号装置と同様の作用が得られる。
本技術によれば、長拘束長化に伴い係数更新の収束性能や動作安定性が低下することの抑制を図り、復号性能の向上を図る
ことができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
PR(1,x,x,1)の場合のステート遷移の説明図である。 PR(1,x,x,1)の場合のトレリス線図である。 本技術に係る実施形態としてのディスクドライブ装置のブロック図である。 実施形態の復号部のブロック図である。 実施形態の適応ビタビデコーダの内部構成について説明するための図である。 実施形態の適応ビタビ検出器のブロック図である。 実施形態の目標波形生成部とPR係数更新部とを備える信号処理部のブロック図である。 目標波形生成部とPR係数更新部とで遅延器を共用しない場合における適応ビタビデコーダの構成例を示した図である。 第一変形例としての適応ビタビデコーダの内部構成について説明するための図である。 第二変形例としての適応ビタビデコーダの内部構成について説明するための図である。 第二変形例における誤差信号等化部の周波数特性の例を示した図である。 第二変形例における誤差信号等化部のブーストパラメータと4T周波数ゲインとの関係を示した図である。 第二変形例における誤差信号等化部のブーストパラメータと信号品質評価値(e-MLSE)との関係を示した図である。 実施形態としてのPR係数更新を行った場合、行わない場合それぞれにおけるイコライザ残差(MSE)、エラーレート(bER)、4T周波数ゲインを示した図である。 PR係数固定とした場合、実施形態としてのPR係数更新を行った場合それぞれにおける各PR係数を示した図である。 PR係数固定とした場合、実施形態としてのPR係数更新を行った場合それぞれにおけるPR係数による周波数特性を示した図である。
以下、添付図面を参照し、本技術に係る実施形態を次の順序で説明する。

<1.PRML復号の概要>
<2.ディスクドライブ装置>
<3.復号部の構成>
<4.実施形態のまとめ>
<5.本技術>
<1.PRML復号の概要>

先ず、本技術に係る復号装置の構成説明に先立ち、PRML復号(パーシャルレスポンス最尤復号:PRMLはPartial Response Maximum Likelihoodの略)の概要について図1及び図2を参照して説明しておく。
なお、ここでの説明では、パーシャルレスポンスのクラス(PRクラス)をPR(1,x,x,1)に選び、且つ、RLL(1,7)符号等のランレングスリミテッド(Run Length Limited)符号を用い、最小ランレングスを1に制限した場合を例に説明する。
PR(1,x,x,1)におけるxは、「2」「3」など、光学特性等に合ったものを選択する。以下では、例えばPR(1,2,2,1)の場合で考える。
PRML復号方式は、再生信号のユークリッド距離が最小となるPR系列を検出する方式であり、PRという過程と最尤検出という過程が組み合わせた技術である。
PR系列とは、ビット系列にターゲットレスポンスで定義される重みつき加算を施すことで得られる。例えば、PR(1,2,2,1)は、ビット系列に1,2,2,1の重みをつけて加算した値をPR値として返すものである。
PRは、1ビットの入力に対して、1ビットよりも長く出力を返す過程であって、再生信号が、連続する4ビットの情報ビットの入力に対してこれらを順に1、2、2、1を乗じて加算した信号として得られる過程が、上記のPR(1,2,2,1)と表現される。
また、最尤検出とは、二つの信号の間にユークリッド距離とよばれる距離を定義して、実際の信号と想定されるビット系列から予想される信号との間の距離を調べて、その距離が最も近くなるようなビット系列を検出する方法である。なお、ここで、ユークリッド距離とは、同じ時刻での二つの信号の振幅差の二乗を全時刻にわたって加算した距離として定義される距離である。また、この距離を最小とするビット系列の探索には、後述するビタビ検出を用いる。
これらを組み合わせたPR最尤検出では、入力信号をイコライザとしてのフィルタでPRの過程となるように調整し、得られた再生信号と想定されるビット系列のPRとの間のユークリッド距離を調べて、その距離が最も近くなるようなビット系列を検出する。
実際にユークリッド距離が最小となるビット系列を探索するには、前述のビタビ検出によるアルゴリズムが効果を発揮する。
ビタビ検出は、所定の長さの連続ビットを単位として構成される複数のステートと、それらの間の遷移によって表されるブランチで構成されるビタビ検出器が用いられ、全ての可能なビット系列の中から、効率よく所望のビット系列を検出するように構成されている。
実際の回路では、各ステートに対してパスメトリックレジスタと呼ばれるそのステートに至るまでのPR系列と信号のユークリッド距離(パスメトリック)を記憶するレジスタ、及び、パスメモリレジスタと呼ばれるそのステートに至るまでのビット系列の流れ(パスメモリ)を記憶するレジスタの二つのレジスタが用意され、また、各ブランチに対してはブランチメトリックユニットと呼ばれるそのビットにおけるPR系列と信号のユークリッド距離を計算する演算ユニットが用意されている。
PR(1,x,x,1)の場合のステート遷移(状態遷移)を図1に示す。
データビット列をbk∈{0,1}とした場合、この系のPR出力dkは図1のような状態遷移となり、各状態から次の状態に遷移する際にdkが出力される。
図1においてST000~ST111は各ステートを示し、Cxxxxは出力を表す。これら出力Cxxxxは、状態遷移の際に得られる出力を表している。
例えば、ステートST000の状態から考えると、入力bk=0であれば、ステートST000の状態を維持し、出力はC0000となる。またステートST000の状態で入力bk=1であれば、ステートST001に移行する。ステートST000からステートST001への移行の際の出力はC0001となる。
またステートST001から考えると、入力bkはランレングス制限からbk=1しかあり得ず、入力bk=1であれば、ステートST011に移行する。ステートST001からステートST011への移行の際の出力はC0011となる。
これらのステート遷移と出力値は以下のようになる。
C1111:ST111→ST111
C1110:ST111→ST110, C0111:ST011→ST111
C0110:ST011→ST110
C1100:ST110→ST100, C0011:ST001→ST011
C1001:ST100→ST001
C1000:ST100→ST000, C0001:ST000→ST001
C0000:ST000→ST000
ビタビ検出においては、さまざまなビット系列を、上記のステートを通過するパスのひとつによって一対一の関係で対応付けることができる。また、これらのパスを通過するようなPR系列と、実際の信号との間のユークリッド距離は、上記のパスを構成するステート間遷移、すなわち、ブランチにおける前述のブランチメトリックを順次加算していくことで得られる。
さらに、上記のユークリッド距離を最小にするようなパスを選択するには、この各ステートにおいて到達する二つ以下のブランチが有するパスメトリックの大小を比較しながら、パスメトリックの小さいパスを順次選択することで実現できる。この選択情報をパスメモリレジスタに転送することで、各ステートに到達するパスをビット系列で表現する情報が記憶される。パスメモリレジスタの値は、順次更新されながら最終的にユークリッド距離を最小にするようなビット系列に収束していくので、その結果を出力する。以上のようにすると、再生信号にユークリッド距離が最も近いPR系列を生成するビット系列を効率的に検索(検出)することができる。
図2に、PR(1,x,x,1)の場合のトレリス線図を示す。
このトレリス線図に示すように、各時点(k、k-1・・・)のステート遷移が規定される。つまり最も確からしいパスを判別することで、各時点のビットが判定できる。
<2.ディスクドライブ装置>

本実施形態では、本技術に係る復号装置を光ディスクについての記録再生を行うディスクドライブ装置1に適用した例を説明する。
デジタルデータを記録・再生するための技術として、例えば、CD(Compact Disc),DVD(Digital Versatile Disc)などの、光ディスクを記録メディアに用いたデータ記録技術がある。光ディスクには、例えばCD、CD-ROM、DVD-ROMなどとして知られているようにエンボスピットにより情報が記録された再生専用タイプのものや、CD-R、CD-RW、DVD-R、DVD-RW、DVD+RW、DVD-RAMなどで知られているようにユーザーデータが記録可能なタイプがある。記録可能タイプのものは、光磁気記録方式、相変化記録方式、色素膜変化記録方式などが利用されることで、データが記録可能とされる。色素膜変化記録方式はライトワンス記録方式とも呼ばれ、一度だけデータ記録が可能で書換不能であるため、データ保存用途などに好適とされる。一方、光磁気記録方式や相変化記録方式は、データの書換が可能であり音楽、映像、ゲーム、アプリケーションプログラム等の各種コンテンツデータの記録を始めとして各種用途に利用される。
さらに近年、ブルーレイディスク(Blu-ray Disc:登録商標、以下「BD」と表記することもある)と呼ばれる高密度光ディスクが開発され、著しい大容量化が図られている。
本実施形態のディスクドライブ装置1は、BDに該当する再生専用ディスクや記録可能型ディスク(ライトワンスディスクやリライタブルディスク)に対応して再生や記録を行うことができる構成とされている。
BDとして、記録可能型ディスクの場合、波長405nmのレーザ(いわゆる青色レーザ)とNAが0.85の対物レンズの組み合わせという条件下でフェーズチェンジマーク(相変化マーク)や色素変化マークの記録再生を行うものとされ、トラックピッチ0.32μm、線密度0.12μm/bitで、64KB(キロバイト)のデータブロックを一つの記録再生単位(RUB:Recording Unit Block)として記録再生を行う。
また、BDとして、ROMディスクについては、λ/4程度の深さのエンボスピットにより再生専用のデータが記録される。同様にトラックピッチは0.32μm、線密度は0.12μm/bitである。そして64KBのデータブロックを1つの再生単位(RUB)として扱う。
BDの場合、上記のようなトラックピッチや線密度の条件により単一記録層あたりの記録可能容量が例えば25GB(ギガバイト)程度とされる。
記録再生単位であるRUBは、156シンボル×496フレームのECCブロック(クラスタ)に対して、例えばその前後に1フレームのリンクエリアを付加して生成された合計498フレームとなる。
なお、記録可能型ディスクの場合、ディスク上にはグルーブ(溝)が蛇行(ウォブリング)されて形成され、このウォブリンググルーブが記録再生トラックとされる。そしてグルーブのウォブリングは、いわゆるADIP(Address in Pregroove)データを含むものとされる。つまりグルーブのウォブリング情報を検出することで、ディスク上のアドレスを得ることができるようにされている。
記録可能型ディスクの場合、ウォブリンググルーブによって形成されるトラック上にはフェーズチェンジマークによるレコーディングマークが記録されるが、フェーズチェンジマークはRLL(1,7)PP変調方式(RLL;Run Length Limited、PP:Parity preserve/Prohibit rmtr(repeated minimum transition runlength))等により記録される。
チャネルクロック周期を「T」とすると、マーク長は例えば2Tから8Tとなる。
再生専用ディスクの場合、グルーブは形成されないが、同様にRLL(1,7)PP変調方式で変調されたデータがエンボスピット列として記録されているものとなる。
図3は、ディスクドライブ装置1の内部構成例を示したブロック図である。
ディスク90は、例えば上記したブルーレイディスク方式の再生専用ディスク或いは記録可能型ディスクである。本実施形態のディスクドライブ装置1は、ディスク90として、BDの物理条件(波長=405nm程度、NA=0.85程度)下で単一記録層あたりの記録可能容量が例えば80GB以上となる超高密度ディスクにも対応可能に構成されている。
ディスク90は、ディスクドライブ装置1に装填されると図示しないターンテーブルに積載され、記録/再生動作時においてスピンドルモータ2によって一定線速度(CLV)で回転駆動される。
そして再生時には光学ピックアップ(光学ヘッド)OPによってディスク90上のトラックに記録されたマーク(ピット)の情報の読出が行われる。
またディスク90が記録可能型のディスクの場合、データ記録時には光学ピックアップOPによってディスク90上のトラックにユーザーデータがフェーズチェンジマーク若しくは色素変化マークとして記録される。
なお、ディスク90上には、再生専用の管理情報として例えばディスクの物理情報等がエンボスピット又はウォブリンググルーブによって記録されるが、これらの情報の読出もピックアップOPにより行われる。さらに記録可能型のディスク90に対しては、光学ピックアップOPによってディスク90上のグルーブトラックのウォブリングとして埋め込まれたADIP情報の読み出しも行われる。
ピックアップOP内には、レーザ光源となるレーザダイオードや、反射光を検出するためのフォトディテクタ、レーザ光のディスク90への出力端となる対物レンズ、レーザ光を対物レンズを介してディスク記録面に照射し、またその反射光をフォトディテクタに導く光学系等が形成される。レーザダイオードは、例えば波長405nmのいわゆる青色レーザを出力する。また光学系によるNAは0.85程度である。
ピックアップOP内において対物レンズは二軸機構によってトラッキング方向及びフォーカス方向に移動可能に保持されている。
またピックアップOP全体はスレッド機構3によりディスク半径方向に移動可能とされている。
またピックアップOPにおけるレーザダイオードはレーザドライバ13からのドライブ信号(ドライブ電流)によってレーザ発光駆動される。
ディスク90からの反射光情報はフォトディテクタによって検出され、受光光量に応じた電気信号とされてマトリクス回路4に供給される。
マトリクス回路4には、フォトディテクタとしての複数の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算/増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
例えば再生データに相当するRF信号(再生データ信号)、サーボ制御のためのフォーカスエラー信号、トラッキングエラー信号などを生成する。
さらに、グルーブのウォブリングに係る信号、すなわちウォブリングを検出する信号としてプッシュプル信号を生成する。
マトリクス回路4から出力される再生データ信号(RF信号)は復号部5へ、フォーカスエラー信号及びトラッキングエラー信号は光学ブロックサーボ回路11へ、プッシュプル信号はウォブル信号処理回路15へ、それぞれ供給される。
復号部5は、RF信号の2値化処理を行い、得られた2値データ列(後述する復号値bi)を後段のフレームシンク検出・同期保護回路6に供給する。
このため復号部5では、RF信号のA/D変換処理、PLL(Phase Locked Loop)による再生クロック生成処理、PR(Partial Response)等化処理、ビタビ復号(最尤復号)処理を行う。すなわちPRML復号により、2値データ列を得る。そして復号した2値データ列をフレームシンク検出・同期保護回路6に供給する。
復号部5から出力される2値データ列に対しては、フレームシンク検出・同期保護回路6においてフレームシンク検出や、安定したフレームシンク検出のための同期保護処理が行われる。
エンコード/デコード部7は、再生時おける再生データの復調と、記録時における記録データの変調処理を行う。すなわち、再生時にはデータ復調、デインターリーブ、ECCデコード、アドレスデコード等を行い、また記録時にはECCエンコード、インターリーブ、データ変調等を行う。
再生時においては、復号部5で復号された2値データ列、及びフレームシンク検出・同期保護回路6でのフレームシンク検出に基づく復調タイミング信号がエンコード/デコード部7に供給される。エンコード/デコード部7では、フレームシンク検出に基づく復調タイミング信号で示されるタイミングで、2値データ列に対する復調処理を行い、ディスク90からの再生データを得る。すなわち、RLL(1,7)PP変調が施されてディスク90に記録されたデータに対しての復調処理と、エラー訂正を行うECCデコード処理を行って、ディスク90からの再生データを得る。
エンコード/デコード部7で再生データにまでデコードされたデータは、ホストインターフェース8に転送され、システムコントローラ10の指示に基づいてホスト機器100に転送される。ホスト機器100とは、例えばコンピュータ装置やAV(Audio-Visual)システム機器などである。
ディスク90が記録可能型ディスクである場合は、その記録/再生時にADIP情報の処理が行われる。
すなわちグルーブのウォブリングに係る信号としてマトリクス回路4から出力されるプッシュプル信号は、ウォブル信号処理回路15においてデジタル化されたウォブルデータとされる。またPLL処理によりプッシュプル信号に同期したクロックが生成される。
ウォブルデータはADIP復調回路16でMSK復調、STW復調され、ADIPアドレスを構成するデータストリームに復調されてアドレスデコーダ9に供給される。
アドレスデコーダ9は、供給されるデータについてのデコードを行い、アドレス値を得て、システムコントローラ10に供給する。
記録時には、ホスト機器100から記録データが転送されてくるが、その記録データはホストインターフェース8を介してエンコード/デコード部7に供給される。
この場合エンコード/デコード部7は、記録データのエンコード処理として、エラー訂正コード付加(ECCエンコード)やインターリーブ、サブコードの付加等を行う。またこれらの処理を施したデータに対して、RLL(1-7)PP方式の変調を施す。
エンコード/デコード部7で処理された記録データは、ライトストラテジ部14において、記録補償処理として、記録層の特性、レーザ光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整などが行われた状態のレーザドライブパルスとされ、レーザドライバ13に供給される。
そしてレーザドライバ13は、記録補償処理したレーザドライブパルスをピックアップOP内のレーザダイオードに与えてレーザ発光駆動を実行させる。これによりディスク90に記録データに応じたマークが形成されることになる。
なお、レーザドライバ13は、いわゆるAPC回路(Auto Power Control)を備え、ピックアップOP内に設けられたレーザパワーのモニタ用ディテクタの出力によりレーザ出力パワーをモニターしながらレーザの出力が温度などによらず一定になるように制御する。記録時及び再生時のレーザ出力の目標値はシステムコントローラ10から与えられ、記録時及び再生時にはそれぞれレーザ出力レベルが、その目標値になるように制御する。
光学ブロックサーボ回路11は、マトリクス回路4からのフォーカスエラー信号、トラッキングエラー信号から、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。
すなわちフォーカスエラー信号、トラッキングエラー信号に応じてフォーカスドライブ信号、トラッキングドライブ信号を生成し、二軸ドライバ18によりピックアップOP内の二軸機構のフォーカスコイル、トラッキングコイルを駆動することになる。これによってピックアップOP、マトリクス回路4、光学ブロックサーボ回路11、二軸ドライバ18、二軸機構によるトラッキングサーボループ及びフォーカスサーボループが形成される。
また光学ブロックサーボ回路11は、システムコントローラ10からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、ジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
また光学ブロックサーボ回路11は、トラッキングエラー信号の低域成分として得られるスレッドエラー信号や、システムコントローラ10からのアクセス実行制御などに基づいてスレッドドライブ信号を生成し、スレッドドライバ19によりスレッド機構3を駆動する。スレッド機構3には、図示しないが、ピックアップOPを保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライブ信号に応じてスレッドモータを駆動することで、ピックアップOPの所要のスライド移動が行われる。
スピンドルサーボ回路12はスピンドルモータ2をCLV(Constant Linear Velocity:線速度一定)回転させる制御を行う。
スピンドルサーボ回路12は、ウォブル信号に対するPLL処理で生成されるクロックを、現在のスピンドルモータ2の回転速度情報として得、これを所定のCLV基準速度情報と比較することで、スピンドルエラー信号を生成する。
またデータ再生時においては、復号部5内のPLLによって生成される再生クロックが、現在のスピンドルモータ2の回転速度情報となるため、これを所定のCLV基準速度情報と比較することでスピンドルエラー信号を生成することもできる。
そしてスピンドルサーボ回路12は、スピンドルエラー信号に応じて生成したスピンドルドライブ信号を出力し、スピンドルドライバ17によりスピンドルモータ2のCLV回転を実行させる。
またスピンドルサーボ回路12は、システムコントローラ10からのスピンドルキック/ブレーキ制御信号に応じてスピンドルドライブ信号を発生させ、スピンドルモータ2の起動、停止、加速、減速などの動作も実行させる。
以上のようなサーボ系及び記録再生系の各種動作はマイクロコンピュータによって形成されたシステムコントローラ10により制御される。
システムコントローラ10は、ホストインターフェース8を介して与えられるホスト機器100からのコマンドに応じて各種処理を実行する。
例えばホスト機器100から書込命令(ライトコマンド)が出されると、システムコントローラ10は、まず書き込むべきアドレスにピックアップOPを移動させる。そしてエンコード/デコード部7により、ホスト機器100から転送されてきたデータ(例えばビデオデータやオーディオデータ等)について上述したようにエンコード処理を実行させる。そして上記のようにエンコードされたデータに応じてレーザドライバ13がレーザ発光駆動することで記録が実行される。
また例えばホスト機器100から、ディスク90に記録されている或るデータの転送を求めるリードコマンドが供給された場合は、システムコントローラ10はまず指示されたアドレスを目的としてシーク動作制御を行う。すなわち光学ブロックサーボ回路11に指令を出し、シークコマンドにより指定されたアドレスをターゲットとするピックアップOPのアクセス動作を実行させる。
その後、その指示されたデータ区間のデータをホスト機器100に転送するために必要な動作制御を行う。すなわちディスク90からのデータ読出を行い、復号部5、フレームシンク検出・同期保護回路6、エンコード/デコード部7における再生処理を実行させ、要求されたデータを転送する。
なお、図3の例では、ホスト機器100に接続されるディスクドライブ装置1として説明したが、ディスクドライブ装置1としては他の機器に接続されない形態もあり得る。その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部位の構成が、図3とは異なるものとなる。つまり、ユーザの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。
もちろんディスクドライブ装置1の構成例としては他にも多様に考えられ、例えば再生専用装置としての例も考えられる。
<3.復号部の構成>

図4に復号部5の構成例を示す。復号部5は、A/D変換器51、PLL回路52、適応イコライザ53、及び適応ビタビデコーダ54を有している。
A/D変換器51は、マトリクス回路4から供給されるRF信号(再生データ信号)をデジタルデータに変換する。
PLL回路52は、例えばA/D変換器51の出力を用いたPLL処理で再生クロックCLKを生成し、各部に供給する。
デジタルデータとされたRF信号は、適応イコライザ53でPR等化処理される。すなわち、PR係数を畳み込むことによる等化処理が行われる。
適応イコライザ53でPR等化処理されたRF信号は、等化信号zとして適応ビタビデコーダ54に入力されてビタビ復号され、復号された2値データ列(復号値biのビット列)として出力される。
本例の場合、適応イコライザ53は、PR等化処理に用いるPR係数(PR等化の周波数特性)を、入力されるRF信号の周波数特性に適応的に追従させる機能を持つ。
具体的に、適応イコライザ53は、後述するようにして適応ビタビデコーダ54によって生成される等化誤差信号ekを入力し、等化誤差信号ekが最小化されるようにPR係数の更新を行う。このPR係数の更新には、LMS(Least Squares Method)アルゴリズムが用いられる。
また、本実施形態の適応ビタビデコーダ54は、最尤復号の識別点を、入力される信号の特性、すなわち等化信号zの周波数特性や非対称性等に適応的に追従させる機能を持つ。すなわち、適応ビタビ復号の機能を有している。
図5は、適応ビタビデコーダ54の内部構成を説明するための図であり、適応ビタビデコーダ54の内部構成と共に、図4に示した適応イコライザ53も併せて示している。
適応ビタビデコーダ54は、適応ビタビ検出器55、信号処理部56、遅延回路59、減算器60、及び拘束長設定部61を備えている。
適応ビタビ検出器55は、以下で説明する構成を有し、等化信号zについて適応ビタビ復号処理を行って復号値biを出力する。
図6は、適応ビタビ検出器55の内部構成例を示したブロック図である。
適応ビタビ検出器55は、基準レベル保持部80、基準レベル更新部81、ブランチメトリック計算部(BMC:Branch Metric Calculator)82、加算/比較/選択部(ACS:Add Compare &Select)83、メトリック記憶部(MMU:Metric Memory Unit)、パスメモリ部(PMU:Path Memory Unit)85を備えている。
基準レベル保持部80は、識別点となる振幅基準レベルc0000~c1111の初期値を保持する。
基準レベル更新部81は、識別点となる振幅基準レベルを適応的に更新した振幅基準レベルc’0000~c’1111を発生させ、ブランチメトリック計算部82に与える。
ブランチメトリック計算部82は、等化信号z〔k+m〕と振幅基準レベルc’0000~c’1111とのユークリッド距離の相対値を計算してブランチメトリックbmを求める。これは、mクロックに跨がって計算してもよい。例えば、10値6状態のビタビ復号のブランチメトリックをbm0000~bm1111とすれば次のようになる。ただし、「^」はべき乗を意味する。
bm0000k=(Zk-c’0000)^2
bm0001k=(Zk-c’0001)^2
bm0011k=(Zk-c’0011)^2
bm0110k=(Zk-c’0110)^2
bm0111k=(Zk-c’0111)^2
bm1000k=(Zk-c’1000)^2
bm1001k=(Zk-c’1001)^2 bm1100k=(Zk-c’1100)^2
bm1110k=(Zk-c’1110)^2
bm1111k=(Zk-c’1111)^2
加算・比較・選択部83は、6状態に到達するパスに沿って、ブランチメトリックを加算してパスメトリックm000[k]~m111[k]を生成する。
そしてこのパスメトリックm000[k]~m111[k]をメトリック記憶部84に送信する。
メトリック記憶部84は、パスメトリックがオーバーフローしないように処理する回路であって、パスメトリックm000[k]~m111[k]を一旦ラッチして、ラッチ後のパスメトリックm000[k-1]~m111[k-1]を加算・比較・選択部83に送信する。
加算・比較・選択部83は、パスメトリックm000[k-1]~m111[k-1]とブランチメトリックbm000~bm111とから、次のようにパスメトリックm000[k]~m111[k]を生成することになる。なお、min{A,B}は、A,Bのうちの小さい方を選択することを意味する。
m000[k]=min{m000[k-1]+bm0000k ,m100[k-1]+bm1000k}
m001[k]=min{m000[k-1]+bm0001k ,m100[k-1]+bm1001k}
m011[k]=m001[k-1]+bm0011k
m100[k]=m110[k-1]+bm1100k
m110[k]=min{m111[k-1]+bm1110k ,m011[k-1]+bm0110k}
m111[k]=min{m111[k-1]+bm1111k,m011[k-1]+bm0111k}
そして加算・比較・選択部83はパスメトリックの最小のものを選択するものとして「0」又は「1」の値とされる選択情報s000、s001、s110、s111を作成し、パスメモリ部85に出力する。
パスメモリ部85は、選択情報s000、s001、s110、s111を受信して6状態の各々に対して、パスメトリックの履歴となる識別結果を格納し、逐次更新して識別結果dec[k-n]を出力する。
すなわち図2のトレリス線図で示したようなパスの内で最尤パスが選択情報s000~s111から判定され、その結果として時点k-nの復号値biである「0」又は「1」の値を出力する。
また、パスメモリ部85は、各時点の識別結果pm000[k]~pm000[k-1]を基準レベル更新部81に出力する。
基準レベル更新部81は、振幅基準レベルc0000~c1111と識別結果pm000[k]~pm000[k-1]との組み合わせによって、振幅基準レベルc0000~c1111を適応的に更新した振幅基準レベルc’0000~c’1111を発生させ、ブランチメトリック計算部82に与える。
例えば、pm000[n]=0、pm000[n-1]=0、pm0000[n-2]=0、pm000[n-3]=1であった場合、c0001を次のようにc’0001に更新する。
c’0001=α・z[k-n+2]+(1-α)・c0001
なおαは修正係数である。
一般化すると、基準値cABCD(但し、A、B、C、Dは、それぞれ0又は1)の基準値c’ABCDへの更新は、次のようになる。
uABCDを、(pm000[n]=A)・(pm000[n-1]=B)・(pm0000[n-2]=C)・(pm000[n-3]=D)の論理式とすると、
c’ABCD=α・(uABCD・z[k-n+2]+!uABCD・cABCD)+(1-α)・cABCD
但し、「!」は論理値の反転を意味し、論理値がFALSE(0)のときはTRUE(1)となる。
すなわち、上記の「c’ABCD=α・(uABCD・z[k-n+2]+!uABCD・cABCD)+(1-α)・cABCD」は、
uABCD=TRUE(1)であれば、
「c’ABCD=α・z[k-n+2]+(1-α)・cABCD」となり、
uABCD=FALSE(0)であれば、
「c’ABCD=α・cABCD+(1-α)・cABCD=cABDC」となる(つまり更新せず)。
各基準値について個別に示せば次のようになる。
c’0000=α・(u0000・z[k-n+2]+!u0000・c0000)+(1-α)・c0000
c’0001=α・(u0001・z[k-n+2]+!u0001・c0001)+(1-α)・c0001
c’0011=α・(u0011・z[k-n+2]+!u0011・c0011)+(1-α)・c0011
c’0110=α・(u0110・z[k-n+2]+!u0110・c0110)+(1-α)・c0110
c’0111=α・(u0111・z[k-n+2]+!u0111・c0111)+(1-α)・c0111
c’1000=α・(u1000・z[k-n+2]+!u1000・c1000)+(1-α)・c1000
c’1001=α・(u1001・z[k-n+2]+!u1001・c1001)+(1-α)・c1001
c’1100=α・(u1100・z[k-n+2]+!u1100・c1100)+(1-α)・c1100
c’1110=α・(u1110・z[k-n+2]+!u1110・c1110)+(1-α)・c1110
c’1111=α・(u1111・z[k-n+2]+!u1111・c1111)+(1-α)・c1111
そして、このように更新された基準レベルc’0000~c’1111は、上述のようにブランチメトリック計算部82によるブランチメトリックbmの計算に用いられる。
上記のように適応ビタビ検出器55は、振幅基準レベルを入力される等化信号zの周波数特性に適応的に追従させている。
説明を図5に戻す。
適応ビタビ検出器55の適応ビタビ復号処理で得られた復号値biは、信号処理部56に供給される。
信号処理部56は、目標波形生成部57とPR係数更新部58とを備えている。目標波形生成部57は、復号値biにPR係数を畳み込むことで、適応イコライザ53による適応等化についての等化目標波形Ikを生成する。
PR係数更新部58は、目標波形生成部57が等化目標波形Ikの生成に用いるPR係数の更新を行う。このPR係数の更新は、以下で説明する減算器60によって生成される等化誤差信号ekと、適応ビタビ検出器55より入力される復号値biとに基づき、復号値biと等化誤差信号ekとの相関を最小化するLSM演算により行われる。
減算器60には、目標波形生成部57が生成した等化目標波形Ikが入力されると共に、適応イコライザ53からの等化信号zが遅延回路59を介して入力され、これら入力信号の差分を等化誤差信号ekとして出力する。なお、遅延回路59の遅延時間は、目標波形生成部57による畳み込み処理時間に応じた時間となる。
等化誤差信号ekは、前述もしたように適応イコライザ53に供給されて適応イコライザ53におけるPR係数の更新(LMS演算)に用いられると共に、PR係数更新部58に供給される。
拘束長設定部61は、目標波形生成部57による等化目標波形Ikの生成に用いられるPR係数の拘束長を設定する。なお、拘束長設定部61については改めて説明する。
図7は、信号処理部56の内部構成例を示したブロック図である。
信号処理部56において、目標波形生成部57は、それぞれに対応するPR係数が設定されるj個(但し「j」は2以上の自然数)の乗算器66(66-1~66-j)と、復号値biの入力ライン上に直列に挿入され、乗算器66-1~66-jに1クロックずつ遅延された復号値biを供給するためのj-1個の遅延器65(65-1~65-(j-1))と、各乗算器66の出力の総和を計算するためのj-1個の加算器67(67-1~67-(j-1))とを備えている。
ここで、「j」の数値は、対応可能とするPRの拘束長に応じて設定すればよい。例えば、拘束長=11であれば「j=11」である。
目標波形生成部57においては、遅延器65-1~65-(j-1)によって1クロックずつ遅延されたj個の復号値biが、乗算器66-1~66-jのうちそれぞれ対応する乗算器66に設定されたPR係数により増幅され、増幅後の各値の総和が加算器67-1~67-(j-1)によって算出され、該総和が等化目標波形Ikとして出力される。
このように目標波形生成部57においては、復号値biに対するPR係数の畳み込み演算によって等化目標波形Ikが生成される。
PR係数更新部58は、乗算器68と、j個の乗算器69(69-1~69-j)とを備えている。
乗算器68は、等化誤差信号ekに対し更新係数μを乗じる。
乗算器69の個々には、遅延器65-1~65-(j-1)の遅延により得られる各復号値biのうち、対応する復号値biがそれぞれ入力される。乗算器69-1~69-jには、乗算器68の出力値、すなわち「ek×μ」が乗算係数として設定され、これにより乗算器69-1~69-jにおいてはそれぞれ対応する復号値biに対し「ek×μ」が乗じられる。
これら乗算器69-1~69-jの出力値が、目標波形生成部57における乗算器66-1~66-jのうちそれぞれ対応する乗算器66(符号末尾の数値が一致する乗算器66)の乗算係数として与えられる。すなわち、これら乗算器69-1~69-jの出力値(ek×μ×bi)によって、等化目標波形Ikの生成に用いられるPR係数がそれぞれ更新される。
上記のようにPR係数更新部58によっては、等化誤差信号ekと更新係数μと復号値biとの積がPR係数にフィードバックされる。このような構成により、復号値biと等化誤差信号ekとの相関を最小化するLMS演算によるPR係数の更新が行われる。
ここで、上記説明から理解されるように、PR係数更新部58がPR係数の更新を行うにあたっては、1クロックずつ遅延された復号値biを取得する必要がある。本実施形態では、このように1クロックずつ遅延された復号値biを取得するための構成、すなわち遅延器65-1~65-(j-1)が目標波形生成部57に設けられる点を考慮し、PR係数更新部58がこれら遅延器65-1~65-(j-1)を目標波形生成部57と共用する構成を採っている。
仮に、目標波形生成部57における遅延器65-1~65-(j-1)を共用しないPR係数更新部58(以下、符号を「58’」と表記する)の構成とした場合を考える。すなわち、目標波形生成部57とは別途の遅延器65-1~65-(j-1)を備えたPR係数更新部58’を有する適応ビタビデコーダ54(以下、符号を「54’」と表記する)を考える。
図8は、適応ビタビデコーダ54’の構成を例示しているが、この場合、PR係数更新部58’と適応ビタビ検出器55との間には、遅延回路150を挿入することを要する。これは、PR係数更新部58’が復号値biと等化誤差信号ekとを用いて適正にPR係数の更新を行うために、PR係数更新部58’に入力する復号値biを等化誤差信号ekと同期させる必要があることによる。すなわち、復号値biに対し目標波形生成部57における畳み込み処理時間に応じた遅延を与える必要があることによる。
図7に示したように目標波形生成部57とPR係数更新部58とで遅延器65-1~65-(j-1)を共用することで、上記のような遅延回路150を設ける必要がなくなり、回路構成の簡略化を図ることができる。すなわち、遅延器65-1~65-(j-1)を共用化した点での回路構成の簡略化と、遅延回路150が不要となる点での回路構成の簡略化とを図ることができる。
また、本実施形態では、図5に示した拘束長設定部61により、等化目標波形Ikの生成に用いるPR係数について、拘束長を可変的に設定することを可能としている。
拘束長設定部61は、乗算器69-1~69-jに対するイネーブル信号により、乗算器69ごとにイネーブル/ディセーブルを切り替える。イネーブルとされた乗算器69は入力値(復号値bi)に対する乗算係数(ek×μ)の乗算動作を行い、ディセーブルとされた乗算器69は該乗算動作を実行せず「0」を出力する。
これにより、目標波形生成部57における乗算器66のうち、イネーブルとされた乗算器69によりPR係数が更新される乗算器66のみがPR係数の畳み込みに関与するものとなり、従って等化目標波形Ikの生成に用いられるPR係数について、PRの拘束長を可変的に設定することができる。
上記の構成により、異なるPRの拘束長に対応可能とするにあたり、個々の拘束長に対応する個別の目標波形生成部57を設ける、すなわちそれら目標波形生成部57を拘束長ごとに切り替えて使用する必要がなくなり、回路構成の簡略化を図ることができる。
なお、拘束長設定部61は、例えば図3に示したシステムコントローラ10からの指示に従ってイネーブル/ディセーブルとする乗算器69を切り替える。この場合、拘束長の切り替えは、例えばディスク90の線密度(線記録密度)等、ディスク90の記録フォーマットに応じて行うことが考えられる。
ここで、LMS演算によりPR係数の更新を行う場合においては、PR係数の収束が、等化信号zの振幅を絞るように行われてしまう虞がある。このように振幅が絞られた等化信号zは本来得られるべき信号ではなく、復号性能の低下を招来し望ましくない。
そこで、図9に示す第一変形例としての適応ビタビデコーダ54Aのように、PR係数の総和が一定範囲内の値となるように制御する構成を採ることもできる。
なお、以下の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
図9において、適応ビタビデコーダ54Aは、信号処理部56に代えて信号処理部56Aが設けられた点が異なり、信号処理部56Aは、目標波形生成部57及びPR係数更新部58と共に、係数総和制御部70と加算器71を備える点が信号処理部56と異なる。図示のように加算器71は、減算器60とPR係数更新部58との間に挿入されている。
係数総和制御部70は、目標波形生成部57による等化目標波形Ikの生成に用いられるPR係数の総和を計算し、該総和の値が一定範囲内の値で維持されるようにPR係数の値を制御する。具体的に、本例の係数総和制御部70は、PR係数の総和の初期値、すなわち、例えばPR(1,2,2,1)であれば「6」となる該初期値を「総和基準値」として、計算したPR係数の総和が総和基準値に対して小さければPR係数の値を上げ、逆に計算したPR係数の総和が総和基準値に対して大きければPR係数の値を下げるように制御を行う。
本例の係数総和制御部70は、上記のようなPR係数の総和と総和基準値との比較結果に応じたPR係数の調整制御を、等化誤差信号ekにオフセットを与えることで実現する。具体的に係数総和制御部70は、計算したPR係数の総和と総和基準値との大小関係、及びそれらの差分の大きさに応じたオフセット値を計算し、該オフセット値を加算器71に出力して誤算信号ekに加算させる。
これにより、PR係数の値が、PR係数の総和と総和基準値との大小関係及び差分の大きさに応じて調整され、PR係数の総和が一定範囲内の値を維持するように制御される。
なお、適応ビタビデコーダ54Aを複数のPRクラスに対応可能に構成する場合、総和基準値としては、設定中のPRクラスに応じた値を用いる。
上記のようなPR係数の総和一定制御が行われることで、LMS演算によってPR係数の総和(ひいては等化信号zの振幅)を0に絞るようにPR係数が収束されてしまうことの防止が図られる。
従って、適正にPR係数の更新を行うことができ、復号性能の向上を図ることができる。
また、本例の係数総和制御部70は、係数更新部58に入力される等化誤差信号ekにPR係数の総和の大きさに応じたオフセットを与えることで、PR係数の総和を一定範囲内の値に制御している。
これにより、PR係数の総和一定制御を実現するにあたって、各乗算器66(等化目標波形Ikの生成時にPR係数を畳み込むための乗算器)について個別にゲイン調整を行う構成を採る必要がなくなる。
従って、PR係数の総和一定制御を実現するにあたっての回路構成の簡略化を図ることができる。
図10は、第二変形例としての適応ビタビデコーダ54Bの構成について説明するための図である。
第二変形例の適応ビタビデコーダ54Bは、係数更新部58に入力される等化誤差信号ekについて等化処理を行うイコライザ72を備えるものである。なお、適応ビタビデコーダ54Bのその他の構成については第一変形例としての適応ビタビデコーダ54Aと同様となるため重複説明は避ける。
このイコライザ72の挿入により、PR係数の更新に用いる等化誤差信号について周波数特性を調整することが可能とされ、PR係数の収束値を調整することができる。
本例では、イコライザ72は3タップのFIR(Finite Impulse Response)フィルタとして構成され、等化誤差信号ekについて高域ブーストを行う。
図11は、イコライザ72におけるタップごとの係数c[0]=-k、c[1]=1+2k、c[2]=-kに関して、k=4とした場合の周波数特性を示している。
図12は、イコライザ72のブーストパラメータ(係数c[x]におけるkの値)と4T周波数のゲインとの関係を示した図であり、横軸がブーストパラメータ、縦軸が4T周波数のゲインを表す。
図12では、ディスク90におけるランドの記録信号、グルーブの記録信号それぞれについて再生を行った際のブーストパラメータkと4T周波数ゲインとの関係を示している(ランド=▲プロット、グルーブ=●プロット)。これらを参照すると、ブーストパラメータkの値を大きくするほど、高域ゲインの大きなPRクラスへ収束することが分かる。
図13は、ブーストパラメータと信号品質評価値e-MLSEとの関係を示した図である。この場合もランドの記録信号を再生した結果は▲プロットにより、グルーブの記録信号を再生した結果は●プロットによりそれぞれ表している。
なお、「e-MLSE」は、ビタビ復号における信号品質評価指標として用いられる値であり、CD等の信号品質評価に用いられるジッター(jitter)に似た評価値とされる。「e-MLSE」の詳細については「国際公開第2013/183385号」等を参照されたい。
図13より、ブーストパラメータkが2付近でe-MLSEの値が最小(最良)となることが分かる。
上記の図12、図13より、等化誤差信号ekに対するイコライザ72を設けることで、PR係数の収束値を調整可能となることが分かる。
ここで、LMSにより誤差が最小となるPR係数が必ずしも復号性能最大となる保証はない。上記のように等化誤差信号ekの周波数特性を調整することで、PR係数の収束値を微調整することが可能とされ、PR係数をより最適値に近づけることができる。
なお、イコライザ72の周波数特性は可変とすることもできる。具体的には、例えばシステムコントローラ10からの指示に応じて、イコライザ72におけるブーストパラメータkを可変設定するパラメータ設定部を設けることも可能である。
これにより、より幅広い入力信号特性に対応して復号性能を高めることができる。
図14乃至図16を参照し、実施形態としてのPR係数更新についての各種実験結果を説明する。
図14は、実施形態としてのPR係数更新を行った場合(図中「Adaptive」)、行わない場合(つまりPR係数固定とした場合:図中「fixed」)それぞれにおけるMSE(イコライザ残差:◆プロット)、bER(エラーレート:▲プロット)、4T周波数ゲイン(■プロット)を示している。なお、MSEは、等化信号zとその理想波形との誤差に相関した評価値である。
また、図15は、PR係数固定とした場合の各PR係数(◆プロット)と、実施形態としてのPR係数更新により収束した各PR係数(■プロット)とを対比して示している。なお図15を参照して分かるように、実験ではPRクラスとして11ISI(Inter-Symbol Interference:拘束長=11)を採用した。
図16は、PR係数による周波数特性について、PR係数固定とした場合の周波数特性(点線)と実施形態としてのPR係数更新を行った場合の周波数特性(実線)とを対比して示している。
なお、実験にあたっては、第二変形例として説明した適応ビタビデコーダ54Bを用い、対物レンズのNA=0.91、ディスク90の記録線密度はBD換算で約56GBとした。
図14より、実施形態によれば、PR係数固定とする場合と比較して、MSEがより小さくなり、エラーレートbERがより良好な値を示すことが分かる。
また、図14における4T周波数ゲインと図16とを参照すると、実施形態によれば、4T周波数ゲインが上昇し、これに伴い周波数特性がより高域ゲインの高い特性にシフトすることが分かる。
なお、図15より、PR係数の総和がPR係数固定とした場合と略同値となっていることが確認できる。
これらの結果より、実施形態によれば、PR係数の初期値が光学ピックアップOPの摂動状態や光ディスク90の種類等の再生条件に対して最適点からずれていたとしても、PR係数が適応的に更新されて最適点に近づけられ、それにより良好な復号性能が得られることが理解される。
<4.実施形態のまとめ>

上記のように実施形態としての復号装置(復号部5)は、入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化部であって、パーシャルレスポンス係数を入力信号の特性に適応的に追従させる適応等化を行う適応等化部(適応イコライザ53)と、適応等化部により等化された入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号部であって、最尤復号における識別点を、入力信号の特性に適応的に追従させる適応最尤復号部(適応ビタビ検出器55)と、復号値にパーシャルレスポンス係数を畳み込むことで、適応等化部による適応等化についての等化目標波形を生成する目標波形生成部(同57)と、等化目標波形と等化信号との誤差信号を等化誤差信号として生成する誤差信号生成部(減算器60)と、復号値と等化誤差信号との相関を最小化する最小二乗法演算により目標波形生成部が等化目標波形の生成に用いるパーシャルレスポンス係数を更新する係数更新部(PR係数更新部58)と、を備えている。
適応等化と適応最尤復号とを併用した構成とされることで、入力信号特性のばらつきに対し、最適とされる等化目標が自動的に設定され、安定した復号性能の維持が図られる。
また、等化信号と等化目標波形との誤差信号を適応等化部にフィードバックする構成とされることで、適応等化にあたり適応最尤復号部の識別点を用いずに済むため、長拘束長化に対して有利となる。
さらに、適応等化と適応最尤復号とを併用した構成において、復号値と等化誤差信号との相関を最小化する最小二乗法演算により等化目標波形の生成に用いるPR係数を更新するようにしたことで、PR係数が入力信号特性に適応して適正に更新される。
以上より、本実施形態によれば、長拘束長化に伴い係数更新の収束性能や動作安定性が低下することの抑制を図り、復号性能の向上を図ることができる。
また、実施形態としての復号装置においては、等化目標波形の生成に用いるパーシャルレスポンス係数の総和値を計算し、該総和値が一定範囲内の値となるように係数更新部の更新動作を制御する係数総和制御部(同70)を備えている。
これにより、最小二乗法演算によってPR係数の総和(ひいては等化信号の振幅)を0に絞るようにPR係数が収束されてしまうことの防止が図られる。
従って、適正にPR係数の更新を行うことができ、復号性能の向上を図ることができる。
さらに、実施形態としての復号装置においては、係数総和制御部は、係数更新部に入力される等化誤差信号に総和値の大きさに応じたオフセットを与えることで総和値が一定範囲内の値となるように制御している。
これにより、PR係数の総和一定制御を実現するにあたって、等化目標波形の生成時にPR係数を畳み込むための各乗算器について個別にゲイン調整を行う構成を採る必要がなくなる。
従って、PR係数の総和一定制御を実現するにあたっての回路構成の簡略化を図ることができる。
さらにまた、実施形態としての復号装置においては、係数更新部に入力される等化誤差信号について等化処理を行う誤差信号等化部(イコライザ72)を備えている。
これにより、PR係数の更新に用いる等化誤差信号について周波数特性を調整することが可能とされ、PR係数の収束値を調整可能となる。
従って、PR係数を実際の入力信号特性に応じたより適切な値に収束させるように調整が可能となり、復号性能の向上を図ることができる。
また、実施形態としての復号装置においては、誤差信号等化部は、等化誤差信号の高域成分を増幅している。
これにより、適応等化部の等化特性としてより高域ゲインの高い等化特性が得られるようにPR係数の値が収束され、復号性能の向上を図ることができる。
高密度光ディスクでは、回折限界の影響により読出信号の高域成分が減衰される傾向となる。つまり、本来得られるべき読出信号に対していわばLPF(Low Pass Filter)をかけたような状態となる。PRML復号において、復号性能の向上を図る上では、このような光ディスクでの周波数特性に合わせて、PR等化の周波数特性を設定すべきとされる。つまり、PR等化によるカットオフ周波数は、上記のような光ディスク読出信号についてのカットオフ周波数に一致させることが理想的となる。
上記のような誤差信号等化部による高域ブーストにより、これらのカットオフ周波数を揃えることが可能となり、これにより復号性能の向上が図られる。
さらに、実施形態としての復号装置においては、係数更新部と目標波形生成部とで、復号値を1クロックずつ遅延させるための遅延器(同65-1~65-(j-1))が共用されている。
これにより、復号値と等化誤差信号との相関を最小化する最小二乗法演算によりPR係数を更新するための構成を実現する上で、回路構成の簡略化が図られる。
ここで、仮に、目標波形生成部と係数更新部とが上記の遅延器を共用しない構成とすると、係数更新部に入力する復号値を、目標波形生成部が等化目標波形生成に要する時間に応じた時間だけ遅延させることを要し、その結果、適応最尤復号部と係数更新部との間に遅延手段を設けることが必要となってしまう。
上記構成によれば、目標波形生成部と係数更新部とで遅延器が共用される点での回路構成の簡略化、及び上記のように係数更新部に復号値を遅延入力することが不要となる点での回路構成の簡略化が図られると共に、無駄な処理遅延が生じることの防止を図ることができる。
さらにまた、実施形態としての復号装置においては、係数更新部は、更新対象とするパーシャルレスポンス係数の数を変更可能に構成されている。
これにより、多様な拘束長に対応してPR係数の更新を行うことが可能とされる。
従って、より多様な入力信号特性に対応して復号を行うことが可能な復号装置を実現することができる。
また、実施形態としての復号装置においては、係数更新部は、パーシャルレスポンス係数の更新に用いる乗算器の作動/停止を制御することで更新対象とするパーシャルレスポンス係数の数を変更している。
これにより、PR係数の更新を行う係数更新回路を、対応可能としたい拘束長ごとに設けるといった構成を採る必要がなくなり、拘束長の異なる複数のPRクラスに対応可能とするにあたって単一の係数更新回路を設ければ済む。
従って、回路構成の簡略化を図ることができる。
また、実施形態としての復号方法は、入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化ステップであって、パーシャルレスポンス係数を入力信号の特性に適応的に追従させる適応等化を行う適応等化ステップと、適応等化ステップにより等化された入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号ステップであって、最尤復号における識別点を、入力信号の特性に適応的に追従させる適応最尤復号ステップと、を有すると共に、復号値にパーシャルレスポンス係数を畳み込むことで、適応等化ステップによる適応等化についての等化目標波形を生成する目標波形生成ステップと、等化目標波形と等化信号との誤差信号を等化誤差信号として生成する誤差信号生成ステップと、復号値と等化誤差信号との相関を最小化する最小二乗法演算により目標波形生成ステップが等化目標波形の生成に用いるパーシャルレスポンス係数を更新する係数更新ステップと、を有する復号方法である。
このような復号方法によっても、上記した実施形態としての復号装置と同様の作用及び効果を得ることができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
上記では、本技術を光記録媒体からの読出信号の復号系に適用する例を挙げたが、本技術は無線通信における受信信号の復号系に適用する等、光記録媒体からの読出信号の復号系以外への適用が可能である。
<5.本技術>

なお本技術は以下のような構成も採ることができる。
(1)
入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化部であって、前記パーシャルレスポンス係数を前記入力信号の特性に適応的に追従させる適応等化を行う適応等化部と、
前記適応等化部により等化された前記入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号部であって、前記最尤復号における識別点を、前記入力信号の特性に適応的に追従させる適応最尤復号部と、
前記復号値にパーシャルレスポンス係数を畳み込むことで、前記適応等化部による前記適応等化についての等化目標波形を生成する目標波形生成部と、
前記等化目標波形と前記等化信号との誤差信号を等化誤差信号として生成する誤差信号生成部と、
前記復号値と前記等化誤差信号との相関を最小化する最小二乗法演算により前記目標波形生成部が前記等化目標波形の生成に用いる前記パーシャルレスポンス係数を更新する係数更新部と、を備える
復号装置。
(2)
前記等化目標波形の生成に用いるパーシャルレスポンス係数の総和値を計算し、該総和値が一定範囲内の値となるように前記係数更新部の更新動作を制御する係数総和制御部を備える
前記(1)に記載の復号装置。
(3)
前記係数総和制御部は、
前記係数更新部に入力される前記等化誤差信号に前記総和値の大きさに応じたオフセットを与えることで前記総和値が前記一定範囲内の値となるように制御する
前記(1)又は(2)に記載の復号装置。
(4)
前記係数更新部に入力される前記等化誤差信号について等化処理を行う誤差信号等化部を備える
前記(1)乃至(3)の何れかに記載の復号装置。
(5)
前記誤差信号等化部は、
前記等化誤差信号の高域成分を増幅する
前記(4)に記載の復号装置。
(6)
前記係数更新部と前記目標波形生成部とで、前記復号値を1クロックずつ遅延させるための遅延器が共用された
前記(1)乃至(5)の何れかに記載の復号装置。
(7)
前記係数更新部は、
更新対象とするパーシャルレスポンス係数の数を変更可能に構成された
前記(1)乃至(6)の何れかに記載の復号装置。
(8)
前記係数更新部は、
パーシャルレスポンス係数の更新に用いる乗算器の作動/停止を制御することで前記更新対象とするパーシャルレスポンス係数の数を変更する
前記(7)に記載の復号装置。
1 ディスクドライブ装置、OP 光学ピックアップ、5 復号部、53 適応イコライザ、54、54A、56B 適応ビタビデコーダ、55 適応ビタビ検出器、56、56A 信号処理部、57 目標波形生成部、58 PR係数更新部、59 遅延回路、60 減算器、61 拘束長設定部、65-1~65-(j-1) 遅延器、66-1~66-j 乗算器、67-1~67-(j-1) 加算器、68 乗算器、69-1~69-j 乗算器、70 係数総和制御部、71 イコライザ

Claims (9)

  1. 入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化部であって、前記パーシャルレスポンス係数を前記入力信号の特性に適応的に追従させる適応等化を行う適応等化部と、
    前記適応等化部により等化された前記入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号部であって、前記最尤復号における識別点を、前記入力信号の特性に適応的に追従させる適応最尤復号部と、
    前記復号値にパーシャルレスポンス係数を畳み込むことで、前記適応等化部による前記適応等化についての等化目標波形を生成する目標波形生成部と、
    前記等化目標波形と前記等化信号との誤差信号を等化誤差信号として生成する誤差信号生成部と、
    前記復号値と前記等化誤差信号との相関を最小化する最小二乗法演算により前記目標波形生成部が前記等化目標波形の生成に用いる前記パーシャルレスポンス係数を更新する係数更新部と、を備え、
    前記適応等化部は、前記誤差信号生成部より入力した前記等化誤差信号が最小化されるように前記パーシャルレスポンス係数の更新を行う
    復号装置。
  2. 前記等化目標波形の生成に用いるパーシャルレスポンス係数の総和値を計算し、該総和値が一定範囲内の値となるように前記係数更新部の更新動作を制御する係数総和制御部を備える
    請求項1に記載の復号装置。
  3. 前記係数総和制御部は、
    前記係数更新部に入力される前記等化誤差信号に前記総和値の大きさに応じたオフセットを与えることで前記総和値が前記一定範囲内の値となるように制御する
    請求項2に記載の復号装置。
  4. 前記係数更新部に入力される前記等化誤差信号について等化処理を行う誤差信号等化部を備える
    請求項1に記載の復号装置。
  5. 前記誤差信号等化部は、
    前記等化誤差信号の高域成分を増幅する
    請求項4に記載の復号装置。
  6. 前記係数更新部と前記目標波形生成部とで、前記復号値を1クロックずつ遅延させるための遅延器が共用された
    請求項1に記載の復号装置。
  7. 前記係数更新部は、
    更新対象とするパーシャルレスポンス係数の数を変更可能に構成された
    請求項1に記載の復号装置。
  8. 前記係数更新部は、
    パーシャルレスポンス係数の更新に用いる乗算器の作動/停止を制御することで前記更新対象とするパーシャルレスポンス係数の数を変更する
    請求項7に記載の復号装置。
  9. 入力信号に対しパーシャルレスポンス係数の畳み込みによるパーシャルレスポンス等化を行う等化ステップであって、前記パーシャルレスポンス係数を前記入力信号の特性に適応的に追従させる適応等化を行う適応等化ステップと、
    前記適応等化ステップにより等化された前記入力信号である等化信号に対して最尤復号を行って復号値を出力する最尤復号ステップであって、前記最尤復号における識別点を、前記入力信号の特性に適応的に追従させる適応最尤復号ステップと、を有すると共に、
    前記復号値にパーシャルレスポンス係数を畳み込むことで、前記適応等化ステップによる前記適応等化についての等化目標波形を生成する目標波形生成ステップと、
    前記等化目標波形と前記等化信号との誤差信号を等化誤差信号として生成する誤差信号生成ステップと、
    前記復号値と前記等化誤差信号との相関を最小化する最小二乗法演算により前記目標波形生成ステップが前記等化目標波形の生成に用いる前記パーシャルレスポンス係数を更新する係数更新ステップと、を有し、
    前記適応等化ステップでは、前記誤差信号生成ステップにより生成した前記等化誤差信号が最小化されるように前記パーシャルレスポンス係数の更新を行う
    復号方法。
JP2019556128A 2017-11-27 2018-10-11 復号装置、復号方法 Active JP7236392B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017227015 2017-11-27
JP2017227015 2017-11-27
PCT/JP2018/037878 WO2019102733A1 (ja) 2017-11-27 2018-10-11 復号装置、復号方法

Publications (2)

Publication Number Publication Date
JPWO2019102733A1 JPWO2019102733A1 (ja) 2020-12-03
JP7236392B2 true JP7236392B2 (ja) 2023-03-09

Family

ID=66631608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019556128A Active JP7236392B2 (ja) 2017-11-27 2018-10-11 復号装置、復号方法

Country Status (5)

Country Link
US (1) US11070238B2 (ja)
EP (1) EP3719802A4 (ja)
JP (1) JP7236392B2 (ja)
TW (1) TWI675557B (ja)
WO (1) WO2019102733A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103411B2 (ja) * 2018-05-23 2022-07-20 日本電気株式会社 無線通信識別装置、無線通信識別方法およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246349B2 (ja) 1996-09-05 2002-01-15 ソニー株式会社 ビタビ復号化装置
JP2005158215A (ja) 2003-10-30 2005-06-16 Nec Corp 情報再生方法および情報再生装置
JP2009516459A (ja) 2005-11-18 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ニアミニマムビットエラーレートイコライザの適応化
JP2011165245A (ja) 2010-02-08 2011-08-25 Sony Corp 復号装置、再生装置、復号方法
JP2013012264A (ja) 2011-06-28 2013-01-17 Renesas Electronics Corp Prml検出器、情報検出装置、及び、光ディスク装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033238B2 (ja) 1991-05-10 2000-04-17 ソニー株式会社 適応的最尤復号装置および復号方法
US6765741B2 (en) * 2002-11-25 2004-07-20 International Business Machines Corporation Adjusting a read detection equalizer filter of a magnetic tape drive employing a recording format required control pattern
US6862552B2 (en) 2003-01-15 2005-03-01 Pctel, Inc. Methods, apparatus, and systems employing soft decision decoding
EP1484842A1 (en) * 2003-06-06 2004-12-08 Deutsche Thomson-Brandt Gmbh Bits recovery method and apparatus for an asymmetric data channel
US7274645B2 (en) * 2003-06-10 2007-09-25 Matsushita Electric Industrial Co., Ltd. Reproduction signal processing apparatus and optical disc player including the same
US7917563B1 (en) * 2006-02-07 2011-03-29 Link—A—Media Devices Corporation Read channel processor
CN101079273B (zh) 2006-03-14 2010-09-08 株式会社理光 数据再现方法、数据再现装置、光盘和数据记录/再现装置
JP4585581B2 (ja) * 2008-06-24 2010-11-24 株式会社東芝 最尤復号器および復号方法
US8289829B2 (en) * 2008-10-01 2012-10-16 Panasonic Corporation Information recording medium and recording/reproduction apparatus
JP2012514935A (ja) * 2009-01-09 2012-06-28 エルエスアイ コーポレーション 適応ターゲット探索のためのシステム及び方法
JP2011103153A (ja) * 2009-11-10 2011-05-26 Renesas Electronics Corp 情報検出装置及び光ディスク装置
WO2011092697A1 (en) 2010-01-28 2011-08-04 Ramot At Tel-Aviv University Ltd. Transmission system with isi channel and method of operating thereof
JP5623097B2 (ja) * 2010-02-19 2014-11-12 三菱電機株式会社 情報再生方法及び装置、並びに光ディスク装置
CN103460659B (zh) * 2011-02-07 2016-03-30 日本电信电话株式会社 数字信号处理装置
WO2012147392A1 (ja) 2011-04-27 2012-11-01 三菱電機株式会社 信号処理装置、信号処理方法、及び光ディスク装置
JP2013200921A (ja) * 2012-03-26 2013-10-03 Sony Corp 記録装置、迷光信号成分キャンセル方法
TWI530942B (zh) 2012-06-04 2016-04-21 Sony Corp A signal quality evaluation apparatus, a signal quality evaluation method, and a reproduction apparatus
TWM446399U (zh) * 2012-07-19 2013-02-01 Hwa Hsia Inst Of Technology 等化最大似然序列接收裝置
US8773793B1 (en) * 2012-08-03 2014-07-08 Western Digital Technologies, Inc. Disk drive selecting target response based on identified response
WO2015107573A1 (ja) * 2014-01-17 2015-07-23 パナソニックIpマネジメント株式会社 光ディスク装置および光ディスク再生方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246349B2 (ja) 1996-09-05 2002-01-15 ソニー株式会社 ビタビ復号化装置
JP2005158215A (ja) 2003-10-30 2005-06-16 Nec Corp 情報再生方法および情報再生装置
JP2009516459A (ja) 2005-11-18 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ニアミニマムビットエラーレートイコライザの適応化
JP2011165245A (ja) 2010-02-08 2011-08-25 Sony Corp 復号装置、再生装置、復号方法
JP2013012264A (ja) 2011-06-28 2013-01-17 Renesas Electronics Corp Prml検出器、情報検出装置、及び、光ディスク装置

Also Published As

Publication number Publication date
WO2019102733A1 (ja) 2019-05-31
US11070238B2 (en) 2021-07-20
EP3719802A4 (en) 2021-01-06
JPWO2019102733A1 (ja) 2020-12-03
EP3719802A1 (en) 2020-10-07
US20200366319A1 (en) 2020-11-19
TW201926912A (zh) 2019-07-01
TWI675557B (zh) 2019-10-21

Similar Documents

Publication Publication Date Title
US8913475B2 (en) Data detecting device, reproducing device, and data detecting method
KR100869299B1 (ko) 데이터 재생 방법, 데이터 재생 장치, 광 디스크, 및데이터 기록/재생 장치
US7826323B2 (en) Reproducing apparatus and method with reduced bit error rate
JP6504245B2 (ja) データ検出装置、再生装置、データ検出方法
US20190325908A1 (en) Information processing device, information processing method, and program
JP2003085764A (ja) 波形等化器およびprml検出器
JP5170819B2 (ja) 情報再生装置、情報記録再生装置、及び情報再生方法
US8873358B2 (en) Skew detection method and optical disc device
JP7236392B2 (ja) 復号装置、復号方法
JP5714177B2 (ja) 信号処理装置及び情報再生装置
US11749307B2 (en) Signal processing device, signal processing method, and program
JP3813931B2 (ja) 情報再生装置及び情報再生方法
JP6036798B2 (ja) データ検出装置、再生装置、データ検出方法
JP2011165245A (ja) 復号装置、再生装置、復号方法
US6847602B2 (en) Data detection in optical disk drives using decision feedback equalization
JP2008287839A (ja) デジタルデータ再生装置
JP2006221719A (ja) Prml復号装置、prml復号方法、再生装置
US20090141605A1 (en) Optical disc reproducing device and optical disc reproducing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7236392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150