JP2008028418A - 集積回路のプロファイルベースのシミュレーション情報の作成方法 - Google Patents
集積回路のプロファイルベースのシミュレーション情報の作成方法 Download PDFInfo
- Publication number
- JP2008028418A JP2008028418A JP2007250026A JP2007250026A JP2008028418A JP 2008028418 A JP2008028418 A JP 2008028418A JP 2007250026 A JP2007250026 A JP 2007250026A JP 2007250026 A JP2007250026 A JP 2007250026A JP 2008028418 A JP2008028418 A JP 2008028418A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- profile
- data store
- simulator
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】集積回路用プロファイルベースのシミュレーションデータストアの作成方法であって、構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、デバイスのデバイス属性を生成し350、光学的計測シミュレータを使用してプロファイルデータに基づいてシミュレーションによる回折信号を生成し、プロファイルデータ及び対応するシミュレーションによる回折信号、1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成する360。
【選択図】図12
Description
発明の背景
発明の技術分野
本発明は集積回路(IC)製造の一般的な領域に関し、特にプロファイルベースのシミュレーション情報のデータストアの作成と使用の方法とシステムに関する。
クロックレートの増加及びIC構造の幾何学的形状の縮小化への要求に伴い、ウェーハのデザイン及び製作プロセスの決定の影響に対して迅速なフィードバックが要求される。従来の多くのIC製造環境においては、デザイン決定または製作プロセスの変更の影響が、多くの場合デザイナーまたはプロセスエンジニアにすぐに知らされず、ずっと後になり、費用の掛かる再作業または使用できない製品という結果になっている。ICデザイン目標がデザイン活動を駆動し、それによってマスク及びIC製作プランが作成されIC製作に伝達される。IC製作でウェーハを製造し、そのウェーハはテストされ、ICテスト及び仕上げにおいて仕上げ処理を受け、ウェーハの欠陥や欠点が調べられる。典型的には、デザインまたはプロセス決定の影響のいくつかは、この時点でデザイン及び製作グループにフィードバックされる。製品を顧客に送り出された後、付加的なデザイン及びプロセスの変更に関する製品のフィードバックが結果的にICデザインに戻される。業界ではよく知られていることであるが、ウェーハレベルでの不良チップの検出にかかる費用は、大量の最終製品が顧客に送り出された後に不良チップを検出する場合に比べてはるかに低コストで済む。従って、デザイン及びプロセス変更の影響についての情報をできるだけ迅速に提供する必要がある。
同様に、製造プロセスコントロールグループへのデザイン及びプロセスの決定についての即時のフィードバックも不足している。図1はIC製造プロセスコントロールから種々の製作領域へのデータの流れ及び製作領域からIC製造プロセスコントロールへのフィードバックを示す、従来の技術による構成図である。IC製造目標21はIC製造プロセスコントロール23のグループに対して、薄膜プロセス、蒸着、または化学機械的研磨(CMP)25、リソグラフィー27、エッチング29、フォトレジスト(PR)ストリッピング33及び35、インプランテーション(打ち込み)31、及び熱的プロセス37とICテスト及びパッケージング39に関する製造プラン24により指示を行う。プロセスフィードバック34及びデザイン及び全体的な製作フィードバック32はIC製造プロセスコントロール23のグループへ送られる。しかし、デザインが所望する結果を製造しなかった場合や、プロセスの変更により、構造の重要な限界寸法(CD)のいくつかが許容範囲を逸脱してしまった場合は、影響を受ける一群のウェーハは廃棄しなければならなくなる。このように、廃棄されるウェーハを最小限に抑え、プロセスコントロールパラメータのずれ、またはプロセスコントロールパラメータの変動を検出して修正するためには、情報をインラインでIC製造プロセスコントロールグループへ提供する必要がある。現在のデザイン及び製作プロセスシミュレータを使用しても、典型的には製作プロセスについての早い段階での及び/またはインラインでの入手可能な情報は十分ではない。
本発明はプロファイルベースのシミュレーション情報のデータストアを作成及び使用するための方法及びシステムを含む。ひとつの実施例は、計測デバイスにより計測された信号、構造プロファイルデータ、プロセスコントロールパラメータ、及び製作属性から構成されるプロファイルベースの情報のデータストアの作成及び使用法を含む。データストアからの情報はデザインまたは製作プロセス中にインラインで及び/または製作プロセス機器とともにその場所で使用される。
本発明は、プロファイルベースのシミュレーション情報のデータストアの作成と使用の方法及びシステムを含む。図2と図3は、シミュレーションプロファイルと実際の構造プロファイルとの差を示す。図4から図13はプロファイルベースのシミュレーションデータストアの作成プロセスの実施例を示す。図14及び図15はプロファイルベースのシミュレーション情報の使用のための実施例を示す。図16と図17は、シミュレーションデータストアのひとつのフォーマットを示し、図18及び図19は、本発明の概念及び原理の有用性を説明する実験データを示す。
この式において、Hは構造の高さであり、CDELECTRICは有効幅である。構造材質の抵抗率ρとHが一般的に定数であるとすれば、CDELECTRICは、構造の電気抵抗を制御する変数である。図18のグラフ811は、光学的計測CDとΔW、つまり電気的CDとマスクCDとの差異との強い相関関係を示しており、加重平均のグラフは直線となっている。この実験データは、種々の実施例で説明したようにプロファイルベースのシミュレーションデータストアの有用性を示している。
Claims (4)
- 1つまたは2つ以上のシミュレーションを利用する集積回路用プロファイルベースのシミュレーションデータストアの作成方法であって、
構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、前記デバイスのデバイス属性を生成し、
光学的計測シミュレータを使用して、前記プロファイルデータに基づいてシミュレーションによる回折信号を生成し、
前記プロファイルデータ及び対応するシミュレーションによる回折信号、前記1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成する方法。 - 前記入力パラメータの選択されたセットは、プロファイルデータを有するプロファイルライブラリを備える請求項1に記載の方法。
- 集積回路用プロファイルベースのシミュレーションデータストアの作成システムであって、
ウェーハ中のテスト格子の測定回折信号を、計算による回折信号とプロファイルデータを対応付けて備えるデータ要素を蓄積した回折信号ライブラリのインスタンス中の前記計算による回折信号と比較し、前記測定回折信号に最も適合するインスタンスを選択するように構成されたプロファイラーアプリケーションサーバと、
1つまたは2つ以上のデバイスのシミュレーションを行い、前記計算による回折信号のライブラリの最も適合するインスタンスに関連するプロファイルデータを利用してデバイス属性を生成するように構成されたデバイスシミュレータと、
前記プロファイルデータ、関連する測定回折信号、前記1つまたは2つ以上の実行されたデバイスシミュレーションを示すシミュレーションタイプ、及び関連するデバイス属性を備えるデータ要素を対応付けて蓄積するシミュレーションデータストアのインスタンスを作成するように構成されたシミュレーションデータストアジェネレータと、を備えるシステム。 - コンピュータに操作を指示することにより、集積回路用プロファイルベースのシミュレーションデータストアを作成するための、コンピュータで実行可能なコードを含むコンピュータ用プログラムであって、前記コンピュータが、
構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、前記デバイスのデバイス属性を生成し、
光学的計測シミュレータを使用して、前記プロファイルデータに基づいてシミュレーションによる回折信号を生成し、
前記プロファイルデータ及び対応するシミュレーションによる回折信号、前記1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成するように動作させるプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/087069 | 2002-02-28 | ||
US10/087,069 US7136796B2 (en) | 2002-02-28 | 2002-02-28 | Generation and use of integrated circuit profile-based simulation information |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053312A Division JP2003324041A (ja) | 2002-02-28 | 2003-02-28 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028418A true JP2008028418A (ja) | 2008-02-07 |
JP4838217B2 JP4838217B2 (ja) | 2011-12-14 |
Family
ID=27733421
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053312A Pending JP2003324041A (ja) | 2002-02-28 | 2003-02-28 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
JP2007250026A Expired - Fee Related JP4838217B2 (ja) | 2002-02-28 | 2007-09-26 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
JP2010290350A Pending JP2011082562A (ja) | 2002-02-28 | 2010-12-27 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053312A Pending JP2003324041A (ja) | 2002-02-28 | 2003-02-28 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290350A Pending JP2011082562A (ja) | 2002-02-28 | 2010-12-27 | 集積回路のプロファイルベースのシミュレーション情報の作成方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7136796B2 (ja) |
EP (1) | EP1341225A2 (ja) |
JP (3) | JP2003324041A (ja) |
KR (1) | KR100525567B1 (ja) |
SG (1) | SG102707A1 (ja) |
TW (1) | TWI273457B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235664B2 (en) | 2008-10-30 | 2016-01-12 | Samsung Electronics Co., Ltd. | Systems and methods for executing unified process-device-circuit simulation |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136796B2 (en) * | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
US7131076B2 (en) * | 2002-08-21 | 2006-10-31 | Synopsys Inc. | Method of interactive visualization and parameter selection for engineering design |
US7263477B2 (en) * | 2003-06-09 | 2007-08-28 | Cadence Design Systems, Inc. | Method and apparatus for modeling devices having different geometries |
US7441219B2 (en) * | 2003-06-24 | 2008-10-21 | National Semiconductor Corporation | Method for creating, modifying, and simulating electrical circuits over the internet |
JP4138613B2 (ja) * | 2003-09-05 | 2008-08-27 | 株式会社東芝 | 製造工程設計方法及び製造工程設計支援方法 |
AU2003300005A1 (en) | 2003-12-19 | 2005-08-03 | International Business Machines Corporation | Differential critical dimension and overlay metrology apparatus and measurement method |
US7791727B2 (en) | 2004-08-16 | 2010-09-07 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
US20080144036A1 (en) * | 2006-12-19 | 2008-06-19 | Asml Netherlands B.V. | Method of measurement, an inspection apparatus and a lithographic apparatus |
US8084400B2 (en) * | 2005-10-11 | 2011-12-27 | Intermolecular, Inc. | Methods for discretized processing and process sequence integration of regions of a substrate |
JP4792274B2 (ja) * | 2004-10-29 | 2011-10-12 | パナソニック株式会社 | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 |
WO2007036246A1 (de) * | 2005-09-27 | 2007-04-05 | Sigma-C Software Ag | Verfahren zur simulation eines post-exposure-bake (peb) - prozesses in einem lithographieverfahren |
US8776717B2 (en) * | 2005-10-11 | 2014-07-15 | Intermolecular, Inc. | Systems for discretized processing of regions of a substrate |
US7902063B2 (en) * | 2005-10-11 | 2011-03-08 | Intermolecular, Inc. | Methods for discretized formation of masking and capping layers on a substrate |
JP4709639B2 (ja) | 2005-12-12 | 2011-06-22 | 株式会社東芝 | マスクパターン評価方法及び評価装置 |
US8772772B2 (en) * | 2006-05-18 | 2014-07-08 | Intermolecular, Inc. | System and method for increasing productivity of combinatorial screening |
JP5284108B2 (ja) * | 2006-02-10 | 2013-09-11 | インターモレキュラー, インコーポレイテッド | 材料、単位工程および工程順序のコンビナトリアル変化のための方法およびシステム |
JP4899086B2 (ja) * | 2006-03-16 | 2012-03-21 | 富士通セミコンダクター株式会社 | 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法 |
US7490304B2 (en) * | 2006-06-23 | 2009-02-10 | International Business Machines Corporation | Determining geometrical configuration of interconnect structure |
US7555395B2 (en) * | 2006-09-26 | 2009-06-30 | Tokyo Electron Limited | Methods and apparatus for using an optically tunable soft mask to create a profile library |
US20080074678A1 (en) * | 2006-09-26 | 2008-03-27 | Tokyo Electron Limited | Accuracy of optical metrology measurements |
US20080074677A1 (en) * | 2006-09-26 | 2008-03-27 | Tokyo Electron Limited | accuracy of optical metrology measurements |
US7763404B2 (en) * | 2006-09-26 | 2010-07-27 | Tokyo Electron Limited | Methods and apparatus for changing the optical properties of resists |
US20080076046A1 (en) * | 2006-09-26 | 2008-03-27 | Tokyo Electron Limited | accuracy of optical metrology measurements |
US7644388B1 (en) * | 2006-09-29 | 2010-01-05 | Pdf Solutions, Inc. | Method for reducing layout printability effects on semiconductor device performance |
US7504705B2 (en) * | 2006-09-29 | 2009-03-17 | International Business Machines Corporation | Striped on-chip inductor |
US8011317B2 (en) * | 2006-12-29 | 2011-09-06 | Intermolecular, Inc. | Advanced mixing system for integrated tool having site-isolated reactors |
US7386817B1 (en) * | 2007-01-02 | 2008-06-10 | International Business Machines Corporation | Method of determining stopping powers of design structures with respect to a traveling particle |
US20090164183A1 (en) * | 2007-12-20 | 2009-06-25 | International Business Machines Corporation | Methodology for Thermal Modeling of On-Chip Interconnects Based on Electromagnetic Simulation Tools |
CN102160054B (zh) | 2008-08-14 | 2014-05-07 | Lsi公司 | 用于设计使用自适应电压和调节优化的集成电路的系统和方法 |
US20100058157A1 (en) * | 2008-09-01 | 2010-03-04 | SAM Group, Inc. | System And Method For Analyzing A Plurality Of Information Systems |
KR20100078433A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 사다리꼴 금속배선의 시뮬레이션을 위한 모델링 구조 |
TWI406147B (zh) * | 2009-11-06 | 2013-08-21 | Lsi Corp | 用於設計使用適應性電壓及比例最佳化之積體電路之系統及方法 |
US8713511B1 (en) * | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US8468471B2 (en) * | 2011-09-23 | 2013-06-18 | Kla-Tencor Corp. | Process aware metrology |
US9031684B2 (en) * | 2011-11-01 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-factor advanced process control method and system for integrated circuit fabrication |
US8966417B2 (en) * | 2012-05-04 | 2015-02-24 | Trajectory Design Automation Corporation | Method and system for estimating a diffusion potential of a diffusive property |
US9404743B2 (en) | 2012-11-01 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for validating measurement data |
US10242142B2 (en) | 2013-03-14 | 2019-03-26 | Coventor, Inc. | Predictive 3-D virtual fabrication system and method |
US8959464B2 (en) | 2013-03-14 | 2015-02-17 | Coventor, Inc. | Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment |
US9317632B2 (en) * | 2013-03-14 | 2016-04-19 | Coventor, Inc. | System and method for modeling epitaxial growth in a 3-D virtual fabrication environment |
KR102615912B1 (ko) | 2014-02-24 | 2023-12-19 | 도쿄엘렉트론가부시키가이샤 | 감광화된 화학적 증폭 레지스트 화학물질을 사용하는 방법과 기술 및 프로세스 |
JP6895600B2 (ja) | 2014-02-25 | 2021-06-30 | 東京エレクトロン株式会社 | 現像可能な底部反射防止コーティングおよび着色インプラントレジストのための化学増幅方法および技術 |
CN103984094B (zh) * | 2014-05-22 | 2017-04-12 | 中国科学院光电技术研究所 | 一种光学系统热性能仿真方法 |
US10138550B2 (en) * | 2014-09-10 | 2018-11-27 | Toshiba Memory Corporation | Film deposition method and an apparatus |
US20160217405A1 (en) * | 2015-01-28 | 2016-07-28 | Jochen Steinbach | Change Requests |
CN105261565B (zh) * | 2015-09-08 | 2018-05-08 | 浙江省能源与核技术应用研究院 | 一种增大单向微触发可控硅触发电流的方法 |
CN105930261B (zh) | 2016-01-16 | 2018-06-22 | 平安科技(深圳)有限公司 | 测试方法及测试终端 |
US10429745B2 (en) * | 2016-02-19 | 2019-10-01 | Osaka University | Photo-sensitized chemically amplified resist (PS-CAR) simulation |
US10048594B2 (en) | 2016-02-19 | 2018-08-14 | Tokyo Electron Limited | Photo-sensitized chemically amplified resist (PS-CAR) model calibration |
KR20180115299A (ko) * | 2016-02-22 | 2018-10-22 | 에이에스엠엘 네델란즈 비.브이. | 계측 데이터에 대한 기여도들의 분리 |
JP6909374B2 (ja) | 2016-05-13 | 2021-07-28 | 東京エレクトロン株式会社 | 光増感化学又は感光性化学増幅レジストを用いた限界寸法制御 |
WO2017197288A1 (en) | 2016-05-13 | 2017-11-16 | Tokyo Electron Limited | Critical dimension control by use of a photo agent |
WO2017210153A1 (en) | 2016-05-30 | 2017-12-07 | Coventor, Inc. | System and method for electrical behavior modeling in a 3d virtual fabrication environment |
CN106382117B (zh) * | 2016-11-03 | 2018-11-02 | 太原理工大学 | 横轴式掘进机截齿及其截割头载荷模拟方法 |
EP3358413A1 (en) * | 2017-02-02 | 2018-08-08 | ASML Netherlands B.V. | Metrology method, apparatus and computer program |
JP7097757B2 (ja) | 2017-06-18 | 2022-07-08 | コベンター・インコーポレーテッド | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
CN107368655A (zh) * | 2017-07-21 | 2017-11-21 | 中冶集团武汉勘察研究院有限公司 | 抽水蓄能电站动态监测监控与仿真培训系统及其实现方法 |
US11138358B2 (en) * | 2017-09-29 | 2021-10-05 | Texas Instruments Incorporated | Simulation and analysis of circuit designs |
US11379633B2 (en) * | 2019-06-05 | 2022-07-05 | X Development Llc | Cascading models for optimization of fabrication and design of a physical device |
US20220350254A1 (en) * | 2019-07-03 | 2022-11-03 | Asml Netherlands B.V. | Method for applying a deposition model in a semiconductor manufacturing process |
KR20220046598A (ko) | 2019-08-16 | 2022-04-14 | 도쿄엘렉트론가부시키가이샤 | 확률 중심 결함 교정을 위한 방법 및 공정 |
CN111523160B (zh) * | 2020-05-06 | 2024-02-02 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167916A (ja) * | 1997-08-12 | 1999-03-09 | Nec Corp | 論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置 |
JPH11353338A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 集積回路のシミュレーション方法および記録媒体 |
JP2002503941A (ja) * | 1991-12-20 | 2002-02-05 | アボツト・ラボラトリーズ | Hiv−2に対するモノクローナル抗体及びその使用 |
JP2002506198A (ja) * | 1998-03-06 | 2002-02-26 | ケーエルエー−テンカー コーポレイション | 回折構造体、下地構造体、広域帯、偏光エリプソメトリ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
US5754826A (en) * | 1995-08-04 | 1998-05-19 | Synopsys, Inc. | CAD and simulation system for targeting IC designs to multiple fabrication processes |
US5719796A (en) * | 1995-12-04 | 1998-02-17 | Advanced Micro Devices, Inc. | System for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback |
US5923567A (en) * | 1996-04-10 | 1999-07-13 | Altera Corporation | Method and device for test vector analysis |
US5805290A (en) * | 1996-05-02 | 1998-09-08 | International Business Machines Corporation | Method of optical metrology of unresolved pattern arrays |
US6757645B2 (en) * | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
JP4427767B2 (ja) * | 1999-07-02 | 2010-03-10 | 株式会社ニコン | 測定方法 |
US20010051856A1 (en) | 2000-01-26 | 2001-12-13 | Xinhui Niu | Caching of intra-layer calculations for rapid rigorous coupled-wave analyses |
US6968303B1 (en) * | 2000-04-13 | 2005-11-22 | Advanced Micro Devices, Inc. | Automated system for extracting and combining tool trace data and wafer electrical test (WET) data for semiconductor processing |
US6694275B1 (en) * | 2000-06-02 | 2004-02-17 | Timbre Technologies, Inc. | Profiler business model |
US6768983B1 (en) * | 2000-11-28 | 2004-07-27 | Timbre Technologies, Inc. | System and method for real-time library generation of grating profiles |
US6433878B1 (en) * | 2001-01-29 | 2002-08-13 | Timbre Technology, Inc. | Method and apparatus for the determination of mask rules using scatterometry |
US6609086B1 (en) * | 2002-02-12 | 2003-08-19 | Timbre Technologies, Inc. | Profile refinement for integrated circuit metrology |
US7136796B2 (en) * | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
-
2002
- 2002-02-28 US US10/087,069 patent/US7136796B2/en active Active
-
2003
- 2003-02-25 TW TW092103977A patent/TWI273457B/zh not_active IP Right Cessation
- 2003-02-27 SG SG200300820A patent/SG102707A1/en unknown
- 2003-02-27 EP EP03251192A patent/EP1341225A2/en not_active Withdrawn
- 2003-02-28 JP JP2003053312A patent/JP2003324041A/ja active Pending
- 2003-02-28 KR KR10-2003-0012705A patent/KR100525567B1/ko not_active IP Right Cessation
-
2006
- 2006-11-09 US US11/595,358 patent/US7580823B2/en not_active Expired - Lifetime
-
2007
- 2007-09-26 JP JP2007250026A patent/JP4838217B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-27 JP JP2010290350A patent/JP2011082562A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002503941A (ja) * | 1991-12-20 | 2002-02-05 | アボツト・ラボラトリーズ | Hiv−2に対するモノクローナル抗体及びその使用 |
JPH1167916A (ja) * | 1997-08-12 | 1999-03-09 | Nec Corp | 論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置 |
JP2002506198A (ja) * | 1998-03-06 | 2002-02-26 | ケーエルエー−テンカー コーポレイション | 回折構造体、下地構造体、広域帯、偏光エリプソメトリ |
JPH11353338A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 集積回路のシミュレーション方法および記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235664B2 (en) | 2008-10-30 | 2016-01-12 | Samsung Electronics Co., Ltd. | Systems and methods for executing unified process-device-circuit simulation |
Also Published As
Publication number | Publication date |
---|---|
US20030163295A1 (en) | 2003-08-28 |
SG102707A1 (en) | 2004-03-26 |
JP2003324041A (ja) | 2003-11-14 |
EP1341225A2 (en) | 2003-09-03 |
US7136796B2 (en) | 2006-11-14 |
KR20030071575A (ko) | 2003-09-03 |
TWI273457B (en) | 2007-02-11 |
US7580823B2 (en) | 2009-08-25 |
JP2011082562A (ja) | 2011-04-21 |
JP4838217B2 (ja) | 2011-12-14 |
US20070118349A1 (en) | 2007-05-24 |
KR100525567B1 (ko) | 2005-11-03 |
TW200304079A (en) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838217B2 (ja) | 集積回路のプロファイルベースのシミュレーション情報の作成方法 | |
KR102245695B1 (ko) | 모델-기반 계측 및 프로세스 모델의 통합 사용 | |
JP3774153B2 (ja) | マクロ格子テストパターンプロファイルデータ取得システムおよび方法 | |
Niu et al. | Specular spectroscopic scatterometry | |
JP5299608B2 (ja) | 光計測及びプロファイルモデルと重要プロファイル形状との相関を用いた自動プロセス制御 | |
US20090144691A1 (en) | Enhanced Process Yield Using a Hot-Spot Library | |
US7072049B2 (en) | Model optimization for structures with additional materials | |
US7324193B2 (en) | Measuring a damaged structure formed on a wafer using optical metrology | |
US7576851B2 (en) | Creating a library for measuring a damaged structure formed on a wafer using optical metrology | |
CN108228956B (zh) | 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置 | |
KR20170005059A (ko) | 스캐터로메트리 기반 오버레이 측정들을 위한 신호 응답 계측 | |
US7619731B2 (en) | Measuring a damaged structure formed on a wafer using optical metrology | |
US20100209830A1 (en) | Multi-Pitch Scatterometry Targets | |
NL2017510A (en) | Methods and apparatus for simulating interaction of radiation with structures, metrology methods and apparatus, device manufacturing method | |
TW201905588A (zh) | 判定邊緣粗糙度參數 | |
US11619884B2 (en) | Method for adjusting a target feature in a model of a patterning process based on local electric fields | |
US7596422B2 (en) | Determining one or more profile parameters of a structure using optical metrology and a correlation between profile models and key profile shape variables | |
KR101357326B1 (ko) | 패턴화 구조 검사 시스템 | |
KR102107504B1 (ko) | 2-차원 또는 3-차원 형상의 계층적 표현 | |
JP7329386B2 (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
JP7523682B2 (ja) | 半導体デバイス製造方法及び半導体製造アセンブリ用プロセス制御システム | |
Dey et al. | Applying Machine Learning Models on Metrology Data for Predicting Device Electrical Performance | |
Li et al. | Modeling of defect propagation/growth for early yield impact prediction in VLSI fabrication | |
KR20210018694A (ko) | 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법 | |
JP2021501352A (ja) | メトロロジにおけるデータの推定 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |