JP2008028418A - 集積回路のプロファイルベースのシミュレーション情報の作成方法 - Google Patents

集積回路のプロファイルベースのシミュレーション情報の作成方法 Download PDF

Info

Publication number
JP2008028418A
JP2008028418A JP2007250026A JP2007250026A JP2008028418A JP 2008028418 A JP2008028418 A JP 2008028418A JP 2007250026 A JP2007250026 A JP 2007250026A JP 2007250026 A JP2007250026 A JP 2007250026A JP 2008028418 A JP2008028418 A JP 2008028418A
Authority
JP
Japan
Prior art keywords
simulation
profile
data store
simulator
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007250026A
Other languages
English (en)
Other versions
JP4838217B2 (ja
Inventor
Nickhil Jakatdar
ジャカトダー ニックヒル
Xinhui Niu
ニウ シンフイ
Junwei Bao
バオ ジュンウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEL Timbre Technologies Inc
Original Assignee
TEL Timbre Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEL Timbre Technologies Inc filed Critical TEL Timbre Technologies Inc
Publication of JP2008028418A publication Critical patent/JP2008028418A/ja
Application granted granted Critical
Publication of JP4838217B2 publication Critical patent/JP4838217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、デザインと製作プロセスの決定の影響に関する集積回路(IC)シミュレーション情報の生成法と生成システムを含む。
【解決手段】集積回路用プロファイルベースのシミュレーションデータストアの作成方法であって、構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、デバイスのデバイス属性を生成し350、光学的計測シミュレータを使用してプロファイルデータに基づいてシミュレーションによる回折信号を生成し、プロファイルデータ及び対応するシミュレーションによる回折信号、1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成する360。
【選択図】図12

Description

この出願は、Jakatdar, et al.により2000年11月28日に出願し、この出願の譲受人により所有され、ここに参照により組み入れられている、"System and Method for Rea-Time Library Generation of Grating Profiles"という名称の同時係属出願中の米国特許出願番号09/727,530号と、2000年1月26に出願し、この出願の譲受人により所有され、ここに参照により組み入れられている、"Caching of Intra-Layer Calculations for Rapid Rigorous Coupled-Wave Analysis" という名称の米国特許出願第09/764, 780号に関係する。
発明の背景
発明の技術分野
本発明は集積回路(IC)製造の一般的な領域に関し、特にプロファイルベースのシミュレーション情報のデータストアの作成と使用の方法とシステムに関する。
関連技術
クロックレートの増加及びIC構造の幾何学的形状の縮小化への要求に伴い、ウェーハのデザイン及び製作プロセスの決定の影響に対して迅速なフィードバックが要求される。従来の多くのIC製造環境においては、デザイン決定または製作プロセスの変更の影響が、多くの場合デザイナーまたはプロセスエンジニアにすぐに知らされず、ずっと後になり、費用の掛かる再作業または使用できない製品という結果になっている。ICデザイン目標がデザイン活動を駆動し、それによってマスク及びIC製作プランが作成されIC製作に伝達される。IC製作でウェーハを製造し、そのウェーハはテストされ、ICテスト及び仕上げにおいて仕上げ処理を受け、ウェーハの欠陥や欠点が調べられる。典型的には、デザインまたはプロセス決定の影響のいくつかは、この時点でデザイン及び製作グループにフィードバックされる。製品を顧客に送り出された後、付加的なデザイン及びプロセスの変更に関する製品のフィードバックが結果的にICデザインに戻される。業界ではよく知られていることであるが、ウェーハレベルでの不良チップの検出にかかる費用は、大量の最終製品が顧客に送り出された後に不良チップを検出する場合に比べてはるかに低コストで済む。従って、デザイン及びプロセス変更の影響についての情報をできるだけ迅速に提供する必要がある。
同様に、製造プロセスコントロールグループへのデザイン及びプロセスの決定についての即時のフィードバックも不足している。図1はIC製造プロセスコントロールから種々の製作領域へのデータの流れ及び製作領域からIC製造プロセスコントロールへのフィードバックを示す、従来の技術による構成図である。IC製造目標21はIC製造プロセスコントロール23のグループに対して、薄膜プロセス、蒸着、または化学機械的研磨(CMP)25、リソグラフィー27、エッチング29、フォトレジスト(PR)ストリッピング33及び35、インプランテーション(打ち込み)31、及び熱的プロセス37とICテスト及びパッケージング39に関する製造プラン24により指示を行う。プロセスフィードバック34及びデザイン及び全体的な製作フィードバック32はIC製造プロセスコントロール23のグループへ送られる。しかし、デザインが所望する結果を製造しなかった場合や、プロセスの変更により、構造の重要な限界寸法(CD)のいくつかが許容範囲を逸脱してしまった場合は、影響を受ける一群のウェーハは廃棄しなければならなくなる。このように、廃棄されるウェーハを最小限に抑え、プロセスコントロールパラメータのずれ、またはプロセスコントロールパラメータの変動を検出して修正するためには、情報をインラインでIC製造プロセスコントロールグループへ提供する必要がある。現在のデザイン及び製作プロセスシミュレータを使用しても、典型的には製作プロセスについての早い段階での及び/またはインラインでの入手可能な情報は十分ではない。
現在使用されている製作プロセス、デバイス及び回路シミュレータはいくつかある。例えば、相互接続シミュレーション、リソグラフィーシミュレーション、インプランテーションシミュレーション、拡散シミュレーション、酸化シミュレーション、蒸着及びエッチングシミュレーション、CMPシミュレーション、蒸着及びリフローシミュレーション、2次元プロセスシミュレーション、及び3次元製作プロセスシミュレーションが可能なソフトウェアや、他のIC製作プロセスステップの各ステップまたはシリーズのシミュレーションを行えるものなどがある。あるシミュレータは単純な幾何学的形状のIC構造を前提としている。しかし、AFM、Cross-Section SEM (X-SEM)、及び光学的計測システムにより提供されるデータは、構造の断面は複雑な形状をしていることを示している。これらの複雑な形状の構造は、前提とされた典型的な幾何学的形状とは異なる電気的、熱的、及び性能特性を与えている。別のシミュレータは複雑な形状をモデル化しようと試みているが、製作中の変数が多いためにその効果は限られている。例えば、構造形状は使用されるリソグラフィーの開口数、波長、焦点露光、露光後焼結(PEB)温度、レジスト厚、反射防止コーティング厚、誘電体、及び製作プロセスなどのプロセスコントロールパラメータにより大きな影響を受ける。
技術が、難解なサブミクロンの領域(0.250μm以下)に突き進むに従って、構造のプロファイルのような製作プロセス属性、静電容量、インダクタンス、及び抵抗のようなデバイス属性、及び最終的には回路属性に関する迅速かつ正確な情報への要求がさらに高まってくる。同様に、今度は所望のデバイス及び回路属性を提供する所望のIC構造プロファイルを生成するPEB温度、焦点、及び露光などのプロセスコントロールパラメータのための迅速かつ信頼できる情報に対する要求もある。このように、製作プロセス中に利用できるプロファイルデータ、信号、プロセスコントロールパラメータ、及びプロセス属性についての情報を形成する方法及び/またはシステムに対する要求がある。また、構造プロファイルまたはプロセス属性ターゲットを考慮すれば、所望の結果を提供するプロセスコントロールパラメータの値に関する迅速な情報に対する要求もある。例えば、要求された電気的、熱的、及び性能的な特性を与える所望のプロファイルを持つ構造を製作するために必要なPEB温度、時間、開口数、及び焦点の組み合わせを知ることは有利である。
本発明の概要
本発明はプロファイルベースのシミュレーション情報のデータストアを作成及び使用するための方法及びシステムを含む。ひとつの実施例は、計測デバイスにより計測された信号、構造プロファイルデータ、プロセスコントロールパラメータ、及び製作属性から構成されるプロファイルベースの情報のデータストアの作成及び使用法を含む。データストアからの情報はデザインまたは製作プロセス中にインラインで及び/または製作プロセス機器とともにその場所で使用される。
別の実施例は、ICに対する相互接続の幾何学的形状をモデル化するテスト格子を使用した、相互接続シミュレーションデータストアを生成する方法である。相互接続シミュレーションデータストアは製作中にICの電気的かつ熱的特性を監視するためにインラインで使用される。また、シミュレーションデータストアサーバは、ある製作プロセスに対するICデザイン中の相互接続の要求された電気的特性を満たすプロセスコントロールパラメータについての情報を提供する。
さらに別の実施例は、計測シミュレータ及び製作プロセスシミュレータを利用したシミュレーションデータストアの生成方法及び生成システムを含む。製作プロセスシミュレータはリソグラフィー、インプランテーション、拡散、酸化、蒸着及びエッチング、CMP、蒸着及びリフロー、2次元プロセス、3次元プロセスシミュレータまたはこれらプロセスの組み合わせのシミュレーションを行う。プロセスコントロールパラメータ及びこれらプロセスコントロールパラメータの偏差の範囲に基づいて、構造プロファイルデータは製作プロセスシミュレータを使用して生成される。このシミュレーションが行われた構造プロファイルデータは、計測シミュレータを使用して信号に変換される。シミュレーションデータストアジェネレータは、プロセスコントロールパラメータ及び関連する信号、プロファイルデータ、及び製作属性の差異を格納するデータストアインスタンスを作成する。他の実施形態は、計測シミュレータ及びプロセスとデバイスシミュレータの組み合わせまたは、プロセス、デバイス及び回路シミュレータの組み合わせを利用した、シミュレーションデータストアの生成方法及び生成システムを含む。シミュレーションデータストアからの情報はインラインでその場所で製作プロセスステップと共に使用され、更新された適切な情報が、デザイン、製作ステップ、生産高、またはプロセスのドリフトを補正するための情報を改良するために提供される。
例示の実施例の詳細な説明
本発明は、プロファイルベースのシミュレーション情報のデータストアの作成と使用の方法及びシステムを含む。図2と図3は、シミュレーションプロファイルと実際の構造プロファイルとの差を示す。図4から図13はプロファイルベースのシミュレーションデータストアの作成プロセスの実施例を示す。図14及び図15はプロファイルベースのシミュレーション情報の使用のための実施例を示す。図16と図17は、シミュレーションデータストアのひとつのフォーマットを示し、図18及び図19は、本発明の概念及び原理の有用性を説明する実験データを示す。
図2は、実際のリソグラフィープロセスステップの層状特徴プロファイルと典型的なリソグラフィーシミュレータにおいて生成された特徴プロファイルとを対比した、従来の技術による構成図である。リソグラフィーシミュレータ73はスピン/コート61、ソフト焼成63、露出65、露出後焼成67、及び現像69のプロセスを含む実際の物理的プロセスのシミュレーションを行う。実際の構造プロファイル71は、丸い頂上部や、特徴の底部が足のように広がっているなどの、より複雑なプロファイルを持っており、リソグラフィーシミュレータ73により典型的に示される理想的な矩形のデザイン構造プロファイル75ではない。台形、T型の頂上部、下部を切り取ったT型の頂上部、底部が足のように広がった、あるいは広がっていない丸い頂上部のような、矩形でない構造を持つ回路の電気的特質は、いくつかの製作プロセスシミュレータで典型的に仮定される単純な幾何学的形状構造の電気的特質とは異なる。
同様に図3は、実際のリソグラフィー、エッチング、及び金属化プロセスステップの相互接続の断面と典型的な相互接続シミュレータにおいて生成された相互接続の断面とを対比した、従来の技術による構成図である。相互接続デザイン81、製作83、及びテスト85のステップの後に生成された製作相互接続の断面87は、典型的には不規則形状をしている。製作された相互接続の形状は導電体及び関連する誘電体の幾何学的形状に影響される。製作された相互接続の断面87を持つ相互接続構造の電気的及び熱的特性は、相互接続シミュレータ73により典型的に仮定される矩形デザインの相互接続断面91の電気的及び熱的特性とは異なる。より難解なサブミクロンプロセスの技術及び、より速いクロックレートへの現在の潮流を考慮すると、相互接続は本質的に高速システムの総合的な操作性能を制御している。相互接続の幾何学的形状は、ICの電気的性能に重大な影響を与える。原子間力顕微鏡(AFM)は相互接続のプロファイル情報を提供するが、AFMは遅くてパターン化されていない層についての情報は提供できない。限界寸法走査電子顕微鏡(CD−SEM)は限界寸法を提供できるが、パターン化されていない層についてのプロファイル情報やデータは提供できない。
本発明の説明を容易にするために、光学的計測システムを使用して概念と原理を説明する。下記に説明されるように、同じ概念と原理は他のIC計測システムにも同様に適用可能であることが理解できる。計測システムは光学的、電気的、電子的、または機械的な計測システムであってもよい。光学的計測システムの例としては、分光エリプソメータや反射率計などの分散装置がある。電子計測システムの例としては、CD走査電子顕微鏡(CD−SEM)、透過電子顕微鏡(TEM)、焦点イオンビーム(FIB)装置がある。機械的計測システムの例としては、原子間力顕微鏡(AFM)があり、また電気的計測システムの例としては静電容量測定ユニットがある。ここでの適用に使用される計測信号としては、光学的信号、イオンビーム、電子ビームなどがある。
図4は、周期的構造のプロファイルを決定するための光学的計測システムの使用法を説明する構成図である。光学的計測システム40には、計測台55に積載されたウェーハ47の目標となる周期的構造53へ信号43を当てる計測信号源41がある。計測信号43は、目標の周期的構造53に入射角θで当てられる。反射信号49は、計測信号受信機51により測定される。反射信号データ57は計測プロファイラーシステム59に送出される。計測プロファイラーシステム59は測定された反射信号データ57を、目標の周期的構造の限界寸法と解像度の種々の組み合わせを示す算出された反射信号データのライブラリと比較する。そして、測定された反射信号データ57に最も適合するライブラリインスタンスが選択される。選択されたライブラリインスタンスのプロファイルと関連する限界寸法は、目標の周期的構造53の特徴のプロファイルと限界寸法に対応する。同様な光学的計測システム40は、Jakatdar, et all.により2000年11月28日に出願し、この出願の譲受人により所有され、参照としてここに組み入れられている"System and Method for Real-Time Library Generation of Grating Profiles"の名称の同時係属出願中の米国出願第09/727,530号に記述されている。
図5は、本発明のひとつの実施形態におけるデバイスシミュレータを使用した、シミュレーションデータストアの作成を説明する構成図である。シミュレーションデータストアのプロファイルベースの作成100には、IC製作ステップのシリーズが配置される製作プロセスデザイナー101が含まれる。テスト格子マスクのセットはテスト格子マスクデザイナー103でデザインされ、関心のある領域の主要な特徴または特性を取得する。例えば、関心のある領域が相互接続の静電容量である場合は、デザインされたテスト格子マスクのセットは、種々の相互接続の幾何学的形状情報を取得する。相互接続の幾何学的形状情報には、ウェーハの構造のプロファイルが含まれる。IC製作装置105はテスト格子マスクのセットを使用して、計測デバイス107により測定されるテスト構造を製作する。光学的計測デバイスまたは非光学的計測デバイスである計測デバイス107は、テスト格子から離れた信号を測定して、その測定信号をプロファイラーアプリケーションサーバ109に送出する。プロファイラーアプリケーションサーバ109はテスト構造を離れた測定信号と、予測される構造プロファイルの限界寸法と解像度の範囲をカバーするプロファイルライブラリ110で算出された信号とを比較する。その後、プロファイラーアプリケーションサーバ109は、プロファイルライブラリ110の算出信号から最も適合するプロファイルライブラリインスタンスを選択する。ひとつの実施例では、最もよく適合する測定された回折計測信号は、回折計測信号と比較して誤差の最も少ないものである。誤差を最小化するために利用できるいくつかの最適化手段には、参照として組み入れられている"Numerical Recipes," section 10.9, Press, Flannery, Teulkolsky & Vetterling, Cambridge University Press, 1986に記述されている模擬アニーリングなどがある。適切な結果を生み出すひとつの誤差測定基準として、測定された回折計測信号と算出された回折計測信号との間の誤差距離を最適化手段が最小化する自乗差合計誤差がある。構造プロファイル限界寸法と解像度の範囲に対するプロファイルライブラリの算出信号を作成し、算出信号ライブラリから最も適合するライブラリインスタンスを選択する詳細な手順は、Jakatdar, et all.により2000年11月28日に出願し、ここに参照としてその全体を組み入れている"System and Method for Real-Time Library Generation of Grating Profiles"の名称の同時係属出願中の米国特許出願第09/727,530号に記述されている。
さらに図5では、最も適合するプロファイルライブラリインスタンスのプロファイルデータはデバイスシミュレータ113へ送出される。プロファイルデータは限界寸法、プロファイル形状記述、及びプロファイル図形表現から構成される。限界寸法は典型的には計測寸法で表現され、例えば「50nmの幅」のように表現される。限界寸法はまた、他の限界寸法に対する割合としても表現され、例えば「頂上部が丸くなる高さは80%」とは、構造の頂上部がその高さの80%の部分から丸くなり始めるということを意味する。プロファイル形状記述の例としては、「頂上部が丸い台形状プロファイル」のように表現される。プロファイル図形表現の例としてはプロファイルのビットマップがある。デバイスシミュレータ113は、電気的、熱的、ノイズ、3D効果、安定または過渡期状態の信号、リーク及び/または光学的特性のシミュレーションを行ういかなるタイプのデバイスシミュレータでもよい。デバイスシミュレータの例としては、Avant!、Technology Modeling Associates、及びSilvaco International のような会社による、Raphael.TM、Medici.TM、ATLAS.TM、及びTMA-Visual.TMがある。算出信号ライブラリからの最も適合するライブラリインスタンスのプロファイル限界寸法は、プロファイラーアプリケーションサーバ109による抽出されてデバイスシミュレータ113に送出される。デバイスシミュレータ113は、シミュレーション実行時に使用されるプロセス制御パラメータのセットとその結果であるデバイス属性を出力として作成する。例えば、デバイスシミュレータが相互接続シミュレータの場合は、ナノメータ単位の頂上部と底部のCDと、使用した相互接続シミュレータによる要求されるフォーマットの度単位の側壁角が出力となる。デバイスシミュレータ113の出力は、オーム単位の抵抗、ファラッド単位の静電容量、及びヘンリー単位のインダクタンスを含むデバイス属性である。シミュレーションデータストアジェネレータ111は、信号、プロファイルデータ、シミュレーションタイプ、及び特殊なデバイスシミュレーションに関連するデバイス属性から構成されるデータストアインスタンスを作成する。シミュレーションタイプは実行されているシミュレーションを説明するものであり、例えばデバイスシミュレーションなどのことである。シミュレーションタイプの一部のリストは図16と図17に記載されている。
図6は、本発明のひとつの実施例における相互接続シミュレーションデータストアの作成を説明する構成図である。シミュレーションデータストア120のプロファイルベースの作成には、IC相互接続のシリーズが配置される製作プロセスデザイナー121が含まれる。テスト格子マスクのセットは、種々の相互接続の幾何学的形状情報を取得するテスト格子マスクデザイナー123でデザインされる。相互接続の幾何学的形状情報には、ウェーハの構造のプロファイルが含まれる。IC製作装置125は、テスト格子マスクを使用して、計測デバイス127により測定されるテスト構造を作る。反射率計、エリプソメータまたは他の非光学的計測デバイスのいずれでもよい計測デバイス127は、テスト構造を離れた回折信号を測定して、その測定信号をプロファイラーアプリケーションサーバ129へ送出する。プロファイラーアプリケーションサーバ129は、テスト構造を離れた測定信号を、予測される構造プロファイル限界寸法及び解像度の範囲をカバーするライブラリ130内の算出信号と比較する。プロファイラーアプリケーションサーバ129は、ライブラリから最も適合するライブラリインスタンスを選択する。最も適合するライブラリインスタンスのプロファイルCDは、プロファイラーアプリケーションサーバ129により抽出され、相互接続シミュレータ133へ送出される。相互接続シミュレータ133は、シミュレーションの実行に使用されるプロセスコントロールパラメータのセットとデバイス属性を出力として作成する。相互接続シミュレータの例としては、Raphael.TM、QuickCap.TM、及びAtlas.TMがある。相互接続シミュレータ133の出力には、オーム単位の抵抗、ファラッド単位の静電容量、及びヘンリー単位のインダクタンスのようなデバイス属性が含まれる。シミュレーションデータストアジェネレータ131は、信号、プロファイルデータ、シミュレーションタイプ、及びデバイス属性から構成される各テスト格子に対して、シミュレーションデータストア135内にデータストアインスタンスを作成する。この場合のシミュレーションタイプは相互接続デバイスシミュレーションであり、デバイス属性は、相互接続デバイスシミュレーションと関連するものである。シミュレーションデータストアの図説的な配置は図16と図17に示されている。
図7から図9では、実施例の説明を容易にするために、類似部分は同じ番号で識別されている。図7は、本発明のひとつの実施例において、製作プロセスシミュレータを使用したプロファイルベースのシミュレーションデータストアの作成を説明する構成図である。シミュレーションデータストアのプロファイルベースの作成130は、プロセスコントロールパラメータ132を製作プロセスシミュレータ133に入力することから開始する。プロセスコントロールパラメータの例としては、リソグラフィックプロセスシミュレーションにおける露出時間、開口数、及びPEB温度がある。製作プロセスシミュレータ133は、薄膜、リソグラフィー、インプランテーション、拡散、酸化、蒸着、エッチング、CMPプロセスまたはプロセスの組み合わせのシミュレーションを行ういかなるタイプのプロセスシミュレータでもよい。プロセスコントロールパラメータ132を使用して、製作プロセスシミュレータ133は、層構造の幾何学的形状を含む製作属性134を作成する。プロセスコントロールパラメータ132と製作属性134は、シミュレーションデータストアジェネレータ139に送出される。製作属性134は、計測シミュレータ137へも送出される。構造のプロファイルに関わる製作属性は計測シミュレータ137により使用され、製作プロセスシミュレータ133により生成された構造のプロファイルに対応する回折信号を生成する。例えば、製作プロセスシミュレータ133は、リソグラフィー、エッチング、またはリソグラフィーとエッチングシを組み合わせたシミュレータでもよい。プロセスコントロールパラメータ132には、膜厚、焼成時間、露出、PEB時間、PEB温度、洗浄時間、及び/またはエッチングフロー率とエッチャントのタイプが含まれる。製作属性134には、パターン化された構造プロファイル形状と頂上部CD、底部CD、高さ、及び/または側壁角などの限界寸法(CD)が含まれる。
さらに図7では、製作属性134から、計測シミュレータ137はプロファイルデータを抽出して、送出されたプロファイル形状及びCDを持つ格子から離れた信号に対応する信号を算出する。計測シミュレータ137が光学的計測シミュレータの場合は、信号はシミュレーションが行われた回折信号である。シミュレーションが行われた回折信号の算出法の説明は、Jakatdar, et all.により2000年1月26日に出願され、参照としてその全部をここに組み入れてある、 "Caching of Intra-Layer Calculations for Rapid Rigorous Coupled-Wave Analyses"の名称の同時係属出願中の米国特許出願第09/764,780を参照のこと。シミュレーションデータストアジェネレータ139は、プロセスコントロールパラメータ132を処理し、製作プロセスシミュレータ133と計測シミュレータ137からデータを入力してシミュレーションデータストア149のインスタンスを作成する。シミュレーションデータストアインスタンスは、信号、プロファイルデータ、シミュレーションタイプ、プロセスコントロールパラメータ、及びプロセスシミュレーションに関する製作属性を備える。シミュレーションタイプは実行されているシミュレーションを説明するものであり、例えばここでは、製作プロセスシミュレーションのことである。シミュレーションタイプの一部のリストが図16と図17に記載されている。
図8は、本発明のひとつの実施例において、製作とデバイスシミュレータを使用したプロファイルベースのシミュレーションデータストアの作成を説明する構成図である。プロセスシミュレータとデバイスシミュレータを使用するシミュレーションデータストア140の作成用のプロファイルベースのシステムは、製作属性を含む製作プロセスシミュレータ133からの出力もまたデバイスシミュレータ135に送出されること以外は、図7に対して説明したプロセスと同様である。デバイスシミュレータ135は製作属性を利用してデバイスシミュレーションを実行し、デバイス属性136をシミュレーションデータストアジェネレータ139へ送出する。シミュレーションデータストアジェネレータ139は、プロセスコントロールパラメータ132と製作属性134を備える製作プロセスシミュレータ133からの入力データ、算出回折信号142を備える計測シミュレータ137からのデータ、及びデバイス属性136を備えるデバイスシミュレータ135からのデータを処理してシミュレーションデータストア149を作成する。シミュレーションデータストア149のインスタンスは、信号、プロファイルデータ、シミュレーションタイプ、プロセスコントロールパラメータ、製作属性、及びデバイス属性を備える。この場合のシミュレーションタイプは、製作プロセスとデバイスを組み合わせたシミュレーションである。例えば、製作プロセスシミュレータはリソグラフィーとエッチングプロセスを組み合わせたシミュレーションであり、デバイスシミュレータは、相互接続シミュレータであってもよい。シミュレーションが行われる他のデバイスには、ダイオード、トランジスタ、光学デバイス、パワーデバイス、または光検出機構がある。シミュレーションデータストアの図説的な配置が図16と図17に示されている。この例のシミュレーションデータストアは、いくつかのタイプの問合せに対する応答に与えられたデータを供給する。与えられたデータがデバイスの所望の静電容量である場合は、シミュレーションデータストアは要求された相互接続のプロファイルを供給できる。同様に、与えられたデータが相互接続のプロファイルの場合は、シミュレーションデータストアは、開口数、焼成時間、PEB温度、エッチング時間またはエッチャントのタイプなどの対応するプロセスコントロールパラメータを供給できる。後で検討する、与えられたデータの多くの他の差異は、所望の問合せ応答を与えるように公式化できる。
さらに図8では、製作プロセスシミュレータ133とデバイスシミュレータ135は別々であっても、単体として組み合わされていても、または単一のソフトウェアパッケージであってもよい。プロセスとデバイスシミュレータの組み合わせには、Silvaco InternationalのVictory.TMとSyborg Systems, Inc.のMicrotec.TMがある。
図9は、本発明のひとつの実施例において、製作プロセス、デバイス、及び回路シミュレータを使用したプロファイルベースのシミュレーションデータストアの作成を説明する構成図である。製作プロセスシミュレータ、デバイスシミュレータ、及び回路シミュレータを使用してシミュレーションデバイスストア150を作成するプロファイルベースのシステムは、デバイス属性136を含むデバイスシミュレータ135からの出力もまた回路シミュレータ141に送出されることを除いて、図8に対して説明したプロセスと同様である。回路シミュレータ141は回路を形成するいくつかのデバイスのデバイス属性を利用する。例えば、送出ラインには、回路を形成するいくつかの相互接続デバイスが含まれる。シミュレーションが行われる回路の例としては、送出ライン、抵抗、コンデンサ、インダクタ、増幅器、スイッチ、ダイオード、またはトランジスタがある。回路を形成するための選択されたデバイスの組み合わせに対してシミュレーションが行われ、そのシミュレーションは回路シミュレータ141により回路シミュレーションを実行するのに使用されるデバイス属性136を作成する。回路シミュレータ141は、回路属性138を生成してシミュレーションデータストアジェネレータ139へ送出する。シミュレーションデータストアジェネレータ139は、プロセスコントロールパラメータ132と製作属性1344を備える製作プロセスシミュレータ133からの入力データ、算出回折信号142を備える計測シミュレータ137からのデータ、デバイス属性136を備えるデバイスシミュレータ135からのデータ、及び回路属性138を備える回路シミュレータ141からのデータを処理してシミュレーションデータストア149を作成する。シミュレーションデータストア149のインスタンスは信号、プロファイルデータ、シミュレーションタイプ、プロセスコントロールパラメータ、製作属性、デバイス属性、及び回路属性を備える。シミュレーションタイプとは、実行されているシミュレーションを説明するものであり、この例では製作プロセス、デバイス、及び回路を組み合わせたシミュレーションである。シミュレーションタイプの一部のリストが図16と図17に示されている。
さらに図9では、製作プロセスシミュレータ133、デバイスシミュレータ135、及び回路シミュレータ141は別々であっても、単体として組み合わされていても、または単一のソフトウェアパッケージであってもよい。回路シミュレータの例としては、SPICE.TM、SPECTRE.TM、APLAC.TM、及びPROTOLAB.TMの種々の改造型がある。総合的に組み合わせたプロセスシミュレータの例としてはSilvaco InternationalのATHENA.TMがある。
本発明の概念と原理は、デバイスと回路を組み合わせたシミュレーションのような他のシミュレータの組み合わせにも適用される。シミュレーションデータストアの作成は、同様な方法でできる。同様に、デバイスシミュレータと回路シミュレータは別々であっても、単体として組み合わされていても、または単一のソフトウェアパッケージであってもよい。デバイスと回路シミュレータの組み合わせの例としては、MEDICI.TM、TOPSPICE.TM、CIDER.TM、及びSIMPLORER.TMがある。
図10は、本発明のひとつの実施例における、シミュレーションデータストアの問合せとインライン使用法を説明する構成図である。問合せデバイス201からの問合せは、問合せを分析し、シミュレーションデータストア215のインスタンスにアクセスし、応答205を組み立てるシミュレーションデータストアサーバ207へ送出される。シミュレーションデータストアサーバ207は、インライン問合せ209によっても起動されて、応答209を生成する。ひとつのアプリケーションでは、問合せ209はインライン問合せデバイス211からのものであり、応答213を生成する。問合せ209は問合せのタイプと問合せが与えられたデータを備える。問合せのタイプと問合せが与えられたデータに従って、シミュレーションデータストアサーバ207はシミュレーションデータストア215の適切なインスタンスを検索し、応答213をフォーマットして送出する。インライン問合せデバイス211はコンピュータシステムの一部であっても、IC製作システムの一部であってもよい。問合せデバイス201はスタンドアロンデバイスであっても、システムの一部であってもよい。さらに問合せデバイス201はローカルであっても、ネットワークを介してアクセス可能であってもよい。
図11は、本発明のひとつの実施例において、種々の製作ステップでのシミュレーションデータストアの本来の場所での使用法を説明する構成図である。シミュレーションデータストア255に結合されたシミュレーションデータストアサーバ250は、製作システムの一部であってもよく、シミュレーションデータストアサーバ250は、直接かつその場所でのプロファイルベースのシミュレーション情報を供給する。シミュレーションデータストアサーバ250は、薄膜、蒸着またはCMP225、リソグラフィー227、エッチング229、エッチング後のPRストリッピング233、インプランテーション後のPRストリッピング235、インプランテーション231、及び/または熱的処理237のデバイスに結合される。シミュレーションデータストアサーバ250は、ローカルであっても、製作デバイスにリモート接続されていてもよい。シミュレーションデータストアサーバ250は、いくつかの別々のサーバであっても、ひとつの集中形サーバであってもよい。ウェーハ中のテスト構造またはテスト格子は、統合計測デバイス(図示せず)により製作ステップ中またはその後に測定される。計測測定により、シミュレーションデータストアサーバ250への問合せが与えられたデータとして使用される測定信号が生成される。シミュレーションデータストアサーバ250は、問合せタイプと問合せが与えられたデータに基づいてその場所での/インラインの応答を生成する。例えば、フォトレジストストリッピングステップの間またはその後に、製作デバイスからの問合せタイプがテスト格子によりモデル化されたIC構造の電気的特質に対するものであり、問合せが与えられたデータがテスト格子を離れた回折信号である場合は、シミュレーションデータストアサーバ250は、テスト格子によりモデル化されたIC構造のコンダクタンス、静電容量、及び/または抵抗から構成される応答を組み立てる。リソグラフィーステップの後の他の例では、問合せタイプが、テスト格子離れた測定信号に関連するプロセスコントロールパラメータに対するものである場合、シミュレーションデータストアサーバ250は、焼成時間、焼成温度、焦点、及びFEB時間と温度から構成される応答を組み立てる。下記に説明するように、問合せタイプと問合せが与えられたデータの多くの他の組み合わせを、必要とされる特別な応答を得るために、データストアサーバ250へ送出することができる。
図12は、本発明のひとつの実施例において、プロファイルライブラリデータを使用したプロファイルベースのシミュレーションデータストアの作成のための操作ステップのフローチャートである。プロファイルライブラリのためのパターン化された構造のプロファイル形状の予想されるプロファイルデータ範囲と解像度は、ステップ300で決定される。例えば、台形のプロファイル形状はナノメータ単位の頂上部CD、底部CD、格子の厚さ、変曲点での高さと幅、及び基盤部の厚さにより特徴付けられる。プロファイルデータの範囲には、頂上部CD、底部CD、格子厚、高さなどの最小値、最大値、及び解像度が含まれる。プロファイル形状の種々の解像度におけるプロファイルデータの範囲が、シミュレーションが行われた回折信号の算出、及びプロファイルライブラリの作成に使用される(320)。構造プロファイルの限界寸法と解像度の範囲に対するプロファイルライブラリ作成の詳細な手順は、Jakatdar, et all.により2000年11月28日に出願し、ここに参照としてその全体を組み入れている、"System and Method for Real-Time Library Generation of Grating Profiles"の名称の同時係属出願中の米国特許出願第09/727,530号に記述されている。
予想されるプロファイル形状に対するプロファイルデータ範囲は、デバイスシミュレータ入力に変換される(330)。例えば、デバイスシミュレータが相互接続シミュレータの場合、予想されるプロファイル形状寸法が、Raphael.TMのような選択された相互接続シミュレータにより要求されるフォーマットに変換される。変換されたデバイスシミュレータ入力を使用して、デバイスシミュレータが起動され、デバイス属性が生成される(350)。相互接続シミュレータの例を続けると、相互接続シミュレータは、相互接続シミュレータ入力として変換されたプロファイルデータを使用して起動され、抵抗、静電容量、インダクタンス、電位、温度、及び電流密度分布のような電気的及び熱的特質を備えるデバイス属性を生成する。シミュレーションデータストアインスタンスは、回折信号、プロファイルデータ、シミュレーションタイプ、及びデバイス属性を備えて生成される。再び相互接続の例を続け、光学的計測デバイスを仮定すると、作成されたシミュレーションデータストアインスタンスには、エリプソメータの波長範囲に対する正接(Ψ)と余弦(Δ)データ、または反射率計の波長範囲に対する反射光密度などの信号が含まれるが、ここでの波長範囲と測定点は光学的計測デバイスの製造元に依存する。さらに、作成されたシミュレーションデータストアインスタンスには、プロファイル形状CD、相互接続デバイスシミュレーションであるシミュレーションタイプ、頂上部CD、底部CD、格子厚、変曲点での高さと幅、及び基板の厚さを備えるプロファイルデータ、及び抵抗、静電容量、インダクタンス、電位、温度、及び電流密度分布などのデバイス属性から構成される関連プロファイルデータも含まれる。シミュレーションデータストアの作成プロセスは、シミュレーションの完了まで繰り返される(370)。
図13は、本発明のひとつの実施例における、テスト格子を使用したプロファイルベースのシミュレーションデータストアを作成する操作ステップのフローチャートである。所望するシミュレーションのタイプに対するプロセスコントロールパラメータのセットが選択される(400)。プロセスコントロールパラメータの選択されたセットを使用して製作プロセスシミュレータが起動され、製作属性が生成される(410)。製作属性はプロファイル形状と限界寸法を備えるプロファイルデータに変換される(420)。計測シミュレータはプロファイル形状と限界寸法を使用して回折信号を算出する(430)。プロセスコントロールパラメータを含むデータ、プロファイルデータ、算出された信号が使用されて、シミュレーションデータストアインスタンスが作成される(435)。例えば、製作プロセスシミュレーションのタイプがリソグラフィーの場合、プロセスコントロールパラメータのセットには、焼成時間、焼成温度、焦点、PEB時間、及び/または洗浄温度の値が含まれる。製作プロセスシミュレーションにより生成された製作属性には、構造のプロファイル形状と幾何学的形状を備えるプロファイルデータが含まれる。プロファイル形状と幾何学的形状は、計測シミュレータにより要求されるCDに変換されて反射信号が算出される。プロファイル形状が頂上部が丸く、底部が足のように広がっている台形プロファイルの場合、CDには特徴的な足のように広がっている底部の幅、台形底部の幅、総計の高さ、台形の幅、及び丸い頂上部の幅が含まれる。
製作プロセスシミュレータにより生成された製作属性は、デバイスシミュレータの要求条件と互換的なフォーマットに変換される(440)。変換された製作属性を使用してデバイスシミュレータが起動され、デバイス属性が生成される(445)。シミュレーションデータストアインスタンスはデバイス属性で更新される(450)。ひとつの実施形態では、製作プロセスシミュレータとデバイスシミュレータは単一のパッケージにまとめられており、入力パラメータを互換的なフォーマットに変換する必要がない。回路または回路の一部を形成するいくつかのデバイスは、回路シミュレーションに対してひとつのグループにまとめることができる。例えば、回路または回路の一部を形成するゲート、コンタクトホール、バイア、及びパッドなどのいくつかのIC構成要素は、回路シミュレーションに対してひとつのグループにまとめることができる。これらのグループ化されたデバイスの各々に対するデバイス属性は、回路シミュレータの要求条件と互換的なフォーマットに変換される(460)。変換されたデバイス属性を使用して回路シミュレータが起動され、回路属性が生成される465。回路属性の例としては、時間の関数である電圧と電流、ノイズ分析、ゆがみ分析、及び感度分析などがある。適切なシミュレーションデータストアインスタンスは対応する回路属性により更新される(470)。
図14は、本発明のひとつの実施例におけるプロファイルベースのシミュレーションデータストアの本来の場所における利用のための操作ステップのフローチャートである。ウェーハのテスト格子を離れた信号は、計測デバイスで測定される(600)。プロファイルベースのシミュレーションデータストアの中から最も適合している信号インスタンスが選択される(610)。最も適合しているシミュレーションデータストアインスタンスに関連するシミュレーションデータにアクセスする(630)ために、シミュレーションタイプが決定される(620)。プロファイルベースのシミュレーションデータストアから要求された情報が表示される(640)。プロセスコントロールパラメータ、信号、プロファイルデータ、製作属性、デバイス属性、及び/または回路属性が表示される。
例えば、リソグラフィーとエッチングプロセスの後のウェーハにおけるテスト格子は、光学的計測デバイスで測定され、測定回折スペクトルが生成される。テスト格子の回折スペクトルと比較して、シミュレーションデータストアの最も適合しているインスタンスが選択され、テスト格子のプロファイルデータが抽出される。要求された情報は、相互接続デバイスシミュレーションに関連する電気的デバイス属性を備える。テスト格子のプロファイルデータに対応するシミュレーションデータストアからの静電容量、抵抗、及びインダクタンス情報が表示される。
図15は、本発明のひとつの実施形態において、プロファイルベースのシミュレーションデータストアのオンライン問合せ利用のための操作ステップのフローチャートである。問合せのタイプと問合せが与えられたデータは、プロファイルベースのシミュレーションデータストアに対してその有効性が確認される(700)。問合せのタイプと問合せが与えられたデータに合致するプロファイルベースのシミュレーションデータストアのインスタンスが選択される(720)。プロファイルベースのシミュレーションデータストアの選択されたインスタンスから要求された情報が表示される(730)。例えば、問合せタイプがリソグラフィーシミュレーションのプロセスコントロールパラメータに対してであり、問合せが与えられたデータが電気的伝導性の場合、表示される情報には、プロファイルCDと、リソグラフィープロセスのための焦点、露出、PEB温度、レジスト厚、及び反射防止コーティング厚に関するデータなどが含まれる。逆に、問合せタイプがデバイス属性に対してであり、問合せが与えられたデータが回折信号の場合、表示される情報には、静電容量と他のデバイス属性が含まれる。また、問合せがビアのプロファイルデータに対してであり、問合せが与えられたデータが回路に対しての時間の関数としての電圧と電流から構成されている場合、表示されるデータには、プロファイル形状とプロファイルのCDが含まれる。この技術に精通している技術者が、多くの異なる問合せタイプと種々の問合せが与えられたデータの組み合わせを作成して、プロファイルベースのシミュレーションデータストアから表示された正しい情報を得ることができるということは自明である。
図16と図17は、本発明のひとつの実施例におけるプロファイルベースのシミュレーションデータストアのシミュレーションデータフォーマットを示している。データストアフォーマット800には、信号801、プロファイルデータ803、シミュレーションデータセグメント804が含まれ、シミュレーションデータセグメント804は、シミュレーションタイプ805、プロセスコントロールパラメータまたは入力パラメータ807、及び製作、デバイス、及び/または回路属性809から構成される。与えられた信号801及び対応するプロファイルデータ803に対しては、シミュレーションタイプ805、プロセスコントロールパラメータまたは入力パラメータ807、及び製作、デバイス、及び/または回路属性809のいくつかのシミュレーションデータセグメント804がある。シミュレーションタイプ805には、製作プロセスシミュレーション、デバイスシミュレーション、回路シミュレーション、製作とデバイスシミュレーションの組み合わせ、デバイスと回路シミュレーションの組み合わせ、または製作、デバイス、及び回路シミュレーションの組み合わせが含まれる。製作プロセスシミュレーションの例としては、リソグラフィー、エッチング、インプランテーション、酸化、CMP、拡散、蒸着とエッチング、蒸着とリフロー、2次元プロセス、3次元プロセスシミュレーション、及び上記プロセスの種々の組み合わせがある。デバイスシミュレーションの例としては、相互接続、静電放電、光学的デバイス、パワーデバイス、複合デバイス、及び他のデバイスシミュレーションがある。回路シミュレーションの例としては、過渡信号、信号の完全性、ノイズ、及び他の回路シミュレーションがある。
図16と図17は、相互接続デバイスシミュレーションと製作プロセスとデバイスシミュレーションの組み合わせに対するシミュレーションデータストアの例を示している。例1の相互接続デバイスシミュレーションでは、信号はエリプソメータを使用した光学的計測測定データを表す数値で表現されている。この例にはひとつのシミュレーションデータセグメントがあり、ここではキーとなる入力パラメータはプロファイルデータであり、デバイス属性は、静電容量、インダクタンス、及び抵抗である。例2は2つのリンクされたシミュレーション、つまり相互接続デバイスシミュレーションへリンクされたリソグラフィーとエッチング製作プロセスシミュレーションからのデータを蓄積しているシミュレーションデータストアインスタンスを表している。各シミュレーションは対応するシミュレーションデータセグメントを有している。製作プロセスシミュレーションは、デバイスシミュレーションへの入力として使用される製作属性を生成する。この技術に精通した技術者にとっては、上記の例で示したものと同じ概念と原理に従えば、製作プロセス、デバイス、及び回路シミュレーションの種々の組み合わせが、結果としてシミュレーションデータセグメントの対応する組み合わせとなることは自明である。
図18は、光学的計測CDと、電気的CDのマスクCDからの差異ΔWとの相関関係を示すグラフである。CDOPTICAL METROLOGYは、エリプソメータや反射率計のような光学的計測デバイスにより決定された構造の限界寸法である。CDMASKは、構造の頂上部CDのようなマスクにおいてデザインされた限界寸法である。CDELECTRICは、電気的属性に基づいた構造の限界寸法であり、基本的な方程式V/I=Rから出発して導き出される。この方程式において、Vは電圧、Iは電流、Rは抵抗である。抵抗Rは抵抗率ρを面積Aで除したものに等しい。
R=ρ/A=ρ/H*CDELECTRIC
この式において、Hは構造の高さであり、CDELECTRICは有効幅である。構造材質の抵抗率ρとHが一般的に定数であるとすれば、CDELECTRICは、構造の電気抵抗を制御する変数である。図18のグラフ811は、光学的計測CDとΔW、つまり電気的CDとマスクCDとの差異との強い相関関係を示しており、加重平均のグラフは直線となっている。この実験データは、種々の実施例で説明したようにプロファイルベースのシミュレーションデータストアの有用性を示している。
図19は、製作プロセスのCDのみをモニタした場合、またはプロファイルを全くモニタしなかった場合と比較したときの、全部のプロファイルをモニタした製作プロセスに対する底部CDと特徴側壁角のより少ない変動を示す2つのグラフである。指数関数的加重移動平均コントローラと一次積分移動平均摂動ジェネレータを使用して得られた実験データは、上のグラフに示されているCDのみのコントロール825またはコントロールなし825と比較した場合、リソグラフィーのシミュレーションにおける底部CDの全プロファイルコントロール821は、底部CDの最も少ない変動をもたらしたことを示している。同様に、実験データに基づく下のグラフは、CDのみのコントロール833またはコントロールなし831と比較した場合、リソグラフィーのシミュレーションにおける側壁角の全プロファイルコントロール835は、側壁角の最も少ない変動をもたらしたことを示している。図18と同様に、実験データに基づくこれらのグラフは、種々の実施形態で説明したように、プロファイルベースのシミュレーションデータストアの有用性を示している。
IC製造において、プロファイルベースのシミュレーションデータストアには多くの使用法がある。本発明の概念と原理は、IC製作プロセスステップ、デバイス、または回路のシミュレーションに適用できる。技術に精通した技術者には明白であるが、プロファイルベースのシミュレーションデータストアの作成及び使用法に関する概念と原理は、製作プロセスとデバイスシミュレーションの組み合わせ、デバイスと回路シミュレーションの組み合わせ、または、製作プロセス、デバイス、及び回路シミュレーションの組み合わせにも適用できる。
上記の本発明の実施例は、例示及び説明として提供されたものである。本発明は、上述した精密な形状にのみ限定されるわけではない。特に、ここで記述された発明の機能的な実行は、ハードウェア、ファームウェア、及び/または他の利用できる機能構成要素または構成ブロックにおいても等価的に実行される。
上記の説明に従えば、他の変形及び実施形態も可能であり、発明の範囲はこの詳細な説明に限定されるのではなく、下記の請求項により限定される。
図1は、IC製造プロセスコントロールから種々の製作領域へのデータの流れ及び製作領域からIC製造プロセスコントロールへのフィードバックを示す、従来の技術による構成図である。 図2は、実際のリソグラフィープロセスステップの層状特徴プロファイルとリソグラフィーシミュレータにおいて典型的に生成された特徴プロファイルとを対比した、従来の技術による構成図である。 図3は、実際のリソグラフィー及びエッチングプロセスステップの相互接続の断面と相互接続シミュレータにおいて生成された典型的な相互接続の断面とを対比した、従来の技術による構成図である。 図4は、周期的構造のプロファイルを決定するための光学的計測システムの使用方法を示す構成図である。 図5は、本発明のひとつの実施形態におけるデバイスシミュレータを使用した、シミュレーションデータストアの作成を示す構成図である。 図6は、本発明のひとつの実施形態における相互シミュレーションデータストアの作成を示す構成図である。 図7は、本発明のひとつの実施形態における製作プロセスシミュレータを使用した、プロファイルベースのシミュレーションデータストアの作成を示す構成図である。 図8は、本発明のひとつの実施形態における製作及びデバイスシミュレータを使用した、プロファイルベースのシミュレーションデータストアの作成を示す構成図である。 図9は、本発明のひとつの実施形態におけるプロセス製作、デバイス、及び回路シミュレータを使用した、プロファイルベースのシミュレーションデータストアの作成を示す構成図である。 図10は、本発明のひとつの実施形態における問合せ及びシミュレーションデータストアのインライン使用法を説明する構成図である。 図11は、本発明のひとつの実施形態における種々の製作ステップでの、シミュレーションデータストアのその場所での使用法を説明する構成図である。 図12は、本発明のひとつの実施形態におけるプロファイルライブラリデータを使用した、プロファイルベースのシミュレーションデータストア作成のための操作ステップのフローチャートである。 図13は、本発明のひとつの実施形態におけるテスト格子を使用した、プロファイルベースのシミュレーションデータストア作成のための操作ステップのフローチャートである。 図14は、本発明のひとつの実施形態におけるプロファイルベースのシミュレーションデータストアの現場利用のための操作ステップのフローチャートである。 図15は、本発明のひとつの実施形態におけるプロファイルベースのシミュレーションデータストアのオンライン問合せ利用のための操作ステップのフローチャートである。 図16は、本発明のひとつの実施形態におけるプロファイルベースのシミュレーションデータストアのデータストアフォーマットを示す図である。 図17は、本発明のひとつの実施形態におけるプロファイルベースのシミュレーションデータストアのデータストアフォーマットを示す図である。 図18は、光学的計測CDと電気的CDのマスクCDからの差ΔWの相関関係を示すグラフである。 図19は、CD監視されたまたは、プロファイルの監視なしの場合と比較したときの、全体プロファイル監視された製作プロセスに対する底部CDと特徴側壁角のより小さな差異を示す2つのグラフである。

Claims (4)

  1. 1つまたは2つ以上のシミュレーションを利用する集積回路用プロファイルベースのシミュレーションデータストアの作成方法であって、
    構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、前記デバイスのデバイス属性を生成し、
    光学的計測シミュレータを使用して、前記プロファイルデータに基づいてシミュレーションによる回折信号を生成し、
    前記プロファイルデータ及び対応するシミュレーションによる回折信号、前記1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成する方法。
  2. 前記入力パラメータの選択されたセットは、プロファイルデータを有するプロファイルライブラリを備える請求項1に記載の方法。
  3. 集積回路用プロファイルベースのシミュレーションデータストアの作成システムであって、
    ウェーハ中のテスト格子の測定回折信号を、計算による回折信号とプロファイルデータを対応付けて備えるデータ要素を蓄積した回折信号ライブラリのインスタンス中の前記計算による回折信号と比較し、前記測定回折信号に最も適合するインスタンスを選択するように構成されたプロファイラーアプリケーションサーバと、
    1つまたは2つ以上のデバイスのシミュレーションを行い、前記計算による回折信号のライブラリの最も適合するインスタンスに関連するプロファイルデータを利用してデバイス属性を生成するように構成されたデバイスシミュレータと、
    前記プロファイルデータ、関連する測定回折信号、前記1つまたは2つ以上の実行されたデバイスシミュレーションを示すシミュレーションタイプ、及び関連するデバイス属性を備えるデータ要素を対応付けて蓄積するシミュレーションデータストアのインスタンスを作成するように構成されたシミュレーションデータストアジェネレータと、を備えるシステム。
  4. コンピュータに操作を指示することにより、集積回路用プロファイルベースのシミュレーションデータストアを作成するための、コンピュータで実行可能なコードを含むコンピュータ用プログラムであって、前記コンピュータが、
    構造のプロファイル形状と限界寸法を備えるプロファイルデータを含む入力パラメータの選択されたセットを使用して1つまたは2つ以上のデバイスのシミュレーションを行って、前記デバイスのデバイス属性を生成し、
    光学的計測シミュレータを使用して、前記プロファイルデータに基づいてシミュレーションによる回折信号を生成し、
    前記プロファイルデータ及び対応するシミュレーションによる回折信号、前記1つまたは2つ以上の実行されたシミュレーションを示すシミュレーションタイプ、及びデバイス属性を、対応付けて含むシミュレーションデータストアインスタンスを作成するように動作させるプログラム。
JP2007250026A 2002-02-28 2007-09-26 集積回路のプロファイルベースのシミュレーション情報の作成方法 Expired - Fee Related JP4838217B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/087069 2002-02-28
US10/087,069 US7136796B2 (en) 2002-02-28 2002-02-28 Generation and use of integrated circuit profile-based simulation information

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003053312A Division JP2003324041A (ja) 2002-02-28 2003-02-28 集積回路のプロファイルベースのシミュレーション情報の作成方法

Publications (2)

Publication Number Publication Date
JP2008028418A true JP2008028418A (ja) 2008-02-07
JP4838217B2 JP4838217B2 (ja) 2011-12-14

Family

ID=27733421

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003053312A Pending JP2003324041A (ja) 2002-02-28 2003-02-28 集積回路のプロファイルベースのシミュレーション情報の作成方法
JP2007250026A Expired - Fee Related JP4838217B2 (ja) 2002-02-28 2007-09-26 集積回路のプロファイルベースのシミュレーション情報の作成方法
JP2010290350A Pending JP2011082562A (ja) 2002-02-28 2010-12-27 集積回路のプロファイルベースのシミュレーション情報の作成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003053312A Pending JP2003324041A (ja) 2002-02-28 2003-02-28 集積回路のプロファイルベースのシミュレーション情報の作成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010290350A Pending JP2011082562A (ja) 2002-02-28 2010-12-27 集積回路のプロファイルベースのシミュレーション情報の作成方法

Country Status (6)

Country Link
US (2) US7136796B2 (ja)
EP (1) EP1341225A2 (ja)
JP (3) JP2003324041A (ja)
KR (1) KR100525567B1 (ja)
SG (1) SG102707A1 (ja)
TW (1) TWI273457B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235664B2 (en) 2008-10-30 2016-01-12 Samsung Electronics Co., Ltd. Systems and methods for executing unified process-device-circuit simulation

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136796B2 (en) * 2002-02-28 2006-11-14 Timbre Technologies, Inc. Generation and use of integrated circuit profile-based simulation information
US7131076B2 (en) * 2002-08-21 2006-10-31 Synopsys Inc. Method of interactive visualization and parameter selection for engineering design
US7263477B2 (en) * 2003-06-09 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
US7441219B2 (en) * 2003-06-24 2008-10-21 National Semiconductor Corporation Method for creating, modifying, and simulating electrical circuits over the internet
JP4138613B2 (ja) * 2003-09-05 2008-08-27 株式会社東芝 製造工程設計方法及び製造工程設計支援方法
AU2003300005A1 (en) 2003-12-19 2005-08-03 International Business Machines Corporation Differential critical dimension and overlay metrology apparatus and measurement method
US7791727B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US20080144036A1 (en) * 2006-12-19 2008-06-19 Asml Netherlands B.V. Method of measurement, an inspection apparatus and a lithographic apparatus
US8084400B2 (en) * 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
JP4792274B2 (ja) * 2004-10-29 2011-10-12 パナソニック株式会社 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法
WO2007036246A1 (de) * 2005-09-27 2007-04-05 Sigma-C Software Ag Verfahren zur simulation eines post-exposure-bake (peb) - prozesses in einem lithographieverfahren
US8776717B2 (en) * 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate
US7902063B2 (en) * 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
JP4709639B2 (ja) 2005-12-12 2011-06-22 株式会社東芝 マスクパターン評価方法及び評価装置
US8772772B2 (en) * 2006-05-18 2014-07-08 Intermolecular, Inc. System and method for increasing productivity of combinatorial screening
JP5284108B2 (ja) * 2006-02-10 2013-09-11 インターモレキュラー, インコーポレイテッド 材料、単位工程および工程順序のコンビナトリアル変化のための方法およびシステム
JP4899086B2 (ja) * 2006-03-16 2012-03-21 富士通セミコンダクター株式会社 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法
US7490304B2 (en) * 2006-06-23 2009-02-10 International Business Machines Corporation Determining geometrical configuration of interconnect structure
US7555395B2 (en) * 2006-09-26 2009-06-30 Tokyo Electron Limited Methods and apparatus for using an optically tunable soft mask to create a profile library
US20080074678A1 (en) * 2006-09-26 2008-03-27 Tokyo Electron Limited Accuracy of optical metrology measurements
US20080074677A1 (en) * 2006-09-26 2008-03-27 Tokyo Electron Limited accuracy of optical metrology measurements
US7763404B2 (en) * 2006-09-26 2010-07-27 Tokyo Electron Limited Methods and apparatus for changing the optical properties of resists
US20080076046A1 (en) * 2006-09-26 2008-03-27 Tokyo Electron Limited accuracy of optical metrology measurements
US7644388B1 (en) * 2006-09-29 2010-01-05 Pdf Solutions, Inc. Method for reducing layout printability effects on semiconductor device performance
US7504705B2 (en) * 2006-09-29 2009-03-17 International Business Machines Corporation Striped on-chip inductor
US8011317B2 (en) * 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
US7386817B1 (en) * 2007-01-02 2008-06-10 International Business Machines Corporation Method of determining stopping powers of design structures with respect to a traveling particle
US20090164183A1 (en) * 2007-12-20 2009-06-25 International Business Machines Corporation Methodology for Thermal Modeling of On-Chip Interconnects Based on Electromagnetic Simulation Tools
CN102160054B (zh) 2008-08-14 2014-05-07 Lsi公司 用于设计使用自适应电压和调节优化的集成电路的系统和方法
US20100058157A1 (en) * 2008-09-01 2010-03-04 SAM Group, Inc. System And Method For Analyzing A Plurality Of Information Systems
KR20100078433A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 사다리꼴 금속배선의 시뮬레이션을 위한 모델링 구조
TWI406147B (zh) * 2009-11-06 2013-08-21 Lsi Corp 用於設計使用適應性電壓及比例最佳化之積體電路之系統及方法
US8713511B1 (en) * 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US8468471B2 (en) * 2011-09-23 2013-06-18 Kla-Tencor Corp. Process aware metrology
US9031684B2 (en) * 2011-11-01 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-factor advanced process control method and system for integrated circuit fabrication
US8966417B2 (en) * 2012-05-04 2015-02-24 Trajectory Design Automation Corporation Method and system for estimating a diffusion potential of a diffusive property
US9404743B2 (en) 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
US10242142B2 (en) 2013-03-14 2019-03-26 Coventor, Inc. Predictive 3-D virtual fabrication system and method
US8959464B2 (en) 2013-03-14 2015-02-17 Coventor, Inc. Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment
US9317632B2 (en) * 2013-03-14 2016-04-19 Coventor, Inc. System and method for modeling epitaxial growth in a 3-D virtual fabrication environment
KR102615912B1 (ko) 2014-02-24 2023-12-19 도쿄엘렉트론가부시키가이샤 감광화된 화학적 증폭 레지스트 화학물질을 사용하는 방법과 기술 및 프로세스
JP6895600B2 (ja) 2014-02-25 2021-06-30 東京エレクトロン株式会社 現像可能な底部反射防止コーティングおよび着色インプラントレジストのための化学増幅方法および技術
CN103984094B (zh) * 2014-05-22 2017-04-12 中国科学院光电技术研究所 一种光学系统热性能仿真方法
US10138550B2 (en) * 2014-09-10 2018-11-27 Toshiba Memory Corporation Film deposition method and an apparatus
US20160217405A1 (en) * 2015-01-28 2016-07-28 Jochen Steinbach Change Requests
CN105261565B (zh) * 2015-09-08 2018-05-08 浙江省能源与核技术应用研究院 一种增大单向微触发可控硅触发电流的方法
CN105930261B (zh) 2016-01-16 2018-06-22 平安科技(深圳)有限公司 测试方法及测试终端
US10429745B2 (en) * 2016-02-19 2019-10-01 Osaka University Photo-sensitized chemically amplified resist (PS-CAR) simulation
US10048594B2 (en) 2016-02-19 2018-08-14 Tokyo Electron Limited Photo-sensitized chemically amplified resist (PS-CAR) model calibration
KR20180115299A (ko) * 2016-02-22 2018-10-22 에이에스엠엘 네델란즈 비.브이. 계측 데이터에 대한 기여도들의 분리
JP6909374B2 (ja) 2016-05-13 2021-07-28 東京エレクトロン株式会社 光増感化学又は感光性化学増幅レジストを用いた限界寸法制御
WO2017197288A1 (en) 2016-05-13 2017-11-16 Tokyo Electron Limited Critical dimension control by use of a photo agent
WO2017210153A1 (en) 2016-05-30 2017-12-07 Coventor, Inc. System and method for electrical behavior modeling in a 3d virtual fabrication environment
CN106382117B (zh) * 2016-11-03 2018-11-02 太原理工大学 横轴式掘进机截齿及其截割头载荷模拟方法
EP3358413A1 (en) * 2017-02-02 2018-08-08 ASML Netherlands B.V. Metrology method, apparatus and computer program
JP7097757B2 (ja) 2017-06-18 2022-07-08 コベンター・インコーポレーテッド 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法
CN107368655A (zh) * 2017-07-21 2017-11-21 中冶集团武汉勘察研究院有限公司 抽水蓄能电站动态监测监控与仿真培训系统及其实现方法
US11138358B2 (en) * 2017-09-29 2021-10-05 Texas Instruments Incorporated Simulation and analysis of circuit designs
US11379633B2 (en) * 2019-06-05 2022-07-05 X Development Llc Cascading models for optimization of fabrication and design of a physical device
US20220350254A1 (en) * 2019-07-03 2022-11-03 Asml Netherlands B.V. Method for applying a deposition model in a semiconductor manufacturing process
KR20220046598A (ko) 2019-08-16 2022-04-14 도쿄엘렉트론가부시키가이샤 확률 중심 결함 교정을 위한 방법 및 공정
CN111523160B (zh) * 2020-05-06 2024-02-02 全芯智造技术有限公司 用于仿真集成电路的方法和设备以及计算机可读介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167916A (ja) * 1997-08-12 1999-03-09 Nec Corp 論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置
JPH11353338A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 集積回路のシミュレーション方法および記録媒体
JP2002503941A (ja) * 1991-12-20 2002-02-05 アボツト・ラボラトリーズ Hiv−2に対するモノクローナル抗体及びその使用
JP2002506198A (ja) * 1998-03-06 2002-02-26 ケーエルエー−テンカー コーポレイション 回折構造体、下地構造体、広域帯、偏光エリプソメトリ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539652A (en) * 1995-02-07 1996-07-23 Hewlett-Packard Company Method for manufacturing test simulation in electronic circuit design
US5754826A (en) * 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
US5719796A (en) * 1995-12-04 1998-02-17 Advanced Micro Devices, Inc. System for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback
US5923567A (en) * 1996-04-10 1999-07-13 Altera Corporation Method and device for test vector analysis
US5805290A (en) * 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
JP4427767B2 (ja) * 1999-07-02 2010-03-10 株式会社ニコン 測定方法
US20010051856A1 (en) 2000-01-26 2001-12-13 Xinhui Niu Caching of intra-layer calculations for rapid rigorous coupled-wave analyses
US6968303B1 (en) * 2000-04-13 2005-11-22 Advanced Micro Devices, Inc. Automated system for extracting and combining tool trace data and wafer electrical test (WET) data for semiconductor processing
US6694275B1 (en) * 2000-06-02 2004-02-17 Timbre Technologies, Inc. Profiler business model
US6768983B1 (en) * 2000-11-28 2004-07-27 Timbre Technologies, Inc. System and method for real-time library generation of grating profiles
US6433878B1 (en) * 2001-01-29 2002-08-13 Timbre Technology, Inc. Method and apparatus for the determination of mask rules using scatterometry
US6609086B1 (en) * 2002-02-12 2003-08-19 Timbre Technologies, Inc. Profile refinement for integrated circuit metrology
US7136796B2 (en) * 2002-02-28 2006-11-14 Timbre Technologies, Inc. Generation and use of integrated circuit profile-based simulation information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503941A (ja) * 1991-12-20 2002-02-05 アボツト・ラボラトリーズ Hiv−2に対するモノクローナル抗体及びその使用
JPH1167916A (ja) * 1997-08-12 1999-03-09 Nec Corp 論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置
JP2002506198A (ja) * 1998-03-06 2002-02-26 ケーエルエー−テンカー コーポレイション 回折構造体、下地構造体、広域帯、偏光エリプソメトリ
JPH11353338A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 集積回路のシミュレーション方法および記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235664B2 (en) 2008-10-30 2016-01-12 Samsung Electronics Co., Ltd. Systems and methods for executing unified process-device-circuit simulation

Also Published As

Publication number Publication date
US20030163295A1 (en) 2003-08-28
SG102707A1 (en) 2004-03-26
JP2003324041A (ja) 2003-11-14
EP1341225A2 (en) 2003-09-03
US7136796B2 (en) 2006-11-14
KR20030071575A (ko) 2003-09-03
TWI273457B (en) 2007-02-11
US7580823B2 (en) 2009-08-25
JP2011082562A (ja) 2011-04-21
JP4838217B2 (ja) 2011-12-14
US20070118349A1 (en) 2007-05-24
KR100525567B1 (ko) 2005-11-03
TW200304079A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
JP4838217B2 (ja) 集積回路のプロファイルベースのシミュレーション情報の作成方法
KR102245695B1 (ko) 모델-기반 계측 및 프로세스 모델의 통합 사용
JP3774153B2 (ja) マクロ格子テストパターンプロファイルデータ取得システムおよび方法
Niu et al. Specular spectroscopic scatterometry
JP5299608B2 (ja) 光計測及びプロファイルモデルと重要プロファイル形状との相関を用いた自動プロセス制御
US20090144691A1 (en) Enhanced Process Yield Using a Hot-Spot Library
US7072049B2 (en) Model optimization for structures with additional materials
US7324193B2 (en) Measuring a damaged structure formed on a wafer using optical metrology
US7576851B2 (en) Creating a library for measuring a damaged structure formed on a wafer using optical metrology
CN108228956B (zh) 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置
KR20170005059A (ko) 스캐터로메트리 기반 오버레이 측정들을 위한 신호 응답 계측
US7619731B2 (en) Measuring a damaged structure formed on a wafer using optical metrology
US20100209830A1 (en) Multi-Pitch Scatterometry Targets
NL2017510A (en) Methods and apparatus for simulating interaction of radiation with structures, metrology methods and apparatus, device manufacturing method
TW201905588A (zh) 判定邊緣粗糙度參數
US11619884B2 (en) Method for adjusting a target feature in a model of a patterning process based on local electric fields
US7596422B2 (en) Determining one or more profile parameters of a structure using optical metrology and a correlation between profile models and key profile shape variables
KR101357326B1 (ko) 패턴화 구조 검사 시스템
KR102107504B1 (ko) 2-차원 또는 3-차원 형상의 계층적 표현
JP7329386B2 (ja) リソグラフィ処理される半導体デバイスのためのプロセス制御方法
JP7523682B2 (ja) 半導体デバイス製造方法及び半導体製造アセンブリ用プロセス制御システム
Dey et al. Applying Machine Learning Models on Metrology Data for Predicting Device Electrical Performance
Li et al. Modeling of defect propagation/growth for early yield impact prediction in VLSI fabrication
KR20210018694A (ko) 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법
JP2021501352A (ja) メトロロジにおけるデータの推定

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees