CN108228956B - 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置 - Google Patents

优化制程模拟的方法、非暂态计算机可读存储介质及电子装置 Download PDF

Info

Publication number
CN108228956B
CN108228956B CN201710882024.8A CN201710882024A CN108228956B CN 108228956 B CN108228956 B CN 108228956B CN 201710882024 A CN201710882024 A CN 201710882024A CN 108228956 B CN108228956 B CN 108228956B
Authority
CN
China
Prior art keywords
simulation
result
wafer
process parameter
process parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710882024.8A
Other languages
English (en)
Other versions
CN108228956A (zh
Inventor
刘如淦
张世明
周硕彦
赖建文
赵增勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108228956A publication Critical patent/CN108228956A/zh
Application granted granted Critical
Publication of CN108228956B publication Critical patent/CN108228956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且还包括测试该结构的操作，此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。

Description

优化制程模拟的方法、非暂态计算机可读存储介质及电子 装置
技术领域
本发明涉及模拟方法，特别涉及晶圆制程模拟的方法。
背景技术
半导体集成电路通常是通过执行一是列施加到硅晶圆的制造步骤来形成。例如，制造步骤可以包括微影、蚀刻、膜沉积等。各种步骤的制程条件可能会对最终的集成电路元件的性能产生负面或正面的影响。负面影响可能是较小的制程窗口(process window)、较低的图像对比度、较小的聚焦深度(DOF)和较高的掩模误差增强因子(Mask ErrorEnhancement Factor(MEEF))。相较之下，正面影响可能是较大的制程窗口、较高的图像对比度、较大的聚焦深度和较低的掩模误差增强因子。此外，一个制造步骤的制程条件可能会影响另一制造步骤或受到另一制造步骤的影响。找到在使最终集成电路产生最佳结果的多个步骤的制程条件的组合，可能是一项具有挑战性的任务。
一般而言，发现产生最佳结果的组合是通过反复试验来进行的。近期，已经开发了计算机模拟工具来减少上述过程中的猜测工作。然而，现有的方法并不完全满足所需。例如，通常只有一个制程条件被输入到模拟工具，这使得调整多个参数的程序成为一个耗时的任务。此外，这种方法可能会忽略制程参数之间的依赖关系，并且可能无法找到制程条件的最佳组合。此外，如何构建与真实集成电路装置紧密匹配的模拟模型也是一项具有挑战性的任务，亦需要改进这些领域。
发明内容
本发明实施例提供一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆制造一种结构的模拟程序，其中模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且模拟程序还包括测试上述结构的操作，操作产生表示结构的品质的结果，其中每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。其中每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整两个不同的制程参数或在相同制程参数的可工作范围中以相反的方向调整相同制程参数。
附图说明
根据以下的详细说明并配合附图做完整公开。应注意的是，根据本产业的一般作业，各图示是用于说明的目的且未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1是根据本发明实施例的模拟半导体制作的方法的流程图。
图2是根据本发明实施例的在晶圆模拟程序中调整一或多个制程参数的方法的流程图。
图3是根据本发明实施例的晶圆模拟程序的流程图。
图4、5、6是根据本发明实施例的最佳化测试结果的示意图。
图7是根据本发明实施例的晶圆模拟程序的流程图。
图8是根据本发明实施例的建立用于晶圆模拟程序的模拟模型的流程图。
图9是根据本发明实施例的计算机化晶圆制程模拟工具的示意图。
附图标记说明：
100～方法
102-106～操作
150～-168～操作
200～方法
202-218～操作
250～材料层
252～光阻层
254～沟槽
256～材料
402～曲线
404、406～虚线圆
A0-A3～制程条件
B0～最大值
B 1、B2～结果
600～结构
602～基底
604～材料层
B～区域
Pattern_A、Pattern_B～图案
IBFP-A、IBFP-B～焦点水平
700～方法
260～窄条形部件
262～宽条形部件
264～同心弧部件
266～相同长度的平行混合窄条形和宽条形部件
268～不同长度的平行混合窄条形和宽条形部件
800～方法
802-820～操作
900～模拟工具
902～微处理器
904～输入设备
906～储存设备
908～影像控制器
910～系统存储器装置
912～总线
914～显示器
916～通信装置
950～晶圆制程模拟控制器
952～对准标记形状和间距选择模块
954～光阻剂涂布模块
956～微影模块
958～蚀刻模块
960～光阻剥离模块
962～膜沉积模块
964～测试模块
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
此外，其与空间相关用词。例如"在…下方"、"下方"、"较低的"、"上方"、"较高的"及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。举例而言，如果图中的装置被翻转，则元件被描述为在另一元件的"下方"或"之下"，或者元件将被定向到其他元件或特征"上方"。因此，示例性术语"下方"可以包括上下方向。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
本发明的一些实施例涉及用于模拟晶圆制造的方法和计算机化工具。更加具体而言，本发明的一些实施例涉及使用有效的方式来优化或共同优化多个制程参数。
在一些实施例中，选择多个影响结果的制程参数(result-effecting processparameters)并以小幅度进行调整，直到在模拟中达到晶圆(例如，硅晶圆)上的半导体结构的目标。半导体结构可以是晶圆中或晶圆上的互连结构、对准标记、晶体管或其它合适的装置或结构。模拟的目标取决于要制造的结构。例如，若结构是互连结构的一部分，则目标可以是互连结构的电性特征(例如电阻或电容)。若结构是对准标记，则目标可以是对准标记的反射率。在一些实施例中，目标可以是全局最佳结果或允许大范围的制程变化的结果。前者产生性能最好的装置，而后者产生最稳定的制程。
本发明一些实施例还涉及计算机化晶圆模拟工具的改良。例如，晶圆模拟工具可以根据本发明实施例实现各种模块，且各种模块可模拟部分或完整的晶圆制造操作。一些模块具有可调整制程参数。晶圆模拟工具可以采用多个制程参数做为输入，并且通过迭代(iteration)方式以小范围调整制程参数，直到达到用户指定的模拟目标。在迭代模拟程序中，多个制程参数被拟同时地(pseudo-simultaneously)调整，藉此允许模拟工具考量制程参数之间的相互依赖关系。这样可以提高模拟工具达到模拟目标的速度，而模拟目标可能是最佳结果或允许大范围的制程变化的结果。
图1是根据本发明实施例的用于模拟晶圆制造的方法100的流程图。方法100是一个范例，并不用以将本发明限制在权利要求中明确叙述的内容之外。对于其他的实施例，可在方法100之前、期间和之后提供额外的操作，并且可以替换、消除或移动方法100所描述的一些操作。在所示的实施例中，方法100包括操作102、104和106。简而言之，操作102建立一种模拟程序，而模拟程序用于模拟在晶圆上的结构的制造，并且用于测试该结构；操作104指定操作102中的各种模拟操作的制程参数的可操作范围；而操作106以迭代方式运行模拟程序并且调整多个制程参数以找到符合目标的结果(goal-meeting result)。操作102、104和106将在下文中进行讨论。
在操作102中，方法100建立一种模拟程序，而模拟程序用于模拟在晶圆上的结构的制造。模拟程序可以包括任何数量的制造操作，且结构可以是在晶圆中或晶圆上的集成电路中间产品(intermediate IC product)、最终集成电路产品、测试装置、覆盖标记、对准标记或其它合适的结构。举例而言，制造操作可以包括制备晶圆、用杂质掺杂晶圆、在晶圆上产生主动区和隔离区、形成用于晶体管的掺杂区域、形成栅极结构、形成接触特征、形成互连结构、将膜沉积到晶圆、旋转涂布光阻层、进行微影、蚀刻沟槽和其它合适的制造操作。
在本实施例中，操作102的模拟程序包括在制造结束时测试结构的操作(例如，其可以是形成集成电路的过程中的中间制造操作)。测试结果表明结构的品质。举例而言，如果结构是互连结构，此结果可能是通过互连结构的电信号的延迟。在另一个范例中，如果结构是对准标记，则此结果可以是对准标记的反射率。
在模拟程序中，至少一些制造操作可以通过调整与其相关联的一些制程参数(或制程条件)来进行调整。举例而言，在涂布光阻层的操作中，光阻层的厚度可以在可工作范围内调节。此可工作范围可以由半导体制造商或设计者在实验阶段(例如基于光阻剂材料、光阻层下方的材料层的性质、微影制程的辐射源、开发的化学物的性质以及其他因素)提供。在另一个实施例中，在晶圆中蚀刻沟槽的操作中，蚀刻深度可以在可工作范围内调整。此可工作范围可以由半导体制造商或设计者在实验阶段(例如基于要蚀刻的材料、蚀刻选择性，包括蚀刻时间和温度的蚀刻参数以及其它因素)提供。
在操作104中，方法100识别可以调整的制程参数(所谓的“可调节制程参数”(adjustable process parameters))，并且如上所述为每一个制程参数指定相应的可工作范围。每个可工作范围可以被指定为多个离散值，或者做为最小值和最大值之间的连续范围以及用于调整相应制程参数的一或多个偏移数值(delta)。例如，它可以指定相反方向(增量和减量)的不同偏移数值，或范围中心和边界上的不同偏移数值。在一些实施例中，相对于可工作范围而言，偏移数值较小。例如，在一些实施例中，偏移数值可为可工作范围的10％或更小。在本发明实施例中将进一步讨论可调整的制程参数以及与其相关的可工作范围。
在本实施例中，操作106包括模拟循环控制器(simulation loop controller)。模拟循环控制器初始化模拟程序的各种制程条件，并控制模拟程序的运行。模拟循环制器亦检查模拟结果是否符合某些目标。若结果不符合目标，则在调整一些制程参数后，模拟循环控制器重复进行模拟。模拟结构的制造、测试结构以产生结果以及基于目标检查结果的操作循环持续地以迭代方式进行，直到达到目标或达到另一个条件(例如超时)。在每次迭代操作中，至少一个制程参数从当前值向上或向下调整并保持在可工作范围内。若可工作范围是连续的或离散值，则增量或减量是由操作104中指定。
图2描绘本发明实施例的操作106中，模拟循环控制器的流程图。参考图2所示的内容，在操作150进行初始模拟运行之后，方法100选择可调整的制程参数并且在操作152中在其当前值增加一偏移数值以获得第一新值。偏移数值是所选择的制程参数的可工作范围的一小部分。基于被指定为第一新值的制程参数，方法100运行模拟程序并在操作154产生新结果。方法100在操作156检查新结果。如果新结果相对于先前结果而言具有改善的效果，则在操作158中将第一新值保留以做为所选择的制程参数的当前值。如果新结果相对于先前结果没有改善的效果，则方法100丢弃第一新值并且在操作160中将制程参数的当前值减小一偏移数值以获得第二新值。基于被指定为第二新值的制程参数，方法100在操作162中再次运行模拟程序并且产生第二新结果。方法100在操作164中检查第二新结果。如果第二新结果相较于先前结果(由先前的操作106的循环操作或操作150的初始运行所产生)具有改善的效果，则在操作158中将第二新值保留以做为所选择的制程参数的当前值。如果第二新结果相对于先前结果没有改善的效果，则方法100丢弃第二新值并且在操作166中保留所选择的制程参数的当前值。上述内容这完成了当前的迭代操作。在下一次迭代操作中，在操作168选择不同的制程参数，并重复上述过程。在一些实施例中，操作152可以将当前值增加一偏移数值，而操作160可以将当前值减小一偏移数值。操作152、160总是在相反的方向上调整所选择的制程参数。然而，在一些实施例中，这两个操作对于偏移数值的调整可以相同或不同。
在一些实施例中，由于模拟的每次迭代操作仅使一个制程参数改变相对较小的量，所以方法100能够充分地探索由多个制程参数定义的解空间(solution space)以做为变量。相对地，在另一个实施例中，方法100可以完全优化一个制程参数，同时让所有其他参数保持不变。这可能会加快整体模拟程序，但结果可能不是全局最优的(globallyoptimal)。这是因为将所有其他参数固定以优化一个制程参数的作法类似于一维优化，且解空间会受到不必要的限制。在一些实施例中，通过在每次逼近最佳化结果的迭代操作中稍微改变每一个制程参数，藉以大致上同时优化所有制程参数。换句话说，制程参数被拟同时地优化。
图3描绘本发明实施例的用于模拟晶圆制程的方法200的流程图。方法200是方法100的一种实施例。图3所示的方法200描绘在晶圆上制造一或多个对准标记的具体应用。方法200的实施例也可以用于模拟对准标记之外的半导体结构的制造。方法200包括操作202、204、206、208、210、212、214、216和218。简而言之，操作202初始化模拟程序；操作204模拟涂布光阻层的操作；操作206模拟微影操作，操作208模拟蚀刻沟槽的操作；操作210模拟剥离光阻层的操作；操作212模拟将膜沉积到沟槽中的操作；而操作214模拟测试结构的操作(例如对准标记)。操作216检查测试结果，而操作218完成模拟程序。在其他实施例中，可以在方法200之前、之中和之后提供额外的操作，并且可以替换、消除或移动所描述的一些操作。操作202-218将在下文中进一步地讨论。
在操作202中，方法200初始化模拟程序。例如，可以选择要形成结构(例如对准标记)的一个晶圆(未图示)与在晶圆上的各种材料层250(包括晶圆的尺寸及/或材料，以及各种材料层250的材料和厚度)。在一个实施例中，材料层250可以包括不均匀的态样。例如，材料层250的第一区域可以低于或高于材料层250的第二区域。这是为了模拟实际的半导体制造的效果，因为晶圆的材料层可能不会完全平坦。
在操作204中，方法200模拟将光阻层252涂布到晶圆的材料层250上的操作。操作204具有一或多个可调整制程参数。例如，光阻层252的厚度可以是具有第一可工作范围的可调整程参数。在本实施例中，第一可工作范围包括多个离散的厚度值。举例而言，第一可工作范围可以包括最小厚度、最大厚度以及最小厚度与最大厚度之间的一或多个厚度。这些厚度值可以由半导体制造商基于经验数据来提供，或设计者在实验阶段提供。如图3所示的实施例，第一可工作范围可包括最小厚度T1(例如65nm)、最大厚度T3(例如75nm)和中间厚度T2(例如70nm)。在另一实施例中，第一可工作范围可以被指定为最小厚度和最大厚度之间的连续范围，并且还包括用于调整在此范围内的厚度值的厚度偏移量。除了光阻层252的厚度之外，操作204可以包括光阻层252的其它可调整的制程参数。
在操作206中，方法200模拟用于将图案形成到光阻层252中的微影操作。操作206可以具有一或多个可调整的制程参数，例如光阻层252的图案的线和空间图案之间的对比度、光阻层252的图案的线边缘粗糙度、光阻层252的图案的线宽粗糙度、微影和显影期间的抗蚀剂膜损耗(resist film loss)以及光阻层252的图案的垂直轮廓(例如侧壁角度(sidewall angle)和横宽比(aspect ratio))。
在操作208中，方法200模拟使用光阻层252的图案作为蚀刻掩模来蚀刻材料层250的操作，进而在材料层250中形成沟槽254。操作208可以具有一或多个可调整制程参数，例如蚀刻到材料层250中的深度、蚀刻方向(例如等向性(isotropic)或异向性(anisotropic))、光阻层252的图案和材料层250之间的蚀刻选择性、材料层250的不同层之间的蚀刻选择性、沟槽254的垂直轮廓(例如侧壁角度和横宽比)。在本实施例中，蚀刻深度是具有第二可工作范围的可调整制程参数。第二可工作范围可以包括多个离散深度值。举例而言，第二可工作范围可以包括最小深度、最大深度以及最小深度和最大深度之间的一或多个深度值。这些深度值可以由半导体制造商基于经验数据以及可用的蚀刻技巧来提供，或设计者在实验阶段提供。在图3所示的实施例中，第二可工作范围可包括的最小深度D1(例如180nm)、最大深度D3(例如220nm)以及中间深度作D2(例如200nm)。在另一实施例中，第二可工作范围可以被指定为最小深度和最大深度之间的连续范围，并且还包括用于调整此范围内的深度值的深度偏移数值。
在操作210中，方法200模拟剥离材料层250上的光阻层252并且清洁晶圆的操作。考量剥离和清洁过程对材料层250的影响，操作210可以包括一或多个可调整制程参数。例如，剥离和清洁化学品可以改变(例如拓宽及/或加深)沟槽254的轮廓。
在操作212中，方法200模拟将材料256沉积到沟槽254中以及材料层250上方的操作。操作212可以具有一或多个可调整制程参数，例如材料256在材料层250上方的厚度以及材料256的光学、化学、电性、热学和机械性质。材料256的光学性质包括折射率(refractionindex)、消光系数(extinction coefficient)、反射率、散射、透射率，吸收率及/或其他光学性质。材料256的电性特征包括介电常数(dielectric constant)、电导率、介电系数(permittivity)、电容值及/或电阻值。
特别地在一些实施例中，在模拟对准标记的制造中，材料256的折射率是在操作212中具有第三可工作范围的可调整制程参数。第三可工作范围可以包括多个离散的折射率数值。举例而言，第三可工作范围可以包括最小折射率、最大折射率以及最小折射率和最大折射率之间的一或多个折射率数值。这些折射率数值可以由半导体制造商基于经验数据以及可用的薄膜材料来提供，或设计者在实验阶段提供。如图3所示的实施例，第三可工作范围可包括最小折射率R1(例如2.70)、最大折射率R3(例如2.80)以及中间折射率R2(例如2.75)。在另一实施例中，第三可工作范围可以被指定为最小折射率和最大折射率之间的连续范围，并且还包括用于调整此范围内的折射率的折射率偏移数值。在一些实施例中，在操作212结束时，具有一或多个对准标记的结构被用以做为模拟模型。
在操作214中，方法200模拟测试结构的操作，此结构为上述实施例中的一或多个对准标记。操作214可以模拟射向此结构的上表面的光线，并且检查反射光的特性，例如方向、信号强度和散射特性。
在用于模拟互连结构的制造的另一实施例中，操作204、206、208和210可以与前述实施例相似或相同。操作212可以模拟将材料256(导电层(或导电膜))沉积到沟槽254中的操作。为了进一步实现此实施例，操作212中的可调整制程参数可涉及材料256的电性特征(例如电阻率或电容值)，且操作214可以测试互连结构的电性特征，例如电阻值及/或耦合电容。
在操作216中，方法200判定模拟结构是否符合某些标准。例如，标准可以是具有对准标记的结构的反射率的阈值。阈值可以由模拟工具的用户基于光学设备的要求来决定，例如用于在晶圆制造期间测量对准或重叠的测量工具。另一方面，该标准可以是全局最佳反射率、反射率的小幅度变化(允许一或多个制程参数的大范围变化)及/或具有不均匀形貌(uneven topography)的结构的不同部分处的最小焦点差异。图4-6描绘本发明的一些实施例中，在操作214中可以实现的一些通过标准。
如图4所示，曲线402表示在方法100(或方法200)的模拟期间调整制程参数(条件)的模拟结果。如虚线圆404所示，模拟结果的峰值发生在制程条件A0(表示一组制程参数的值)，并提供结果的最大值B0。方法100和方法200(如图1-3所示)可以在迭代操作中追踪模拟结果。因此，方法100和方法200可以构建曲线402并且定位最大值B0和相应的制程条件A0。最大值B0在此实施例中也被称为“全局最优”值，因为它优于曲线402上的任何其它值。
如图5所示，通过操作214来实现的另一个标准亦可由曲线402来表示。在此实施例中，制程条件A1产生局部最佳(locally optimal)的模拟结果(结果B1)(如虚线圆406所示)。结果B1是“局部最佳”，是因为它优于附近的其他结果，但不如全局最佳结果(最大值B0)那么好。图5亦示出了结果B2(不如结果B1那样好但仍然可以接受)。为了达到结果B1和结果B2之间的结果，制程条件可以从制程条件A2变化到制程条件A3(表示制程条件的大范围变化)。由于在制程条件A2和制程条件A3之间变动时，结果只会产生些微变化，所以结果也被称为对制程变化“不敏感(insensitive)”(或对制程参数“不敏感”)。在此实施例中，在实现相同的结果的波动范围下，制程条件A1周围的制程变化的范围比制程条件A0周围的制程变化的范围更宽。在更广泛的制程变化范围内，实际的半导体制造商设备的制程窗口更大，这意味着装制将更容易被制造。如前述的内容，方法100和方法200可以构建曲线402并定位局部最佳结果(结果B1)和对应的过程条件A1、A2和A3。在一些实施例中，局部最佳结果(结果B1)也可以是全局最优的结果。
如图6描绘可以由操作214实现的另一标准。结构600建构于方法200(图3)的操作212结束的时候。结构600包括基底602以及在基底602上的区域A和区域B。区域A具有第一反射率RA和高度HA。区域B具有第二反射率RB和高度HB。反射率或高度(或两者)在区域A和区域B之间不同。特别地，区域A比实施例中的区域B高。结构600还包括区域A和区域B上的材料层604。结构600还包括嵌入在材料层604中并分别设置在区域A和区域B上的图案Pattern_A和图案Pattern_B。在一个实施例中，材料层604是光阻层，而图案Pattern_A和图案Pattern_B是潜在的抗蚀剂图案(latent resist pattern)。结构600的一个品质测量是在微影成像处理期间，量测图案Pattern_A和图案Pattern_B的焦点水平(focus level)之间的差异。此差异可能由区域A和区域B中不同的反射率及/或不同的高度所引起。如图6所示的实施例，图案Pattern_A的最佳焦点水平为焦点水平IBFP-A，而图案Pattern_B的最佳焦点水平为焦点水平IBFP-B(与IBFP-A不同)。想要的可能是在这些焦点水平上具有最小差异的结构600。
参考图3所示的内容，如果操作216判定当前模拟结果不符合标准，则方法200返回到操作204以开始模拟另一次迭代操作。在该新的迭代操作中，方法200调整可调整程参数的其中一者，例如在操作204中的光阻层的厚度；在操作208中的蚀刻深度；以及在操作212中的沉积膜(deposited film)的折射率及/或消光系数。在一个实施例中，方法200实现与图2所示的控制器类似的模拟循环控制器。另一方面，如果操作216判定当前模拟结果满足标准(例如全局最佳结果或具有大范围的制程变化的局部最佳结果)，则方法200在操作218中结束模拟程序。
在操作218中，方法200可以输出制程参数的一组数值(可被半导体制造商设备用于制造晶圆)。
图7描绘用于模拟晶圆上的一或多个对准标记的制造的方法700的流程图。方法700是方法200的一种实施例。方法700包括操作202、203、205、204、206、208、210、212、214、216和218。操作204至218已在前文中讨论。操作203和操作205在操作204之前执行，并在下文中讨论。
在操作203中，方法700选择对准标记的形状。例如，对准标记可以包括窄条形部件260、宽条形部件262、同心弧部件264、具有相同长度的平行混合窄条形和宽条形部件266以及具有不同长度的平行混合窄条形和宽条形部件268。在操作205中，方法700选择对准标记所选择的形状的间距。形状和间距都可以由半导体制造商或设计者在实验阶段提供。对准标记的形状和间距通过诸如微影(操作206)和蚀刻(操作208)的后续操作来执行。在方法700的不同迭代操作中，对准标记的不同形状及/或对准标记的不同间距可在操作216中测试，藉以达到设计目标。
图8描绘用于构建半导体结构的模拟模型的方法800的流程图。方法800的实施例可以用于方法100、方法200或方法700中的一或多个操作。举例而言，方法800的一个实施例可以用于创建用于操作212的模拟模型。在晶圆模拟程序中，高度希望能创建一种与实际装置相近且匹配的模拟模型，这可以通过方法800的实施例来实现。方法800包括操作802、804、806、808、810、812、814、816、818以及操作820。在其他的实施例中，可以在方法800之前、之中和之后提供额外的操作，并且可以替换、消除或移动所描述的一些操作。操作802至操作820将在下文中进行讨论。
在操作802中，方法800初始化模拟程序。在操作804中，方法800将装置的样本的图像作为输入。在一个实施例中，通过其他具有内建装置的晶圆的扫描电子显微镜(ScanningElectron Microscope(SEM))或透射电子显微镜(Transmission Electron Microscope(TEM))分析来获得图像。在另一个实施例中，图像是来自另一个计算机的模拟结果。在另一个实施例中，图像是装置的3-D模型。图像包含或接近地匹配实际装置。
在操作806中，方法800通过使用图像处理工具撷取样本的各种沟槽的轮廓。方法800可以调整图像处理工具的一些参数(例如灰度(grayscale)、视觉(或撷取(capture))角度和对比度)，以便改进所撷取的轮廓。撷取的轮廓与真实装置中的沟槽紧密地匹配。在操作808中，方法800通过使用具有能量色散光谱仪(energy dispersive spectrometer(EDS))的工具来分析样品的材料，此工具提供填充在沟槽中的材料的组成数据。
在操作810中，方法800构建装置的模拟模型，此模拟模型具有沟槽线，且沟槽线具有所截取的轮廓。在操作812中，方法800通过使用从操作808获得的材料成分来填充沟槽，藉以完成装置的模拟模型。在操作814中，方法800模拟用模拟模型测试装置的操作，并产生第一测试结果。在操作816中，方法800通过测试实际装置来获得第二测试结果。在操作818中，方法800比较第一结果和第二结果。如果上述结果的匹配程度在一定范围内(例如5％以内)，则方法800在操作820中完成构建模拟模型的过程。继之，模拟模型可被使用于其他方法，例如方法100、200和方法700。举例而言，模拟模型可以替代图3中的一或多个操作(操作208、210和212)。另一方面，如果结果在操作818中不匹配，则方法800在返回操作804之前，改变操作804、806、808及/或810中的一或多个制程参数。例如，可以通过诸如不同的横截面及/或不同的对比度来获得不同的图像。例如，可以在撷取轮廓时改变图像处理工具的参数(例如灰度、行、列、撷取角度)。在改变一或多个制程参数之后，方法800在操作8125中重新构建模拟模型，并且在操作814中重新测试模拟模型。再次地，方法800在操作818将模拟结果与实际测试结果(来自操作816)进行比较。重复上述过程直到模拟结果与实际结果在指定容限(margin)中相匹配。
在一个实施例中，方法100、200、700和800的各种操作可在计算机化的晶圆制程模拟工具(或模拟器)900上实现和执行，如图9所示。参考图9的内容，模拟工具900包括微处理器902、输入设备904、储存设备906、影像控制器908，系统存储器装置910、显示器914以及通过一或多个总线912互连的通信装置916。通信装置916可以系数据机、网络卡或任何可使模拟工具900与其他工具通信的装置。储存设备906可以是软碟机(floppy drive)、硬盘机、CD-ROM、光学驱动机、闪存驱动器或任何其他可包含计算机可执行指令(或计算机程序)的非暂态计算机储存媒体(non-transitory computer storage medium)。此外，储存装置906可以接收软式磁盘(floppy disk)、CD-ROM、DVD-ROM、闪存驱动器或任何其他可包含计算机可执行指令的计算机可读存储介质。计算机可执行指令包括实现晶圆制程的各种模块。在一些实施例中，各种模块包括晶圆制程模拟控制器950、对准标记形状和间距选择模块952、光阻剂涂布模块954、微影模块956、蚀刻模块958、光阻剥离模块960、膜沉积(filmdeposition)模块962和测试模块964。
在一个实施例中，晶圆制程模拟控制器950包含用于执行模拟循环控制的计算机指令(例如图2、3所示的内容)；对准标记形状和间距选择模块952包含用于执行操作203及/或操作205(图7)的计算机指令；光阻剂涂布模块954包含用于执行操作204(图2)的计算机指令；微影模块956包含用于执行操作206(图2)的计算机指令；蚀刻模块958包含用于执行操作208(图2)的计算机指令；光阻剥离模块960包含用于执行操作210(图2)的计算机指令；膜沉积模块962包含用于执行操作212(图2)的计算机指令；而测试模块964包含用于执行操作214(图2)的计算机指令。通过实施各种模块，模拟工具900能够如前文所述的拟同时模拟多个制程参数，藉以找到全局最佳结果及/或找到对制程变化不敏感的局部最佳结果，进而加快了模拟工具900的优化过程。
虽然不是限制性的，本发明实施例的一或多个实施例为半导体制程提供了许多益处。例如，本发明实施例使得晶圆制程模拟器能够有效率地优化多个制程参数以满足设计目标。设计目标可以是一个全局最佳结果或允许大范围的制程变化的结果，前者产生性能最好的装置，而后者产生最稳定的制程。
本发明的实施例提供一种优化晶圆制程模拟的方法。上述方法包括建立用于模拟在晶圆制造一种结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且模拟程序还包括测试上述结构的操作，操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的其间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整两个不同的制程参数或在相同制程参数的可工作范围中以相反的方向调整相同制程参数。
在一些实施例中，模拟程序的运行包括将制程参数的当前值增加第一偏移数值以产生增加后的值；使用制程参数的增加后的值运行模拟程序；检查结果是否改善；在结果改善的条件下，用增加后的值替换制程参数的当前值，否则执行以下操作：将制程参数的当前值降低第一偏移数值以产生减少后的值；使用制程参数的减少后的值运行模拟程序；检查结果是否改善；以及在结果改善的条件下，使用减少后的值替换制程参数的当前值。
在一些实施例中，晶圆制造操作包括在晶圆上涂布光阻层的操作，且相对应的可调整制程参数为光阻层的厚度。
在一些实施例中，晶圆制造操作包括蚀刻晶圆上的一或多个材料层的操作，且相对应的可调整制程参数为蚀刻的深度。
在一些实施例中，晶圆制造操作包括在晶圆上沉积材料层的操作，且相对应的可调整制程参数为材料层的折射率。
在一些实施例中，晶圆制造操作包括在晶圆上沉积导电层的操作，且相对应的可调整制程参数涉及导电层的电阻率或电容值。
在一些实施例中，晶圆上的结构是对准标记，且模拟程序的结果包括对准标记的反射率。
在一些实施例中，模拟程序还包括选择对准标记的形状，以及选择对准标记的间距。
在一些实施例中，晶圆制造操作包括将材料沉积在晶圆上的沟槽中的操作，且将材料沉积在晶圆上的沟槽中的操作的模拟模型是由以下操作构建，包括：通过图像处理工具从已经制造的另一晶圆撷取沟槽轮廓；从另一晶圆分析沟槽中的材料；使用轮廓和材料创建模拟模型；使用模拟模型进行模拟以得到第一结果；在另一个晶圆进行测试以产生第二结果；以及比较第一结果与第二结果。
在一些实施例中，在模拟和测试的结果在用户指定的容限内不匹配的条件下，还包括：在改变图像处理工具的参数之后重复撷取轮廓以包括不同的灰度设置；以及重复创建模拟模型、运行模拟、执行测试以及比较第一结果和第二结果的操作。
本发明实施例提供一种非暂态计算机可读存储介质，包括多个计算机可读指令，计算机可读指令可执行模拟程序，模拟程序可用以模拟晶圆上的对准标记的制造。计算机可读指令提供用于产生对准标记的模拟模型的指令，且包括使用一或多个微影相关制程参数来模拟微影制程，而微影相关制程参数包括光阻层的厚度；使用一或多个蚀刻相关制程参数来模拟蚀刻制程，而蚀刻相关制程参数包括蚀刻制程的深度；以及使用包括膜的折射率的沉积相关制程参数来模拟膜沉积制程。计算机可读指令更提供用于模拟在对准标记的模拟模型中执行的测试的指令，以及相对于目标检查测试结果的指令。在结果不符合目标的条件下，计算机可读指令更提供通过改变第一制程参数来产生对准标记的模拟模型的指令，第一制程参数是属于微影相关制程参数、蚀刻相关制程参数和沉积相关制程参数的其中一者；模拟对模拟模型进行的测试；以及检查相对于目标的测试结果。
在一些实施例中，如果产生、模拟和检查的迭代操作改善了测试结果，则在下一次迭代操作中改变与第一制成参数不同的第二制成参数。
在一些实施例中，第一制成参数的变化为增加第一制程参数的当前值或减少第一制程参数的当前值。
在一些实施例中，当结果是相对于以下之一的制成参数的局部最佳时，所述结果满足目标，而制成参数可为微影相关制程参数、蚀刻相关制程参数以及沉积相关制程参数。
在一些实施例中，当结果对于以下之一的制程参数的变化不敏感时，所述结果满足目标，而制程参数可为微影相关制程参数、蚀刻相关制程参数以及沉积相关制程参数。
在一些实施例中，对于对准标记的模拟模型执行的测试是反射率测试。
在一些实施例中，对于对准标记的模拟模型执行的测试是焦点差异测试。
在一些实施例中，还包括多个计算机可读指令，用于选择对准标记的形状以及选择对准标记的间距。
本发明实施例提供一种电子装置，包括用计算机程序编码的非暂态计算机可读存储介质。计算机程序在运行时，执行选择对准标记的形状的操作；选择对准标记的间距；生成对准标记的模拟模型；模拟在对准标记的模拟模型进行的测试；以及检查相对于目标的测试结果。模拟模型的产生包括使用一或多个微影相关制程参数来模拟微影制程，而微影相关制程参数包括光阻层的厚度；使用一或多个蚀刻相关制程参数来模拟蚀刻制程，而蚀刻相关制程参数包括蚀刻制程的深度；以及使用包括薄膜的折射率的沉积相关制程参数来模拟薄膜沉积制程。
在一些实施例中，计算机程序在执行时进一步执行以下操作：若测试结果不符合目标，则选择对准标记的不同形状或不同间距。
前述内文概述了许多实施例的特征，使本技术领域技术人员可以从各个方面更佳地了解本公开。本技术领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (20)

1.一种优化制程模拟的方法，用于晶圆制程模拟，包括：
建立用于模拟在一晶圆制造一结构的一模拟程序，其中该模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且该模拟程序还包括测试该结构的一操作，该操作产生表示该结构的品质的一结果，其中每一个上述模拟操作具有一相应的可调整制程参数；
为每一个制程参数指定一相应的可工作范围；以及
使用一晶圆制程模拟器通过迭代操作来运行该模拟程序直到该结果实现最佳化，其中每两次连续的上述迭代操作在两个不同的制程参数的可工作范围中调整上述两个不同的制程参数或在一相同制程参数的可工作范围中以相反的方向调整该相同制程参数。
2.如权利要求1所述的优化制程模拟的方法，其中该模拟程序的运行包括：
将一制程参数的一当前数值增加一第一偏移数值，以获得一增加数值；
以该制程参数的该增加数值运行该模拟程序；
检查该结果是否有改善；
在该结果改善的情况下，以该增加数值取代该制程参数的该当前数值；
若该结果没有改善，则执行下列操作：
将该制程参数的该当前数值减少该第一偏移数值，以获得一减少数值；
以该制程参数的该减少数值运行该模拟程序；
检查该结果是否有改善；以及
在该结果改善的情况下，以该减少数值取代该制程参数的该当前数值。
3.如权利要求1所述的优化制程模拟的方法，其中该多个晶圆制造操作包括在该晶圆上涂布一光阻层的操作，且该相应的可调整制程参数为该光阻层的一厚度。
4.如权利要求1所述的优化制程模拟的方法，其中该多个晶圆制造操作包括在该晶圆上蚀刻一或多个薄层的操作，且该相应的可调整制程参数为蚀刻的一深度。
5.如权利要求1所述的优化制程模拟的方法，其中该多个晶圆制造操作包括在该晶圆上沉积一薄层的操作，且该相应的可调整制程参数为该薄层的一折射率。
6.如权利要求1所述的优化制程模拟的方法，其中该多个晶圆制造操作包括在该晶圆上沉积一导电层的操作，且该相应的可调整制程参数与该导电层的电阻率或电容有关。
7.如权利要求1所述的优化制程模拟的方法，其中该晶圆上的该结构为一对准标记，且该模拟程序的结果包括该对准标记的反射率。
8.如权利要求7所述的优化制程模拟的方法，其中该模拟程序更包括：
选择该对准标记的一形状；以及
选择该对准标记的一间距。
9.如权利要求1所述的优化制程模拟的方法，其中该多个晶圆制造操作包括将一材料沉积在该晶圆上的多个沟槽中的一沉积操作，且该沉积操作的一模拟模型是由一程序所构建，该程序包括：
使用一图像处理工具从已经制造的一另一晶圆撷取该多个沟槽的一轮廓；
分析来自该另一晶圆的该多个沟槽中的材料；
使用该轮廓和该另一晶圆的该多个沟槽中的材料创建该模拟模型；
使用该模拟模型运行一模拟以得到一第一结果；
在该另一晶圆上执行一测试以产生一第二结果；以及
比较该第一结果与该第二结果。
10.如权利要求9所述的优化制程模拟的方法，在该模拟和该测试的结果在用户指定的容限内不匹配的条件下，更包括：
在改变该图像处理工具的参数之后重复撷取该轮廓以包括不同的灰度设置；以及
重复创建该模拟模型、运行该模拟、执行该测试以及比较该第一结果和该第二结果的操作。
11.一种非暂态计算机可读存储介质，包括多个计算机可读指令以执行一模拟程序，该模拟程序用以模拟一晶圆上的一对准标记的制造，该多个计算机可读指令提供多个指令，用于：
产生该对准标记的一模拟模型，该模拟模型的产生包括：
使用一或多个微影相关制程参数来模拟一微影制程，该一或多个微影相关制程参数包括一光阻层的一厚度；
使用一或多个蚀刻相关制程参数来模拟一蚀刻制程，该一或多个蚀刻相关制程参数包括该蚀刻制程的一深度；以及
使用包括一薄膜的一折射率的多个沉积相关制程参数来模拟一薄膜沉积制程；
模拟对该对准标记的该模拟模型执行的一测试；
检查相对于一目标的该测试的一结果；以及
在该结果不符合该目标的条件下，执行下列的迭代：
一产生操作，透过改变一第一制程参数来产生该对准标记的该模拟模型，该第一制程参数是属于该一或多个微影相关制程参数、该一或多个蚀刻相关制程参数和该多个沉积相关制程参数之其中一者；
一模拟操作，模拟对该模拟模型执行的该测试；以及
一检查操作，检查相对于该目标的该测试的该结果。
12.如权利要求11所述的非暂态计算机可读存储介质，其中若该产生操作、该模拟操作和该检查操作的一迭代改善了该测试的该结果，则在下一次迭代中改变与该第一制程参数不同的一第二制程参数。
13.如权利要求11所述的非暂态计算机可读存储介质，其中该第一制程参数的改变为：
增加该第一制程参数的一当前数值；或
减少该第一制程参数的该当前数值。
14.如权利要求11所述的非暂态计算机可读存储介质，其中当该结果是相对于一制程参数的局部最佳时，该结果满足该目标，其中该制程参数为该一或多个微影相关制程参数、该一或多个蚀刻相关制程参数以及该多个沉积相关制程参数中的一者。
15.如权利要求11所述的非暂态计算机可读存储介质，其中当该结果对于一制程参数的变化不敏感时，该结果满足该目标，其中该制程参数为该一或多个微影相关制程参数、该一或多个蚀刻相关制程参数以及该多个沉积相关制程参数中的一者。
16.如权利要求11所述的非暂态计算机可读存储介质，其中对于该对准标记的该模拟模型执行的该测试是一反射率测试。
17.如权利要求11所述的非暂态计算机可读存储介质，其中对于该对准标记的该模拟模型执行的该测试是一焦点差异测试。
18.如权利要求11所述的非暂态计算机可读存储介质，其中该多个计算机可读指令更包括用于下列操作的指令：
选择该对准标记的一形状；以及
选择该对准标记的一间距。
19.一种电子装置，包括用一计算机程序编码的一非暂态计算机可读存储介质，当该计算机程序在运行时，执行下列操作：
选择一对准标记的一形状；
选择该对准标记的一间距；
产生该对准标记的一模拟模型；
模拟对该对准标记的该模拟模型执行的一测试；以及
检查相对于一目标的该测试的一结果；
其中该模拟模型的产生包括：
使用一或多个微影相关制程参数来模拟一微影制程，该一或多个微影相关制程参数包括一光阻层的一厚度；
使用一或多个蚀刻相关制程参数来模拟一蚀刻制程，该一或多个蚀刻相关制程参数包括该蚀刻制程的一深度；以及
使用包括一薄膜的一折射率的多个沉积相关制程参数来模拟一薄膜沉积制程。
20.如权利要求19所述的电子装置，其中该计算机程序在执行时进一步执行下列操作：
若该测试的该结果不符合该目标，则选择该对准标记的一不同形状或一不同间距。
CN201710882024.8A 2016-12-14 2017-09-26 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置 Active CN108228956B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434234P 2016-12-14 2016-12-14
US62/434,234 2016-12-14
US15/427,496 US10698320B2 (en) 2016-12-14 2017-02-08 Method for optimized wafer process simulation
US15/427,496 2017-02-08

Publications (2)

Publication Number Publication Date
CN108228956A CN108228956A (zh) 2018-06-29
CN108228956B true CN108228956B (zh) 2023-10-24

Family

ID=62490178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710882024.8A Active CN108228956B (zh) 2016-12-14 2017-09-26 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置

Country Status (3)

Country Link
US (1) US10698320B2 (zh)
CN (1) CN108228956B (zh)
TW (1) TWI737797B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475787B2 (en) * 2017-10-20 2022-10-18 Utah Valley University Nanotechnology fabrication in a virtual reality environment
CN109656103A (zh) * 2018-12-19 2019-04-19 上海华力集成电路制造有限公司 利用scd监控在线产品焦距变化的方法
EP3994526A1 (en) * 2019-07-03 2022-05-11 ASML Netherlands B.V. Method for applying a deposition model in a semiconductor manufacturing process
US11493850B2 (en) * 2019-07-23 2022-11-08 Samsung Electronics Co., Ltd. Lithography method using multi-scale simulation, semiconductor device manufacturing method and exposure equipment
CN110427674B (zh) * 2019-07-23 2023-04-18 杭州晶通科技有限公司 一种扇出型封装晶圆的翘曲仿真方法
CN110442999B (zh) * 2019-08-14 2023-09-08 中国恩菲工程技术有限公司 喷枪及反应器的仿真处理方法、装置、介质和电子设备
JP7186315B1 (ja) * 2021-02-10 2022-12-08 株式会社日立ハイテク 輪郭線解析装置、処理条件決定システム、形状推定システム、半導体装置製造システム、探索装置およびそれらに用いるデータ構造
WO2023286211A1 (ja) * 2021-07-14 2023-01-19 株式会社日立ハイテク 輪郭線解析装置、加工寸法抽出システム、処理条件決定システム、半導体装置製造システム及びデータ構造
CN115587545B (zh) * 2022-11-23 2023-04-07 广州粤芯半导体技术有限公司 一种用于光刻胶的参数优化方法、装置、设备及存储介质
CN116884897B (zh) * 2023-07-12 2024-03-26 苏州鸿安机械股份有限公司 一种晶圆智能装载方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1647614A2 (en) * 1997-07-15 2006-04-19 Semitool, Inc. Plating system for semiconductor materials
CN102110182A (zh) * 2009-12-28 2011-06-29 台湾积体电路制造股份有限公司 集成电路设计方法
CN102754105A (zh) * 2010-02-12 2012-10-24 埃克森美孚上游研究公司 用于创建历史匹配模拟模型的方法和系统
CN104166421A (zh) * 2014-08-13 2014-11-26 中航（重庆）微电子有限公司 带隙基准源调整电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7328195B2 (en) * 2001-11-21 2008-02-05 Ftl Systems, Inc. Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model
US7721237B2 (en) * 2006-12-29 2010-05-18 Cadence Design Systems, Inc. Method, system, and computer program product for timing closure in electronic designs
US8682466B2 (en) 2007-05-04 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic virtual metrology for semiconductor wafer result prediction
US8477299B2 (en) 2010-04-01 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for monitoring mask process impact on lithography performance
US9400353B2 (en) * 2013-04-30 2016-07-26 The Board Of Trustees Of The University Of Illinois Silicon-based photonic crystal fluorescence enhancement and laser line scanning instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1647614A2 (en) * 1997-07-15 2006-04-19 Semitool, Inc. Plating system for semiconductor materials
CN102110182A (zh) * 2009-12-28 2011-06-29 台湾积体电路制造股份有限公司 集成电路设计方法
CN102754105A (zh) * 2010-02-12 2012-10-24 埃克森美孚上游研究公司 用于创建历史匹配模拟模型的方法和系统
CN104166421A (zh) * 2014-08-13 2014-11-26 中航（重庆）微电子有限公司 带隙基准源调整电路

Also Published As

Publication number Publication date
US10698320B2 (en) 2020-06-30
TWI737797B (zh) 2021-09-01
TW201830277A (zh) 2018-08-16
CN108228956A (zh) 2018-06-29
US20180165388A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN108228956B (zh) 优化制程模拟的方法、非暂态计算机可读存储介质及电子装置
JP4838217B2 (ja) 集積回路のプロファイルベースのシミュレーション情報の作成方法
EP1424595B1 (en) Automatic calibration of a masking process simulator
US6775818B2 (en) Device parameter and gate performance simulation based on wafer image prediction
US10726169B2 (en) Target and process sensitivity analysis to requirements
JP4559719B2 (ja) マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ
US7475383B2 (en) Method of fabricating photo mask
KR101097710B1 (ko) 얕은 트렌치 분리 응력 및 광학적 근접 효과들을 균형화함으로써 반도체 장치를 제조하는 방법
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
US11415897B2 (en) Calibrating stochastic signals in compact modeling
US10622267B2 (en) Facilitation of spin-coat planarization over feature topography during substrate fabrication
US8428762B2 (en) Spin coating modeling
US20150007119A1 (en) Method of forming a semiconductor circuit
KR20220019894A (ko) 반도체 공정의 시뮬레이션 방법 및 반도체 장치의 제조 방법
CN104730858A (zh) 采用反馈控制改善晶圆图案化的均匀性
US6355387B1 (en) Method of making a mask pattern
TWI660403B (zh) 用於圖案保真度控制之方法與裝置
Agarwal et al. Integrated model-based retargeting and optical proximity correction
JP2006303175A (ja) 照明輝度分布の規定方法
US9262819B1 (en) System and method for estimating spatial characteristics of integrated circuits
Panneerchelvam et al. On the origin and evolution of hotspots in multipatterning processes
JP2021028652A (ja) リソグラフィ処理される半導体デバイスのためのプロセス制御方法
Bunday et al. CD-SEM utility with double patterning
US9570364B2 (en) Method of detecting focus shift in lithography process, method of analyzing error of transferred pattern using the same and method of manufacturing semiconductor device using the methods
KR20110101406A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant