JP2008009430A - アレイ基板及びその製造方法、並びにそれを備えた液晶表示装置 - Google Patents
アレイ基板及びその製造方法、並びにそれを備えた液晶表示装置 Download PDFInfo
- Publication number
- JP2008009430A JP2008009430A JP2007165903A JP2007165903A JP2008009430A JP 2008009430 A JP2008009430 A JP 2008009430A JP 2007165903 A JP2007165903 A JP 2007165903A JP 2007165903 A JP2007165903 A JP 2007165903A JP 2008009430 A JP2008009430 A JP 2008009430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mold
- array substrate
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 154
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 12
- 238000007639 printing Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 28
- 239000011810 insulating material Substances 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 16
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 10
- WERYXYBDKMZEQL-UHFFFAOYSA-N butane-1,4-diol Chemical compound OCCCCO WERYXYBDKMZEQL-UHFFFAOYSA-N 0.000 claims description 10
- 239000002202 Polyethylene glycol Substances 0.000 claims description 8
- WPYMKLBDIGXBTP-UHFFFAOYSA-N benzoic acid Chemical compound OC(=O)C1=CC=CC=C1 WPYMKLBDIGXBTP-UHFFFAOYSA-N 0.000 claims description 8
- ACCCMOQWYVYDOT-UHFFFAOYSA-N hexane-1,1-diol Chemical compound CCCCCC(O)O ACCCMOQWYVYDOT-UHFFFAOYSA-N 0.000 claims description 8
- 229920001223 polyethylene glycol Polymers 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 6
- SHKUUQIDMUMQQK-UHFFFAOYSA-N 2-[4-(oxiran-2-ylmethoxy)butoxymethyl]oxirane Chemical compound C1OC1COCCCCOCC1CO1 SHKUUQIDMUMQQK-UHFFFAOYSA-N 0.000 claims 2
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 105
- 238000000206 photolithography Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000004205 dimethyl polysiloxane Substances 0.000 description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000016 photochemical curing Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000001029 thermal curing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polydimethylsiloxane Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- CYCBPQPFMHUATH-UHFFFAOYSA-N 4-(oxiran-2-ylmethoxy)butan-1-ol Chemical compound OCCCCOCC1CO1 CYCBPQPFMHUATH-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】アレイ基板及びその製造方法、並びにそれを備えた液晶表示装置を提供する。
【解決手段】本発明のアレイ基板は、ＩＰＰ方式を利用して製造できる。第１モールドを利用してゲートライン、ゲート電極及び共通ラインが形成され、基板上にゲート絶縁膜と第１平坦膜が形成され、第２モールドを利用して半導体層が形成され、第２平坦膜上に第２平坦膜が形成され、第３モールドを利用してデータライン及びソース／ドレイン電極が形成され、第４モールドを利用して形成されたコンタクトホールを有する保護膜が形成され、第５モールドを利用して画素電極が形成される。
【選択図】図２ｂ
【解決手段】本発明のアレイ基板は、ＩＰＰ方式を利用して製造できる。第１モールドを利用してゲートライン、ゲート電極及び共通ラインが形成され、基板上にゲート絶縁膜と第１平坦膜が形成され、第２モールドを利用して半導体層が形成され、第２平坦膜上に第２平坦膜が形成され、第３モールドを利用してデータライン及びソース／ドレイン電極が形成され、第４モールドを利用して形成されたコンタクトホールを有する保護膜が形成され、第５モールドを利用して画素電極が形成される。
【選択図】図２ｂ
Description
本発明は、液晶表示装置に関し、さらに詳細には、簡単かつ低廉であり、高解像度のパターンを有するアレイ基板及びその製造方法、並びにそれを備えた液晶表示装置に関する。
最近、半導体素子及び表示装置を製造するためのパターニング技術に対する関心が高まっている。このようなパターニング技術は、半導体素子及び表示装置の小型化、高集積化及び量産性に大きな影響を及ぼす。すなわち、パターニング技術が複雑になるほど、量産性が低下し、かつ、不良率が高まることになる。
従来のパターニング技術は、光に反応するフォトレジストレジン（ｐｈｏｔｏｒｅｓｉｓｔ ｒｅｓｉｎ）を利用したフォトリソグラフィ（ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ）方式が主に用いられた。
図１ａ〜図１Ｅは、従来のフォトリソグラフィ方式を利用して金属パターンを形成する方法を説明するための工程断面図である。
図１ａに示すように、基板１０上に金属物質を蒸着して金属膜（ｍｅｔａｌ ｆｉｌｍ）２０ａを形成する。
次に、前記金属膜２０ａ上にフォトレジストレジンを形成して、感光性膜（ｐｈｏｔｏｒｅｓｅｓｔ ｆｉｌｍ）９０を形成する。
次に、前記金属膜２０ａ上にフォトレジストレジンを形成して、感光性膜（ｐｈｏｔｏｒｅｓｅｓｔ ｆｉｌｍ）９０を形成する。
図１ｂに示すように、前記感光性膜９０上に前記マスクＭを位置させた後、光を照射する。
図１ｃに示すように、前記マスクＭを通過した光に照射された前記感光性膜９０から硬化領域９０ａが形成される。
前記基板１０を現像して、硬化領域９０ａを除いた感光性膜９０を除去する。したがって、硬化領域９０ａを有する感光性パターンが形成される。
前記基板１０を現像して、硬化領域９０ａを除いた感光性膜９０を除去する。したがって、硬化領域９０ａを有する感光性パターンが形成される。
図１ｄに示すように、前記感光性パターンをマスクとしてエッチング工程を行う。
図１ｅに示すように、エッチング工程後に前記感光性パターンをストリップすることによって、前記基板１０上に金属パターン２０を形成する。
従来のフォトリソグラフィ方式は、１つの金属パターンを形成するために、蒸着工程、露光工程、現像工程、エッチング工程及びストリップ工程などのような５つの工程が必要なため、工程が複雑になるという問題がある。
また、従来のフォトリソグラフィ方式は、光を照射するための光ソースを有する露光装置が必要である。しかしながら、このような露光装置は、かなり高価なので、このような露光装置を利用してパターンを形成する場合、工程費用が増加するという問題がある。
その上、従来のフォトリソグラフィ方式は、光を利用して感光パターンを形成する。しかし、露光装置の限界によって光が回折して、このような回折光により感光パターンが精密に形成されなくなる。これにより、このような感光パターンにより形成された金属パターンも精密にパターンされなくなるため、高解像度のパターンを得ることができないという問題がある。また、このように精密でないパターンにより歩留まりがかなり低下するという問題がある。
そこで、本発明は、上述の問題点に鑑みてなされたもので、その目的は、非露光工程を利用してパターニングをすることにより、簡素かつ低廉に微細パターンを形成することができるアレイ基板及びその製造方法、並びにそれを備えた液晶表示装置を提供することにある。
また、本発明の他の目的は、非露光工程を利用してパターニングをすることにより、高解像度のパターンを得ることができ、歩留まりが向上することができるアレイ基板及びその製造方法、並びにそれを備えた液晶表示装置を提供することにある。
上記の目的を達成すべく、本発明の第１の実施形態によれば、アレイ基板は、基板上に第１方向に配置されたゲートラインと、前記ゲートラインから伸びたゲート電極と、前記ゲートラインを含む前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の第１領域上に配置された第１平坦膜と、前記ゲート絶縁膜の第２領域及び前記第１平坦膜上に配置された半導体層と、前記第１平坦膜上に配置された第２平坦膜と、データラインと、前記データラインから伸び、前記半導体層及び前記第２平坦膜上に配置されたソース電極と、前記ソース電極から離間し、前記半導体層及び前記第２平坦膜上に配置されたドレイン電極と、前記第２平坦膜、前記ソース電極、前記ドレイン電極及び前記半導体層上に配置された保護膜と、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続し、前記保護膜上に配置された画素電極と、を含む。
また、本発明の第２の実施形態によれば、液晶表示装置は、カラーフィルタ基板と、基板上に第１方向に配置されたゲートラインと、前記ゲートラインから伸びたゲート電極と、前記ゲートラインを含む前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の第１領域上に配置された第１平坦膜と、前記ゲート絶縁膜の第２領域及び前記第１平坦膜上に配置された半導体層と、前記第１平坦膜上に配置された第２平坦膜と、データラインと、前記データラインから伸び、前記半導体層及び前記第２平坦膜上に配置されたソース電極と、前記ソース電極から離間し、前記半導体層及び前記第２平坦膜上に配置されたドレイン電極と、前記第２平坦膜、前記ソース電極、前記ドレイン電極及び前記半導体層上に配置された保護膜と、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続し、前記保護膜上に配置された画素電極と、を含むアレイ基板と、前記カラーフィルタ基板と前記アレイ基板との間に介在される液晶層と、を含む。
また、本発明の第３の実施形態によれば、アレイ基板の製造方法は、第１モールドを利用して、基板上にゲートライン、ゲート電極及び共通ラインを形成するステップと、前記ゲートライン、前記ゲート電極及び前記共通ラインを含む前記基板上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の第１領域上に第１平坦膜を形成するステップと、第２モールドを利用して、前記ゲート絶縁膜の第２領域上に半導体層を形成するステップと、前記第１平坦膜上に第２平坦膜を形成するステップと、第３モールドを利用して、第２平坦膜上にデータライン、前記半導体層上にソース電極及びドレイン電極を形成するステップと、第４モールドを利用して、第１及び第２コンタクトホールを有する保護膜を形成するステップと、第５モールドを利用して、前記保護膜上に前記第１コンタクトホールを介して前記ドレイン電極に電気的に接続した画素電極を形成するステップと、を含む。
本発明は、ＩＰＰ方式を利用してより精密なパターンを有するアレイ基板と液晶表示装置を製造することができる。
本発明は、フォトリソグラフィ方式を使用しないことで、工程費用を顕著に減らすことができ、かつ工数が減って工程が単純になりえる。
本発明は、モールドを利用してそのまま基板にパターンを転写させることによって、高解像度のパターンを得ることができ、かつ、歩留まりを向上させることができる。
本発明は、フォトリソグラフィ方式を使用しないことで、工程費用を顕著に減らすことができ、かつ工数が減って工程が単純になりえる。
本発明は、モールドを利用してそのまま基板にパターンを転写させることによって、高解像度のパターンを得ることができ、かつ、歩留まりを向上させることができる。
以下、添付した図面を参照して、本発明の実施形態に係るアレイ基板及び表示装置を説明する。
本発明の液晶表示装置用アレイ基板は、ＩＰＰ（ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ）方式を利用して製造され得る。ＩＰＰ方式は、光を利用する既存のフォトリソグラフィ方式とは異なり、光を利用しない非露光工程によりパターンを形成する。
例えば、基板上に金属膜を形成し、その上にエッチングレジスト膜（ｅｔｃｈｉｎｇ ｒｅｓｉｓｔ ｆｉｌｍ）を形成した後、予め凹凸にパターンされたモールドを前記エッチングレジスト膜に接触させて、エッチングレジスト膜とモールドとの間の表面エネルギーの差により発生した反発力とモールドの凹部パターンにエッチングレジスト膜が引き込まれる毛細管現象（ｃａｐｉｌｌａｒｙ ｆｏｒｃｅ）を利用して、前記モールドの凹凸パターンが前記エッチングレジスト膜に転写される。すなわち、モールドの凹部パターンに対応したエッチングレジストパターンが形成され得る。
このように、ＩＰＰ方式を利用することによって、工程が単純になり、費用が低減され得る。また、モールドの凹凸パターンがそのまま基板に転写されるので、高解像度を有するパターンが形成され、歩留まりが顕著に向上することができる。
以下では、このようなＩＰＰ方式を利用して製造されたアレイ基板を説明する。以下では、ＩＰＰ方式を利用したアレイ基板として、ＩＰＳモード（ｉｎ−ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ ｍｏｄｅ）アレイ基板を例に上げて説明しているが、これに限定されず、ＴＮモード（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）を含む多様なモードのアレイ基板に適用され得る。また、本発明は、アレイ基板に限定されず、ＩＰＰ方式を利用してカラーフィルタ基板を製造することもできる。
図２ａは、本発明に係るアレイ基板を示す平面図であり、図２ｂは、図２ａにおけるＡ−Ａ´線、Ｂ−Ｂ´線及びＣ−Ｃ´線断面図である。
図２ａ及び図２ｂに示すように、基板１１０上に第１方向に沿ってゲートライン１１２が配置され、前記ゲートライン１１２から伸びたゲート電極１１４が配置される。前記ゲートライン１１２と平行に共通ライン１１５が配置される。前記共通ライン１１５は、前記ゲートライン１１２と同一の平面上に配置され得る。
前記ゲートライン１１２、前記ゲート電極１１４及び前記共通ライン１１５は、ＩＰＰ方式を利用して同時に形成され得る。
前記ゲートライン１１２を含む基板１１０上にゲート絶縁膜１１６が形成される。前記ゲート絶縁膜１１６は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
ＩＰＰ方式を利用してパターンを形成するためには、基板１１０上に形成されたパターン形成物質が平面上に配置されなければならない。これはＩＰＰ方式に用いられたモールドが平行な面を有するのに起因する。
前記ゲート絶縁膜１１６は、前記ゲートライン１１２、前記ゲート電極１１４及び前記共通ライン１１５により段差が形成され、このような段差により非均一な平面が発生する。
したがって、前記ゲートライン１１２、前記ゲート電極１１４、及び前記共通ライン１１５に対応するゲート絶縁膜１１６を除いた前記ゲート絶縁膜１１６上に、第１平坦膜１２０が配置される。前記第１平坦膜１２０の上部表面は、前記ゲートライン１１２、前記ゲート電極１１４、及び前記共通ライン１１５に対応したゲート絶縁膜１１６の上部表面と一致するように配置される。したがって、前記ゲートライン１１２、前記ゲート電極１１４、及び前記共通ライン１１５に対応するゲート絶縁膜１１６と前記第１平坦膜１２０により均一な平面が維持される。
前記第１平坦膜１２０は、前記ゲート絶縁膜１１６と同じ絶縁物質からなるか、又は異なる絶縁物質からなることができる。
前記第１平坦膜１２０を含む基板１１０上に前記ゲート電極１１４に対応した前記ゲート絶縁膜１１６上にアクティブ層とオーム接触層を含む半導体層１１８が配置される。
前記半導体層１１８は、前記ゲート絶縁膜１１６上にのみ形成されるので、半導体層１１８が形成された領域と半導体層１１８が形成されない領域との間に前記半導体層１１８により段差が発生する。
したがって、前記半導体層１１８を除いた第１平坦膜１２０上に、第２平坦膜１２２が配置される。前記第２平坦膜１２２の上部表面は、前記半導体層１１８の上部表面と一致するように配置される。したがって、前記半導体層１１８と前記第２平坦膜１２２により均一な平面が維持される。
前記第２平坦膜１２２は、前記ゲート絶縁膜１１６と同じ絶縁物質からなるか、又は異なる絶縁物質からなることができる。前記第２平坦膜１２２は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
前記第２平坦膜１２２を含む基板１１０上にデータライン１２４が配置され、前記データライン１２４から延設されたソース電極１２６ａが配置され、前記ソース電極１２６ａと離間するドレイン電極１２６ｂが配置される。前記データライン１２４は、前記ゲートライン１１２と交差する第２方向に沿って配置され得る。前記ゲートライン１１２と前記データライン１２４との交差により、画素領域が画定され得る。
前記データライン１２４、前記ソース電極１２６ａ、及び前記ドレイン電極１２６ｂは、ＩＰＰ方式を利用して同時に形成され得る。
したがって、前記ゲート電極１１４、前記半導体層１１８、前記ソース電極１２６ａ、及び前記ドレイン電極１２６ｂで構成された薄膜トランジスタ１２８が形成され得る。
前記データライン１２４を含む基板１１０上に保護膜１３０が配置される。前記保護膜１３０は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
前記保護膜１３０は、前記データライン１２４、前記ソース電極１２６ａ及び前記ドレイン電極１２６ｂに比べて、通常極めて厚く形成されるので、前記データライン１２４、前記ソース電極１２６ａ、及び前記ドレイン電極１２６ｂにより前記保護膜１３０に段差が発生しない。したがって、前記データライン１２４、前記ソース電極１２６ａ及び前記ドレイン電極１２６ｂの周辺にいかなる平坦膜も形成する必要がない。
前記保護膜１３０には、ＩＰＰ方式を利用して、前記ドレイン電極１２６ｂが露出した第１コンタクトホール１３２ａと、前記共通ライン１１５が露出した第２コンタクトホール１３２ｂとが形成される。
前記第１コンタクトホール１３２ａを介して前記ドレイン電極１２６ａと電気的に接続した画素電極１３４が配置され、前記画素電極１３４から延長して形成された複数の画素電極棒（ｂａｒ）１３４ａ、１３４ｂ、１３４ｃが配置される。また、前記第２コンタクトホール１３２ｂを介して前記共通ライン１１５と電気的に接続した共通電極１３６が配置され、前記共通電極１３６から延設された複数の共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが配置される。前記画素電極棒１３４ａ、１３４ｂ、１３４ｃと前記共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄとは、互いに交互に形成され得る。
前記画素電極１３４、前記画素電極棒１３４ａ、１３４ｂ、１３４ｃ、前記共通電極１３６及び前記共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄは、ＩＰＰ方式を利用して同時に形成され得る。
以上の説明では、共通電極１３６と共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが画素電極１３４と画素電極棒１３４ａ、１３４ｂ、１３４ｃと同時に同一の平面上に形成される。
しかし、本発明のＩＰＳモードアレイ基板は、共通電極１３６と共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが画素電極１３４と画素電極棒１３４ａ、１３４ｂ、１３４ｃと異なる層に形成されることもできる。
例えば、共通ライン１１５を形成する時、前記共通ラインに一体に形成された共通電極と前記共通電極から延長して形成された共通電極棒が同時に形成され得る。このような場合、前記保護膜１３０上には、画素電極１３４と画素電極棒１３４ａ、１３４ｂ、１３４ｃのみが配置される。
したがって、本発明は、フォトリソグラフィ方式ではないＩＰＰ方式を利用してアレイ基板を製造することによって、工程が単純になり、露光装置を使用しないことにより工程費用が顕著に低減され、モールドを利用して直接基板にパターンを転写することで、高解像度のパターンを得ることができ、歩留まりを向上させることができる。
図３ａ乃至図１９ａは、本発明に係るアレイ基板の製造工程を説明するために示す断面図であり、図３ｂ乃至図１９ｂは、図３ａ乃至図１９ａの平面図である。
本発明は、非露光工程によりパターンを形成できるＩＰＰ方式を利用してアレイ基板を製造する。前記ＩＰＰ方式は、凹凸のパターンを有するモールドの接触により、反発力と毛細管現象を利用してモールドの凹部パターンへパネル物質を移動させて、所望のパターンを形成する方式である。
図３ａ及び図３ｂに示すように、アレイ基板を製造するために、まず基板１１０の全面に第１金属膜１１１を蒸着する。
前記第１金属膜１１１は、導電性を有する金属物質からなることができる。前記第１金属膜１１１は、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）または化学気相蒸着法（ＣＶＤ）を利用して蒸着され得る。
前記第１金属膜１１１にエッチングレジスト物質を塗布して、第１ＥＲ層１９０ａを形成する。
前記第１ＥＲ層１９０ａは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。これらの物質の表面エネルギーは、約３３〜４０ｍＪ／ｃｍ２である。
前記第１ＥＲ層１９０ａは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。これらの物質の表面エネルギーは、約３３〜４０ｍＪ／ｃｍ２である。
図４ａ及び図４ｂに示すように、第１ＥＲ（ｅｔｃｈｉｎｇ ｒｅｓｉｓｔ）層１９０ａ上に凹凸パターンを有する第１モールド３００ａが位置する。
前記第１モールド３００ａは、表面エネルギーが約２０ｍＪ／ｃｍ２を有するＰＤＭＳ（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）からなることができる。したがって、前記第１モールド３００ａと前記第１ＥＲ層１９０ａとの間には、約１３〜２０ｍＪ／ｃｍ２の表面エネルギー差が発生する。したがって、前記第１モールド３００ａが前記第１ＥＲ層１９０ａに接触する場合、前記第１ＥＲ層１９０ａは、前記第１モールド３００ａに対して反発する反発力が発生するようになる。また、前記第１モールド３００ａが前記第１ＥＲ層１９０ａに接触する場合、前記第１モールド３００ａの凸部パターンに対応した第１ＥＲ層１９０ａが前記第１モールド３００ａの凹部パターンへ移動する毛細管現象が発生する。このような毛細管現象は、前記第１モールド３００ａの凹部パターンの幅や厚さまたは前記第１ＥＲ層１９０ａの厚さにより影響を多く受けるようになるので、予めテストなどにより前記第１モールド３００ａの幅や厚さまたは前記第１ＥＲ層１９０ａの厚さが最適化される必要がある。
前記第１モールド３００ａの材料は、他のポリマーをモールディングするときに接着されないように、界面自由エネルギーが低く、かつ成形加工が容易な材料を使用することが好ましく、耐久性の強い弾性体であることが好ましい。このような第１モールド３００ａの材料には、上述のＰＤＭＳが好ましい。
前記第１モールド３００ａは、マスターモールドから製造され得る。例えば、マスターモールドに所定のパターンを有するレジストパターンを形成し、その上にモールド物質、例えばＰＤＭＳを形成し、このようなＰＤＭＳを硬化させた後、硬化されたＰＤＭＳをマスターモールドから分離して、前記第１モールド３００ａが製造され得る。
前記第１モールド３００ａを前記第１ＥＲ層１９０ａに接触させる場合、前記第１モールド３００ａと前記第１ＥＲ層１９０ａとの間の反発力と毛細管現象により、前記第１モールド３００ａの凸部パターンに対応した第１ＥＲ層１９０ａが前記第１モールド３００ａの凹部パターンへ移動する。したがって、前記第１モールド３００ａの凸部パターンに対応した第１ＥＲ層１９０ａの全てが前記第１モールド３００ａの凹部パターンへ移動して、前記第１モールド３００ａの凸部パターンの底面が前記第１金属膜１１１に接触される。一方、前記第１モールド３００ａの凹部パターンには、第１モールド３００ａの凹部パターンに対応した第１ＥＲ層１９０ａと前記第１モールド３００ａの凸部パターンから移動した第１ＥＲ層１９０ａとが加えられて、図５ａ及び図５ｂに示すように、第１ＥＲパターン１９０ｂが形成される。
前記第１モールド３００ａのパターンの厚さは、前記第１ＥＲ層１９０ａの厚さより少なくとも厚く形成され得る。これにより、第１モールド３００ａの凹部パターンに第１モールド３００ａの凹部パターンに対応した第１ＥＲ層１９０ａと前記第１モールド３００ａの凸部パターンから移動した第１ＥＲ層１９０ａとが加えられて、第１ＥＲパターン１９０ｂが形成され得る。
以後、前記第１ＥＲパターン１９０ｂは、液体から固体に作るために硬化させる。硬化工程は、熱硬化又は光硬化を利用できる。
前記硬化過程を経た後、前記第１モールド３００ａを基板１１０から脱着させる。
したがって、前記基板１１０上に第１ＥＲパターン１９０ｂが形成される。
前記硬化過程を経た後、前記第１モールド３００ａを基板１１０から脱着させる。
したがって、前記基板１１０上に第１ＥＲパターン１９０ｂが形成される。
図６ａ及び図６ｂに示すように、前記第１ＥＲパターン１９０ｂをエッチングマスクとして前記第１金属膜１１１をパターニングして、ゲートライン１１２、前記ゲートライン１１２から伸びたゲート電極１１４及び前記ゲートライン１１２と平行した共通ライン１１５を形成する。パターニング後、前記第１ＥＲパターン１９０ｂはストリップされる。
前記ゲートライン１１２を含む基板１１０上にゲート絶縁膜１１６を形成する。前記ゲート絶縁膜１１６は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
前記ゲート絶縁膜１１６は、一定の厚さに形成され得る。このとき、前記ゲートライン１１２、ゲート電極１１４及び共通ライン１１５により前記ゲート絶縁膜１１６に第１段差１３８が発生する。
このように第１段差が発生する場合、ＩＰＰ方式を利用できない。すなわち、ＩＰＰ方式は、平面上においてのみ可能である。したがって、このような第１段差１３８を補償して、ゲート絶縁膜１１６が平面を有するようにしなければならない。
図７ａ及び図７ｂに示すように、ゲート絶縁膜１１６の全面上に前記第１段差１３８を補償するために平坦膜２１０を形成する。
前記平坦膜２１０は、前記ゲート絶縁膜１１６と同じ絶縁物質からなるか、又は異なる絶縁物質からなることができる。
前記平坦膜２１０は、誘電率の低い絶縁物質からなることが好ましい。平坦膜２１０を低い誘電物質から形成することによって、寄生容量を減らすことができるという効果がある。
ゲート絶縁膜１１６の全面に平坦膜２１０が形成されることによって、前記各ライン１１２、１１４、１１５に対応したゲート絶縁膜１１６上にも平坦膜２１０が形成されて、前記ゲート絶縁膜１１６が露出しなくなる。
したがって、アッシング（ａｓｈｉｎｇ）工程を行って前記ゲート絶縁膜１１６が露出するように前記各ライン１１２、１１４、１１５に対応したゲート絶縁膜１１６上の平坦膜２１２を除去することによって、前記ゲート絶縁膜１１６と同一の高さを有する第１平坦膜１２０が形成される。
したがって、前記ゲート絶縁膜１１６と第１平坦膜１２０が同一の高さを有することによって、前記ゲート絶縁膜１１６による第１段差１３８は除去され得る。結局、前記各ライン１１２、１１４、１１５に対応したゲート絶縁膜１１６と前記第１平坦膜１２０により同一の高さを有する平面が維持される。
図８ａ及び図８ｂに示すように、前記第１平坦膜１２０を含む基板１１０上に半導体物質１２４ａを形成し、その上にエッチングレジスト物質を塗布して、第２ＥＲ層１９０ｃを形成する。前記第２ＥＲ層１９０ｃは、前記第１ＥＲ層１９０ａと同一の物質から形成できる。前記半導体物質１２４ａは、非晶質シリコンまたはポリシリコンであるアクティブ物質と非晶質シリコンまたはポリシリコンに不純物が含まれたオーム接触物質を含むことができる。
前記第２ＥＲ層１９０ｃは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。
図９ａ及び図９ｂに示すように、前記第２ＥＲ層１９０ｃ上に凹凸パターンを有する第２モールド３００ｃｈが位置する。前記第２モールド３００ｃｈは、マスターモールドから製造され、上述の第１モールド３００ａの製造方法により容易に理解され得る。
前記第２モールド３００ｃｈが前記第２ＥＲ層１９０ｃに接触される場合、上述した反発力と毛細管現象により、前記第２モールド３００ｃｈの凸部パターンに対応した第２ＥＲ層１９０ｃが前記第２モールド３００ｃｈの凹部パターンへ移動されて、第２ＥＲパターン１９０ｃｈが形成される。
以後、図１０ａ及び図１０ｂに示すように、熱硬化又は光硬化により前記第２ＥＲパターン１９０ｃｈを硬化させた後、前記第２モールド３００ｃｈを前記基板１１０から脱着させる。
前記第２モールド３００ｃｈのパターンの厚さは、前記第２ＥＲ層１９０ｃの厚さより少なくとも厚く形成され得る。これにより、第２モールド３００ｃｈの凹部パターンに第２モールド３００ｃｈの凹部パターンに対応した第２ＥＲ層１９０ｃと前記第２モールド３００ｃｈの凸部パターンから移動した第２ＥＲ層１９０ｃとが加えられて、第２ＥＲパターン１９０ｃｈが形成され得る。
図１１ａ及び図１１ｂに示すように、前記第２ＥＲパターン１９０ｃｈをエッチングマスクとしてエッチング工程を行って、前記半導体物質１４２ａをパターニングして半導体層１１８を形成する。前記半導体層１１８は、前記ゲート電極１１４に対応したゲート絶縁層１１６上に形成され得る。パターニング後、前記第２ＥＲパターン１９０ｃｈは、ストリップされる。
前記半導体層１１８により第２段差１４８が発生する。
したがって、前記第２段差１４８を補償するために、前記半導体層１１８を含む前記第１平坦膜１２０上に平坦膜２２０を形成する。
したがって、前記第２段差１４８を補償するために、前記半導体層１１８を含む前記第１平坦膜１２０上に平坦膜２２０を形成する。
前記第２平坦膜２２０は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
前記平坦膜２２０は、誘電率の低い絶縁物質からなることが好ましい。平坦膜２２０を低い誘電物質から形成することによって、寄生容量を減らすことができるという効果がある。
半導体層１１８上に平坦膜２２０が形成されることによって、前記半導体層１１８が露出しなくなる。通常、半導体層１１８上には、後述するソース電極とドレイン電極とが接触して形成されるべきであるが、平坦膜２２０によりソース電極とドレイン電極とが前記半導体層１１８上に接触形成されることができなくなる。
アッシング（ａｓｈｉｎｇ）工程を行って前記半導体層１１８が露出するように前記半導体層１１８上の平坦膜２２２を除去することによって、前記半導体層１１８と同一の高さを有する第２平坦膜１２２が形成される。
したがって、前記半導体層１１８と第２平坦膜１２２が同一の高さを有することによって、前記半導体層１１８による第２段差１４８は除去され得る。結局、前記半導体層１１８と前記第２平坦膜１２２により同じ高さを有する平面が維持される。
前記第２平坦膜１２２は、前記第１平坦膜１２０と同一の物質から形成されたり異なる物質から形成され得る。
図１２ａ及び図１２ｂに示すように、第２平坦膜１２２を含む基板１１０上に第２金属膜１５０Ｍを形成し、その上にエッチングレジスト物質を塗布して第３ＥＲ層１９０ｄを形成する。
前記第２金属膜１５０Ｍは、導電性を有する金属物質からなることができる。前記第２金属膜１５０Ｍは、スパッタリングまたは化学気相蒸着法（ＣＶＤ）を利用して蒸着できる。
前記第３ＥＲ層１９０ｄは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。
次に、前記第３ＥＲ層１９０ｄ上に凹凸パターンを有する第３モールド３００ｂを接触させる。
前記第３モールド３００ｂはマスターモールドから製造され、上述の第１モールド３００ａの製造方法により容易に理解され得る。
前記第３モールド３００ｂはマスターモールドから製造され、上述の第１モールド３００ａの製造方法により容易に理解され得る。
前記第３モールド３００ｂが前記第３ＥＲ層１９０ｄに接触される場合、上述の反発力と毛細管現象により、前記第３モールド３００ｂの凸部パターンに対応した第３ＥＲ層１９０ｄが前記第３モールド３００ｂの凹部パターンへ移動されて、第３ＥＲパターン１９０ｅが形成される。
以後、図１３ａ及び図１３ｂに示すように、熱硬化又は光硬化により前記第３ＥＲパターン１９０ｅを硬化させた後、前記第３モールド３００ｂを前記基板１１０から脱着させる。
前記第３モールド３００ｂのパターンの厚さは、前記第３ＥＲ層１９０ｄの厚さより少なくとも厚く形成され得る。これにより、第３モールド３００ｂの凹部パターンに第３モールド３００ｂの凹部パターンに対応した第３ＥＲ層１９０ｄと前記第３モールド３００ｂの凸部パターンから移動した第３ＥＲ層１９０ｄとが加えられて、第３ＥＲパターン１９０ｅが形成され得る。
次に、前記第３ＥＲパターン１９０ｅをエッチングマスクとして前記第２金属膜１５０Ｍをパターニングして、図１４ａ及び図１４ｂに示すように、ゲートライン１１２と交差するデータライン１２４、前記データライン１２４から伸びたソース電極１２６ａ及び前記ソース電極１２６ａから離間したドレイン電極１２６ｂが形成される。パターニング後、前記第３ＥＲパターン１９０ｅはストリップされる。
これにより、ゲート電極１１４、半導体層１１８、ソース電極１２６ａ、及びドレイン電極１２６ｂで構成された薄膜トランジスタが形成され得る。
図１５ａ及び図１５ｂに示すように、データライン１２４を含む基板１１０上に保護膜１３０を形成する。前記保護膜１３０は、シリコンナイトライド（ＳｉＮ）のような無機絶縁物質又はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁物質からなることができる。
通常保護膜１３０は極めて厚く形成されるので、保護膜１３０の上部表面が平面を維持する。したがって、データライン１２４、ソース電極１２６ａ及びドレイン電極１２６ｂにより保護膜１３０に段差が発生しなくなるので、段差を補償するための別途の平坦膜を形成する必要はなくなる。
前記保護膜１３０上に凹凸パターンを有する第４モールド３００ｃを接触させる場合、前記第４モールド３００ｃの凹部パターンに対応した保護膜１３０が前記第４モールド３００ｃの凹部パターンへ移動されて、前記第４モールド３００ｃの凸部パターンが前記ドレイン電極１２６ｂ又は前記共通ライン１１５の上部表面に接触される。言い換えれば、前記第４モールド３００ｃの凸部パターンに対応した保護膜は全て除去されて、図１６ａ及び図１６ｂに示すように、前記ドレイン電極１２６ｂが露出した第１コンタクトホール１３２ａと前記共通ライン１１５が露出した第２コンタクトホール１３２ｂが形成される。
前記保護膜１３０は、有機または無機物質からなっているから、別途のＥＲパターンを形成せずに、第４モールド３００ｃを利用して、前記保護膜１３０上に第１及び第２コンタクトホール１３２ａ、１３２ｂを形成することができる。
ここで、注意すべき点は、前記第１及び第２コンタクトホール１３２ａ、１３２ｂは露出対象が互いに異なる層に存在するので、前記第２コンタクトホール１３２ｂは、前記第１コンタクトホール１３２ａと同時に形成されないという点である。
したがって、前記第４モールド３００ｃを利用して、前記保護膜１３０に前記ドレイン電極１２６ｂが露出した第１コンタクトホール１３２ａは形成されるが、前記共通ライン１１５が露出した第２コンタクトホール１３２ｂは形成されない。前記第２コンタクトホール１３２ｂの代りに前記保護膜１３０上に所定のホールが形成され得る。次に、ドライエッチング工程を行って、前記ホールを介して前記共通ライン１１５が露出するように、前記第１及び第２平坦膜１２０、１２２がパターニングされる。これにより、前記第２コンタクトホール１３２ｂが形成され得る。
以後、熱硬化又は光硬化により前記保護膜１３０を硬化させた後、前記第４モールド３００ｃを前記保護膜１３０から脱着させる。
図１７ａ及び図１７ｂに示すように、前記保護膜１３０上に透明な導電膜１７０Ｍを形成する。前記透明な導電膜１７０Ｍは、ＩＴＯ又はＩＺＯであり得る。
前記透明な導電膜１７０Ｍ上にエッチングレジスト物質を塗布して、第４ＥＲ層１９０ｆを形成する。
前記第４ＥＲ層１９０ｆは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。
前記第４ＥＲ層１９０ｆは、パターン形成のためのマスク物質であって、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つの物質からなることができる。
前記第４ＥＲ層１９０ｆ上に凹凸パターンを有する第５モールド３００ｄを接触させる場合、上述した反発力と毛細管現象により前記第５モールド３００ｄの凸部パターンに対応した第４ＥＲ層１９０ｆが前記第５モールド３００ｄの凹部パターンへ移動して、第４ＥＲパターン１９０ｇが形成される。
以後、図１８ａ及び図１８ｂに示すように、熱硬化又は光硬化により前記第４ＥＲパターン１９０ｇを硬化させた後、前記第５モールド３００ｄを前記基板１１０から脱着させる。
前記第５モールド３００ｄのパターンの厚さは、前記第４ＥＲ層１９０ｆの厚さより少なくとも厚く形成され得る。これにより、第５モールド３００ｄの凹部パターンに第５モールド３００ｄの凹部パターンに対応した第４ＥＲ層１９０ｆと前記第５モールド３００ｄの凸部パターンから移動した第４ＥＲ層１９０ｆとが加えられて、第４ＥＲパターン１９０ｇが形成され得る。
次に、前記第４ＥＲパターン１９０ｇをエッチングマスクとして前記透明な導電膜１７０Ｍをパターニングして、図１９ａ及び図１９ｂに示すように、第１コンタクトホール１３２ａを介して前記ドレイン電極１２６ｂに電気的に接続した画素電極１３４、前記画素電極１３４から伸びた複数の画素電極棒１３４ａ、１３４ｂ、１３４ｃ、前記第２コンタクトホール１３２ｂを介して前記共通ライン１１５に電気的に接続した共通電極１３６及び前記共通電極１３６から伸びた複数の共通電極棒１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが形成される。パターニング後、前記第４ＥＲパターン１９０ｇはストリップされる。前記画素電極バー１３４ａ、１３４ｂ、１３４ｃと前記共通電極バー１３６ａ、１３６ｂ、１３６ｃ、１３６ｄとは互いに交互に形成され得る。
本発明は、モールドを利用して精密にＥＲパターンを形成し、このようなＥＲパターンを利用して所望のパターンを精密に形成できる。したがって、従来、フォトリソグラフィ方式によりパターンを形成する場合、光の回折によりフォトレジストパターンにエラーが発生して、精密なパターンを形成できないという問題がある。しかし、本発明は、モールドを利用してそのまま転写してＥＲパターンを形成することによって、より精密にＥＲパターンを形成でき、高解像度のパターンを形成できる。
また、本発明は、高価の露光装置を利用するフォトリソグラフィ方式の代りにマスターモールドから容易に陽刻／陰刻パターンを有するモールドを形成して、このようなモールドでＥＲパターンを形成することによって、工程費用が顕著に減少され得る。
その上、本発明は、フォトリソグラフィ方式による場合、露光工程と現像工程によりフォトレジストパターンを形成する代わりに、モールドを利用して単一工程によりＥＲパターンを形成することによって、工数を減らして工程が単純になり得る。
図２０は、本発明に係る液晶表示装置の断面図である。
本発明の液晶表示装置は、アレイ基板１００、前記アレイ基板１００に対向配置されたカラーフィルタ基板４００及び前記アレイ基板１００と前記カラーフィルタ基板４００との間に介在される液晶層４５０を含む。
前記アレイ基板１００は、図３ａ〜図１９ｂにより製造され得るので、詳細な説明は省略する。
前記カラーフィルタ基板４００は、基板４１０上に画素領域ごとにカラーフィルタ層４２０が形成され、各カラーフィルタ層４２０の間に光を吸収して透過させないブラックマトリックス層４３０が形成され得る。
前記アレイ基板１００とカラーフィルタ基板４００は、シールパターンを利用して合着され、前記アレイ基板１００とカラーフィルタ基板４００との間に液晶層４５０が注入されることによって、液晶表示装置が製造できる。これは液晶注入方式に限定される。万一、液晶積荷方式の場合、前記アレイ基板１００と前記カラーフィルタ基板４００のうちの何れか一つの基板上に液晶層を積荷させた後、シールパターンを利用して前記アレイ基板１００とカラーフィルタ基板４００とを合着させることができる。
１１０ 基板
１１２ ゲートライン
１１４ ゲート電極
１１５ 共通ライン
１１６ ゲート絶縁膜
１２０ 第１平坦膜
１１８ 半導体層
１２２ 第２平坦膜
１２４ データライン
１２６ａ ソース電極
１２６ｂ ドレイン電極
１２８ 薄膜トランジスタ
１３０ 保護膜
１３２ａ 第１コンタクトホール
１３２ｂ 第２コンタクトホール
１３４ 画素電極
１３４ａ、１３４ｂ、１３４ｃ 画素電極棒
１３６ 共通電極
１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ 共通電極棒
１１２ ゲートライン
１１４ ゲート電極
１１５ 共通ライン
１１６ ゲート絶縁膜
１２０ 第１平坦膜
１１８ 半導体層
１２２ 第２平坦膜
１２４ データライン
１２６ａ ソース電極
１２６ｂ ドレイン電極
１２８ 薄膜トランジスタ
１３０ 保護膜
１３２ａ 第１コンタクトホール
１３２ｂ 第２コンタクトホール
１３４ 画素電極
１３４ａ、１３４ｂ、１３４ｃ 画素電極棒
１３６ 共通電極
１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ 共通電極棒
Claims (50)
- 基板上に第１方向に配置されたゲートラインと、
前記ゲートラインから伸びたゲート電極と、
前記ゲートラインを含む前記基板上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜の第１領域上に配置された第１平坦膜と、
前記ゲート絶縁膜の第２領域及び前記第１平坦膜上に配置された半導体層と、
前記第１平坦膜上に配置された第２平坦膜と、
データラインと、
前記データラインから伸び、前記半導体層及び前記第２平坦膜上に配置されたソース電極と、
前記ソース電極から離間し、前記半導体層及び前記第２平坦膜上に配置されたドレイン電極と、
前記第２平坦膜、前記ソース電極、前記ドレイン電極及び前記半導体層上に配置された保護膜と、
前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続し、前記保護膜上に配置された画素電極と、を含むことを特徴とするアレイ基板。 - 前記第１平坦膜は、前記ゲートラインに対応する前記ゲート絶縁膜の前記第１領域の上部面と同じ高さを有することを特徴とする請求項１に記載のアレイ基板。
- 前記第２平坦膜は、前記半導体層の上部面と同じ高さを有することを特徴とする請求項１に記載のアレイ基板。
- 前記データラインは、前記第１方向に交差する第２方向に前記第２平坦膜上に配置されることを特徴とする請求項１に記載のアレイ基板。
- 前記半導体層は、前記第１平坦膜の上部面に重なることを特徴とする請求項１に記載のアレイ基板。
- 前記第１平坦膜は、前記ゲート絶縁膜と異なる物質を含むことを特徴とする請求項１に記載のアレイ基板。
- 前記第１平坦膜は、前記ゲート絶縁膜と同じ物質を含むことを特徴とする請求項１に記載のアレイ基板。
- 前記第２平坦膜は、前記ゲート絶縁膜と異なる物質を含むことを特徴とする請求項１に記載のアレイ基板。
- 前記第２平坦膜は、前記ゲート絶縁膜と同じ物質を含むことを特徴とする請求項１に記載のアレイ基板。
- 前記画素電極は、前記画素電極から伸びた複数の画素電極棒を含むことを特徴とする請求項１に記載のアレイ基板。
- 前記ゲートラインに平行に配置された共通ラインと、
第２コンタクトホールを介して前記共通ラインと電気的に接続し、前記保護膜上に配置された共通電極をさらに含むことを特徴とする請求項１に記載のアレイ基板。 - 前記共通電極は、前記共通電極から伸びた複数の共通電極棒を含むことを特徴とする請求項１１に記載のアレイ基板。
- 前記第１平坦膜は、有機絶縁物質及び無機絶縁物質のうちの何れか一つで形成されることを特徴とする請求項１に記載のアレイ基板。
- 前記第２平坦膜は、有機絶縁物質及び無機絶縁物質のうちの何れか一つで形成されることを特徴とする請求項１に記載のアレイ基板。
- カラーフィルタ基板と、
基板上に第１方向に配置されたゲートラインと、前記ゲートラインから伸びたゲート電極と、前記ゲートラインを含む前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の第１領域上に配置された第１平坦膜と、前記ゲート絶縁膜の第２領域及び前記第１平坦膜上に配置された半導体層と、前記第１平坦膜上に配置された第２平坦膜と、データラインと、前記データラインから伸び、前記半導体層及び前記第２平坦膜上に配置されたソース電極と、前記ソース電極から離隔し、前記半導体層及び前記第２平坦膜上に配置されたドレイン電極と、前記第２平坦膜、前記ソース電極、前記ドレイン電極及び前記半導体層上に配置された保護膜と、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続し、前記保護膜上に配置された画素電極と、を含むアレイ基板と、
前記カラーフィルタ基板と前記アレイ基板との間に介在される液晶層と、を含むことを特徴とする液晶表示装置。 - 第１モールドを利用して、基板上にゲートライン、ゲート電極及び共通ラインを形成するステップと、
前記ゲートライン、前記ゲート電極及び前記共通ラインを含む前記基板上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の第１領域上に第１平坦膜を形成するステップと、
第２モールドを利用して、前記ゲート絶縁膜の第２領域上に半導体層を形成するステップと、
前記第１平坦膜上に第２平坦膜を形成するステップと、
第３モールドを利用して、第２平坦膜上にデータライン、前記半導体層上にソース電極及びドレイン電極を形成するステップと、
第４モールドを利用して、第１及び第２コンタクトホールを有する保護膜を形成するステップと、
第５モールドを利用して、前記保護膜上に前記第１コンタクトホールを介して前記ドレイン電極に電気的に接続した画素電極を形成するステップと、を含むことを特徴とするアレイ基板の製造方法。 - 前記第１平坦膜を形成するステップは、
前記ゲート絶縁膜上に第１物質を蒸着するステップと、
前記ゲート絶縁膜の前記第２領域が露出するように、前記第１物質を平坦化するステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記第２平坦膜を形成するステップは、
前記第１平坦膜及び前記半導体層上に第２物質を蒸着するステップと、
前記半導体層が露出するように、前記第２物質を平坦化するステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記ゲートライン、前記ゲート電極、及び前記共通ラインを形成するステップは、ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ工程を利用することを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記半導体層を形成するステップは、ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ工程を利用することを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記データライン、前記ソース電極、及び前記ドレイン電極を形成するステップは、ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ工程を利用することを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第５モールドを利用して、前記保護膜上に前記第２コンタクトホールを介して前記共通ラインと電気的に接続した共通電極を形成するステップをさらに含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記共通電極は、前記共通電極から伸びた複数の共通電極棒を含むことを特徴とする請求項２２に記載のアレイ基板の製造方法。
- 前記保護膜上に前記画素電極及び前記共通電極を形成するステップは、ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ工程を利用することを特徴とする請求項２２に記載のアレイ基板の製造方法。
- 前記共通電極を形成するステップは、
前記保護膜上に透明な導電物質を形成するステップと、
前記第５モールドを利用して、前記透明な導電物質上に第４エッチングレジストパターンを形成するステップと、
前記第４エッチングレジストパターンを利用して、前記透明な導電物質をパターニングするステップと、を含むことを特徴とする請求項２２に記載のアレイ基板の製造方法。 - 前記画素電極は、前記画素電極から伸びた複数の画素電極棒を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第１及び第２コンタクトホールを有する前記保護膜を形成するステップは、ｉｎ−ｐｌａｎｅ ｐｒｉｎｔｉｎｇ工程を利用することを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第１平坦膜は、有機絶縁物質及び無機絶縁物質のうちの何れか一つで形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第１平坦膜は、前記ゲート絶縁膜と同じ物質から形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第１平坦膜は、前記ゲート絶縁膜と異なる物質から形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第２平坦膜は、前記第１平坦膜と同じ物質から形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記第２平坦膜は、前記第１平坦膜と異なる物質から形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
- 前記ゲートライン、前記ゲート電極、及び前記共通ラインを形成するステップは、
前記基板上に第１金属膜を形成するステップと、
第１モールドを利用して、前記第１金属膜上に第１エッチングレジストパターンを形成するステップと、
前記第１エッチングレジストパターンを利用して、第１金属膜をパターニングするステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記第１モールドのパターンの厚さは、前記第１エッチングレジストパターンの厚さより大きいことを特徴とする請求項３３に記載のアレイ基板の製造方法。
- 前記第１エッチングレジストパターンは、前記第１モールドより大きい表面エネルギーを有するレジスト物質から形成されることを特徴とする請求項３３に記載のアレイ基板の製造方法。
- 前記レジスト物質は、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、及び１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つを含むことを特徴とする請求項３５に記載のアレイ基板の製造方法。
- 前記半導体層を形成するステップは、
前記ゲート絶縁膜及び前記第１平坦膜上に半導体物質を形成するステップと、
前記第２モールドを利用して、前記半導体物質上に第２エッチングレジストパターンを形成するステップと、
前記第２エッチングレジストパターンを利用して、前記半導体物質をパターニングするステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記第２モールドのパターンの厚さは、前記第２エッチングレジストパターンの厚さより大きいことを特徴とする請求項３７に記載のアレイ基板の製造方法。
- 前記第２エッチングレジストパターンは、前記第２モールドより大きい表面エネルギーを有するレジスト物質から形成されることを特徴とする請求項３７に記載のアレイ基板の製造方法。
- 前記レジスト物質は、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、及び１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つを含むことを特徴とする請求項３９に記載のアレイ基板の製造方法。
- 前記データライン、前記ソース電極及び前記ドレイン電極を形成するステップは、
前記半導体層及び前記第２平坦膜上に第２金属膜を形成するステップと、
前記第３モールドを利用して、前記第２金属膜上に第３エッチングレジストパターンを形成するステップと、
前記第３エッチングレジストパターンを利用して、第２金属膜をパターニングするステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記第３モールドのパターンの厚さは、前記第３エッチングレジストパターンの厚さより大きいことを特徴とする請求項４１に記載のアレイ基板の製造方法。
- 前記第３エッチングレジストパターンは、前記第３モールドより大きい表面エネルギーを有するレジスト物質から形成されることを特徴とする請求項４１に記載のアレイ基板の製造方法。
- 前記レジスト物質は、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、及び１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つを含むことを特徴とする請求項４３に記載のアレイ基板の製造方法。
- 前記第１及び第２コンタクトホールを有する前記保護膜を形成するステップは、
前記第２平坦膜上に絶縁物質を形成するステップと、
前記第４モールドを利用して、前記ドレイン電極が露出した前記第１コンタクトホールと所定のホールを形成するステップと、
前記ホールを介して前記第１及び第２平坦膜をパターニングして、前記共通ラインが露出した前記第２コンタクトホールを形成するステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記画素電極を形成するステップは、
前記保護膜上に透明な導電物質を形成するステップと、
前記第５モールドを利用して、前記透明な導電物質上に第４エッチングレジストパターンを形成するステップと、
前記第４エッチングレジストパターンを利用して、前記透明な導電物質をパターニングするステップと、を含むことを特徴とする請求項１６に記載のアレイ基板の製造方法。 - 前記第５モールドのパターンの厚さは、前記第４エッチングレジストパターンの厚さより大きいことを特徴とする請求項４６に記載のアレイ基板の製造方法。
- 前記第４エッチングレジストパターンは、前記第５モールドより大きい表面エネルギーを有するレジスト物質から形成されることを特徴とする請求項４６に記載のアレイ基板の製造方法。
- 前記レジスト物質は、ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ、ｈｅｘａｎｄｉｏｌ ｄｉａｃｙｌａｔｅ、及び１，４−ｂｕｔａｎｅｄｉｏｌ ｄｉｇｌｙｃｉｄｙｌ ｅｔｈｅｒのうちの何れか一つを含むことを特徴とする請求項４８に記載のアレイ基板の製造方法。
- 前記第１平坦膜は、前記ゲートライン、前記ゲート電極及び前記共通ラインに対応しない前記ゲート絶縁膜の前記第１領域上に形成されることを特徴とする請求項１６に記載のアレイ基板の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060057373 | 2006-06-26 | ||
| KR10-2006-0057373 | 2006-06-26 | ||
| KR20070041023A KR101384079B1 (ko) | 2006-06-26 | 2007-04-26 | 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치 |
| KR10-2007-0041023 | 2007-04-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008009430A true JP2008009430A (ja) | 2008-01-17 |
| JP4901604B2 JP4901604B2 (ja) | 2012-03-21 |
Family
ID=38873204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007165903A Active JP4901604B2 (ja) | 2006-06-26 | 2007-06-25 | アレイ基板及びその製造方法、並びにそれを備えた液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7746444B2 (ja) |
| JP (1) | JP4901604B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130025802A (ko) * | 2011-09-02 | 2013-03-12 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5437971B2 (ja) * | 2010-10-29 | 2014-03-12 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2013092613A (ja) * | 2011-10-25 | 2013-05-16 | Japan Display East Co Ltd | 液晶表示装置及びその製造方法 |
| KR102017204B1 (ko) | 2012-11-01 | 2019-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102148491B1 (ko) * | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| US20190139823A1 (en) * | 2017-11-06 | 2019-05-09 | Globalfoundries Inc. | Methods of forming conductive lines and vias and the resulting structures |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297624A (ja) * | 1988-05-26 | 1989-11-30 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH0669238A (ja) * | 1992-08-17 | 1994-03-11 | Nec Corp | 薄膜トランジスタ |
| JPH06112485A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | 薄膜トランジスタアレイ |
| JPH10301505A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| JP2003051599A (ja) * | 2001-05-24 | 2003-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2005197699A (ja) * | 2003-12-27 | 2005-07-21 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| JP2006030836A (ja) * | 2004-07-21 | 2006-02-02 | Victor Co Of Japan Ltd | 反射型液晶表示素子 |
| JP2006139249A (ja) * | 2004-11-12 | 2006-06-01 | Lg Philips Lcd Co Ltd | 平板表示素子の製造方法及び装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724126B2 (ja) | 1995-09-07 | 1998-03-09 | 株式会社リコー | ベルト装置 |
| KR101074947B1 (ko) * | 2003-12-27 | 2011-10-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| KR100641641B1 (ko) * | 2005-06-30 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| KR101434451B1 (ko) * | 2007-03-13 | 2014-08-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| KR101329079B1 (ko) * | 2007-04-09 | 2013-11-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
-
2007
- 2007-05-23 US US11/802,537 patent/US7746444B2/en active Active
- 2007-06-25 JP JP2007165903A patent/JP4901604B2/ja active Active
-
2010
- 2010-06-07 US US12/795,113 patent/US8094280B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297624A (ja) * | 1988-05-26 | 1989-11-30 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH0669238A (ja) * | 1992-08-17 | 1994-03-11 | Nec Corp | 薄膜トランジスタ |
| JPH06112485A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | 薄膜トランジスタアレイ |
| JPH10301505A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| JP2003051599A (ja) * | 2001-05-24 | 2003-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2005197699A (ja) * | 2003-12-27 | 2005-07-21 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| JP2006030836A (ja) * | 2004-07-21 | 2006-02-02 | Victor Co Of Japan Ltd | 反射型液晶表示素子 |
| JP2006139249A (ja) * | 2004-11-12 | 2006-06-01 | Lg Philips Lcd Co Ltd | 平板表示素子の製造方法及び装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130025802A (ko) * | 2011-09-02 | 2013-03-12 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법 |
| KR102029389B1 (ko) * | 2011-09-02 | 2019-11-08 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070296884A1 (en) | 2007-12-27 |
| US7746444B2 (en) | 2010-06-29 |
| JP4901604B2 (ja) | 2012-03-21 |
| US20100238392A1 (en) | 2010-09-23 |
| US8094280B2 (en) | 2012-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7198968B2 (en) | Method of fabricating thin film transistor array substrate | |
| US9698171B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| JP4718999B2 (ja) | 薄膜トランジスタ基板の製造方法、および、液晶表示装置の薄膜トランジスタ製造方法 | |
| JP4901604B2 (ja) | アレイ基板及びその製造方法、並びにそれを備えた液晶表示装置 | |
| US20080007687A1 (en) | Liquid crystal display device and a manufacturing method thereof | |
| JP4602309B2 (ja) | 表示装置の製造方法及びこれに使用されるモールド | |
| US7295256B2 (en) | Method for forming pattern of liquid crystal display device and method for fabricating thin film transistor array substrate of liquid crystal display device using the same | |
| KR20160119896A (ko) | 임프린트 리소그래피 방법, 이를 이용한 임프린트 리소그래피용 마스터 템플릿의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피용 마스터 템플릿 | |
| CN102104050A (zh) | 薄膜晶体管基板及其制造方法 | |
| KR100914588B1 (ko) | 액정 표시 장치의 하부기판 제조방법 | |
| US7368753B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
| JP4319137B2 (ja) | 電子デバイス及び電子デバイスを製造するための方法 | |
| KR101341782B1 (ko) | 몰드 구조물, 이를 이용한 패턴의 형성 방법과 액정 표시장치의 제조 방법 | |
| KR101384079B1 (ko) | 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치 | |
| US7678626B2 (en) | Method and system for forming a thin film device | |
| CN105161454A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| KR101169057B1 (ko) | 평판표시소자의 제조방법 및 제조장치 | |
| JP2006308922A (ja) | 液晶表示装置及びその製造方法 | |
| KR101244593B1 (ko) | 평판표시장치 및 그 제조방법 | |
| KR101117985B1 (ko) | 평판표시소자의 제조장치 및 제조방법 | |
| KR100745416B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100556698B1 (ko) | 액정표시패널의 제조방법 및 그 제조장치 | |
| JP2006237121A (ja) | レジスト層のパターン形成方法、及び表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100628 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111205 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4901604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |