JP2007528129A - ウエハレベルでの光−電子テスト装置および方法 - Google Patents

ウエハレベルでの光−電子テスト装置および方法 Download PDF

Info

Publication number
JP2007528129A
JP2007528129A JP2007502910A JP2007502910A JP2007528129A JP 2007528129 A JP2007528129 A JP 2007528129A JP 2007502910 A JP2007502910 A JP 2007502910A JP 2007502910 A JP2007502910 A JP 2007502910A JP 2007528129 A JP2007528129 A JP 2007528129A
Authority
JP
Japan
Prior art keywords
optical
wafer
opto
electronic
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007502910A
Other languages
English (en)
Other versions
JP2007528129A5 (ja
JP4847440B2 (ja
Inventor
ゴートスカー,プラカシュ
ギロン,マーガレット
モンゴメリー,ロバート,キース
パテル,ヴィプルクマー
シャスリ,カルペンドゥ
パサク,ソハム
ピエド,デーヴィッド
ヤヌシェフスキ,キャサリン,エー.
Original Assignee
シオプティカル インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シオプティカル インコーポレーテッド filed Critical シオプティカル インコーポレーテッド
Publication of JP2007528129A publication Critical patent/JP2007528129A/ja
Publication of JP2007528129A5 publication Critical patent/JP2007528129A5/ja
Application granted granted Critical
Publication of JP4847440B2 publication Critical patent/JP4847440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/34Optical coupling means utilising prism or grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12107Grating

Abstract

【課題】
【解決手段】 シングル光−電子テストエレメントを用いたシリコン−オン−インシュレータ(SOI)ウエハ構造に形成された光−電子デバイスのウエハレベルテスト配列であって、光及び電気テストの双方を実行する配列。ビーム操縦光学部品をテストエレメントの上に形成しても良く、光プローブ信号と、SOI構造の上側表面の上に形成した光カップリングエレメント(例えば、プリズムカプラ、グレーティング)間のカップリングを容易にするために使用される。光テスト信号は、その後、SOI構造の上側層に形成した光導波管に向けられる。光電子テストエレメントは、また、光−電子デバイス上の複数のボンドパッドテスト部位と接触するように位置決めされ、電気テスト動作を行う複数の電気テストピンを具える。光テスト信号の結果は、SOI構造内で電気表示に変換され、従って、電気信号としてテストエレメントに戻る。
【選択図】 図1

Description

関連出願のクロスリファレンス
本出願は、2004年3月8日に出願した米国暫定出願第60/551,316号の利益を請求する。
技術分野
本発明は、ウエハレベルテストの提供に関し、特に、単一のテストエレメントを用いて、シリコン−オン−インシュレータ(SOI)構造上に形成された様々なエレメントの光学的、電気的、および光−電子テストを提供する性能に関する。
発明の背景
半導体業界では、比較的大きなシリコンウエハ(一般的に直径数インチのオーダのもの)を処理して、複数の同じ集積回路を形成する。このウエハを完全に処理すると、「ダイス」に切って個別の集積回路を形成する。ほとんどの場合、数百個の同一回路がウエハ表面上に形成される。個別の回路の性能が、ダイスに切る前にテストされないと、「悪い」チップが更に処理されてパッケージングされることになり、貴重な時間と費用を無駄にすることになる。
ウエハレベルでのテストは、半導体業界ではよく知られており、伝統的に、このテストを用いて、まだウエハ形状にある状態で各集積回路の様々な電気パラメータを測定して、集積回路が予め規定されたスペックに合致していることを認証するようにしている。このスペックとの合致を認証する能力以外に、集積回路業界におけるウエハレベルのテストはプロセスの問題を同定する固有の能力を有し、適格/不適格の基準を提供し、データを収集して、ウエハ上で特別なテストを作り/実行する(すなわち、カスタマ−固有テスト)。
単一のSOI構造上の集積電子部品および光学部品を使用することが増えており、電子部品および光学部品双方についてウエハレベルでのテストの開発が要求されている。このタイプのウエハレベルでのテストは、カプラ、ファイバ、その他の形での光入力/出力と、テストパッド/ポイントの形での電気的入力/出力が必要である。光をSOI導波管(例えば、逆ナノテーパおよび三次元テーパなど)内にカップリングするのに通常使用されている方法では、導波管構造内にカップリングするのに、チップ(またはダイ)のエッジにアクセスする必要がある。D.E.Nikonov et al.に付与された米国特許第6,859,587号は、光回路をウエハレベルでテストする、一の例示的な「エッジ」カップリング法を示している。この場合は、第1の光ファイバが光回路の第1の「エッジ」に接続されており、これを用いてプローブ/テスト光信号を光回路中に導入するようにしている。第2の光ファイバは、回路の反対側の「エッジ」に接続されており、出力/テスト光信号を回集するのに使用されている。回路の「エッジ」にアクセスする必要性は、この特定のウエハレベルでの光テスト方法の厳しい制限であると考えられている。
2003年7月3日に公開された米国特許出願公開2003/123793号(Johannessen)は、代替の「光プローブ」配列を記載している。ここでは、平面光回路のテストを、選択された位置で回路材料の先端表面部分を除去することによって行っており、導波管構造へのアクセスを獲得し、光プローブを導波管に直接接触させるようにしている。この配列は、「エッジ」コンタクトを実施することが不要になる一方、このタイプの配列は、テストを実行するのに回路の一部を除去しなくてはならないので、「破壊的テスト」であると考えられる。明らかに、一のウエハ上の複数の回路位置でテストを繰り返す場合、破壊的テストは好ましい選択ではない。更に、このタイプの光プローブが、シングルモードの通信アプリケーションへの使用が増えていることがわかっているサブミクロン寸法の光導波管と共に使用できるかどうかが明らかでない。更に、これらの従来技術の配列は両方とも、光プローブとウエハの間にインデックスマッチング液を使用する必要があり(測定の再現とコンタミネーションに関する問題が生じる)、光学的テストのみを提供している。ウエハ上の電子部品を分析してテストするために、従来の電子「プローブカード」が必要とされる。
従って、従来のウエハレベルでのテスト方法論には、光及び電気テストを単一の構造にまとめる必要が残っている。
発明の概要
従来技術に残る必要性に本発明は取り組んでいる。これは、ウエハレベルでのテストの提供に関し、特に、単一のテストエレメントを用いて、シリコン−オン−インシュレータ(SOI)構造の上に形成した様々なエレメントについての光学的、電気的及び光−電子テストを提供する性能に関するものであり、従来の電子部品のウエハ−レベルテストに関連する知識の主要部分に有利に影響を及ぼす。
本発明によれば、光−電子テストエレメントは、光テストおよび電気テストの双方に必要な部材を具えるように構成されている。我々の継続中の出願のいくつかに開示されているとおり(例えば、2004年11月8日に公開された米国公開出願第2004/0213518号、または、2004年9月7日に出願された米国特許出願第10/935,146号参照)、光−電子チップのサブミクロン寸法の光導波管(SOI層)部分への直接の光カップリングは、SOI構造の表面に配置した光プリズムまたはグレーティング構造によって行われ、この構造のSOI層に直接に光をカップリングさせる。ビーム操縦/形成光学部品が、本発明の光−電子テストエレメントに含まれていてもよく、これを用いてプリズム/グレーティング構造へ、およびプリズム/グレーティング構造からの効率的なカップリングを提供している。複数の電子テストポイント(プローブ)が従来のスタイルでテストエレメント上に形成されており、SOI構造の所望の電気テストを実行する。
好ましい実施例では、SOI構造と光−電子テストエレメントのビーム操縦部分との間にフィードバック信号が印加されて、SOI構造上のカップリングエレメントに対するビーム位置を調整する。
入力および出力光テスト信号は、光ファイバアレイ、好ましくは偏波保持ファイバを用いて、カップリングされる。外部レンズ(またはファイバ端面に形成した一体型レンズ)を用いて、光カップリング効率を強化することもできる。入力波長のチューニングを実行して、ウエハ表面でテストする導波管のモード角をマッチングさせ、これによってカップリング効率を強化し、ウエハからの一またはそれ以上のフィードバック信号を利用してチューニングを制御する。
本発明のその他のおよび更なる変形および態様は、以下の記載によって、添付図面を参照して明らかになる。
詳細な説明
上記に簡単に述べたとおり、SOIベースの光学構造用の光テストエレメントの開発における最大の挑戦は、繰り返し可能な態様で、テストする非常に薄い導波管に信頼性を持って光ビームをカップリングしなければならないことである。この薄い導波管に光が入射するのに必要な角度は、導波管の厚さと光信号の波長に強い相関関係があることが知られている(すなわち、SOI構造に入射する光のモード角を良く制御して、導波管内で特定のモードを励起する必要がある)。本発明の一の態様は、許容できるカップリングが、反復可能なベースで信頼性を持って実現できるような範囲にテスト信号の波長を「調整」する能力である。プロセスのバリエーションによって、ウエハごとに導波管層の厚さと、関連するエバネッセントカップリング層の厚さが変わる限り、本発明によるテスト波長をモニタして、「調整」する能力は、光−電子部品のウエハレベルでのテストにおける有意な進展であると考えられる。
図1は、ウエハレベルの光−電子テストを提供する例示的配列を示す側面図であり、本発明によって形成した光−電子テストエレメント10を用いている。テストエレメント10は、少なくとも一の入力光プローブ11を支持するように形成されている。この場合、プローブは、レンズ付端面13を有するファイバである。図3において特に説明するように、このようなレンズ付ファイバのアレイを用いて、複数の様々な光テスト信号を提供することができると考えられる。図1を参照すると、入力光プローブ11は、精度良く整列しており、テストエレメント10内に固定されて、SOI構造20として示すように、プローブ11がテストするウエハの方向に入力ビームIを向けている。複数の電気テストプローブポイント16がテストエレメント10の上に含まれており、SOI構造20上の複数の電気コンタクト(例えばボンドパッド)34に電気的に接続するものとして示されている。「ウエハ」テスト用には、別々のSOI構造が、それぞれ個別ベースで調べられテストされると考えられる。これは、通常、テストプローブに対してウエハを移動させる「ステップアンドリピート」法によって行われる。図1を参照すると、SOI構造20は、シリコン基板22と、二酸化シリコン絶縁層24と、比較的薄い(通常サブミクロンの厚さ)上側シリコン表面層26とを具えている(以下、「SOI層26」という)。図1に示す特定の実施例では、比較的薄いエバネッセントカップリング層28(例えば、二酸化シリコンまたは窒化シリコンなどの、シリコンの屈折率より小さい屈折率を有する材料でできている)が、SOI層26の選択された部分の上に配置されており、SOI層26内へのおよびSOI層26からの光信号のカップリングを補助するのに用いられている。入力光プリズム30と出力光プリズム32は、図1に示すように、エバネッセントカップリング層28の選択された部分の上に配置されており、テストエレメント10とSOI構造20間の光カップリングに用いられている。
本発明の好ましい実施例では、プリズムカプラが、シリコン構造体(例えば、別のシリコン基板に形成されている)を具え、SOI構造20に永久的に取り付けられており、最終デバイス構造に光カップリング(同様に、更なるテスト)を提供するのに使用されている。この永久的なカップリング構造の使用を、光−電子テストエレメント用の光プローブの部分としても使用することが、本発明のこの実施例の特徴である。代替的に、一又はそれ以上のプリズム構造を光−電子テストエレメント10上に一体的な部品として形成することもできる。
次いで、本発明によって、光−電子テストエレメント10をウエハ上の選択された領域(すなわち、図1に示すような、「選択された」SOI構造20)に接触させることによって、ウエハ−レベルテストを実施する。光テストビームをSOI構造20の導波管内に所定の角度で入射させる。SOI導波管内にカップリングした信号の光パワーをモニタすることによって、入力テスト信号の波長を調整して(例えば、導波管の厚さの変動及び/又はテストエレメント製造変動を補償する)、SOI導波管への光テスト信号のカップリングを最適化する。一旦満足の行く入力テスト信号パワーが達成されると、一連の光および電気テストが実行されて、その結果が分析装置にフィードバックされる。従来の「ステップアンドリピート」機構を用いて、別々のSOI構造をそれぞれ検査するように、テストエレメント10に対してウエハを移動させる。あるSOI構造が一またはそれ以上のテストに合格しなかった場合(光及び/又は電気)、ウエハのその部分に「不良」のマークをつけて(例えば、磁気インクを用いて構造体にマークをつける)、ウエハを複数の個別ダイスに切るときに単純に破棄する。更に、各個別のダイに関するテスト結果を規定するウエハのソフトウエアマップを作って、将来の参考用に保存することができる。上述したとおり、本発明のテストエレメントの有意な利点は、同じテストエレメントを用いて、全てのウエハ−レベルの電気、光及び光−電子テストデータが得られ、従って、ウエハ−レベルテスト工程に関する時間と費用を大幅に低減できることである。
図2は、光−電子テストエレメント10の代替の実施例を示す図であり、この場合、ビーム操縦/形成光学部品をテストエレメント10に一体化して、テストエレメント内へおよびテストエレメントからフリースペースの光信号をカップリングさせている。ビーム操縦/形成光学部品を含むことによって、テストエレメント10とSOI構造20の間での、ビーム方向、フォーカシング、その他の動的な調整が可能になり、SOI構造20上での受信した光パワーの測定値を利用して、調整を行うことができる。図2に示す実施例の一の配列では、入力光テスト信号は、偏波保持ファイバ40の一部を介して伝わり、次いで、テストエレメント10のビーム操縦光学部品12内にカップリングされる。偏波保持ファイバ42の同じ部分を用いて、出射テスト応答信号をアウトカップリングすることもできる。本発明によれば、偏波保持ファイバ42からの出力信号の特性を分析して、ビーム操縦/形成光学部品12及び/又は14内で、様々なミラー、レンズ、その他の特徴を調整して、許容できる程度の光テスト信号のカップリングを提供することができる。ビーム操縦/形成光学部品を含むことによって、入力/出力テストファイバを好ましい方向に位置させることができる(すなわち、ファイバをテストエレメント10と同じ面に配置し、「水平入射」構造を提供することができる、または代替的に、ファイバをテストエレメント10の面に直交するように配置して、「垂直入射」構造を提供することができる)。
偏波保持ファイバの代替として、様々なその他のタイプのファイバ(または一般的な導波管)を用いることができる。例えば、標準シングルモードファイバ、マルチモードファイバ、レンズ付ファイバ、その他のファイバを全て使用することができる。検出器アレイや、個別の検出器(オンチップまたはオフチップ)を出力ファイバの代わりに用いることができる。ビーム操縦エレメント12および14は、更に、偏光ビームスプリッタと半波長板のようなエレメントを具えていても良く、この半波長板を用いて、偏光の制御と回転を提供する。代替的に、オフエレメント部品を用いて、所望の偏光制御を行うようにしても良い。光源自体については、様々な構成を用いることができる。例えば、チューニング可能なレーザ(または、チューニング可能なレーザアレイ)を使用して、波長を「調整」し、様々なシステム波長で、カップリング効率及び/又はテストを最適化することができる。代替的に、面発光LED(VCSEL)アレイを使用することができる。その他の構成も可能であり、全て、本発明の精神と範囲の中に入ると考えられる。
図3は、図2の配列の正面図であり、この場合、光−電子テストエレメント10の入力において、オフエレメントの偏光制御エレメント60を使用して、印加された光テスト信号の偏光状態を制御するようにしている。この図で明らかなことは、SOI構造20のボンドパッド34に関連するテストエレメント10の第1の側部に沿って配置された第1セットの電気テストプローブポイント16−1と、テストエレメント10の反対側の側部に沿って配置された第2セットの電気テストプローブポイント16−2である。個別の入力テストファイバ40アレイ(出力ファイバ42も同様)も、この図に示されている。半導体の分野でよく知られているように、ウエハレベルでのテストを実行するときに、テストエレメントは、ウエハに穏かに接触しており、複数のテストポイントの端部(この例ではテストポイント16)が、関連するボンドパッド(この図ではボンドパッド34)にちょうど触れており、ウエハの物理的特性を妨げないようにしている。様々なテストプローブポイント16が、出力電気テスト信号をカップリングするのに使用されている残りのテストプローブポイント16と共に、SOI構造20へ電気入力テスト信号を提供するのに使用されている。SOI構造20内に含まれている光学構造と「モノリシック電子部品」の例示的構成が図3に示されており、本発明に従って形成された光−電子テストエレメント10を使用することによって同時にテストされる。
オンチップの光/電気(O/E)検出器62(好ましくはSOI構造20内に一体化されている)またはハイブリッド光−電子エレメントを用いて、光プローブ信号をモニタし、信号をビーム操縦/形成光学部品12及び/又は光源へフィードバックさせて、テスト波長を「調整」し、カップリングを改良し、一またはそれ以上のビーム操縦エレメントその他を再配置する。O/E検出器62の選択された検出器からの電気出力信号を一またはそれ以上の電気ボンドパッド34に向けて、選択されたテストプローブポイント16に電気出力テスト信号を提供することができる。「光学部品」テスト信号を電気的な表示に変換することによって、光出力プローブの必要性がなくなることは、本発明の一特徴である。光及び電気テスト部品を単一のテストエレメントにまとめる能力は、このようなフィードバックをリアルタイムで提供できる能力を非常に容易にすると考えられる。
上述したとおり、一セットの光学グレーティングを用いて、プリズムカプラに代えてカップリングを提供することができる。図4は、本発明の例示的な実施例を示す図であり、プリズムカプラ30、32の代わりに一対のグレーティング50および52を用いて、光カップリングを提供している。図4に示す実施例では、入力グレーティング50がSOI構造20の入力カップリング領域内に形成されている。このようなグレーティング構造を用いて、SOI層26などのサブミクロン層に有効なカップリングを提供する能力は、上述した出願人の継続中の出願第10/935,146号に詳細が述べられている。この出願は、ここで引用されている。実際、入力グレーティング50は、SOI層26に直接的に形成することができ、エバネッセントカップリング層28の一部内に形成することができ、あるいは、「ポリ−ローディッド(poly-loaded)」導波管構造を示す実施例では上にあるポリシリコン層内に形成することもできる。
一般的に、本発明によるカップリング/デカップリングプリズムまたはグレーティングの使用によって、光−電子テストエレメント10をSOIウエハのいずれかの適宜の位置に配置することが可能であり、「非侵襲的に」光テストを行うことができる(例えば、光カップリングを行うのにクラッド層の一部とおそらくは導波管層を除去する必要がある、従来技術のJohannessenの引例と比較して)。更に、ウエハレベルでのテストは、本発明によれば、ウエハ(又は各独立したダイ)の「エッジ」にアクセスする必要がなく、容易に行うことができ、光−電子回路の表面SOI層に光テスト信号を直接カップリングさせることによって、光テストを実行することができる。要約すると、従来からのウエハレベルでの電子集積回路テストと同様のやり方で、ウエハレベルでの光−電子テストを、本発明のテストエレメントを用いて実行することができる。
光テストのフルバッテリを提供するためには、テストを行うウエハがテストエレメントに対して移動及び/又は回転できることが必要であり、この場合に用いられるいくつかの移動は、SOIウエハ自体の上の整列状態をテストするためのものである。図5は、多軸ステージ100の上に搭載された例示的なSOIウエハ200(上述したように、複数の別個のSOI構造20を具える)を示している。このステージ100によって、図5に矢印で示すとおりの、光−電子テストエレメント10に対するウエハ200の並進x−y移動と、ウエハ200とテストエレメント10間の回転移動(θ)が可能になる。回転移動は、おもに、テスト配列の初期セットアップにおいて、テストエレメント10のSOIウエハ200に対する角度のミス配列を補正するために行われる。テストエレメント10に対するウエハ200の「上」/「下」移動は、ステップアンドリピートプロセスにおいて、様々なSOI構造20にテストエレメントを再整列させるために使用される。すなわち、ステージ100は、プローブをクリアにするために下がり、次のダイ位置に移動して、次いで、持ち上がって、テストエレメント10に再度接触する。ビジョンシステムを含め、公知の画像処理アルゴリズムを用いることで、全テスト工程を自動化することができる。
図5にも完全なテスト配列120が示されており、これは、コンピュータのコントローラ124を画像システム126に接続するバスインターフェース122と、SOIウエハ200内のSOI構造上での様々な所望の光及び電気テストを実行/制御するのに使用する器械類128を具える。また、バス122には、電子インターフェース130と光インターフェース132が接続されており、電気及び光入力テスト信号をテストエレメント10へ、また応答信号をテストエレメント10から提供している。
図に示すように、様々な入力制御信号(テストエレメント10の位置、ビーム操縦エレメント、および光テスト波長を含む)と入力テスト信号(光および電気)がバス122に沿って伝わり、光−電子テストエレメント10または多軸ステージ100に印加される。戻りのテスト信号(光および電気)も、バス122に沿って伝送され、コンピュータのコントローラ124内の適宜の診断/テストメモリユニットに保存される。コンピュータのコントローラ124に保存された実際のテスト結果と関連する「許容可能な」値に基づいて、特定のテストアルゴリズムを用いて、あるテストに不適格であった「許容できない」とマークされた構造とともに、各SOI構造を評価することができる。例えば、許容できない部品の表面には、磁気インクなどの視覚的表示を回路自体にマークして、ウエハを個々の部品に切るときに、「不適格」回路を廃棄できるようにする。
個々のテスト、入力信号、所望の応答信号の値、その他の特徴は、光−電子ウエハのウエハレベルでのテストを実質的に全て実行するための、単一の光−電子テストエレメントの形成と使用に関する本発明の主題に密接な関係があると考えられない。更に、上述の本発明の特別な実施例は、説明のためだけのものであると考えられる。当業者は、特許請求の範囲に規定された本発明の範囲から外れることなく、形式及び詳細に多々の変更を行うことができる。
ここで、図面を参照すると、
図1は、本発明の例示的な光−電子テストエレメントをテストすべきSOI構造と共に示す側面図であり、図1の実施例では、光プリズムを用いて、テストエレメントとSOI構造をカップリングしている。 図2は、本発明の代替の光−電子テストエレメントを示す図であり、テストエレメント中にビーム操縦/形成光学部品を具えており、光テスト信号のSOI構造へのカップリングを容易にしている。 図3は、本発明の代替の光−電子テストエレメントを示す側面図であり、この実施例は、SOI構造の表面に設けた光グレーティングを用いて、入力と出力のカップリングを提供している。 図4は、本発明の例示的な光−電子テストエレメントの平面図である。 図5は、本発明に係るウエハレベルテストを実行するのに有益な例示的なテスト装置を示す図である。

Claims (26)

  1. シリコンウエハ上に形成した一体型光−電子シリコン−オン−インシュレータ(SOI)−ベース構造に用いるウエハ−レベルテスト配列において:
    前記シリコンウエハの先端主表面に取り外し可能に接触させる光−電子テストエレメントであって、
    少なくとも一の光テスト信号を前記SOI−ベース構造の方向に向ける少となくとも一の光入力信号路と;
    テストされる前記光−電子SOI−ベース構造の表面上の複数のボンドパッドとパターンが合致するように配置され、テストされる前記光−電子SOI−ベース構造にエネルギィを与え、テストされる前記光−電子SOI−ベース構造へ電気テスト信号を提供し、テストされる前記光−電子SOI−ベース構造からの電気応答信号を提供する複数の電気テストピンと;
    を具える光−電子テストエレメントと;
    光−電子テストエレメントと、テストされる特定の前記光−電子SOI−ベース構造の表面との間に配置した光カップリング特徴であって、前記テストされる特定の前記光−電子SOI−ベース構造内に光テスト信号をカップリングする光カップリング特徴と;
    を具えることを特徴とするウエハ−レベルテスト配列。
  2. 請求項1に記載のウエハ−レベルテスト配列において、前記少なくとも一の光入力信号路が、前記光−電子テストエレメントを通って所定の角度で配置された少なくとも一の光ファイバを具え、前記光カップリング特徴に所望の角度の光カップリングを提供することを特徴とするウエハ−レベルテスト配列。
  3. 請求項2に記載のウエハ−レベルテスト配列において、前記少なくとも一の光ファイバが、光ファイバアレイを具え、各ファイバが異なる光テスト信号を供給できることを特徴とするウエハ−レベルテスト配列。
  4. 請求項2に記載のウエハ−レベルテスト配列において、前記少なくとも一の光ファイバが少なくとも一のレンズ付光ファイバを具えることを特徴とするウエハ−レベルテスト配列。
  5. 請求項1に記載のウエハ−レベルテスト配列において、前記配列が更に:
    少なくとも一の光テスト信号の波長を調整するチューニングエレメント;
    を具えることを特徴とするウエハ−レベルテスト配列。
  6. 請求項1に記載のウエハ−レベルテスト配列において、前記光−電子テストエレメントが更に:
    前記少なくとも一の光入力信号路と前記テストされる光−電子構造の先端主表面との間に光の方向/フォーカッシングを提供するビーム操縦/形成光学部品;
    を具えることを特徴とするウエハ−レベルテスト配列。
  7. 請求項6に記載のウエハ−レベルテスト配列において、前記光−電子テストエレメントビーム操縦/形成光学部品が、電子的に制御可能な可動ミラーを具えることを特徴とするウエハ−レベルテスト配列。
  8. 請求項6に記載のウエハ−レベルテスト配列において、前記光−電子テストエレメントビーム操縦/形成光学部品が、偏光制御エレメントと、半波長板を具え、入力光テスト信号に偏光制御を提供することを特徴とするウエハ−レベルテスト配列。
  9. 請求項6に記載のウエハ−レベルテスト配列において、前記配列が更に:
    前記シリコンウエハの表面に対する前記光信号の位置決めを調節するために前記SOI構造と前記ビーム操縦/形成光学部品との間に配置したフィードバック成分;
    を具えることを特徴とするウエハ−レベルテスト配列。
  10. 請求項1に記載のウエハ−レベルテスト配列において、前記配列が更に:
    前記光テスト入力信号の波長を調節して改善されたカップリング効率を提供するために、前記SOI構造と前記光入力信号路との間に配置したフィードバック成分;
    を具えることを特徴とするウエハ−レベルテスト配列。
  11. 請求項1に記載のウエハ−レベルテスト配列において、前記光信号路が、偏波保持ファイバ、シングルモード光ファイバ、レンズ付偏波保持シングルモードファイバ、およびレンズ付シングルモードファイバからなる群から選択された導波管構造を具えることを特徴とするウエハ−レベルテスト配列。
  12. 請求項1に記載のウエハ−レベルテスト配列において、前記光カップリング特徴が、前記SOI構造の前記先端主表面の選択された領域の上に配置されたエバネッセントカップリング層を具え、当該エバネッセントカップリング層が、シリコンの屈折率より低い屈折率を示すことを特徴とするウエハ−レベルテスト配列。
  13. 請求項1に記載のウエハ−レベルテスト配列において、前記光カップリング特徴が、所定の入力光カップリング位置に配置された少なくとも一の光カップリングプリズムを具え、前記SOI構造にエバネッセントカップリングを提供することを特徴とするウエハ−レベルテスト配列。
  14. 請求項1に記載のウエハ−レベルテスト配列において、前記光カップリング特徴が、前記SOI構造内の所定の入力光カップリング位置に形成した少なくとも一の光グレーティングを具えることを特徴とするウエハ−レベルテスト配列。
  15. 請求項1に記載のウエハ−レベルテスト配列において、前記光−電子テストエレメントが更に、少なくとも一の光テスト応答信号を受信する少なくとも一の光出力信号路を具えることを特徴とするウエハ−レベルテスト配列。
  16. 請求項15に記載のウエハ−レベルテスト配列において、前記光カップリング特徴が更に、所定の出力光カップリング位置に配置した少なくとも一の光カップリングプリズムを具えることを特徴とするウエハ−レベルテスト配列。
  17. 請求項15に記載のウエハ−レベルテスト配列において、前記光カップリング特徴が更に、所定の出力光カップリング位置において前記SOI構造内に形成した少なくとも一の光グレーティングを具えることを特徴とするウエハ−レベルテスト配列。
  18. 請求項15に記載のウエハ−レベルテスト配列において、前記少なくとも一の光出力信号路が、偏波保持ファイバ、シングルモード光ファイバ、レンズ付偏波保持シングルモードファイバ、レンズ付シングルモードファイバ、マルチモードファイバ、およびレンズ付マルチモードファイバ、からなる群から選択されることを特徴とするウエハ−レベルテスト配列。
  19. シリコン−オン−インシュレータ(SOI)ウエハに形成した光−電子回路のウエハレベルでの光および電気テストを実行する方法であって、各光−電子回路が前記光−電子構造の表面導波管層へおよびこの表面導波管層から光カップリングを提供する少なくとも一のカップリングエレメントを具える方法において:
    a)並進および回転移動が可能な多軸ステージ上に前記SOIウエハを位置決めするステップと;
    b)光−電子テストエレメントを、個別SOI光−電子構造を規定する前記SOIウエハ表面の選択された領域に接触させるステップであって、前記光−電子テストエレメントが、前記個別SOI光−電子構造上の同じように配置された複数のボンドパッドと少なくとも一の光プローブ入力信号路を接触させるための複数の電気テストポイントを具え、少なくとも一の入力光テスト信号を前記個別SOI光−電子構造の前記少なくとも一のカップリングエレメント内にカップリングするステップと;
    c)少なくとも一の光テスト信号と少なくとも一の電気テスト信号を前記個別SOI光−電子構造に前記光−電子テストエレメントを介して印加するステップと;
    d)前記SOI光−電子構造からの少なくとも一の応答信号を前記光−電子テストエレメントを介して戻すステップと;
    e)前記個別SOI光−電子構造の特性を決定する評価配列に、前記少なくとも一の応答信号を提供するステップと;
    を具えることを特徴とする方法。
  20. 請求項19に記載の方法において、ステップd)を実行するに際して、少なくとも一の電気応答信号が前記光−電子テストエレメントに戻ることを特徴とする方法。
  21. 請求項19に記載の方法において、ステップd)を実行するに際して、少なくとも一の光応答信号が前記光−電子テストエレメントに戻ることを特徴とする方法。
  22. 請求項19に記載の方法において、ステップd)を実行するに際して、少なくとも一の光応答信号と少なくとも一の電気応答信号が前記光−電子テストエレメントに戻ることを特徴とする方法。
  23. 請求項19に記載の方法が更に:
    f)前記光−電子テストエレメントの位置を前記シリコンウエハに対して並進させて、前記光−電子テストエレメントを別の個別SOI光−電子構造の上に位置させるステップと;
    g)前記別の個別SOI光−電子構造についてステップb)乃至e)を繰り返すステップと;
    を具えることを特徴とする方法。
  24. 請求項23に記載の方法が更に:
    h)前記シリコンウエハ表面に形成されている各個別SOI光−電子構造について、ステップf)およびg)を繰り返すステップ;
    を具えることを特徴とする方法。
  25. 請求項24に記載の方法が更に:
    i)前記光及び電気応答信号を所定の受け入れ可能な値に評価するステップと;
    j)ステップi)の評価に不適格な個別SOI光−電子構造を、続く廃棄用にマーキングするステップと;
    を具えることを特徴とする方法。
  26. 請求項25に記載の方法が更に:
    k)各個別SOI光−電子構造についてのテスト結果のソフトウエアベースでの記録を作るステップであって、当該ソフトウエアベースの記録が、テストされる特定のウエハのアイデンティティと、前記ウエハ表面の各個別SOI光−電子構造の一のマップを含むステップ;
    を具えることを特徴とする方法。
JP2007502910A 2004-03-08 2005-03-08 ウエハレベルでの光−電子テスト装置および方法 Expired - Fee Related JP4847440B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US55131604P 2004-03-08 2004-03-08
US60/551,316 2004-03-08
US11/075,430 2005-03-08
US11/075,430 US7109739B2 (en) 2004-03-08 2005-03-08 Wafer-level opto-electronic testing apparatus and method
PCT/US2005/007473 WO2005086786A2 (en) 2004-03-08 2005-03-08 Wafer-level opto-electronic testing apparatus and method

Publications (3)

Publication Number Publication Date
JP2007528129A true JP2007528129A (ja) 2007-10-04
JP2007528129A5 JP2007528129A5 (ja) 2008-04-03
JP4847440B2 JP4847440B2 (ja) 2011-12-28

Family

ID=34915232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502910A Expired - Fee Related JP4847440B2 (ja) 2004-03-08 2005-03-08 ウエハレベルでの光−電子テスト装置および方法

Country Status (5)

Country Link
US (1) US7109739B2 (ja)
JP (1) JP4847440B2 (ja)
KR (1) KR101141014B1 (ja)
CA (1) CA2558483C (ja)
WO (1) WO2005086786A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020030356A (ja) * 2018-08-23 2020-02-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
JP2020149022A (ja) * 2019-03-15 2020-09-17 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JPWO2020255191A1 (ja) * 2019-06-17 2020-12-24
US11293966B2 (en) 2019-05-31 2022-04-05 Advantest Corporation Test apparatus for determining pass or fail of LEDs, test method and computer-readable medium
US11788885B2 (en) 2021-02-26 2023-10-17 Advantest Corporation Test apparatus, test method, and computer-readable storage medium
US11800619B2 (en) 2021-01-21 2023-10-24 Advantest Corporation Test apparatus, test method, and computer-readable storage medium
WO2023243019A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光半導体集積回路

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1436870A2 (en) * 2001-10-09 2004-07-14 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPIC) AND OPTICAL TRANSPORT NETWORKS EMPLOYING TxPICs
US7184626B1 (en) * 2003-04-07 2007-02-27 Luxtera, Inc Wafer-level testing of optical and optoelectronic chips
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7217584B2 (en) * 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7348786B2 (en) * 2004-08-31 2008-03-25 Georgia Tech Research Corporation Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication
WO2006030723A1 (ja) * 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの評価方法及び半導体ウェーハの評価装置
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
KR100990028B1 (ko) 2005-10-18 2010-10-26 지에스아이 그룹 코포레이션 레이저 프로세싱 방법, 정렬 방법 및 레이저 프로세싱 시스템
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7362443B2 (en) * 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7442589B2 (en) * 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
EP2009416A1 (en) * 2007-06-29 2008-12-31 Interuniversitair Microelektronica Centrum Vzw Optical probe
KR101334901B1 (ko) * 2007-07-27 2013-12-02 삼성전자주식회사 전기 신호 전달 모듈 및 방법 그리고 전기 신호 전달모듈을 갖는 전기적 검사 장치 및 신호 전달 방법
KR20090053490A (ko) * 2007-11-23 2009-05-27 삼성전자주식회사 광학 전송수단을 구비한 프루브 카드 및 메모리 테스터
DE102008011240B4 (de) * 2008-02-26 2016-11-17 Airbus Ds Electronics And Border Security Gmbh Vorrichtung zur Kontaktierung eines T/R-Moduls mit einer Testeinrichtung
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
US8952717B2 (en) * 2009-02-20 2015-02-10 Qmc Co., Ltd. LED chip testing device
US8248097B2 (en) * 2009-04-02 2012-08-21 International Business Machines Corporation Method and apparatus for probing a wafer
JP5735755B2 (ja) * 2010-05-17 2015-06-17 株式会社アドバンテスト 試験装置及び試験方法
US8654812B2 (en) * 2011-01-25 2014-02-18 Hewlett-Packard Development Company, L.P. Q-switched grating vertical-cavity surface-emitting laser system and method for fabricating the same
US8625942B2 (en) * 2011-03-30 2014-01-07 Intel Corporation Efficient silicon-on-insulator grating coupler
SG11201501341WA (en) 2012-09-12 2015-04-29 Heptagon Micro Optics Pte Ltd Testing of optical devices
US9922887B2 (en) * 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR20140095387A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 광 소자를 포함하는 웨이퍼의 테스트 시스템 및 웨이퍼 테스트 방법
US9234854B2 (en) 2013-03-15 2016-01-12 International Business Machines Corporation Single fiber noncritical-alignment wafer-scale optical testing
CA2873573C (en) 2013-12-10 2022-06-07 University Of Ottawa Metal-insulator-semiconductor devices based on surface plasmon polaritons
US9383516B2 (en) * 2014-09-02 2016-07-05 Huawei Technologies Co., Ltd. System and method for optical input/output arrays
US9753220B2 (en) 2014-09-02 2017-09-05 Huawei Technologies Co., Ltd. System and method for optical input/output arrays
CN104362108B (zh) * 2014-09-23 2017-05-24 华进半导体封装先导技术研发中心有限公司 光电测试装置
WO2016085473A1 (en) * 2014-11-25 2016-06-02 Hewlett Packard Enterprise Development Lp Light redirecting test fixture
WO2016201289A1 (en) * 2015-06-10 2016-12-15 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
US10359567B2 (en) * 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
US10132999B2 (en) 2016-06-30 2018-11-20 International Business Machines Corporation Sacrificial grating coupler for testing v-grooved integrated circuits
DE112018004026A5 (de) 2017-08-07 2020-05-28 Jenoptik Optical Systems Gmbh Lagetoleranzunempfindliches kontaktierungsmodul zur kontaktierung optoelektronischer chips
JP6781120B2 (ja) 2017-08-18 2020-11-04 株式会社日本マイクロニクス 検査装置
CN108152864A (zh) * 2017-12-14 2018-06-12 深圳市帝迈生物技术有限公司 样本试管类型的识别设备及样本试管类型的检测方法
DE102018108283A1 (de) * 2018-04-09 2019-10-10 Carl Zeiss Smt Gmbh Elektro-optische Leiterplatte zur Kontaktierung von photonischen integrierten Schaltungen
US10429582B1 (en) 2018-05-02 2019-10-01 Globalfoundries Inc. Waveguide-to-waveguide couplers with multiple tapers
US10436982B1 (en) 2018-07-18 2019-10-08 Globalfoundries Inc. Waveguide bends with field confinement
KR102594414B1 (ko) 2018-10-24 2023-10-30 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치
TWI672480B (zh) 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法
US11280959B2 (en) * 2019-04-23 2022-03-22 Ayar Labs, Inc. Photonics systems to enable top-side wafer-level optical and electrical test
US11906579B2 (en) 2019-10-25 2024-02-20 Jenoptik Gmbh Wafer-level test method for optoelectronic chips
TWI733226B (zh) * 2019-10-25 2021-07-11 台灣愛司帝科技股份有限公司 發光二極體晶圓以及發光二極體晶圓檢測裝置與方法
US11243230B2 (en) * 2019-12-30 2022-02-08 Juniper Networks, Inc. Compact opto-electric probe
US10955614B1 (en) * 2020-01-14 2021-03-23 Globalfoundries U.S. Inc. Optical fiber coupler structure having manufacturing variation-sensitive transmission blocking region
CN112924143B (zh) * 2021-01-29 2023-08-29 中国科学院微电子研究所 一种光子芯片晶圆级测试装置和方法
WO2023132785A1 (en) * 2022-01-06 2023-07-13 Compoundtek Pte. Ltd. Apparatus for wafer level testing of semicondcutor device
WO2024074782A1 (fr) * 2022-10-06 2024-04-11 Aryballe Systeme de test en serie de puces destinees a l'analyse d'un analyte et elaborees sur des plaques en silicium

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387705A (ja) * 1989-06-13 1991-04-12 Ricoh Co Ltd 高効率プリズム結合装置及びその作成方法
GB2332775A (en) * 1997-12-23 1999-06-30 Lsi Logic Corp Testing optical/electronic integrated circuits
JP2002098849A (ja) * 2000-09-25 2002-04-05 Nippon Telegr & Teleph Corp <Ntt> 光プローブ
US20030040175A1 (en) * 2001-05-17 2003-02-27 Optronx, Inc. Hybrid active and electronic circuit with evanescent coupling
US20030123793A1 (en) * 2001-12-28 2003-07-03 Kjetil Johannessen Optical probe for wafer testing
WO2003067271A2 (en) * 2002-02-01 2003-08-14 Optonics, Inc. Apparatus and method for dynamic diagnostic testing of integrated circuits
US6686993B1 (en) * 2001-03-05 2004-02-03 Analog Devices, Inc. Probe card for testing optical micro electromechanical system devices at wafer level
US20040190826A1 (en) * 2003-03-31 2004-09-30 Margaret Ghiron Permanent light coupling arrangement and method for use with thin silicon optical waveguides
US20040213518A1 (en) * 2003-04-28 2004-10-28 Margaret Ghiron Arrangements for reducing wavelength sensitivity in prism-coupled SOI-based optical systems
US20050094939A1 (en) * 2003-09-04 2005-05-05 Margaret Ghiron Interfacing multiple wavelength sources to thin optical waveguides utilizing evanescent coupling
JP2006522943A (ja) * 2003-04-10 2006-10-05 シオプティカル インコーポレーテッド ビーム成形と、薄いシリコン導波管への外部ソースおよび光学系の嵌合に関連する損失を減らす実用的方法
JP2006525677A (ja) * 2003-04-21 2006-11-09 シオプティカル インコーポレーテッド シリコン・ベースの光デバイスの電子デバイスとのcmos互換集積化

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777154A (en) * 1972-02-07 1973-12-04 R Lindsey Optical data processing system
US5119452A (en) * 1989-06-13 1992-06-02 Ricoh Company, Ltd. High efficiency prism coupling device and method for producing the same
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5841544A (en) 1996-12-13 1998-11-24 Lucent Technologies, Inc. Method for positioning optical subassembly for testing
US6337871B1 (en) 1999-07-15 2002-01-08 University Of Maryland Baltimore County (Umbc) Multiple edge-emitting laser components located on a single wafer and the on-wafer testing of the same
US6788847B2 (en) 2001-04-05 2004-09-07 Luxtera, Inc. Photonic input/output port
US6731122B2 (en) 2001-08-14 2004-05-04 International Business Machines Corporation Wafer test apparatus including optical elements and method of using the test apparatus
US6836135B2 (en) * 2001-08-31 2004-12-28 Cascade Microtech, Inc. Optical testing device
US6859587B2 (en) 2001-12-28 2005-02-22 Intel Corporation Method and apparatus for wafer level testing of integrated optical waveguide circuits
US6925238B2 (en) 2002-07-16 2005-08-02 Enablence Holdings Llc Method and apparatus for on-wafer testing of an individual optical chip

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387705A (ja) * 1989-06-13 1991-04-12 Ricoh Co Ltd 高効率プリズム結合装置及びその作成方法
GB2332775A (en) * 1997-12-23 1999-06-30 Lsi Logic Corp Testing optical/electronic integrated circuits
JP2002098849A (ja) * 2000-09-25 2002-04-05 Nippon Telegr & Teleph Corp <Ntt> 光プローブ
US6686993B1 (en) * 2001-03-05 2004-02-03 Analog Devices, Inc. Probe card for testing optical micro electromechanical system devices at wafer level
US20030040175A1 (en) * 2001-05-17 2003-02-27 Optronx, Inc. Hybrid active and electronic circuit with evanescent coupling
US20030123793A1 (en) * 2001-12-28 2003-07-03 Kjetil Johannessen Optical probe for wafer testing
WO2003067271A2 (en) * 2002-02-01 2003-08-14 Optonics, Inc. Apparatus and method for dynamic diagnostic testing of integrated circuits
US20040190826A1 (en) * 2003-03-31 2004-09-30 Margaret Ghiron Permanent light coupling arrangement and method for use with thin silicon optical waveguides
JP2006522943A (ja) * 2003-04-10 2006-10-05 シオプティカル インコーポレーテッド ビーム成形と、薄いシリコン導波管への外部ソースおよび光学系の嵌合に関連する損失を減らす実用的方法
JP2006525677A (ja) * 2003-04-21 2006-11-09 シオプティカル インコーポレーテッド シリコン・ベースの光デバイスの電子デバイスとのcmos互換集積化
US20040213518A1 (en) * 2003-04-28 2004-10-28 Margaret Ghiron Arrangements for reducing wavelength sensitivity in prism-coupled SOI-based optical systems
JP2006526808A (ja) * 2003-04-28 2006-11-24 シオプティカル インコーポレーテッド プリズム結合したsoiベースの光学系で波長感受性を下げるための構成
US20050094939A1 (en) * 2003-09-04 2005-05-05 Margaret Ghiron Interfacing multiple wavelength sources to thin optical waveguides utilizing evanescent coupling

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020030356A (ja) * 2018-08-23 2020-02-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
US11320486B2 (en) 2018-08-23 2022-05-03 Fujitsu Optical Components Limited Optical device and optical transceiver module
JP7107094B2 (ja) 2018-08-23 2022-07-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
JP2020149022A (ja) * 2019-03-15 2020-09-17 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP7259431B2 (ja) 2019-03-15 2023-04-18 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US11293966B2 (en) 2019-05-31 2022-04-05 Advantest Corporation Test apparatus for determining pass or fail of LEDs, test method and computer-readable medium
JPWO2020255191A1 (ja) * 2019-06-17 2020-12-24
WO2020255191A1 (ja) * 2019-06-17 2020-12-24 日本電信電話株式会社 光回路ウェハ
JP7222425B2 (ja) 2019-06-17 2023-02-15 日本電信電話株式会社 光回路ウェハ
US11800619B2 (en) 2021-01-21 2023-10-24 Advantest Corporation Test apparatus, test method, and computer-readable storage medium
US11788885B2 (en) 2021-02-26 2023-10-17 Advantest Corporation Test apparatus, test method, and computer-readable storage medium
WO2023243019A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光半導体集積回路

Also Published As

Publication number Publication date
CA2558483C (en) 2015-01-06
WO2005086786A2 (en) 2005-09-22
JP4847440B2 (ja) 2011-12-28
WO2005086786A3 (en) 2006-06-22
KR20060130679A (ko) 2006-12-19
US20050194990A1 (en) 2005-09-08
CA2558483A1 (en) 2005-09-22
KR101141014B1 (ko) 2012-05-02
US7109739B2 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
JP4847440B2 (ja) ウエハレベルでの光−電子テスト装置および方法
EP3775936B1 (en) Electro-optical circuit board for contacting photonic integrated circuits
US7020363B2 (en) Optical probe for wafer testing
US5500540A (en) Wafer scale optoelectronic package
JP2018506077A (ja) 光集積回路の特性評価及びパッケージ化のためのマルチポート光学プローブ
US6859587B2 (en) Method and apparatus for wafer level testing of integrated optical waveguide circuits
TW202001314A (zh) 光子輸入/輸出耦合器對準
CN100570386C (zh) 晶片级光电测试装置及方法
JP7177496B2 (ja) マイクロ光学ベンチコンポーネントを用いる、面内光学軸を備えた光学mems構造のバッチ試験用の集積化光学プローブカード及びシステム
US11022521B2 (en) Test device and heterogeneously integrated structure
Leijtens et al. High density multi-channel passively aligned optical probe for testing of photonic integrated circuits
JP2000111756A (ja) 光ファイバ―ブロックと平面光導波路素子の整列装置及びその制御方法
WO2020255190A1 (ja) 検査装置および方法
US6057918A (en) Laser testing probe
US20240077532A1 (en) Managing photonic integrated circuit optical coupling
WO2023243019A1 (ja) 光半導体集積回路
US20230384520A1 (en) Managing characterization of optical couplers in an integrated circuit
US20230393173A1 (en) Opto-electrical probe card platform for wafer-level testing of optical mems structures
JP2003156655A (ja) 平面光デバイスの導波路を通る光を結合させるシステムおよび方法
US20230288475A1 (en) Contacting module for having a mounting plate for contacting optoelectronic chips
JP3670654B2 (ja) 光回路部品
KR20040009924A (ko) 영상 장치를 구비한 광축 정렬 장치
JP2003194667A (ja) 光ファイバ端面検査装置
Huang et al. Robust Edge Coupling Probe Applied in Wafer-Level Optical Testing
JPS58196434A (ja) 光フアイバ端面検査装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4847440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees