JP7222425B2 - 光回路ウェハ - Google Patents

光回路ウェハ Download PDF

Info

Publication number
JP7222425B2
JP7222425B2 JP2021528046A JP2021528046A JP7222425B2 JP 7222425 B2 JP7222425 B2 JP 7222425B2 JP 2021528046 A JP2021528046 A JP 2021528046A JP 2021528046 A JP2021528046 A JP 2021528046A JP 7222425 B2 JP7222425 B2 JP 7222425B2
Authority
JP
Japan
Prior art keywords
optical
unitary
optical circuit
circuit wafer
domains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021528046A
Other languages
English (en)
Other versions
JPWO2020255191A1 (ja
Inventor
圭穂 前田
達 三浦
浩 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2020255191A1 publication Critical patent/JPWO2020255191A1/ja
Application granted granted Critical
Publication of JP7222425B2 publication Critical patent/JP7222425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/34Optical coupling means utilising prism or grating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、光回路を備えるチップが複数形成された光回路ウェハに関する。
光通信のトラフィック増大に伴って、光送受信器の高速化・小型化と共に低コスト化が求められている。光送受信器の小型・低コスト化には、構成部品である光フィルターや光変調器などを含む光回路デバイスについても、低コストに製造可能であり、より小型なものが必要である。小型な光回路デバイスを低コストに実現する技術として、近年、シリコンフォトニクス(Silicon photonics)が注目を集めており、シリコンフォトニクスによる光集積回路の研究開発が盛んに行われている。
この種のシリコンフォトニクスによる光集積回路の製造では、よく知られているように、マルチプロジェクトウェハ(Multi-Project Wafer:MPW)の形態が取られることが多い。また、トランシーバに含まれる種々の回路要素を同一ウェハ上に一緒に作製し、これらをダイシングによってチップ化して用いられることが多い。このように、1つのウェハ上に複数種類の光集積回路を形成する場合、各単位区画のサイズ自体が異なるか、あるいは各単位区画のサイズは共通としているが、単位区画毎の電気パッドおよび光入出力ポートのレイアウトは統一されていない。
例えば、MPWでは、図6Aに示すように、ウェハ501の上に、ダイサイズは共通であるが、各々異なる回路が形成されているダイ502,ダイ503,ダイ504が、各々複数配置される。ダイ502には、図6Bに示す単位区画502aが複数形成され、ダイ503には、図6Cに示す単位区画503aが複数形成され、ダイ504には、図6Dに示す単位区画504aが複数形成されている。
単位区画502aには、光集積回路505aが形成され、単位区画503aには、光集積回路505bが形成され、単位区画504aには、光集積回路505cが形成されている。また、単位区画502aの電気パッド506、光入出力ポート507の配置(レイアウト)と、単位区画503aの電気パッド506、光入出力ポート507のレイアウトと、単位区画504aの電気パッド506、光入出力ポート507のレイアウトは、各々異なっている。各区画では、形成されている光集積回路で必要とされる数の電気パッド、光入出力ポートだけが任意の場所に配置されていた。
例えば、光送受信器の製造コストのうち、実装・検査工程が占める割合は大きく、光送受信器の低コスト化を進めるためには、シリコンフォトニクス光集積回路(光回路デバイス)を、オンウェハで検査し、良品選別したうえでモジュール実装を行うことが望ましい。
上述した光回路デバイスの検査としては、外部光源から光回路デバイスに光を入射し、挿入損失(insertion loss:IL)や動作特性を評価する方法が一般的である。測定対象の特性が、電気的な入出力を含む場合には、電気プローブを通して光回路デバイスにコンタクトし、電気的・光学的な特性を評価する。
上記のような評価(検査)をオンウェハで行う場合、低コスト化の観点から、電気および光の入出力を有するオートウェハプローバを用いることが望ましい。例えば、非特許文献1にあげるようなオートプローバは、検査対象であるウェハを等ピッチで移動させながら、検査対象の光回路デバイスとの位置合わせを行い、位置合わせをした後、プローブカードや固定されたプローブによって、検査対象の光回路デバイスと電気的コンタクトをとる。なお、一般に、オートプローバで一度にコンタクトできる電気パッド、光入出力ポート、および測定対象回路を含む領域が、単位区画と呼ばれている。このように位置合わせおよび電気的コンタクトをとった後、光回路デバイスの光回路との光学的な位置合わせ(光調芯)を行い、光回路デバイスへの検査光を導入し、様々な検査を実施する。
Yamamoto Yousuke, "A compact self-shielding prober for accurate measurement of on-wafer electron devices", IEEE Transactions on Instrumentation and Measurement, vol. 38, no. 6, pp. 1088-1093, 1989.
ここで、上述したように、オートプローバは、設定されたピッチの移動と、検査とを繰り返す。このため、ウェハ内の任意の回路の電気・光特性を評価するためには、回路に接続された電気パッド・光入出力ポートのレイアウトを同一にすることが望ましい。しかしながら、前述したように、MPWなどの形態が取られることが多いシリコンフォトニクスによる光集積回路の製造では、単位区画毎のサイズが異なるか、あるいは単位区画毎の電気パッドおよび光入出力ポートの位置が統一されていない場合が多い。このような状態では、オートプローバに必要とされる移動量やコンタクト位置は、単位区画毎に異なるため、連続的なコンタクトができず、コンタクト位置をその都度修正する必要がある。
コンタクト位置の修正は、プローブカードやプローブ位置の修正や設定ファイルの変更など、自動化が困難な作業を含む場合が多く、自動検査による低コスト化の大きな妨げとなっていた。さらに、電気パッドおよび光入出力ポートの相対関係が、単位区画毎に異なる状態では、単位区画が異なると、光調芯に大きなずれが生じるため、数百μm~数mm角の広範囲の光調芯を行う必要があり、検査に要する時間が大幅に増加してしまうという課題があった。
本発明は、以上のような問題点を解消するためになされたものであり、光回路の検査をより短時間に行うことを目的とする。
本発明に係る光回路ウェハは、ウェハの上に形成された複数の単位区画と、複数の単位区画の各々に、レイアウトが共通に形成された電気パッドと、複数の単位区画の各々に、レイアウトが共通に形成された光入出力ポートと、複数の単位区画の各々に形成された光回路とを備え、複数の単位区画の各々に形成された光回路は、各々が異なる回路構成とされている。
上記光回路ウェハの一構成例において、複数の単位区画の各々において、電気パッド、および光入出力ポートは、光回路の周囲に配置されている。
上記光回路ウェハの一構成例において、複数の単位区画は、互いに等しい間隔で配列されている。
上記光回路ウェハの一構成例において、光入出力ポートに光学的に接続された反射部を備える。
上記光回路ウェハの一構成例において、光入出力ポートに光学的に接続されたフォトダイオードを備える。
上記光回路ウェハの一構成例において、複数の単位区画の各々に光入出力ポートが複数形成され、いずれか2つの光入出力ポートは、互いに光学的に接続されている。
上記光回路ウェハの一構成例において、光入出力ポートは、グレーティングカプラである。
以上説明したように、本発明によれば、ウェハの上に形成された複数の単位区画の各々において、電気パッドおよび光入出力ポートを、共通のレイアウトで形成したので、光回路の検査が、より短時間で行える。
図1Aは、本発明の実施の形態に係る光回路ウェハの構成を示す平面図である。 図1Bは、本発明の実施の形態に係る光回路ウェハの一部構成を示す平面図である。 図1Cは、本発明の実施の形態に係る光回路ウェハの一部構成を示す平面図である。 図1Dは、本発明の実施の形態に係る光回路ウェハの一部構成を示す平面図である。 図2Aは、本発明の実施の形態に係る光回路ウェハの構成を示す平面図である。 図2Bは、本発明の実施の形態に係る光回路ウェハの一部構成を示す平面図である。 図3は、本発明の実施の形態に係る他の光回路ウェハの一部構成を示す平面図である。 図4Aは、本発明の実施の形態に係る光回路ウェハを用いた検査方法を説明するための説明図である。 図4Bは、本発明の実施の形態に係る光回路ウェハを用いた検査方法を説明するための説明図である。 図5Aは、本発明の実施の形態に係る光回路ウェハの一部構成を示す構成図である。 図5Bは、本発明の実施の形態に係る光回路ウェハの一部構成を示す構成図である。 図5Cは、本発明の実施の形態に係る光回路ウェハの一部構成を示す構成図である。 図6Aは、従来の光回路ウェハの構成を示す平面図である。 図6Bは、従来の光回路ウェハの一部構成を示す平面図である。 図6Cは、従来の光回路ウェハの一部構成を示す平面図である。 図6Dは、従来の光回路ウェハの一部構成を示す平面図である。
以下、本発明の実施の形態に係る光回路ウェハについて図1A、図1B、図1C、図1Dを参照して説明する。
この光回路ウェハは、ウェハ101の上に形成された複数の単位区画102a,103a,104aを備える。また、複数の単位区画102a,103a,104aの各々に、レイアウトが共通に形成された電気パッド106を備える。言い換えると、複数の単位区画102a,103a,104aの各々において、電気パッド106の配置および数が共通とされている。
また、複数の単位区画102a,103a,104aの各々に、レイアウトが共通に形成された光入出力ポート107を備える。言い換えると、複数の単位区画102a,103a,104aの各々において、光入出力ポート107の配置および数が共通とされている。光入出力ポート107は、例えば、グレーティングカプラである。なお、光入出力ポート107は、グレーティングカプラに限らず、光結合できる構造であればどのような光結合素子でも利用可能である。
また、複数の単位区画102a,103a,104aの各々に形成された光回路105a,105b,105cを備える。光回路105a,105b,105cは、各々が異なる回路構成とされている。
ここで、複数の単位区画102a,103a,104aの各々において、電気パッド106、および光入出力ポート107は、光回路105a,105b,105cの周囲に配置されている。また、複数の電気パッド106は、各配置領域において、1列に配列されている。図1B,図1C,図1Dに示す例では、図の紙面左右方向に、光回路105a,105b,105cの両側に電気パッド配置領域が設けられ、各配置領域において、複数の電気パッド106が、紙面上下方向に1列に配列されている。
また、複数の光入出力ポート107は、この配置領域において、1列に配列されている。図1B,図1C,図1Dに示す例では、光回路105a,105b,105cの、図の紙面下側に、光入出力ポート配置領域が設けられ、この配置領域において、複数の光入出力ポート107が、紙面左右方向に1列に配列されている。
また、単位区画102a,単位区画103a,単位区画104aの各々は、互いに等しい間隔で配列されている。さらに、電気パッド106と光入出力ポートとの相対的な位置関係は、各々とコンタクトおよび光結合させる、電気プローブと光プローブとの動作範囲が互いに干渉しないように設計されている。
なお、ウェハ101には、同一のサイズのダイ102,ダイ103,ダイ104が形成されている。ダイ102,ダイ103,ダイ104は、例えば、製造途中のリソグラフィー工程で、縮小投影型露光装置の1ショットで露光される単位領域である。ウェハ101の上には、複数のダイ102、複数のダイ103、複数のダイ104が形成されている。ダイ102に複数の単位区画102aが形成され、ダイ103に複数の単位区画103aが形成され、ダイ104に複数の単位区画104aが形成されている。
図2A,図2Bに示すように、ウェハ101の平面で、オリエンテーションフラット101aに平行な方向をx、オリエンテーションフラット101aに垂直な方向をyとする。また、ダイ102のサイズは、x方向の長さをWs、y方向の長さをLsとする。このサイズは、ダイ103,ダイ104の各々も同様である。また、単位区画102aのサイズは、x方向の長さをWc、y方向の長さをLcとする。このサイズは、単位区画103a、104aの各々も同様である。
また、ウェハ101の上で、ダイ102、ダイ103,ダイ104の配置間隔(ピッチ)について、x方向ピッチをPsxとし、y方向ピッチをPsyとする。また、ダイ102内で、単位区画102aのピッチについて、x方向ピッチをPcxとし、y方向ピッチをPcyとする。このピッチは、単位区画103a、104aの各々も同様である。
例えば、ダイ102に形成されている単位区画102aの数を,x方向、y方向についてそれぞれlx個、ly個とすると、PcxとPsx、およびPcxとPcyの関係は、次の式(1)、式(2)の関係が成り立つ。なお、ダイ103の単位区画103a、ダイ104の単位区画104aも同様である。
Psx=Pcx×lx(lxは整数) ・・・(1)
Psy=Pcy×ly(lyは整数) ・・・(2)
また、単位区画102aの寸法Lc,Wcと、ダイ102の各辺の長さLs,Wsは、以下の式(3)、(4)の関係にある。
n×Lc=Ls(nは整数) ・・・・(3)
m×Wc=Ws(mは整数) ・・・・(4)
上述した各関係に示す条件内であれば、各々のダイの中の単位区画の数に制限はない。
なお、電気パッド106のレイアウト、および光入出力ポート107のレイアウトは、図3に示すように構成することもできる。電気パッド106の個数および配置、光入出力ポート107の個数および配置は、ウェハ101に形成されている全てのダイに共通とされていればよく、上述した例示に限定されるものではない。
上述した実施の形態によれば、ウェハの上の全ての電気パッドが、複数存在する軸(仮想の軸)上で、等間隔に配列されるものとなる。光入出力ポートについても同様である。従って、実施の形態に係る光回路ウェハでは、オートプローバによって等ピッチで移動しながら、電気パッドおよび光入出力ポートにコンタクトできるため、コンタクト位置をその都度修正する必要が無く、全自動検査が可能となり、検査時間を短縮することが可能となる。
次に、実施の形態に係る光回路ウェハの、検査方法について、図4A,図4Bを参照して説明する。
まず、図4Aに示すように、電気プローブアレイ201を電気パッド106の各々にコンタクトすることにより、電気特性を検査する。光入出力ポート107の各々への光入出力は、光ファイバアレイ202を用いて行う。
光入出力ポート107の各々と光ファイバアレイ202との光調芯は、例えば、図5Aに示す、光入出力ポート107の各々に光学的に接続する反射部108を、光入出力ポート107の各々の一部に作製し、戻り光をモニタリングすることで行う。反射部108は、全ての光入出力ポート107を含む任意の数の光入出力ポート107に具備される。
また、光入出力ポート107の各々と光ファイバアレイ202との光調芯は、例えば、図5Bに示すように、隣り合う2つの光入出力ポート107を、光導波路109で互いに光学的に接続し、一方の光入出力ポート107に入射し、他方の光入出力ポート107から出射した光をモニタリングすることで行う。光導波路109は、全ての光入出力ポート107を含む任意の数の光入出力ポート107に具備される。
また、光入出力ポート107の各々と光ファイバアレイ202との光調芯は、例えば、図5Cに示すように、光入出力ポート107に光学的に接続されたフォトダイオード110により実施することもできる。フォトダイオード110は、例えば、よく知られたゲルマニウムフォトダイオードである。光入出力ポート107に入射した光が、フォトダイオード110で光電変換される。フォトダイオード110には、電気パッド106が電気的に接続され、フォトダイオード110で、光電変換された電気信号が、電気パッド106より出力可能とされている。電気パッド106に電気プローブアレイ201をコンタクトし、オートプローバで上述した電気信号をモニタリングすることで、光入出力ポート107の各々と光ファイバアレイ202との光調芯を行う。フォトダイオード110は、全ての光入出力ポート107を含む任意の数の光入出力ポート107に具備される。
図6A,図6B,図6C,図6Dを用いて説明した従来技術のように、ウェハ上のダイあるいは単位区画毎に光入出力ポートの位置が異なる場合は、広範囲に光ファイバ(光ファイバアレイ)を走査し、調芯を行う必要がある。これに対し、実施の形態では、前述したように、オートプローバによってウェハを移動させ測定対象を変えたとしても、オートプローバの位置決め精度の数μmの範囲内の位置に光入出力ポートが存在する。プローバにおいて、電気プローブと光プローブとの相対位置が固定されていれば、実施の形態における光回路ウェハの検査においては、光プローブについては数μm~数十μm角の微調芯のみで済むため、光調芯時間の短縮を行うことができる。
以上に説明したように、本発明によれば、ウェハの上に形成された複数の単位区画の各々において、電気パッドおよび光入出力ポートを、共通のレイアウトで形成したので、光回路の検査が、より短時間で行える。本発明によれば、ウェハ上の単位区画の全てにおいて、電気パッドおよび光入出力ポートの位置・個数を統一し、またそのピッチを均一にしたので、光調芯の簡易化・調芯時間の短縮と、オートプローバによる自動測定が可能となり、検査時間の短縮および低コスト化という効果が得られる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…ウェハ、101a…オリエンテーションフラット、102…ダイ、102a…単位区画、103…ダイ、103a…単位区画、104…ダイ、104a…単位区画、105a,105b,105c…光回路、106…電気パッド、107…光入出力ポート。

Claims (7)

  1. ウェハの上に形成された複数の単位区画と、
    前記複数の単位区画の各々に、レイアウトが共通に形成された電気パッドと、
    前記複数の単位区画の各々に、レイアウトが共通に形成された光入出力ポートと、
    前記複数の単位区画の各々に形成された光回路と
    を備え
    前記複数の単位区画の各々に形成された光回路は、各々が異なる回路構成とされている光回路ウェハ。
  2. 請求項1記載の光回路ウェハにおいて、
    前記複数の単位区画の各々において、前記電気パッド、および前記光入出力ポートは、前記光回路の周囲に配置されている
    ことを特徴とする光回路ウェハ。
  3. 請求項1または2記載の光回路ウェハにおいて、
    前記複数の単位区画は、互いに等しい間隔で配列されていることを特徴とする光回路ウェハ。
  4. 請求項1~3のいずれか1項に記載の光回路ウェハにおいて、
    前記光入出力ポートに光学的に接続された反射部を備えることを特徴とする光回路ウェハ。
  5. 請求項1~3のいずれか1項に記載の光回路ウェハにおいて、
    前記光入出力ポートに光学的に接続されたフォトダイオードを備えることを特徴とする光回路ウェハ。
  6. 請求項1~3のいずれか1項に記載の光回路ウェハにおいて、
    前記複数の単位区画の各々に前記光入出力ポートが複数形成され、いずれか2つの前記光入出力ポートは、互いに光学的に接続されていることを特徴とする光回路ウェハ。
  7. 請求項1~6のいずれか1項に記載の光回路ウェハにおいて、
    前記光入出力ポートは、グレーティングカプラであることを特徴とする光回路ウェハ。
JP2021528046A 2019-06-17 2019-06-17 光回路ウェハ Active JP7222425B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/023857 WO2020255191A1 (ja) 2019-06-17 2019-06-17 光回路ウェハ

Publications (2)

Publication Number Publication Date
JPWO2020255191A1 JPWO2020255191A1 (ja) 2020-12-24
JP7222425B2 true JP7222425B2 (ja) 2023-02-15

Family

ID=74040165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021528046A Active JP7222425B2 (ja) 2019-06-17 2019-06-17 光回路ウェハ

Country Status (3)

Country Link
US (1) US20220357532A1 (ja)
JP (1) JP7222425B2 (ja)
WO (1) WO2020255191A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243019A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光半導体集積回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528129A (ja) 2004-03-08 2007-10-04 シオプティカル インコーポレーテッド ウエハレベルでの光−電子テスト装置および方法
JP2013191724A (ja) 2012-03-14 2013-09-26 Ricoh Co Ltd プロービングテスト回路及び半導体ウェハ
WO2014034655A1 (ja) 2012-08-31 2014-03-06 日本電気株式会社 光プローブ、検査装置、検査方法
US20140363905A1 (en) 2013-06-10 2014-12-11 Freescale Semiconductor, Inc. Optical Wafer and Die Probe Testing
WO2017085934A1 (ja) 2015-11-19 2017-05-26 日本電信電話株式会社 シリコン光回路
JP2018005067A (ja) 2016-07-06 2018-01-11 日本電気株式会社 アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890882B2 (ja) * 1990-04-06 1999-05-17 キヤノン株式会社 位置付け方法、半導体デバイスの製造方法及びそれを用いた投影露光装置
JPH09312340A (ja) * 1996-05-21 1997-12-02 Hitachi Ltd 半導体チップの製造方法およびそれにより得られた半導体チップ
US6075909A (en) * 1998-06-26 2000-06-13 Lucent Technologies, Inc. Optical monitoring system for III-V wafer processing
US7184626B1 (en) * 2003-04-07 2007-02-27 Luxtera, Inc Wafer-level testing of optical and optoelectronic chips
US20080181558A1 (en) * 2007-01-31 2008-07-31 Hartwell Peter G Electronic and optical circuit integration through wafer bonding
JP5009209B2 (ja) * 2008-03-21 2012-08-22 シャープ株式会社 ウエハ状光学装置およびその製造方法、電子素子ウエハモジュール、センサウエハモジュール、電子素子モジュール、センサモジュール、電子情報機器
JP5094802B2 (ja) * 2008-09-26 2012-12-12 シャープ株式会社 光学素子ウエハの製造方法
EP2573966B1 (en) * 2011-07-20 2013-11-13 ADVA Optical Networking SE A wavelength locking method for an optical transceiver device and optical transceiver device
US9800350B2 (en) * 2012-01-23 2017-10-24 Intel Corporation Increased density SFP connector
US9766410B1 (en) * 2014-07-11 2017-09-19 Acacia Communications, Inc. Wafer-level testing of photonic integrated circuits with optical IOs
US10126498B1 (en) * 2017-07-25 2018-11-13 Elenion Technologies, Llc Optical hybrid
WO2019108833A1 (en) * 2017-11-30 2019-06-06 The Regents Of The University Of California Wafer-scale-integrated silicon-photonics-based optical switching system and method of forming
KR102622409B1 (ko) * 2018-10-19 2024-01-09 삼성전자주식회사 광 집적 회로 장치 및 그 제조 방법
TW202146959A (zh) * 2020-02-13 2021-12-16 美商爾雅實驗室公司 利用光纖對準構造的後晶片晶圓級扇出型封裝

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528129A (ja) 2004-03-08 2007-10-04 シオプティカル インコーポレーテッド ウエハレベルでの光−電子テスト装置および方法
JP2013191724A (ja) 2012-03-14 2013-09-26 Ricoh Co Ltd プロービングテスト回路及び半導体ウェハ
WO2014034655A1 (ja) 2012-08-31 2014-03-06 日本電気株式会社 光プローブ、検査装置、検査方法
US20140363905A1 (en) 2013-06-10 2014-12-11 Freescale Semiconductor, Inc. Optical Wafer and Die Probe Testing
WO2017085934A1 (ja) 2015-11-19 2017-05-26 日本電信電話株式会社 シリコン光回路
JP2018005067A (ja) 2016-07-06 2018-01-11 日本電気株式会社 アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法

Also Published As

Publication number Publication date
WO2020255191A1 (ja) 2020-12-24
JPWO2020255191A1 (ja) 2020-12-24
US20220357532A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
JP7194723B2 (ja) 光電子チップを接触させるための位置公差に無感応な接触モジュール
US9453723B1 (en) Method for testing a photonic integrated circuit including a device under test
CN102449456A (zh) 牺牲波导测试结构
JPWO2014034655A1 (ja) 光プローブ、検査装置、検査方法
JP7222425B2 (ja) 光回路ウェハ
TWI400582B (zh) 監測電子束覆蓋區域的方法、控制直寫系統的方法與直寫系統
WO2020226009A1 (ja) 検査用接続装置
US11022521B2 (en) Test device and heterogeneously integrated structure
US20210080295A1 (en) Integrated Optical/Electrical Probe Card for Testing Optical, Electrical, and Optoelectronic Devices in a Semiconductor Die
KR100287058B1 (ko) 레티클, 반도체 기판 및 반도체 칩
JP7271283B2 (ja) 検査用接続装置
US12044725B2 (en) Inspection device and method
TW202146957A (zh) 接附於光子晶片之雷射的晶圓級測試
WO2023243019A1 (ja) 光半導体集積回路
TWI758902B (zh) 檢查探針、檢查探針的製造方法及檢查裝置
JPH1163931A (ja) 光部品の配列寸法の測定方法およびその測定装置
KR100557201B1 (ko) 프로브 본딩용 실리콘 웨이퍼 및 모듈 및 이를 이용한 프로브 본딩 방법
CN117855070A (zh) 芯片、晶圆以及测试方法
US12078674B2 (en) Managing photonic integrated circuit optical coupling
CN117855071A (zh) 芯片、晶圆以及测试方法
Sia et al. Test Setup Optimization and Automation for Accurate Silicon Photonics Wafer Acceptance Production Tests
O’Brien et al. Packaging and test technologies
JP2024514646A (ja) 光電子チップのためのウェハレベル試験方法
CN116300302A (zh) 掩膜版图和器件形成方法
JP2005243939A (ja) 探針プローブカード及びそれを用いたウエハ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7222425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150