KR20060130679A - 웨이퍼-레벨 광-전자 테스트 장치 및 방법 - Google Patents

웨이퍼-레벨 광-전자 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20060130679A
KR20060130679A KR1020067019862A KR20067019862A KR20060130679A KR 20060130679 A KR20060130679 A KR 20060130679A KR 1020067019862 A KR1020067019862 A KR 1020067019862A KR 20067019862 A KR20067019862 A KR 20067019862A KR 20060130679 A KR20060130679 A KR 20060130679A
Authority
KR
South Korea
Prior art keywords
optical
opto
electronic
test
soi
Prior art date
Application number
KR1020067019862A
Other languages
English (en)
Other versions
KR101141014B1 (ko
Inventor
프라카쉬 고스오스카
마가랫 지히론
로버트 키스 몬트고매리
비풀쿠마 파탤
칼팬두 샤스트리
소햄 팻학
데비드 파이디
캐더린 에이. 야누쉬프스키
Original Assignee
시옵티컬 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시옵티컬 인코포레이티드 filed Critical 시옵티컬 인코포레이티드
Publication of KR20060130679A publication Critical patent/KR20060130679A/ko
Application granted granted Critical
Publication of KR101141014B1 publication Critical patent/KR101141014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating

Abstract

실리콘-온-인슐레이터(SOI) 웨이퍼 구조에 형성된 광-전자 소자들을 위한 웨이퍼-레벨 테스트 장치는 광학적 및 전기적 테스트 양자를 수행하는 단일 광-전자 테스트 소자를 이용한다. 빔 조향 광학 기기가 상기 테스트 소자 위에 형성되어 광 프로브 신호들과 상기 SOI 구조의 상부면 위에 형성된 광 커플링 소자들(예를 들어, 프리즘 커플러들, 격자들) 사이의 커플링을 손쉽게 하기 위하여 사용될 수 있다. 이후 광 테스트 신호들은 상기 SOI 구조의 상부면에 형성된 광 도파관들로 향한다. 상기 광-전자 테스트 소자는 또한 상기 광-전자 소자 위의 다수의 본드패드 테스트 자리들과 접촉하고 그리고 전기적 테스트 동작들을 수행하도록 위치되는 다수의 전기적 테스트 핀들을 포함한다. 광 테스트 신호 결과들은 상기 SOI 구조 내에서 전기적 표시들로 변환될 수도 있고 그러므로 전기적 신호들로서 상기 테스트 소자에 리턴된다.
SOI, 웨이퍼-레벨 테스트, 프로브

Description

웨이퍼-레벨 광-전자 테스트 장치 및 방법{Wafer-level opto-electronic testing apparatus and method}
본 출원은 2004년 3월 8일에 출원된 미국 가출원번호 60/551,316호의 이익을 주장한다.
본 발명은 웨이퍼-레벨 테스트 설비에 관한 것으로서, 보다 구체적으로는, 실리콘-온-인슐레이터(silicon-on-insulator: SOI) 구조 위에 형성된 다양한 소자들의 광학적, 전기적 및 광-전자적 테스트를 단일 테스트 소자를 이용하여 제공하는 능력에 관한 것이다.
반도체 산업에서, 상대적으로 큰 실리콘 웨이퍼(일반적으로 직경이 수 인치인)는 다수의 동일한 집적 회로들을 형성하기 위하여 처리된다. 웨이퍼가 완전히 처리되면, 분리되어(diced) 개별적인 집적 회로들을 형성한다. 대부분의 경우들에서, 수 백개의 동일한 회로들이 웨이퍼 표면 상에 형성된다. 분리에 앞서 개별적인 회로들의 성능이 시험되지 않으면, 불량 칩(bad chip)이 추가로 처리되고 패키지로 만들어져서 귀중한 시간과 돈을 낭비한다.
웨이퍼-레벨 테스트는 반도체 산업에서 공지된 기술로서, 여전히 웨이퍼 상태에서 사전 정의된 명세들을 갖고서 집적회로의 적합성을 증명하면서 전통적으로 는 각 집적 회로에 대한 전기적인 변수들을 측정하기 위하여 사용된다. 명세들에 대한 적합을 증명하는 능력 외에도, 웨이퍼-레벨 테스트는 집적회로산업에서 공정 문제들을 식별하고, 정품/불량의 임계를 제공하고, 데이터 수집을 수행하고 그리고 웨이퍼 상에서 특별한 테스트들(예를 들어, 고객이 특정한 테스트들)을 발생시키고/운용하는 고유한 능력들을 가진다.
현재, 단일 SOI 구조 상에 집적 전자기기 및 광학기기의 사용 증가는 상기 전자기기와 광학기기 양자에 대한 웨이퍼-레벨 테스트의 발전을 요구한다. 이러한 유형의 웨이퍼-레벨 테스트는 커플러(couplers), 섬유들 등의 형태에서의 광학적 입력/출력들 뿐만 아니라 테스트 패드/포인트들(pad/points)의 형태에서 전기적인 입력/출력을 요구한다. 광을 SOI 도파관들(예를 들어, 역 나노테이퍼들(inverse nanotapers) 및 3차원 테이퍼들)에 결합하기 위하여 공통적으로 사용되는 방법들은 도파관 구조에 결합하기 위하여 칩(또는 다이)의 에지에 대한 접근을 요구한다. D.E. Nikonov 등에게 발행된 미국특허번호 6,859,587호는 웨이퍼 레벨에서 광파 회로들을 테스트하기 위한 하나의 예시적인 "에지" 커플링 방법을 설명한다. 이 경우, 제1 광 섬유는 광파 회로의 제1 "에지"에 결합하고 프로브/테스트 광학적 신호를 광파 회로로 가져오기 위하여 사용된다. 제2 광 섬유는 상기 회로의 반대측 "에지"에 결합되고 출력/테스트 광학적 신호를 모으기 위하여 사용된다. 상기 회로의 "에지들"에 대한 접속 필요는 이러한 특별한 웨이퍼-레벨 광학적 테스트 방법의 심각한 제한인 것으로 간주된다.
2003년 7월 3일에 공개된 미국특허출원공개 2003/123793("Johannessen")호는 도파관 구조에 대한 접근을 얻기 위하여 플래너(planar) 광파 회로의 테스트가 선택된 위치들에서 회로 물질의 상측 표면 부분을 제거하고, 광학적 프로브가 도파관과 직접 접촉하도록 하므로써 달성되는 선택적인 "광학적 프로브" 장치를 설명한다. 이 장치는 "에지" 콘택을 수행할 필요를 없애지만, 상기 회로의 일부가 테스트를 수행하기 위하여 제거되어야만 하기 때문에, 이러한 유형의 장치는 "파괴적인 테스트(destructive testing)"로 여겨진다. 분명히, 웨이퍼 상의 다수의 회로 위치들에서 반복 테스트들을 수행할 때, 파괴적인 테스트는 바람직한 선택이 아니다. 더욱이, 이러한 유형의 광학적 프로브는 단일 모드 통신 응용들을 위하여 그 사용의 증가가 발견되고 있는 서브-마이크론 치수의 광학적 도파관들을 갖고서 사용될 수 있을 것이라는 사실이 명확하지 않다. 게다가, 이들 선행 기술 장치들 양자는 광학적 프로브와 웨이퍼 사이의 인덱스 매칭 유체들의 사용을 요구하고(측정들과 오염의 재현가능성에 관한 문제들을 야기하는), 광학적인 테스트만을 제공한다: 전통적인 전자 "프로브 카드"는 여전히 웨이퍼 상에서 전자 기기들을 분석하고 테스트하도록 요구받는다.
그러므로, 선행 기술에서는 광학적 및 전기적인 테스트를 단일 장치에 결합하는 웨이퍼-레벨의 테스트 방법학에 대한 필요성이 남아있다.
선행기술에 남아 있는 필요성은 웨이퍼-레벨 테스트의 설비, 보다 구체적으로, 단일 테스트 소자를 이용하여 실리콘-온-인슐레이터(SOI) 구조 상에 형성된 다양한 소자들의 광학적, 전기적 그리고 광-전자공학적 테스트를 제공하는 능력에 관한 본 발명에 의하여 강조되고, 유리하게도 전자 부품들의 전통적인 웨이퍼-레벨 테스트와 관련된 지식의 실체를 강화한다.
본 발명에 따르면, 광-전자 테스트 소자는 광학적 및 전기적 테스트를 위하여 요구되는 부품들을 포함하도록 구성된다. 우리의 동시 계류중인 출원들(예를 들어, 2004년 11월 8일에 공개된 미국 공개출원번호 2004/0213518호와 2004년 9월 7일에 공개된 미국 출원번호 10/935,146을 보라)의 다양한 부분들에서 논의된 것처럼, 광-전자 칩의 서브-마이크론 치수의 광 도파관(SOI 층) 부분에게로의 직접 광 결합은 광을 상기 구조의 SOI 층에게로 직접 결합하기 위하여, 상기 SOI 구조의 표면 상에 배치된 광 프리즘들 또는 격자 구조를 이용하므로써 달성된다. 빔 조향/성형 광학기기가 본 발명의 광-전자 테스트 소자에 포함될 수도 있고 상기 프리즘/격자 구조로의 효과적인 커플링을 제공하고 상기 프리즘/격자 구조로부터 효과적인 커플링을 제공받기 위하여 사용될 수도 있다. 다수의 전자 테스트 포인트들(프로브들)은 상기 SOI 구조의 원하는 전기적 테스트를 수행하기 위한 테스트 소자 위에 종래의 형태로 형성된다.
바람직한 실시예에서, 상기 SOI 구조 위의 커플링 소자에 대하여 빔의 위치를 조절하기 위하여 피드백 신호가 상기 SOI 구조와 상기 광-전자 테스트 소자의 빔 조향 부분 사이에 인가될 수 있다.
입력 및 출력 광 테스트 신호들은 광 섬유들의 어레이, 바람직하게는, 분극 유지 섬유들의 배열을 이용하여 결합될 수 있다. 외부 렌즈들(또는 섬유의 말단표면 상에 형성된 일체형 렌즈들)이 광 커플링 효율을 향상시키기 위하여 사용될 수도 있다. 상기 웨이퍼 표면 상에서 테스트될 도파관의 모드 각을 조화시키고 효율을 향상시키기 위하여 입력 파장 조절이 수행되고, 상기 조절을 제어하기 위하여 상기 웨이퍼로부터의 하나 이상의 피드백 신호들을 이용한다.
본 발명의 다른 변경들 및 추가적인 변경들이 다음의 논의 과정동안 그리고 첨부한 도면을 참조하여 분명하게 될 것이다.
이제, 도면을 참조하면,
도 1은 테스트될 SOI 구조와 관련하여 본 발명의 예시적인 광-전자 테스트 소자의 측면을 설명하며, 도 1의 실시예는 테스트 소자와 SOI 구조 사이의 커플링을 제공하기 위하여 광학적 프리즘을 이용한다;
도 2는 본 발명의 선택적인 광-전자 테스트 소자를 설명하며, 상기 광-전자 테스트 소자는 광학적 테스트 신호(들)을 SOI 구조에 결합하는 것을 쉽게 하기 위하여 상기 테스트 소자 내에 빔 조향(steering)/성형(shaping) 광학기기를 포함한다;
도 3은 본 발명의 선택적인 광-전자 테스트 소자의 측면도를 설명하며, 본 실시예는 입력 및 출력 커플링을 제공하기 위하여 SOI 구조의 표면 상에 형성된 광학적 격자들을 이용한다;
도 4는 본 발명의 예시적인 광-전자 테스트 소자의 상면도이다; 그리고
도 5는 본 발명에 따르는 웨이퍼-레벨 테스트를 수행하기 위하여 유용한 예시적인 테스트 장치를 설명한다.
위에서 간단히 언급되었듯이, SOI계 광학적 구조들을 위한 광학적 테스트 소자의 개발에 있어서 가장 큰 도전들 중 하나는 광학적 빔을 반복적으로 테스트되는 매우 얇은 도파관으로 신뢰성있게 결합하는 필요성이다. 광이 상기 얇은 도파관으로 들어가도록 요구받는 각은 도파관 두께와 광학적 신호의 파장의 강한 함수인 것으로 알려진다(즉, SOI 구조로 들어가는 광의 모드 각은 도파관에서 특정 모드를 여기하기 위하여 잘 조절될 필요가 있다). 본 발명의 일 측면은 타당한 커플링이 반복가능한 것을 기본으로 쉽게 달성될 수 있도록 어떤 범위에 대한 테스트 신호의 파장을 "조절하는" 능력이다. 공정 변수들이 관련되는 순간의 결합층의 두께 뿐만 아니라 웨이퍼마다 도파하는 층의 두께를 변경시킬 예정인 한, 본 발명에 따르는 테스트 파장을 탐지하고 "조절하는" 능력은 광-전자 부품들의 웨이퍼-레벨 테스트에서 중대한 돌파구인 것으로 간주된다.
도 1은 본 발명에 따라서 형성된 광-전자 테스트 소자(10)를 이용하여 웨이퍼-레벨의 광-전자 테스트를 제공하기 위한 예시적인 장치의 측면도이다. 테스트 소자(10)가 적어도 하나의 입력 광 프로브(11), 이 경우 렌즈형태로 된 말단표면(13)을 포함하는 섬유를 지지하기 위하여 형성된다. 그러한 렌즈 형태의 섬유들의 배열은, 특히 도 3에서 아래에서 설명된 것처럼, 사용되어 다수의 다른 광학적 테스트 신호들을 제공할 수도 있다는 것이 이해될 것이다. 다시 도 1을 참조하면, 프로브(11)가 SOI 구조(20)로서 예시되는, 테스트될 웨이퍼 쪽으로 유입 빔 I를 향하게 하도록, 입력 광학적 프로브(11)는 정확하게 정렬되어 테스트 소자(10) 내에 고정된다. 다수의 전기적 테스트 프로브 포인트들(16)은 SOI 구조(20) 위의 다수의 전기적 접점들(예를 들어, 본드패드들)(34)로의 전기적인 결합을 위하여 테스트 소자(10) 상에 포함되는 것으로서 설명된다. "웨이퍼" 테스트를 위하여, 각 분리 SOI 구조는 개별적으로 탐침되고 테스트되는데, 이는 보통 웨이퍼를 테스트 프로브에 대하여 움직이는 "스텝 앤드 리피트(step and repeat)" 방법에 의하여 수행된다. 도 1을 다시 참조하면, SOI 구조(20)는 실리콘 기판(22), 이산화실리콘 절연층(24) 및 상대적으로 얇은(일반적으로 서브-마이크론 두께) 상부 실리콘 표면층(26)(이하 "SOI 층(26)"으로서 언급된다)을 포함하는 것으로 설명된다. 도 1의 특별한 실시예에서, 상대적으로 얇은 순간 커플링 층(28)(예를 들어, 실리콘, 이산화실리콘 또는 실리콘 질화물의 굴절율보다 작은 굴절율을 갖는 물질을 포함하는)이 SOI 층(26)의 선택된 부분들 상에 배치되고 광파 신호가 SOI 층(26) 내로 그리고 밖으로 결합하는 것을 돕기 위하여 사용된다. 도 1에 도시된 것처럼, 입력 광 프리즘(30)과 출력 광 프리즘(32)은 순간 커플링층(28)의 선택된 부분들 상에 배치되고 테스트 소자(10)와 SOI 구조(20) 사이에 광을 결합하기 위하여 사용된다.
본 발명의 바람직한 실시예에서, 프리즘 커플러들은 (예를 들어, 별도의 실리콘 기판 상에 형성된) 실리콘 구조들을 포함하고, 이들은 SOI 구조(20)에 영구적으로 부착되어 최종 장치 구조에서 광학적 커플링(추가적인 테스트 뿐만 아니라)을 제공하기 위하여 사용된다. 본 발명의 실시예의 일측면은 이러한 영구적인 커플링 구조를 사용하는 것인데, 이 영구적인 커플링 구조는 또한 광-전자 테스트 소자를 위한 광 프로브의 일부로서 사용될 것이다. 선택적으로, 하나 이상의 프리즘 구조 들이 광-전자 테스트 소자(10) 위에 일체형 부품으로서 형성될 수도 있다.
이후 웨이퍼-레벨 테스트가 본 발명에 따라서 광-전자 테스트 소자(10)를 웨이퍼 상의 선택된 영역(즉, 도 1에 도시된 것처럼 "선택된" SOI 구조(20))과 접촉하게 하므로써 수행된다. 광 테스트 빔은 SOI 구조(20) 내의 도파관으로 소정 각도록 조사된다. SOI 도파관에 결합된느 신호의 광 출력을 탐지하므로써, 입력 테스트 신호의 파장이 조절(예를 들어, 도파관 두께 및/또는 테스트 소자 제조 변수들의 변화들을 보상하는 것)되어 광 테스트 신호의 SOI 도파관으로의 결합을 최적화할 수 있다. 만족할만한 입력 테스트 신호 파워가 달성되면, 일련의 광 테스트 및 전기적 테스트가 수행되고, 그 결과는 분석 장치로 공급된다. 각 별개의 SOI 구조가 연구되도록, 종래의 "스텝 앤드 리피트" 메커니즘을 이용하여, 웨이퍼는 테스트 소자(10)에 대하여 이동된다. 어떤 SOI 구조가 하나 이상의 테스트들(광학적 및/또는 전기적)을 실패하면, 웨이퍼의 그 부분은 "불량(bad)"으로 표시될 수도 있고(예를 들어, 마그네틱 잉크를 이용하여 구조물들에 표시를 하는 것) 상기 웨이퍼가 다수의 별도의 다이들로 분할될 때에는 단순히 버려질 수도 있다. 추가적으로, 각 개별적인 다이의 테스트 결과들을 정의하는 웨이퍼의 소프트웨어 맵이 생성될 수 있고 추가적인 참조를 위하여 유지될 수 있다. 위에서 언급된 것처럼, 본 발명의 테스트 소자의 중대한 장점은 모든 웨이퍼-레벨의 전기적, 광학적 그리고 광-전자적 테스트 데이터가 동일한 테스트 소자를 이용하여 획득되고, 그리하여 웨이퍼-레벨의 테스트 공정과 관련된 시간과 비용을 크게 감소시킨다는 것이다.
도 2는 광-전자 테스트 소자(10)의 선택적 실시예를 설명하는데, 이 경우, 상기 실시예는 조향/성형 광학기기를 테스트 소자(10)에 결합하고 자유 공간 광학 신호를 상기 테스트 소자로 그리고 상기 테스트 소자로부터 커플링한다. 빔 조향/성형 광학 기기의 포함은 테스트 소자(10)와 SOI 구조(20) 사이의 빔 방향, 초점 등의 동적 조절들을 허용하고 SOI 구조(20)에 대한 수신된 광학 파워 측정들을 이용하여 그 조절들을 수행한다. 도 2의 실시예의 한 장치에서, 입력 광학 테스트 신호는 분극 유지 섬유부(40)를 통하여 전파되는데, 상기 입력 광학 테스트 신호는 이후 테스트 소자 위의 빔 조향 광학 기기(12)에 결합된다. 상기 분극 유지 섬유부(42)의 유사한 부분이 존재하는 테스트 응답 신호의 커플링을 해제하기 위하여 사용될 수도 있다. 분극 유지 섬유부(42)로부터의 출력 신호의 성질들의 분석이 본 발명에 따라서 사용되어 상기 광 테스트 신호의 커플링의 타당한 정도를 제공하기 위하여 빔 조향/성형 광학 기기(12 및/또는 14) 내에서 다양한 미러들, 렌즈들 등의 특성들을 조절할 수도 있다. 빔 조향/성형 광학기기의 포함은 입력/출력 테스트 섬유들이 선호하는 방향으로 위치되도록 한다(즉, 상기 섬유들은 테스트 소자(10)와 동일 평면에 배치될 수도 있고 "수평 출사(horizontal launch)" 장치를 제공하거나, 혹은 선택적으로, 상기 섬유들은 테스트 소자(10)의 평면에 수직하게 배치되어 "수직 출사(vertical launch)" 장치를 제공할 수도 있다.)
분극 유지 섬유들에 대한 대안으로서, 다양한 다른 유형의 섬유들(또는 일반적으로 도파관들)이 사용될 수도 있다. 예를 들어, 표준 단일 모드 섬유, 다중 모드 섬유, 렌즈 형태의 섬유 등 모두가 사용될 수도 있다. 검출기 어레이들 뿐만 아니라 개별적인 검출기들(온-칩(on-chip) 또는 오프-칩(off-chip))이 출력 섬유 대 신에 사용될 수도 있다. 빔 조향 소자들(12, 14)은 분극 빔 스플리터들과 반파장판들과 같은 소자들을 더 포함할 수도 있는데, 상기 반파장판들은 분극 제어 및 회전을 제공하기 위하여 사용될 수도 있다. 선택적으로, 오프-소자 부품들이 원하는 분극 제어를 제공하기 위하여 사용될 수도 있다. 광원 자체에 대하여, 다양한 장치들이 사용될 수도 있다. 예를 들어, 조절가능한 레이저(또는 조절가능한 레이저들의 어레이)가 최적화된 커플링 효율 및/또는 테스트를 다른 시스템 파장들로 제공하기 위하여 "조절되는(tuned)" 파장을 갖고서 사용될 수도 있다. 선택적으로, 수직 공동 표면-방출 LED(VCSEL) 어레이가 사용될 수도 있다. 다른 장치들이 가능하고 이들 모두는 본 발명의 사상과 범주 내에 있는 것으로 여겨진다.
도 3은 도 2의 장치의 상면도를 포함하는데, 이 경우 인가된 광 테스트 신호(들)의 분극 상태(들)을 조절하기 위하여 광-전자 테스트 소자(10)의 입력에서 오프-소자 분극 제어 소자(60)의 사용을 설명한다. 이 도면에서는 테스트 소자(10)의 제1 측면을 따라서 배치된 전기적 테스트 프로브 포인트들(16-1)의 제1 집합과 테스트 소자의 반대 측면을 따라서 배치된 전기 테스트 프로브 포인트들(16-2)의 제2 집합이 SOI 구조(20)의 본드패드들(34)과 관련된다는 것은 분명하다. 별도의 입력 테스트 섬유들(40)(출력 섬유들(42) 뿐만 아니라)의 어레이가 또한 이 도면에 도시된다. 반도체 기술에서 잘 알려진 것처럼, 웨이퍼-레벨의 테스트를 수행할 때, 웨이퍼의 물리적인 특성들을 교란하지 않도록 다수의 테스트 포인트들(이 예에서는 테스트 포인트들(16))의 단부들이 관련 본드 패드들(이들 도면들에서 본드 패드들(34))과 단지 접촉하도록 테스트 소자는 웨이퍼와 부드럽게 접촉하게 된다. 테스 트 프로브 포인트들(16)의 다양한 것들이, 출력 전기적 테스트 신호들을 커플링하기 위하여 사용되는 나머지 테스트 프로브 포인트들(16)을 갖고서, SOI 구조(20)에게 전기적인 입력 테스트 신호들을 제공하기 위하여 이용된다. 광학적 구조물들의 예시적인 장치와 "모노리틱 전자기기(monolithic electronics)"이 도 3에서 도시되는데, 이들이 SOI구조(20)에 장착됨에 따라, 본 발명에 따라 형성된 바와 같이 광-전자 테스트 장치(10)를 사용하여 이들이 동시에 테스트된다.
온-칩 광학적/전기적(O/E) 검출기들(62)(바람직하게는 SOI 구조(20) 위에 집적된) 또는 하이브리드 광-전자 소자들이 테스트 파장들을 "조절"하고, 커플링을 개선하고, 하나 이상의 빔 조향 소자들 등을 재위치시키기 위하여 빔 조향/성형 광학 기기(12) 및/또는 광원들에 대한 광 프로브 신호들과 발생된 피드백 신호들을 검출하기 위하여 사용될 수 있다. O/E 검출기들(62) 중 선택된 것들로부터의 전기적 출력 신호들이 또한 하나 이상의 전기적 본드패드들(34)로 향하여 테스트 프로브 포인트들(16) 중 선택된 것들에 대한 전기적 출력 테스트 신호들로서 제공될 수도 있다. 본 발명의 측면은 "광학적 성분"의 테스트 신호들을 전기적 표시로 전환하므로써, 광학적 출력 프로브들에 대한 필요가 제거될 수도 있다는 것이다. 광학적 및 전기적 테스트 부품들을 단일 테스트 소자 위에 결합하는 능력은 그러한 피드백을 실시간을 제공하는 능력을 매우 손쉽게 하기 위하여 고려된다.
위에서 언급된 것처럼, 광 격자들의 집합이 프리즘 커플러들을 대신하여 커플링을 제공하기 위하여 사용될 수도 있다. 도 4는 한 쌍의 격자들(50, 52)이 광학적 결합을 제공하기 위하여 프리즘 커플러들(30, 32)을 대신하는 사용되는 본 발명 의 예시적 실시예를 보여준다. 도 4에 도시된 실시예에서, 입력 격자(50)는 SOI 구조(20)의 입력 커플링 영역 내에 형성된다. 효율적인 커플링을 SOI 층(26)과 같은 서브-마이크론 층으로 제공하는 그러한 격자 구조를 사용하는 능력이 위에서 언급된 출원자들의 동시 계류중인 출원번호 10/935,146에서 상세히 논의된다. 실제로, 입력 격자(50)는 SOI 층(26)에 직접 형성될 수도 있고, 순간 커플링 층(28) 내에, 또는 "폴리-로디드(poly-loaded)" 도파관 구조를 보여주는 실시예들에서 위에 놓인 폴리실리콘 층 내에 형성될 수도 있다.
일반적으로, 본 발명에 따르는 커플링/디커플링 프리즘들 또는 격자들의 사용은 광-전자 테스트 소자(10)가 SOI 웨이퍼의 임의의 적합한 위치 위에 놓여질 수 있도록 하고 "비침략적인(non-invasive)" 광학적 테스트(예를 들어, 광학적 커플링을 달성하기 위하여 클래딩 층과 도파관 층의 소정 부분의 제거를 요구했던 선행기술인 Johannessen 참증과 비교할 때)을 수행한다. 더욱이, 웨이퍼-레벨 테스트는 광학적 테스트 신호를 광-전자 회로의 표면 SOI 층에 직접 커플링하므로써 광학적 테스트를 수행하기 위하여 웨이퍼(또는 각 분리 다이)의 "에지"에 접근할 필요없이 본 발명에 따라서 쉽게 달성된다. 요약하면, 광-전자 테스트는 전통적인 웨이퍼-레벨 저자 집적 회로 테스트와 유사한 방법으로, 웨이퍼 레벨에서 본 발명의 테스트 소자를 갖고서 수행될 수 있다.
광학적 테스트들의 충분한 배터리를 제공하기 위하여, 테스트 중인 웨이퍼는 테스트 소자에 대하여 이동되고 그리고/또는 회전될 수 있어야만 하고, 이 운동의 일부는 이 경우 SOI 웨이퍼 자체 위에서 정렬 조건들을 테스트하기 위하여 사용된 다. 도 5는 다축 스테이지(100) 위에 장착된 예시적인 SOI 웨이퍼(200)(위에서 논의된 것처럼 다수의 분리 SOI 구조물들(20)을 포함하는)를 설명하는데, 여기서 상기 스테이지(100)는 도 5에서 화살표로 표시된 것처럼, 웨이퍼(200)와 테스트 소자(10) 사이의 회전 운동(θ) 뿐만 아니라 광-전자 테스트 소자(10)에 대한 웨이퍼(200)의 병진 x-y 운동을 허용한다. 회전 운동은 SOI 웨이퍼(200)에 대한 테스트 소자(10)의 각도의 오정렬을 보정하기 위하여 테스트 장치의 초기 셋-업 동안에 주로 채용된다. 테스트 소자(10)에 대한 웨이퍼(200)의 "업/다운(up/down)" 운동은 스텝-앤드-리피트 공정 동안 다양한 SOI 구조들과 테스트 소자의 재정렬을 허용하기 위하여 사용된다. 즉, 스테이지(100)는 프로브들을 치우기 위하여 하강하고, 다음 다이 위치까지 병진운동하고, 이후 다시 테스트 소자(10)와 접촉하기 위하여 상승한다. 전체의 테스트 절차는 비젼 시스템과 알려진 이미지 처리 알고리즘들의 포함에 의하여 자동화될 수 있다.
도 5에서 또한 도시된 것은 컴퓨터 제어기(124)를 이미징 시스템(126)에 연결하기 위한 버스 인터페이스(122)와 SOI 웨이퍼(200) 내에서 SOI 구조들에 대한 다양한 원하는 광학적 및 전기적 테스트들을 수행하고/제어하기 위하여 사용되는 계장기(instrumentation)(128)를 포함하는 완전한 테스트 장치(120)이다. 또한, 버스(122)에 결합된 것은 테스트 소자(10)에게 응답 신호들 뿐만 아니라 전기적 및 광학적 입력 테스트 신호들을 제공하기 위한 전자 인터페이스(130)와 광학 인터페이스(132)이다.
도시된 것처럼, 다양한 입력 제어 신호들(테스트 소자(10)의 위치, 빔 조향 소자들 및 광학 테스트 파장(들)을 포함하는) 및 입력 테스트 신호들(광학적 및 전기적 양자)이 버스(122)를 따라서 통과하고 광-전자 테스트 소자(10) 또는 다축 스테이지(100) 중 어느 하나에 적용된다. 되돌아오는 테스트 신호들(광학적 및 전기적 양자) 또한 버스(122)를 따라서 전송되고 컴퓨터 제어기(124) 내의 적절한 진단/테스트 메모리 장치들에 저장된다. 실질적인 테스트 결과들과 컴퓨터 제어기(124)에 저장된 관련된 "허용가능한(acceptable)" 값들에 근거하여, 각 SOI 구조는 특정 테스트 알고리즘들을 이용하여 평가될 수 있고, 소정의 테스트들을 통과하지 못한 구조들은 "허용될 수 없는(unacceptable)"으로서 표시된다. 예를 들어, 허용될 수 없는 부품의 표면은 웨이퍼가 개별적인 부품들로 분리될 때, "불량(failed)" 회로들이 버려질 수 있도록 그 회로 자체에 대하여 마그네틱 잉크와 같은 시각적 표시기로 표시될 수도 있다.
개별적인 테스트들, 입력 신호들, 원하는 응답 신호 값들 등의 성질은 본 발명의 요지에 밀접한 관계가 있는 것으로 여겨지는데, 이는 그 대신에 광-전자 웨이퍼의 모든 웨이퍼-레벨 테스트를 반드시 수행하기 위하여 단일 광-전자 테스트의 형성과 사용에 관한 것이다. 또한, 위에서 설명된 것과 같은 본 발명의 특정 실시예들은 단지 예시적인 것으로서 간주된다. 아래에서 제공되는 청구항들에 의하여 정의되는 것처럼 형태와 세부적인 내용에서 수많은 변경들이 이 기술에서 통상의 지식을 가진 사람들에 의하여 행해질 수도 있다.

Claims (26)

  1. 실리콘 웨이퍼 상에 형성된 집적 광-전자 실리콘-온-인슐레이터(SOI) 기본 구조와 함께 사용하기 위한 웨이퍼-레벨 테스트 장치로서,
    상기 실리콘 웨이퍼의 주 상부 표면과 제거가능하게 접촉하기 위한 광-전자 테스트 소자로서, 상기 광-전자 테스트 소자는
    적어도 하나의 광 테스트 신호를 상기 SOI 기본 구조 쪽으로 향하게 하기 위한 적어도 하나의 광학적 입력 경로; 및
    테스트될 상기 광-전자 SOI 기본 구조의 표면 상에 다수의 본딩 패드들과 매칭하는 패턴으로 배치된 다수의 전기 테스트 핀들을 포함하고, 상기 다수의 테스트 핀들은 테스트될 상기 광-전자 SOI 기본 구조에 전압을 인가하고 전기적 테스트 신호들을 테스트될 상기 광-전자 SOI 기본 구조에게 제공하고 테스트될 상기 광-전자 SOI 기본 구조로부터 전기적 응답 신호들을 제공받고; 그리고
    상기 광-전자 테스트 소자와 테스트될 특정 광-전자 SOI 기본 구조의 표면 사이에 배치되어 광 테스트 신호들을 테스트될 상기 특정 광-전자 SOI 기본 구조로 커플링하기 위한 광 커플링 피쳐들(features)을 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 광 입력 신호 경로는, 상기 광 커플링 피쳐들에게로 원 하는 정도의 광 커플링을 제공하기 위하여 상기 광-전자 테스트 소자를 통하여 소정 각도로 배치된 적어도 하나의 광 섬유를 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  3. 제2항에 있어서,
    상기 적어도 하나의 광 섬유는 광 섬유들의 어레이를 포함하고, 각 광 섬유는 다른 광 테스트 신호를 공급할 수 있는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  4. 제2항에 있어서,
    상기 적어도 하나의 광 섬유는 적어도 하나의 렌즈 형태의 광 섬유를 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  5. 제1항에 있어서,
    상기 테스트 장치는 적어도 하나의 입력 광 테스트 신호의 파장을 조절하기 위한 조절 소자를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  6. 제1항에 있어서,
    상기 광-전자 테스트 소자는 상기 적어도 하나의 광 입력 신호 경로와 상기 테스트될 광-전자 구조의 주요 상부면 사이의 광의 방향/초점을 제공하기 위한 빔 조향/성형 광학기기를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  7. 제6항에 있어서,
    상기 광-전자 테스트 소자 빔 조향/성형 광학기기는 전자적으로 제어가능한 이동 미러들을 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  8. 제6항에 있어서,
    상기 광-전자 테스트 소자 빔 조향/성형 광학기기는 입력 광 테스트 신호에 대한 분극 조절을 제공하는 분극 조절 소자 및 반파장판을 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  9. 제6항에 있어서,
    상기 테스트 장치는 상기 SOI 구조와 상기 빔 조향/성형 광학기기 사이에 배치되어 상기 실리콘 웨이퍼의 표면에 대하여 광 신호들의 위치를 조절하는 피드백 부품을 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  10. 제1항에 있어서,
    상기 테스트 장치는 상기 SOI 구조와 상기 광 입력 신호 경로 사이에 배치되어 상기 광 테스트 신호들의 파장을 조절하여 개선된 커플링 효율을 제공하는 피드백 부품을 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  11. 제1항에 있어서,
    상기 광 신호 경로는 분극 유지 섬유, 단일 모드 광 섬유, 렌즈 형태의 분극 유지 단일 모드 섬유 및 렌즈 형태의 단일 모드 섬유로 구성되는 그룹으로부터 선택된 도파관 구조를 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  12. 제1항에 있어서,
    상기 광 커플링 피쳐들은 상기 SOI 구조의 상기 주 상부면의 선택된 영역들 위에 배치된 순간 커플링 층을 포함하고, 상기 순간 커플링 층은 실리콘 보다 작은 굴절율을 보이는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  13. 제1항에 있어서,
    상기 광 커플링 피쳐들은 상기 SOI 구조에게로 순간 커플링을 제공하기 위하여 소정의 입력 광 커플링 위치에 배치된 적어도 하나의 광 커플링 프리즘을 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  14. 제1항에 있어서,
    상기 광 커플링 피쳐들은 소정의 입력 광 커플링 위치에 상기 SOI 구조에 형성된 적어도 하나의 광 격자를 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  15. 제1항에 있어서,
    상기 광-전자 테스트 소자는 적어도 하나의 광 테스트 응답 신호를 수신하기 위한 적어도 하나의 광 출력 신호 경로를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  16. 제15항에 있어서,
    상기 광 커플링 피쳐들은 소정 출력 광 커플링 위치에 배치된 적어도 하나의 광 커플링 프리즘을 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  17. 제15항에 있어서,
    상기 광 커플링 피쳐들은 소정의 출력 광 커플링 위치에 상기 SOI 구조에 형성된 적어도 하나의 광 격자를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  18. 제15항에 있어서,
    상기 적어도 하나의 광 출력 신호 경로는 분극 유지 섬유, 단일 모드 광 섬유, 렌즈 형태의 분극 유지 단일 모드 섬유, 렌즈 형태의 단일 모드 섬유, 다중 모드 섬유 및 렌즈 형태의 다중모드 섬유로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 웨이퍼-레벨 테스트 장치.
  19. 실리콘-온-인슐레이터(SOI) 웨이퍼에 형성된 광-전자 회로들의 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법으로서, 각 광-전자 회로는 상기 광-전자 구조의 표면 도파층으로 광 커플링을 제공하고 상기 표면 도파층으로부터 광 커플링을 제공받고, 상기 방법은
    a) 상기 SOI 웨이퍼를 병진 및 회전 운동 가능한 다축 스테이지 위에 위치시키는 단계;
    b) 광-전자 테스트 소자를 개별 SOI 광-전자 구조를 정의하는 상기 SOI 웨이퍼 표면의 선택된 영역에 접촉시키는 단계로서, 상기 광-전자 테스트 소자는 다수의 본드패드들을 상기 개별적인 SOI 광-전자 구조 위에 접촉시키는 다수의 전기적 테스트 포인트들과, 적어도 하나의 입력 광 테스트 신호를 상기 개별적인 SOI 광-전자 구조의 상기 적어도 하나의 커플링 소자에게 커플링하기 위한 적어도 하나의 광 프로브 입력 신호 경로를 포함하고;
    c) 적어도 하나의 광 테스트 신호와 적어도 하나의 전기적 테스트 신호를 상기 광-전자 테스트 소자를 통하여 상기 개별적 SOI 광-전자 구조에 적용하는 단계;
    d) 상기 SOI 광-전자 구조로부터 나온 적어도 하나의 응답 신호를 상기 광-전자 테스트 소자를 통하여 리턴하는 단계; 및
    e) 상기 적어도 하나의 응답 신호를 상기 개별 SOI 광-전자 구조의 특징들을 판단하기 위한 평가 장치에게 제공하는 단계를 포함하는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  20. 제19항에 있어서,
    상기 단계 d)를 수행하는데 있어서, 적어도 하나의 전기적 응답 신호가 상기 광-전자 테스트 소자로 리턴되는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  21. 제19항에 있어서,
    상기 단계 d)를 수행하는데 있어서, 적어도 하나의 광 응답 신호가 상기 광-전자 테스트 소자로 리턴되는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  22. 제19항에 있어서,
    상기 단계 d)를 수행하는데 있어서, 적어도 하나의 광 응답 신호와 적어도 하나의 전기적 응답 신호가 상기 광-전자 테스트 소자로 리턴되는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  23. 제19항에 있어서,
    f) 상기 광-전자 테스트 소자가 다른 개별적 SOI 광-전자 구조 위에 위치되도록 상기 실리콘 웨이퍼에 대하여 상기 광-전자 테스트 소자의 위치를 병진시키는 단계; 및
    g) 상기 다른 개별적 SOI 광-전자 구조를 위하여 상기 단계들 b) - e)를 반복하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  24. 제23항에 있어서,
    h) 상기 실리콘 웨이퍼 표면 상에 형성된 각 개별적 SOI 광-전자 구조를 위하여 단계 f)와 g)를 반복하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  25. 제24항에 있어서,
    i) 소정의 허용가능한 값들에 대하여 상기 광학적 및 전기적 응답 신호들을 평가하는 단계; 및
    j) 후속 처리를 위하여 단계 i)의 평가에 불합격한 개별적 SOI 광-전자 구조들을 표시하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
  26. 제25항에 있어서,
    k) 각 개별적 SOI 광-전자 구조에 대한 테스트 결과들의 소프트웨어 기본 기록을 생성하는 단계를 더 포함하고, 상기 소프트웨어 기본 기록은 테스트될 특정 웨이퍼의 실체와 상기 웨이퍼 표면 상의 각 개별 SOI 광-전자 구조의 위치의 지도 를 포함하는 것을 특징으로 하는 웨이퍼-레벨 광학적 및 전기적 테스트를 수행하는 방법.
KR1020067019862A 2004-03-08 2005-03-08 웨이퍼-레벨 광-전자 테스트 장치 및 방법 KR101141014B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US55131604P 2004-03-08 2004-03-08
US60/551,316 2004-03-08
PCT/US2005/007473 WO2005086786A2 (en) 2004-03-08 2005-03-08 Wafer-level opto-electronic testing apparatus and method
US11/075,430 US7109739B2 (en) 2004-03-08 2005-03-08 Wafer-level opto-electronic testing apparatus and method
US11/075,430 2005-03-08

Publications (2)

Publication Number Publication Date
KR20060130679A true KR20060130679A (ko) 2006-12-19
KR101141014B1 KR101141014B1 (ko) 2012-05-02

Family

ID=34915232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019862A KR101141014B1 (ko) 2004-03-08 2005-03-08 웨이퍼-레벨 광-전자 테스트 장치 및 방법

Country Status (5)

Country Link
US (1) US7109739B2 (ko)
JP (1) JP4847440B2 (ko)
KR (1) KR101141014B1 (ko)
CA (1) CA2558483C (ko)
WO (1) WO2005086786A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019841A (ko) * 2017-08-18 2019-02-27 가부시키가이샤 니혼 마이크로닉스 검사장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1436870A2 (en) * 2001-10-09 2004-07-14 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPIC) AND OPTICAL TRANSPORT NETWORKS EMPLOYING TxPICs
US7184626B1 (en) * 2003-04-07 2007-02-27 Luxtera, Inc Wafer-level testing of optical and optoelectronic chips
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US7217584B2 (en) * 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7348786B2 (en) * 2004-08-31 2008-03-25 Georgia Tech Research Corporation Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication
EP1796157A4 (en) * 2004-09-13 2010-10-06 Shinetsu Handotai Kk METHOD AND DEVICE FOR EVALUATING A SEMICONDUCTOR WAFER
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
KR100990028B1 (ko) 2005-10-18 2010-10-26 지에스아이 그룹 코포레이션 레이저 프로세싱 방법, 정렬 방법 및 레이저 프로세싱 시스템
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7362443B2 (en) * 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
US7442589B2 (en) * 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
EP2009416A1 (en) * 2007-06-29 2008-12-31 Interuniversitair Microelektronica Centrum Vzw Optical probe
KR101334901B1 (ko) * 2007-07-27 2013-12-02 삼성전자주식회사 전기 신호 전달 모듈 및 방법 그리고 전기 신호 전달모듈을 갖는 전기적 검사 장치 및 신호 전달 방법
KR20090053490A (ko) * 2007-11-23 2009-05-27 삼성전자주식회사 광학 전송수단을 구비한 프루브 카드 및 메모리 테스터
DE102008011240B4 (de) * 2008-02-26 2016-11-17 Airbus Ds Electronics And Border Security Gmbh Vorrichtung zur Kontaktierung eines T/R-Moduls mit einer Testeinrichtung
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
US8952717B2 (en) * 2009-02-20 2015-02-10 Qmc Co., Ltd. LED chip testing device
US8248097B2 (en) * 2009-04-02 2012-08-21 International Business Machines Corporation Method and apparatus for probing a wafer
JP5735755B2 (ja) * 2010-05-17 2015-06-17 株式会社アドバンテスト 試験装置及び試験方法
US8654812B2 (en) * 2011-01-25 2014-02-18 Hewlett-Packard Development Company, L.P. Q-switched grating vertical-cavity surface-emitting laser system and method for fabricating the same
US8625942B2 (en) * 2011-03-30 2014-01-07 Intel Corporation Efficient silicon-on-insulator grating coupler
EP2729782B1 (en) 2012-09-12 2019-07-10 Heptagon Micro Optics Pte. Ltd. Testing of optical devices
US9922887B2 (en) * 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR20140095387A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 광 소자를 포함하는 웨이퍼의 테스트 시스템 및 웨이퍼 테스트 방법
US9234854B2 (en) 2013-03-15 2016-01-12 International Business Machines Corporation Single fiber noncritical-alignment wafer-scale optical testing
US9397241B2 (en) 2013-12-10 2016-07-19 University Of Ottawa Metal-insulator-semiconductor devices based on surface plasmon polaritons
US9383516B2 (en) * 2014-09-02 2016-07-05 Huawei Technologies Co., Ltd. System and method for optical input/output arrays
US9753220B2 (en) 2014-09-02 2017-09-05 Huawei Technologies Co., Ltd. System and method for optical input/output arrays
CN104362108B (zh) * 2014-09-23 2017-05-24 华进半导体封装先导技术研发中心有限公司 光电测试装置
WO2016085473A1 (en) * 2014-11-25 2016-06-02 Hewlett Packard Enterprise Development Lp Light redirecting test fixture
WO2016201289A1 (en) * 2015-06-10 2016-12-15 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
US10359567B2 (en) * 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
US10132999B2 (en) 2016-06-30 2018-11-20 International Business Machines Corporation Sacrificial grating coupler for testing v-grooved integrated circuits
CN110998341A (zh) 2017-08-07 2020-04-10 业纳光学系统有限公司 用于接触光电子芯片的对位置公差不敏感的接触模块
CN108152864A (zh) * 2017-12-14 2018-06-12 深圳市帝迈生物技术有限公司 样本试管类型的识别设备及样本试管类型的检测方法
DE102018108283A1 (de) * 2018-04-09 2019-10-10 Carl Zeiss Smt Gmbh Elektro-optische Leiterplatte zur Kontaktierung von photonischen integrierten Schaltungen
US10429582B1 (en) 2018-05-02 2019-10-01 Globalfoundries Inc. Waveguide-to-waveguide couplers with multiple tapers
US10436982B1 (en) 2018-07-18 2019-10-08 Globalfoundries Inc. Waveguide bends with field confinement
JP7107094B2 (ja) * 2018-08-23 2022-07-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
KR102594414B1 (ko) 2018-10-24 2023-10-30 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치
TWI672480B (zh) 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法
JP7259431B2 (ja) * 2019-03-15 2023-04-18 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US11280959B2 (en) * 2019-04-23 2022-03-22 Ayar Labs, Inc. Photonics systems to enable top-side wafer-level optical and electrical test
JP7245721B2 (ja) 2019-05-31 2023-03-24 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP7222425B2 (ja) * 2019-06-17 2023-02-15 日本電信電話株式会社 光回路ウェハ
TWI733226B (zh) * 2019-10-25 2021-07-11 台灣愛司帝科技股份有限公司 發光二極體晶圓以及發光二極體晶圓檢測裝置與方法
EP4049048A1 (de) * 2019-10-25 2022-08-31 JENOPTIK Optical Systems GmbH Wafer-level-testverfahren für opto-elektronische chips
US11243230B2 (en) * 2019-12-30 2022-02-08 Juniper Networks, Inc. Compact opto-electric probe
US10955614B1 (en) * 2020-01-14 2021-03-23 Globalfoundries U.S. Inc. Optical fiber coupler structure having manufacturing variation-sensitive transmission blocking region
JP7386190B2 (ja) 2021-01-21 2023-11-24 株式会社アドバンテスト 試験装置、試験方法およびプログラム
CN112924143B (zh) * 2021-01-29 2023-08-29 中国科学院微电子研究所 一种光子芯片晶圆级测试装置和方法
JP7355773B2 (ja) 2021-02-26 2023-10-03 株式会社アドバンテスト 試験装置、試験方法およびプログラム
WO2023132785A1 (en) * 2022-01-06 2023-07-13 Compoundtek Pte. Ltd. Apparatus for wafer level testing of semicondcutor device
WO2023243019A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光半導体集積回路
WO2024074782A1 (fr) * 2022-10-06 2024-04-11 Aryballe Systeme de test en serie de puces destinees a l'analyse d'un analyte et elaborees sur des plaques en silicium

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777154A (en) * 1972-02-07 1973-12-04 R Lindsey Optical data processing system
JP2749934B2 (ja) * 1989-06-13 1998-05-13 株式会社リコー 高効率プリズム結合装置及びその作成方法
US5119452A (en) * 1989-06-13 1992-06-02 Ricoh Company, Ltd. High efficiency prism coupling device and method for producing the same
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5841544A (en) * 1996-12-13 1998-11-24 Lucent Technologies, Inc. Method for positioning optical subassembly for testing
GB2332775A (en) * 1997-12-23 1999-06-30 Lsi Logic Corp Testing optical/electronic integrated circuits
US6337871B1 (en) * 1999-07-15 2002-01-08 University Of Maryland Baltimore County (Umbc) Multiple edge-emitting laser components located on a single wafer and the on-wafer testing of the same
JP2002098849A (ja) * 2000-09-25 2002-04-05 Nippon Telegr & Teleph Corp <Ntt> 光プローブ
US6686993B1 (en) * 2001-03-05 2004-02-03 Analog Devices, Inc. Probe card for testing optical micro electromechanical system devices at wafer level
US6788847B2 (en) * 2001-04-05 2004-09-07 Luxtera, Inc. Photonic input/output port
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US6731122B2 (en) * 2001-08-14 2004-05-04 International Business Machines Corporation Wafer test apparatus including optical elements and method of using the test apparatus
EP1432546A4 (en) * 2001-08-31 2006-06-07 Cascade Microtech Inc OPTICAL TEST EQUIPMENT
US6859587B2 (en) * 2001-12-28 2005-02-22 Intel Corporation Method and apparatus for wafer level testing of integrated optical waveguide circuits
US7020363B2 (en) * 2001-12-28 2006-03-28 Intel Corporation Optical probe for wafer testing
US6859031B2 (en) * 2002-02-01 2005-02-22 Credence Systems Corporation Apparatus and method for dynamic diagnostic testing of integrated circuits
US6925238B2 (en) * 2002-07-16 2005-08-02 Enablence Holdings Llc Method and apparatus for on-wafer testing of an individual optical chip
US7020364B2 (en) * 2003-03-31 2006-03-28 Sioptical Inc. Permanent light coupling arrangement and method for use with thin silicon optical waveguides
US6934444B2 (en) * 2003-04-10 2005-08-23 Sioptical, Inc. Beam shaping and practical methods of reducing loss associated with mating external sources and optics to thin silicon waveguides
KR100745275B1 (ko) * 2003-04-21 2007-08-01 시옵티컬 인코포레이티드 전자 디바이스들을 갖는 실리콘-기반 광학 디바이스들의ｃｍｏｓ-호환형 집적
WO2004097902A2 (en) * 2003-04-28 2004-11-11 Sioptical, Inc. Arrangements for reducing wavelength sensitivity in prism-coupled soi-based optical systems
WO2005024469A2 (en) * 2003-09-04 2005-03-17 Sioptical, Inc. Interfacing multiple wavelength sources to thin optical waveguides utilizing evanescent coupling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019841A (ko) * 2017-08-18 2019-02-27 가부시키가이샤 니혼 마이크로닉스 검사장치
US10969442B2 (en) 2017-08-18 2021-04-06 Kabushiki Kaisha Nihon Micronics Test system

Also Published As

Publication number Publication date
US20050194990A1 (en) 2005-09-08
US7109739B2 (en) 2006-09-19
CA2558483C (en) 2015-01-06
JP4847440B2 (ja) 2011-12-28
KR101141014B1 (ko) 2012-05-02
WO2005086786A2 (en) 2005-09-22
CA2558483A1 (en) 2005-09-22
JP2007528129A (ja) 2007-10-04
WO2005086786A3 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR101141014B1 (ko) 웨이퍼-레벨 광-전자 테스트 장치 및 방법
US7738113B1 (en) Wafer measurement system and apparatus
Mekis et al. A grating-coupler-enabled CMOS photonics platform
US7020363B2 (en) Optical probe for wafer testing
US6462814B1 (en) Beam delivery and imaging for optical probing of a device operating under electrical test
JP5540017B2 (ja) 光デバイス検査のための光イメージング
JP2018506077A (ja) 光集積回路の特性評価及びパッケージ化のためのマルチポート光学プローブ
US11295994B2 (en) Wafer level testing of optical components
US6859587B2 (en) Method and apparatus for wafer level testing of integrated optical waveguide circuits
CN100570386C (zh) 晶片级光电测试装置及方法
US6816244B2 (en) Determining optical fiber types
US10782342B2 (en) Integrated optical probe card and system for batch testing of optical MEMS structures with in-plane optical axis using micro-optical bench components
US11022521B2 (en) Test device and heterogeneously integrated structure
Leijtens et al. High density multi-channel passively aligned optical probe for testing of photonic integrated circuits
JP2000111756A (ja) 光ファイバ―ブロックと平面光導波路素子の整列装置及びその制御方法
WO2020255190A1 (ja) 検査装置および方法
US6057918A (en) Laser testing probe
WO2023243019A1 (ja) 光半導体集積回路
JP2003156655A (ja) 平面光デバイスの導波路を通る光を結合させるシステムおよび方法
Huang et al. Robust Edge Coupling Probe Applied in Wafer-Level Optical Testing
US20230393173A1 (en) Opto-electrical probe card platform for wafer-level testing of optical mems structures
US20240077532A1 (en) Managing photonic integrated circuit optical coupling
WO2023042320A1 (ja) 検査用光回路および光回路チップの製造方法
Schröder Fiber optic pigtailing and packaging of photonic integrated circuits
KR20230048341A (ko) 광전자 칩 접촉을 위한 접촉 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170411

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190410

Year of fee payment: 8