WO2023042320A1 - 検査用光回路および光回路チップの製造方法 - Google Patents
検査用光回路および光回路チップの製造方法 Download PDFInfo
- Publication number
- WO2023042320A1 WO2023042320A1 PCT/JP2021/034002 JP2021034002W WO2023042320A1 WO 2023042320 A1 WO2023042320 A1 WO 2023042320A1 JP 2021034002 W JP2021034002 W JP 2021034002W WO 2023042320 A1 WO2023042320 A1 WO 2023042320A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- optical circuit
- optical
- circuit chip
- waveguide
- inspection
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 113
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title claims description 6
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 238000007689 inspection Methods 0.000 claims description 43
- 238000005498 polishing Methods 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 description 21
- 239000013307 optical fiber Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005452 bending Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
Definitions
- the present invention relates to an inspection optical circuit and an optical circuit chip manufacturing method, and more particularly, an inspection optical circuit for inspecting a circuit to be measured formed on an optical circuit chip on a wafer by inputting and outputting light. , and a method for manufacturing an optical circuit chip including the inspection optical circuit.
- Silicon photonics is a technique for fabricating an optical circuit using a waveguide formed on an SOI (Silicon On Insulator) wafer, with silicon (Si) as the core material and quartz glass (SiO 2 ) as the clad material.
- an optical signal can be input/output by connecting an optical fiber to an input/output waveguide arranged on the chip end face of the optical circuit chip.
- wafer-level inspection also called on-wafer inspection
- wafer-level inspection it is common to place a grating coupler in an optical circuit chip and bring an optical fiber close to it from the upper surface of the wafer to input/output light.
- a large number of optical circuit chips are inspected at high speed by wafer-level inspection, defective products are specified, characteristics are judged, and then diced into modules. In this way, an optical communication device with stable characteristics and high performance can be produced economically with high throughput.
- Patent Literature 1 discloses a configuration of an optical circuit capable of wafer-level inspection.
- An optical circuit for inspection including a grating coupler is arranged on the circuit for inspection adjacent to the main circuit to be inspected on the wafer.
- a spot size converter (SSC) is arranged at the end face of this circuit for low-loss coupling with an optical fiber.
- SSC spot size converter
- an SSC for coupling inspection light to the SSC of this circuit is arranged across a groove that serves as a dicing line, thereby reducing excess loss during inspection.
- a space for placing the circuit for inspection must be provided adjacent to this circuit. As a result, there is a problem that the degree of freedom in designing the optical circuit chips on the wafer is limited.
- An object of the present invention is to provide an inspection optical circuit capable of inputting/outputting inspection light to/from a circuit to be inspected with low loss and minimizing the space required when arranging the inspection optical circuit, and the inspection light thereof.
- An object of the present invention is to provide a method of manufacturing an optical circuit chip including a circuit.
- one embodiment of the present invention provides an inspection apparatus for inspecting a circuit under test formed on an optical circuit chip on a wafer by inputting and outputting light through a grating coupler.
- the grating coupler is formed on the same optical circuit chip as the circuit under test, and the grating coupler is provided on a dicing line for cutting out the optical circuit chip.
- a folded waveguide is formed for connecting the output waveguide and the grating coupler.
- FIG. 1 is a diagram showing the configuration of an optical circuit chip according to a first embodiment of the present invention
- FIG. 2A is a diagram showing the cross-sectional structure of the optical circuit chip of the first embodiment
- FIG. 2B is a diagram showing a cross-sectional structure of the optical circuit chip of the first embodiment
- FIG. 2C is a diagram showing a cross-sectional structure of the optical circuit chip of the first embodiment
- FIG. 3 is a diagram showing the relationship between the tip width of a tapered waveguide and the connection loss with an optical fiber
- FIG. 4 is a diagram showing the configuration of an optical circuit chip according to a second embodiment of the present invention
- FIG. 5 is a diagram showing the cross-sectional structure of the optical circuit chip of the second embodiment.
- FIG. 1 shows the configuration of an optical circuit chip according to the first embodiment of the present invention.
- FIG. 2 is a top view showing one of the optical circuit chips formed on the wafer and part of its periphery, and seeing through the structure of the Si core layer under the over-cladding layer.
- An optical circuit chip 2 including a circuit to be measured 1 to be inspected and a part of an adjacent optical circuit chip 4 separated by a deep groove 3 to be a dicing line are shown.
- the optical circuit chip 2 and the optical circuit chip 4 are cut out from the wafer along the deep groove 3 by dicing after inspection.
- the inspection optical circuit 8 the circuit under test 1 formed on the optical circuit chip 2 on the wafer is inspected by inputting and outputting light through the grating coupler 6 .
- the optical circuits formed in the optical circuit chips 2 and 4 are composed of a Si core layer 23 embedded in a cladding layer 22 made of SiO 2 formed on a Si substrate 21 .
- the deep grooves 3 that serve as dicing lines are grooves that reach the Si substrate 21 from the upper surface of the wafer (FIG. 2A), but the depth of the groove structure for dicing is not limited.
- a linear pattern may be formed with a silicon or metal film.
- the width of the dicing line through which the dicing blade passes is usually about 100 ⁇ m. Note that the dicing lines are sometimes called scribe lines.
- the inspection optical circuit 8 inputs inspection light into the input waveguide of the circuit under test 1 via the grating coupler 6 for wafer level inspection of the circuit under test 1 of the optical circuit chip 2, or the circuit under test. An inspection light is extracted from one output waveguide.
- a grating coupler 6 of an inspection optical circuit 8 and a part of a connection waveguide 7 are formed in the optical circuit chip 2 (FIG. 2B).
- the grating coupler 6 is an optical coupler for bringing an optical fiber close to the upper surface of the optical circuit chip 2 and inputting/outputting inspection light.
- the optical path changer may have any structure such as a mirror.
- a spot size converter (SSC) 5 is arranged in contact with the connection end face for connecting the input waveguide or output waveguide of the circuit under test 1 and the optical fiber. It is The SSC 5 expands the mode field diameter (MFD) of light so as to optically couple with low loss when connected to an optical fiber on the polished surface 24 .
- MFD mode field diameter
- the SSC 5 is connected to the SSC 11 provided on the folded waveguide of the connection waveguide 7 at the position where the optical circuit chip 2 will be cut in later processing. It also has a function to convert to an MFD suitable for
- the SSCs 5 and 11 have a constant layer thickness in the stacking direction (Fig. 2C), and are realized by tapered waveguides (Fig. 1) that taper toward the chip end. As the waveguide width is narrowed, the fact that the MFD expands below a certain width is used. When the optical fiber and the SSC 11 are connected by the same MFD, the SSC 5 is composed of a tapered waveguide 5a and a thin wire waveguide 5b.
- an optical fiber When performing wafer level inspection, an optical fiber is brought close to the upper surface of the grating coupler 6, and inspection light is input.
- the input light is guided to the circuit under test 1 through the connection waveguide 7, SSC11, and SSC5. Further, the output light output from the circuit under test 1 can be propagated in the opposite direction to the test light and extracted from the grating coupler 6 .
- the vicinity of the cut surface where the SSC 5 is formed includes a polished region 10 that disappears due to polishing. Therefore, a region in which a part of the circuit under test 1 is not formed is provided within a predetermined range from the cut surface. Therefore, if the grating coupler 6 is arranged in this area, the design of the circuit under test 1 is not restricted.
- the entire inspection optical circuit 8 disappears. That is, the inspection optical circuit 8 can be configured only in the area that is finally unnecessary, and it is necessary to secure a space for the inspection optical circuit 8 in other areas in addition to the adjacent optical circuit chip 4. There is no Therefore, in the folded region 9 and the polished region 10, not only the grating coupler 6, which is an optical path changer, but also other elements required as the inspection optical circuit 8 may be arranged.
- Fig. 3 shows the relationship between the tip width of the tapered waveguide and the connection loss with the optical fiber.
- a small core optical fiber with an MFD of 4 ⁇ m is assumed.
- the tip width of the tapered waveguide 5a of the SSC 5 is 0.13 ⁇ m, it can be seen that connection is possible with low loss of 0.77 dB for TE polarized waves and 0.84 dB for TM polarized waves.
- the tip width of the tapered waveguide 5a on the polished surface 24 is 0.13 ⁇ m, and the width of the thin wire waveguide 5b is also 0.13 ⁇ m. Since the width of the connection waveguide 7 is 0.3 ⁇ m, if it is directly connected to the thin wire waveguide 5b, a loss occurs due to the difference in MFD. Its splice loss amounts to about 6.9 dB. Therefore, in order to avoid this connection loss, the SSC 11 is installed in the connection waveguide 7 .
- the SSC 11 has a width of 0.13 ⁇ m on the side to be connected to the thin wire waveguide 5b, that is, the position where the optical circuit chip 2 will be cut in later processing, and a width of 0.3 ⁇ m on the side of the connection waveguide 7, which is continuous. It is composed of a tapered waveguide that changes to
- the length of the tapered waveguide 5a and SSC 11 is too short, reflection and loss are large, so a certain length is required. If the length of the tapered waveguide having the width described above is 30 ⁇ m or more, both loss and reflection can be suppressed to a negligible level.
- the size is such that the SSC 11 and the connection waveguide 7 can be accommodated in the folded region 9 having a width of 100 ⁇ m with a margin.
- light can be input to and output from the circuit under test 1 with low loss, and the optical circuit for inspection 8 can be made compact without using a dicing or polishing area to limit the circuit design. can be placed.
- FIG. 4 shows the configuration of an optical circuit chip according to the second embodiment of the present invention
- FIG. 5 shows the cross-sectional structure of the optical circuit chip according to the second embodiment.
- the folded region 9 is an island-shaped region 14 surrounded by the deep grooves 3 . That is, the island region 14 and the cut surface of the optical circuit chip 2 and the island region 14 and the cut surface of the optical circuit chip 4 are separated by the deep grooves 3a and 3b, respectively.
- the folded region 9 when the folded region 9 is removed by dicing, there is a possibility that chipping will occur on the cut surfaces of the optical circuit chips 2 and 4 and that chipping will reach the inside of the optical circuit chip. be. Even if chipping occurs, there is no problem if the width of the polishing region 10 is kept long and polishing is performed until the chipped portion is removed, but the polishing process takes a long time. Therefore, by separating the folded region 9 from the optical circuit chips 2 and 4 and setting it as an island region 14, the possibility of chipping can be greatly reduced.
- connection waveguide 7 connected to the grating coupler 6 is also interrupted by the deep grooves 3 . If the width of the connection waveguide 7 is 0.3 ⁇ m and the MFD remains small, strong diffraction will occur and a large loss will occur.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Optical Integrated Circuits (AREA)
Abstract
検査対象の回路に対して低損失に検査光を入出力でき、検査用光回路を配置する際のスペースを最小限に抑えられる検査用光回路を提供する。ウエハ上の光回路チップに形成された被測定回路を、グレーティングカプラを介した光の入出力によって検査するための検査用光回路であって、前記グレーティングカプラは、前記被測定回路と同一の光回路チップ上に形成され、前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記グレーティングカプラとを接続するための折り返し導波路が形成されている。
Description
本発明は、検査用光回路及び光回路チップの製造方法に関し、より詳細には、ウエハ上の光回路チップに形成された被測定回路を、光の入出力によって検査するための検査用光回路、およびその検査用光回路を含む光回路チップの製造方法に関する。
光通信装置の装置あたりの通信容量を増大させるため、より小型・高機能な光モジュールの研究開発が盛んに進められている。そのための有望な技術として、シリコンフォトニクス(Silicon photonics:SiP)技術がある。シリコンフォトニクスは、SOI(Silicon On Insulator)ウエハ上に形成された、コア材料をシリコン(Si)、クラッド材料を石英ガラス(SiO2)とする導波路により光回路を作製する技術である。
シリコンフォトニクスによって、ウエハ上に作製された複数の光回路をダイシングにより切り離して、光回路チップを取り出し、他の光デバイスとともにモジュール化して、光送信器等の光通信装置を作製する。モジュール化する際には、光回路チップのチップ端面に配置された入出力用導波路に対して、光ファイバを接続することにより、光信号の入出力を行えるようにする。
このような製造工程において、光回路の特性を検査するにあたっては、光回路チップに切り出した後1チップ単位で測定すると、時間がかかりすぎてしまい、検査コストが高くなってしまう。したがって、ダイシングを行う前のウエハの状態で検査を行うウエハレベル検査(オンウエハ検査とも呼ぶ)の重要性が高まっている。ウエハレベル検査では、光回路チップ内にグレーティングカプラを配し、これに対してウエハ上面から光ファイバを近接させ、光を入出力することが一般的である。ウエハレベル検査によって高速に大量の光回路チップを検査し、不良品の特定、特性の優劣判定等を行った後に、ダイシングを行いモジュール化する。このようにして、特性の安定した性能の高い光通信装置を、経済的かつ高スループットで生産することができる。
例えば、特許文献1には、ウエハレベル検査が可能な光回路の構成が開示されている。検査対象となる本回路に対して、ウエハ上で隣接する検査用回路に、グレーティングカプラを含む検査用の光回路が配置されている。本回路の端面には、光ファイバと低損失に結合させるためのスポットサイズ変換器(SSC)が配置されている。検査用回路には、ダイシングラインとなる溝を挟んで、検査光を本回路のSSCに結合させるためのSSCが配置され、検査時の過剰損失を低減している。従来例では、検査用回路を置くスペースを本回路に隣接して設けなければならない。これにより、ウエハ上の光回路チップの設計自由度が制限されてしまうという問題があった。
本発明の目的は、検査対象の回路に対して低損失に検査光を入出力でき、検査用光回路を配置する際のスペースを最小限に抑えられる検査用光回路、および、その検査用光回路を含む光回路チップの製造方法を提供することにある。
本発明は、このような目的を達成するために、一実施態様は、ウエハ上の光回路チップに形成された被測定回路を、グレーティングカプラを介した光の入出力によって検査するための検査用光回路であって、前記グレーティングカプラは、前記被測定回路と同一の光回路チップ上に形成され、前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記グレーティングカプラとを接続するための折り返し導波路が形成されていることを特徴とする。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
[第1の実施形態]
図1に、本発明の第1の実施形態にかかる光回路チップの構成を示す。ウエハ上に形成された光回路チップの1つと、その周辺の一部を示し、オーバークラッド層の下のSiコア層の構造を透視した上面図である。検査対象となる被測定回路1を含む光回路チップ2と、ダイシングラインとなる深溝3を隔てて配置された隣接する光回路チップ4の一部を示している。光回路チップ2と光回路チップ4とは、検査後のダイシング加工によって、深溝3に沿ってウエハから切り出される。検査用光回路8を用いて、ウエハ上の光回路チップ2に形成された被測定回路1を、グレーティングカプラ6を介した光の入出力によって検査する。
図1に、本発明の第1の実施形態にかかる光回路チップの構成を示す。ウエハ上に形成された光回路チップの1つと、その周辺の一部を示し、オーバークラッド層の下のSiコア層の構造を透視した上面図である。検査対象となる被測定回路1を含む光回路チップ2と、ダイシングラインとなる深溝3を隔てて配置された隣接する光回路チップ4の一部を示している。光回路チップ2と光回路チップ4とは、検査後のダイシング加工によって、深溝3に沿ってウエハから切り出される。検査用光回路8を用いて、ウエハ上の光回路チップ2に形成された被測定回路1を、グレーティングカプラ6を介した光の入出力によって検査する。
図2A-2Cに、第1の実施形態の光回路チップの断面構造を示す。光回路チップ2,4に形成される光回路は、Si基板21上に形成されたSiO2からなるクラッド層22に埋め込まれたSiコア層23により構成される。本実施形態においては、ダイシングラインとなる深溝3は、ウエハの上面からSi基板21に達する溝であるが(図2A)、ダイシング用の溝構造として深さを限定するものではない。また、溝を形成する必要はなく、ダイシングラインとして識別できるものであれば、どのような構成でもよい。例えば、シリコンまたは金属膜によって線状のパターンを形成しておいてもよい。ダイシングブレードが通過するダイシングラインの幅は、通常、100μm程度である。なお、ダイシングラインは、スクライブラインと称されることもある。
検査用光回路8は、光回路チップ2の被測定回路1に対するウエハレベル検査のために、グレーティングカプラ6を介して、検査光を被測定回路1の入力導波路に入力し、または被測定回路1の出力導波路から検査光を取り出す。光回路チップ2には、検査用光回路8のグレーティングカプラ6と、接続導波路7の一部とが形成されている(図2B)。
グレーティングカプラ6は、光回路チップ2の上面に光ファイバを近接させ、検査光を入出力するための光カプラである。光回路チップ2に形成された導波路を伝搬する光を、基板上面から鉛直または斜め上方に出射することができれば、ミラーなど、どのような構造の光路変換器であってもよい。
グレーティングカプラ6と被測定回路1とを接続するための接続導波路7は、折り返し導波路を有し、深溝3に設けられた折り返し領域9に形成されている(図2B,2C)。上述したようにダイシングライン、すなわち深溝3の幅は100μm程度であり、シリコン導波路の最小曲げ半径に対して1桁ほど大きい。折り返し領域9は、深溝3が掘られていない領域であり、接続導波路7の折り返し導波路が折り返すのに十分な面積をも有している(図1)。この接続導波路7の折り返し導波路が、被測定回路1の入出力用導波路と光ファイバとが接続される接続端面を介して、入出力用導波路に結合されている。
光回路チップ2がウエハから切り出されたのちに、被測定回路1の入力導波路または出力導波路と光ファイバとを接続するための接続端面に接して、スポットサイズ変換器(SSC)5が配置されている。SSC5は、研磨面24において光ファイバと接続される際、低損失に光結合するように光のモードフィールド径(MFD)を拡大する。光回路チップ2がウエハから切り出される前の状態では、SSC5は、後の加工において光回路チップ2の切断面となる位置で、接続導波路7の折り返し導波路に設けられたSSC11と接続するために適したMFDに変換する機能も有する。
SSC5,11は、積層方向の層厚は一定とし(図2C)、チップ端に向かって細くなるテーパ状の導波路(図1)により実現される。導波路幅を狭めていくと、ある幅以下でMFDが拡大していくことを利用している。なお、光ファイバとSSC11とを同一のMFDで接続する場合は、SSC5は、テーパ状の導波路5aと細線導波路5bとにより構成される。
ウエハレベル検査を行う場合には、グレーティングカプラ6の上面に光ファイバを近接させ、検査光を入力する。入力された光は、接続導波路7、SSC11、SSC5を経て被測定回路1に導かれる。また、被測定回路1から出力された出力光は、検査光とは逆に伝搬してグレーティングカプラ6から取り出すことができる。
ウエハレベル検査が終了した後、光回路チップ2と光回路チップ4とは、ダイシングラインとなる深溝3に沿ったダイシングによって切り離される。このとき、折り返し領域9はダイシングによって除去される。その後、光回路チップ2の切断面を研磨することによって、光ファイバ接続に適した平滑な接続端面(研磨面24)が形成される。図1において研磨領域10が研ぎ減らされる領域であり、30~50μmの幅を有する。研磨によって端面に露出した、SSC5に対向して光ファイバが接続される。
光回路チップ2において、SSC5が形成される切断面の近傍は、研磨によって消失する研磨領域10を含んでいる。従って、被測定回路1の一部が形成されることのない領域が、切断面から所定の範囲、設けられることになる。そこで、この領域にグレーティングカプラ6を配置すれば、被測定回路1の設計を制限することがない。
また、ダイシングと研磨とにより、折り返し領域9および研磨領域10は消失するから、検査用光回路8の全てが消失する。すなわち、最終的に不要となる領域のみに検査用光回路8を構成することができ、隣接する光回路チップ4の他、他の領域にも検査用光回路8のためのスペースを確保する必要が無い。従って、折り返し領域9および研磨領域10には、光路変換器であるグレーティングカプラ6のみならず、検査用光回路8として必要な他の素子を配置してもよい。
なお、研磨後にグレーティングカプラ6が光回路チップ2内に残存しても、被測定回路1の特性には影響がない。そのため、レイアウト上の制約が無ければ、グレーティングカプラ6を含む光路変換器などの検査用光回路8の一部を、研磨領域10の外に配置しても構わない。
図3に、テーパ状の導波路の先端幅に対する光ファイバとの接続損失の関係を示す。ここでは、MFDが4μmである細径コア光ファイバを想定している。SSC5のテーパ状導波路5aの先端幅が0.13μmであるとき、TE偏波で0.77dB、TM偏波で0.84dBと低損失で接続可能であることがわかる。
接続導波路7は、折り返し導波路を含み、小さい半径で曲げる必要がある。TE偏波よりTM偏波の方が、等価屈折率が低いため曲げ損失は大きい傾向にある。導波路幅を0.3μm、曲げ半径20μmとすれば、180°の折り返し1個所の曲げ損失はTM偏波であっても約0.15dBと、十分低く抑えることができる。
光ファイバとSSC11とを同一のMFDで接続する場合、テーパ状導波路5aの研磨面24における先端幅が0.13μm、細線導波路5bの幅も0.13μmとなる。接続導波路7の幅が0.3μmであるので、細線導波路5bと直接接続してしまうとMFDの差による損失が生じてしまう。その接続損失は約6.9dBになる。そこで、この接続損失を回避するため、接続導波路7にSSC11を設置する。SSC11は、細線導波路5bと接続される側、すなわち後の加工において光回路チップ2の切断面となる位置の幅が0.13μm、接続導波路7の側が0.3μmへと幅が連続的に変化するテーパ状導波路により構成される。
テーパ状導波路5a、SSC11の長さは、短すぎると反射や損失が大きいため、ある程度の長さが必要である。上述の幅を持つテーパ状導波路の長さとしては30μm以上であれば、損失・反射ともにほぼ無視できる程度まで低く抑えられる。
SSC11の長さが30μm、接続導波路7の曲げ半径が20μmであるから、この接続導波路7が折り返すために必要な長さは50μmである。従って、幅が100μmの折り返し領域9の中に、SSC11と接続導波路7とを余裕をもって収まるサイズであることが分かる。
第1の実施形態によれば、被測定回路1に対して低損失に光を入出力でき、ダイシングまたは研磨領域を利用して回路設計に制限を加えることなく、検査用光回路8をコンパクトに配置することができる。
[第2の実施形態]
図4に、本発明の第2の実施形態にかかる光回路チップの構成を示し、図5に、第2の実施形態の光回路チップの断面構造を示す。第1の実施形態とは、折り返し領域9が深溝3によって囲まれた島状の領域14となる点で異なる。すなわち、島状領域14と光回路チップ2の切断面との間、島状領域14と光回路チップ4の切断面との間のそれぞれが、深溝3a,3bで隔てられている。
図4に、本発明の第2の実施形態にかかる光回路チップの構成を示し、図5に、第2の実施形態の光回路チップの断面構造を示す。第1の実施形態とは、折り返し領域9が深溝3によって囲まれた島状の領域14となる点で異なる。すなわち、島状領域14と光回路チップ2の切断面との間、島状領域14と光回路チップ4の切断面との間のそれぞれが、深溝3a,3bで隔てられている。
第1の実施形態において、ダイシングによって折り返し領域9が除去される際、光回路チップ2,4の切断面にチッピング(欠け)が発生し、その欠けが光回路チップの内部にまで及ぶ可能性がある。チッピングが起こったとしても、研磨領域10の幅を長くとっておき、欠けている部分を除去するまで研磨すれば問題はないが、研磨工程にかかる時間が長くなってしまう。そこで、折り返し領域9を光回路チップ2,4と離し、島状領域14として設置することにより、チッピングが起こる可能性を大幅に減じることができる。
溝で隔てられることによって、その部分を光が通過する際には放射によって損失が生じる。折り返し領域9と光回路チップ2,4の切断面との間隙が10μmであるとして、損失の程度について述べる。第1に、SSC5とSSC11との間に10μmの間隙が生じることにより発生する損失は約0.75dBである。第2に、グレーティングカプラ6に接続された接続導波路7にも、深溝3による断絶が生じる。接続導波路7の幅が0.3μmであってMFDが小さいままだと強い回折が生じて大きな損失が生じてしまう。
そこで、接続導波路7には、グレーティングカプラ6の側にSSC12を新たに設け、島状領域14の接続導波路7にもSSC13を新たに設ける。SSC12とSSC13の対向するテーパの先端を0.13μmとすれば、やはりここでも約0.75dBの損失が生じる。従って、SSC5とSSC11との間の損失との合計は約1.5dBとなる。すなわち、第1の実施形態と比較して、1.5dB程度のわずかな損失増と引き換えに、チッピングが起こる可能性を大幅に減じることができる。
以上、本発明の実施形態を説明したが、材料を変更したり、端面反射を抑制するために導波路を斜めに配置したり、SSCのテーパ導波路以外の方法で構成することなど、通常の設計変更の範囲内であり、本発明を制限するものではない。
Claims (8)
- ウエハ上の光回路チップに形成された被測定回路を、光路変換器を介した光の入出力によって検査するための検査用光回路であって、
前記光路変換器は、前記被測定回路と同一の光回路チップ上に形成され、
前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記光路変換器とを接続するための折り返し導波路が形成されていることを特徴とする検査用光回路。 - 前記光路変換器は、前記ダイシングラインに沿ったダイシングによって切り離された後、研磨によって研ぎ減らされる領域に形成されていることを特徴とする請求項1に記載の検査用光回路。
- 前記ダイシングラインは、前記ウエハ上に形成された溝であり、前記領域は、前記溝が掘られていない領域であることを特徴とする請求項1または2に記載の検査用光回路。
- 前記被測定回路の入出力用導波路と前記折り返し導波路とは、テーパ状の導波路を含むスポットサイズ変換器を介して接続されることを特徴とする請求項1、2または3に記載の検査用光回路。
- 前記ダイシングラインは、前記ウエハ上に形成された溝であり、前記領域は、前記光回路チップとの間が前記溝で隔てられていることを特徴とする請求項1または2に記載の検査用光回路。
- ウエハ上に被測定回路を含む複数の光回路チップを製造する方法であって、
前記被測定回路と同一の光回路チップ上に光路変換器を形成し、
前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記光路変換器とを接続するための折り返し導波路を形成し、
前記被測定回路の検査を行った後、前記ダイシングラインに沿ったダイシングによって前記領域を除去することを特徴とする光回路チップの製造方法。 - 前記光路変換器は、前記ダイシングラインに沿ったダイシングによって切り離された後、研磨によって研ぎ減らされる領域に形成されていることを特徴とする請求項6に記載の光回路チップの製造方法。
- 前記ダイシングラインは、前記ウエハ上に形成された溝であり、前記領域は、前記溝が掘られていない領域であることを特徴とする請求項6または7に記載の光回路チップの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/034002 WO2023042320A1 (ja) | 2021-09-15 | 2021-09-15 | 検査用光回路および光回路チップの製造方法 |
JP2023548017A JPWO2023042320A1 (ja) | 2021-09-15 | 2021-09-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/034002 WO2023042320A1 (ja) | 2021-09-15 | 2021-09-15 | 検査用光回路および光回路チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023042320A1 true WO2023042320A1 (ja) | 2023-03-23 |
Family
ID=85602567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/034002 WO2023042320A1 (ja) | 2021-09-15 | 2021-09-15 | 検査用光回路および光回路チップの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2023042320A1 (ja) |
WO (1) | WO2023042320A1 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014112077A1 (ja) * | 2013-01-17 | 2014-07-24 | 富士通株式会社 | 光配線チップとその検査方法、および光受信器 |
US20150214122A1 (en) * | 2012-12-11 | 2015-07-30 | Acacia Communications Inc. | Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters |
JP2019086385A (ja) * | 2017-11-07 | 2019-06-06 | 日本電信電話株式会社 | オンウェハ光特性検査用回路および検査方法 |
WO2019230372A1 (ja) * | 2018-05-29 | 2019-12-05 | 日本電信電話株式会社 | 光検査回路 |
JP2019211538A (ja) * | 2018-05-31 | 2019-12-12 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法 |
JP2020030356A (ja) * | 2018-08-23 | 2020-02-27 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイスおよび光送受信モジュール |
JP2020072345A (ja) * | 2018-10-30 | 2020-05-07 | 富士通オプティカルコンポーネンツ株式会社 | 光送受信器、これを用いた光トランシーバモジュール、及び光送受信器の試験方法 |
JP2020149022A (ja) * | 2019-03-15 | 2020-09-17 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法 |
JP2021136411A (ja) * | 2020-02-28 | 2021-09-13 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイスおよび光デバイスの試験方法 |
-
2021
- 2021-09-15 JP JP2023548017A patent/JPWO2023042320A1/ja active Pending
- 2021-09-15 WO PCT/JP2021/034002 patent/WO2023042320A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150214122A1 (en) * | 2012-12-11 | 2015-07-30 | Acacia Communications Inc. | Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters |
WO2014112077A1 (ja) * | 2013-01-17 | 2014-07-24 | 富士通株式会社 | 光配線チップとその検査方法、および光受信器 |
JP2019086385A (ja) * | 2017-11-07 | 2019-06-06 | 日本電信電話株式会社 | オンウェハ光特性検査用回路および検査方法 |
WO2019230372A1 (ja) * | 2018-05-29 | 2019-12-05 | 日本電信電話株式会社 | 光検査回路 |
JP2019211538A (ja) * | 2018-05-31 | 2019-12-12 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法 |
JP2020030356A (ja) * | 2018-08-23 | 2020-02-27 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイスおよび光送受信モジュール |
JP2020072345A (ja) * | 2018-10-30 | 2020-05-07 | 富士通オプティカルコンポーネンツ株式会社 | 光送受信器、これを用いた光トランシーバモジュール、及び光送受信器の試験方法 |
JP2020149022A (ja) * | 2019-03-15 | 2020-09-17 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法 |
JP2021136411A (ja) * | 2020-02-28 | 2021-09-13 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイスおよび光デバイスの試験方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2023042320A1 (ja) | 2023-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6484350B2 (ja) | シリコン光回路 | |
US10964605B1 (en) | Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters | |
US10353152B2 (en) | Tapered photonic waveguide to optical fiber proximity coupler | |
US7020363B2 (en) | Optical probe for wafer testing | |
JP6798996B2 (ja) | 光集積回路の特性評価及びパッケージ化のためのマルチポート光学プローブ | |
US10088299B2 (en) | Optical measurement element for alignment in wafer-level testing and method for aligning an optical probe using the same | |
US8254737B2 (en) | System and tapered waveguide for improving light coupling efficiency between optical fibers and integrated planar waveguides and method of manufacturing same | |
US6909830B2 (en) | Method and apparatus for on-wafer testing of an individual optical chip | |
US8447150B2 (en) | Structure and method for aligning an optical fiber and a submicronic waveguide | |
US11295994B2 (en) | Wafer level testing of optical components | |
US6925238B2 (en) | Method and apparatus for on-wafer testing of an individual optical chip | |
CN109791251B (zh) | 光束斑点尺寸转换器 | |
CN112924143B (zh) | 一种光子芯片晶圆级测试装置和方法 | |
WO2023042320A1 (ja) | 検査用光回路および光回路チップの製造方法 | |
US20230384520A1 (en) | Managing characterization of optical couplers in an integrated circuit | |
JP2019086385A (ja) | オンウェハ光特性検査用回路および検査方法 | |
JP6427072B2 (ja) | 光ファイバブロック | |
Rosa et al. | Self-alignment of optical fibers with optical quality end-polished silicon rib waveguides using wet chemical micromachining techniques | |
KR100532183B1 (ko) | 광 프로브 및 이를 이용한 평면 광소자의 특성 측정장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21957502 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2023548017 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |