JP2019086385A - オンウェハ光特性検査用回路および検査方法 - Google Patents

オンウェハ光特性検査用回路および検査方法 Download PDF

Info

Publication number
JP2019086385A
JP2019086385A JP2017214487A JP2017214487A JP2019086385A JP 2019086385 A JP2019086385 A JP 2019086385A JP 2017214487 A JP2017214487 A JP 2017214487A JP 2017214487 A JP2017214487 A JP 2017214487A JP 2019086385 A JP2019086385 A JP 2019086385A
Authority
JP
Japan
Prior art keywords
circuit
inspection
light
waveguide
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017214487A
Other languages
English (en)
Other versions
JP6805111B2 (ja
Inventor
圭穂 前田
Yoshio Maeda
圭穂 前田
達 三浦
Tatsu Miura
達 三浦
福田 浩
Hiroshi Fukuda
浩 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017214487A priority Critical patent/JP6805111B2/ja
Publication of JP2019086385A publication Critical patent/JP2019086385A/ja
Application granted granted Critical
Publication of JP6805111B2 publication Critical patent/JP6805111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Optical Devices Or Fibers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】検査用回路から本回路に検査光を入射させる際の結合効率、または本回路から出射する検査光を検査用回路に入射させる際の結合効率を改善する。【解決手段】検査用回路3は、検査光の入射用のグレーティングカプラ6と、グレーティングカプラ6を介して入射した検査光を導くSi導波路7と、Si導波路7内を伝播した検査光のモードフィールド径をSi導波路7のモードフィールド径よりも小さいサイズに縮小するスポットサイズ変換器8と、検査用回路3と検査対象の本回路2との境界領域に形成され、スポットサイズ変換器8による縮小後のモードフィールド径に対応する幅のコアを有し、検査光を本回路2に形成されたスポットサイズ変換器9に結合させる細幅Si導波路11とを備える。【選択図】 図1

Description

本発明は、例えば光通信用の光回路の特性を検査するオンウェハ光特性検査用回路および検査方法に関するものである。
光通信のトラフィック増大に伴って、光送受信器の高速化・小型化と共に低コスト化が求められている。
光送受信器の小型・低コスト化のためには、構成部品である光フィルターや光変調器等を含む光回路についても、低コストに製造可能な、より小型なものが必要である。
小型な光回路を低コストに実現する技術として、近年シリコンフォトニクス(Silicon photonics:SiPh)が注目を集めており、SiPh光回路の研究開発が盛んに行われている。
光送受信器の製造コストのうち、実装・検査工程が占める割合が大きいので、光送受信器の低コスト化を進めるためには、SiPh光回路をオンウェハで検査し良品選別した上でモジュール実装を行うことが望ましい。
SiPh光回路の検査としては、外部光源からSiPh光回路に光を入射し挿入損失(insertion loss:IL)を評価する方法が一般的である。
図8(A)は従来のオンウェハ検査方法を説明する図であり、SiPh光回路のダイシング前の1チップの構成を示す平面図、図8(B)は図8(A)の104の部分を拡大した平面図、図8(C)は図8(B)のA−A’線断面図である。なお、図8(B)では、オーバークラッド層の下のSiコア層に形成された構造を透視して記載している。
SiPh光回路のダイシング前のチップ100は、検査の対象となる本回路101の領域と、検査用回路102の領域とに分かれ、本回路101と検査用回路102との間、および周囲の他のチップ(不図示)との間は、ダイシング用の深堀溝(Deep trench)103によって隔てられている。本回路101と検査用回路102とは、Si基板200の上に形成されたBOX(Buried Oxide)層201と、BOX層201の上に形成された光回路を構成するSiコア層202と、Siコア層202の上に形成されたオーバークラッド層203とからなる断面構造を有する。
検査用回路102には、光結合用のグレーティングカプラ(Grating coupler:GC)105と、外部からGC105を介して入射した検査光を導くSi導波路106と、Si導波路106を伝播する検査光のモードフィールド径を変換するスポットサイズ変換器(Spot-size converter:SSC)107とが形成されている。
本回路101には、検査用回路102から出射した検査光のモードフィールド径を変換してSi導波路109に接続するSSC108が形成されている。
このように、従来のオンウェハ検査方法では、本回路101の横に深堀溝103を隔てて検査用回路102を配置し、検査用回路102から検査対象である本回路101に検査光を入射させる方法が提案されている(例えば特許文献1参照)。この従来の方法では、検査後に図9(A)、図9(B)のように深堀溝103に沿ってダイシングすることで、本回路101のみを切り出すようにしている。図9(A)、図9(B)における110はダイシングラインである。図10(A)はダイシング後の本回路101の平面図、図10(B)は図10(A)の111の部分を拡大した平面図である。
SiPh光回路は、端面光結合用にチップ端部にダイシング用の深堀溝103とSSC108とを元々含む構成であるため、本回路101の部分に検査用の構造を追加で作製する必要がない。したがって、検査用回路102を付加したことによる、本回路101の構成および特性への影響の懸念はなく、オンウェハ検査を実現することができる。
しかしながら、従来のオンウェハ検査方法では、挿入損失測定のS/N比(Signal-to-noise ratio)が悪化してしまうという課題があった。以下、この課題について説明する。
図8(A)〜図8(C)に示した構造における、深堀溝103で隔てられたSSC107とSSC108の結合損失を、光の波長1.55μmの場合についてFDTD(Finite difference time domain)法によって計算した結果を図11に示す。図11の横軸は深堀溝103の幅Lgである。
深堀溝103は、チップ化時のダイシングにおけるチップ欠けを防止する目的で作製されている。このため、深掘溝103の幅Lgはダイシングブレードの幅によって決まり、一般的にLg=100μm前後とされることが多い。
Lg=100μmの深堀溝103を介したSSC107とSSC108の結合損失は、図11より約−17dBであり、検査用回路102に検査光を照射する光ファイバ(不図示)とGC105の典型的な結合損失1〜3dBを含めると、合計で約18〜20dBの損失が生じることになる。
以上のような理由により、検査光は光源の出力パワーよりも18〜20dB減衰して本回路101に入射するため、挿入損失測定のS/N比が悪化する。
米国特許出願公開第2015/0214122号明細書
本発明は、上記課題を解決するために考案されたものであり、SiPh光回路のオンウェハ検査において、検査用回路から本回路に検査光を入射させる際の結合効率、または本回路から出射する検査光を検査用回路に入射させる際の結合効率を改善することを目的とする。
本発明は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路において、検査光の入射用のグレーティングカプラと、このグレーティングカプラを介して入射した前記検査光を導く第1の導波路と、この第1の導波路内を伝播した前記検査光のモードフィールド径を前記第1の導波路のモードフィールド径よりも小さいサイズに縮小する第1のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第1のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第2のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするものである。
また、本発明のオンウェハ光特性検査用回路は、検査光の出射用のグレーティングカプラと、前記本回路からの検査光を前記グレーティングカプラに導く第1の導波路と、前記本回路からの検査光のモードフィールド径を前記第1の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第1の導波路に結合させる第1のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第2のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第1のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするものである。
また、本発明のオンウェハ光特性検査用回路の1構成例において、前記第2の導波路の光伝播方向の長さは、前記本回路の検査後にオンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離して前記本回路をチップ化する際のダイシングラインの幅よりも長いことを特徴とするものである。
また、本発明のオンウェハ光特性検査用回路の1構成例において、前記第2の導波路の光伝播方向の長さは、前記ダイシングラインの幅に、ダイシング後の前記本回路の切断面の想定される研磨の幅を加えた寸法よりも長いことを特徴とするものである。
また、本発明の検査方法は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第1の工程と、前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第2の工程とを含み、前記オンウェハ光特性検査用回路は、検査光の入射用のグレーティングカプラと、このグレーティングカプラを介して入射した前記検査光を導く第1の導波路と、この第1の導波路内を伝播した前記検査光のモードフィールド径を前記第1の導波路のモードフィールド径よりも小さいサイズに縮小する第1のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第1のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第2のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするものである。
また、本発明の検査方法は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第1の工程と、前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第2の工程とを含み、前記オンウェハ光特性検査用回路は、検査光の出射用のグレーティングカプラと、前記本回路からの検査光を前記グレーティングカプラに導く第1の導波路と、前記本回路からの検査光のモードフィールド径を前記第1の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第1の導波路に結合させる第1のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第2のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第1のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするものである。
本発明によれば、深堀溝を介さずに検査用回路と本回路とを第2の導波路で接続するため、光回路のオンウェハ検査において、検査用回路から本回路に検査光を入射させる際の結合効率、または本回路から出射する検査光を検査用回路に入射させる際の結合効率を改善することができ、本回路の挿入損失測定のS/N比を改善することができる。
図1は、本発明の第1の実施例に係る光回路のダイシング前のチップを示す平面図および断面図である。 図2は、本発明の第1の実施例に係る検査方法を説明するフローチャートである。 図3は、本発明の第1の実施例における検査後のダイシングを説明する平面図である。 図4は、本発明の第1の実施例におけるダイシング後のチップを示す平面図である。 図5は、本発明の第2の実施例に係る光回路のダイシング前のチップを示す平面図である。 図6は、本発明の第2の実施例に係る光回路のグレーティングカプラの部分を拡大した平面図、および本回路と検査用回路の境界部分を拡大した平面図である。 図7は、本発明の第2の実施例における検査後のダイシングを説明する平面図である。 図8は、従来のオンウェハ検査方法におけるダイシング前のチップを示す平面図および断面図である。 図9は、従来のオンウェハ検査方法における検査後のダイシングを説明する平面図である。 図10は、従来のオンウェハ検査方法におけるダイシング後のチップを示す平面図である。 図11は、図8に示した構造における、深堀溝で隔てられた2つのスポットサイズ変換器の結合損失を示す図である。
以下に本発明の実施例の一例を示す。
[第1の実施例]
図1(A)〜図1(C)は本発明の第1の実施例に係るオンウェハ光特性検査用回路を説明する図であり、図1(A)は本実施例に係るSiPh光回路のダイシング前の1チップの構成を示す平面図、図1(B)は本回路と検査用回路の境界部分(図1(A)の5の部分)を拡大した平面図、図1(C)は図1(B)のB−B’線断面図である。なお、図1(B)では、オーバークラッド層の下のSiコア層に形成された構造を透視して記載している。
本実施例のSiPh光回路のダイシング前のチップ1は、従来と同様に検査の対象となる本回路2の領域と、検査用回路3(オンウェハ光特性検査用回路)の領域とに分かれている。図1(A)、図1(B)の12は本回路2と検査用回路3の境界線を示している。ただし、本実施例では、チップ1と周囲の他のチップ(不図示)との間のみダイシング用の深堀溝4によって隔てられ、本回路2と検査用回路3との間には深堀溝4が形成されていない。
本回路2と検査用回路3とは、Si基板50の上に形成されたSiO2から成るBOX層51と、BOX層51の上に形成された光回路を構成する厚さ220nmのSiコア層52と、Siコア層52の上に形成されたSiO2またはSiNから成るオーバークラッド層53とを備えた断面構造を有する。
検査用回路3には、光ファイバ(不図示)からの検査光をSiPh光回路に結合させるためのGC6と、GC6を介して検査用回路3に入射した検査光を導くSi導波路7と、Si導波路7内を伝播した検査光のモードフィールド径をSi導波路7のモードフィールド径よりも小さいサイズに縮小するSSC8とが形成されている。
本回路2には、検査用回路3から出射した検査光のモードフィールド径をSi導波路10のモードフィールド径のサイズに拡大して本回路2のSi導波路10に結合させるSSC9が形成されている。
GC6は、検査光の伝搬方向(図1(B)上下方向)に周期的で、かつ厚さ方向に凹凸を有する回折格子をSiコア層52に形成したものである。
SSC8は、厚さを維持した状態で、検査用回路3から本回路2の方に向かう先端の幅(図1(B)左右方向の寸法)がテーパー状に細くなるSiコア(Siコア層52)を有する。このような構造により、Si導波路7内を伝播した検査光のモードフィールド径の縮小を実現する。
そして、本回路2と検査用回路3との境界領域には、SSC8による縮小後のモードフィールド径に対応する幅のSiコア(Siコア層52)を有する細幅Si導波路11が形成されている。
一方、SSC9は、厚さを維持した状態で、検査用回路3と本回路2との境界領域からSi導波路10の方に向かう先端の幅がテーパー状に太くなるSiコア(Siコア層52)を有する。このような構造により、検査用回路3から本回路2に入射した検査光のモードフィールド径の拡大を実現する。
SSC8,9のテーパー幅、およびSSC8とSSC9間をつなぐ細幅Si導波路11の幅は、SiPh光回路の設計に合わせて任意で設定してよい。ここでは例として、Si導波路7,10のコア幅を0.44μmとし、細幅Si導波路11については長さを250μm、コア幅を0.2μmとしている。細幅Si導波路11の光伝播方向の長さは、検査完了後に本回路2と検査用回路3とを切り離す際に用いるダイシングブレードの厚さよりも長いことが必要である。
図2は本実施例の検査方法を説明するフローチャートである。本実施例の検査方法は、本回路2の光特性を検査するオンウェハ検査工程(図2ステップS1)と、本回路2の検査後に検査用回路3と本回路2とを境界領域の位置で切り離して本回路2をチップ化するダイシング工程(図2ステップS2)と、ダイシング工程の後に本回路2の切断面を研磨する研磨工程(図2ステップS3)とを含む。
上記のような構成を用いてオンウェハ検査時には、図示しない光ファイバからGC6に検査光を照射することで、検査用回路3に検査光を導入し、この検査光を検査用回路3を介して本回路2に導入することができる。検査用回路3と本回路2とは、深堀溝を介さずに細幅Si導波路11で接続されているため、深堀溝での結合損失がなく、高効率に検査光を本回路2に導入することができる。本回路2の検査の例としては、例えば本回路2のSi導波路10を出射する光のパワーを測定することで挿入損失を求める検査などがある。
本実施例では、検査完了後に図3(A)、図3(B)のように検査用回路3と本回路2との境界線に沿ってダイシングすることで、本回路2を切り出してチップ化する。図3(A)、図3(B)における13はダイシングラインである。図4はダイシング後の本回路2の平面図である。
本実施例では、ダイシング時にダイシングブレードが通過する領域に深堀溝が形成されていないため、本回路2の端面に欠けが発生したり、光ファイバとの端面光結合の際の結合効率低下を招く恐れがある。しかし、図4に示すように、ダイシング後に本回路2のチップ端面を研磨することで、清浄な端面を得ることができ、光ファイバとの結合効率の低下を防ぐことができる。
本回路2のSSC9は、本回路2を例えば光送受信器の一部として使用する際に、本回路2への光入力部となるため残しておく必要がある。したがって、ダイシング後の研磨時にチップ端面がSSC9の入力部に達することを防ぐため、細幅Si導波路11の光伝播方向の長さは、ダイシングライン13の幅(図3(B)上下方向の寸法)よりも長いことが必要で、さらにチップ端面を研磨することから、ダイシングライン13の幅に、想定される研磨の幅を加えた寸法よりも長くしておく必要がある。
[第2の実施例]
次に、本発明の第2の実施例について説明する。図5は本実施例に係るSiPh光回路のダイシング前の1チップの構成を示す平面図である。本実施例のチップ21は、検査用回路23(オンウェハ光特性検査用回路)の領域に、検査光入射用のGC24および検査光出力用のGC25を形成し、本回路22の領域に、複数回の曲げを含むSi導波路26を形成したものである。
本実施例においても光回路の断面構造は、図1(C)で説明した第1の実施例の構造と同様である。
図6(A)はGC25の部分を拡大した平面図、図6(B)は本回路22と検査用回路23の境界部分(図5の40の部分)を拡大した平面図である。なお、図5、図6(A)、図6(B)では、オーバークラッド層の下のSiコア層に形成された構造を透視して記載している。図5の41は本回路22と検査用回路23の境界線を示している。
検査用回路23には、光ファイバ(不図示)からの検査光をSiPh光回路に結合させるための検査光入射用のGC24と、本回路23を通過した検査光を外部に出力するための検査光出力用のGC25と、GC24を介して検査用回路23に入射した検査光を導くSi導波路27と、Si導波路27内を伝播した検査光のモードフィールド径をSi導波路27のモードフィールド径よりも小さいサイズに縮小するSSC28と、本回路22からの検査光をGC25に導くSi導波路29と、本回路22から検査用回路23に戻る検査光のモードフィールド径をSi導波路29のモードフィールド径のサイズに拡大してSi導波路29に結合させるSSC30とが形成されている。
本回路2には、Si導波路26と、検査用回路23から出射した検査光のモードフィールド径をSi導波路26のモードフィールド径のサイズに拡大してSi導波路26に結合させるSSC31と、Si導波路26内を伝播した検査光のモードフィールド径をSi導波路26のモードフィールド径よりも小さいサイズに縮小するSSC32とが形成されている。
さらに、本回路22と検査用回路23との境界領域には、SSC28による縮小後のモードフィールド径に対応する幅のSiコアを有し、検査光をSSC31に結合させる細幅Si導波路33と、SSC32による縮小後のモードフィールド径に対応する幅のSiコアを有し、検査光をSSC30に結合させる細幅Si導波路34とが形成されている。
図6(B)では、図5の40の部分を拡大した平面図を示しているが、図5の42の部分を拡大した平面構造も図6(B)に示す構造と同様である。
本実施例では、Si導波路26,27,29のコア幅を0.44μm、SSC28,30,31,32の光伝播方向の長さを30μm、細幅Si導波路33,34のコア幅を0.2μm、細幅Si導波路33,34の光伝播方向の長さを250μmとしている。
本実施例においても検査方法は図2で説明したとおりである。上記のような構成を用いてオンウェハ検査時には、第1の実施例と同様に図示しない光ファイバからGC24に検査光を照射することで、検査用回路23に検査光を導入し、この検査光を検査用回路23を介して本回路22に導入することができる。そして、本回路22に形成された、複数回の曲げを含むSi導波路26を伝播した検査光を、検査用回路23に戻し、検査用回路23のGC25から出射させ、その出射光のパワーを測定することによって、本回路22の挿入損失を測定することができる。
本実施例では、検査完了後に図7のように検査用回路23と本回路22との境界線に沿ってダイシングすることで、本回路22のみを切り出すようにしている。図7における43はダイシングラインである。そして、第1の実施例と同様にダイシング後の本回路2の端面を研磨すればよい。第1の実施例および本実施例では、ダイシングと研磨の後に検査用回路3,23の領域が残らないため、本回路2,22の構成および特性への影響の懸念はない。
ダイシングライン43の幅を100μm、研磨する幅を100μmとすると、上記のとおり細幅Si導波路33,34の長さは250μm程度で良い。ここで、細幅Si導波路33,34の導波路損失を2.0dB/cmとすると、細幅Si導波路33で接続されるSSC28とSSC31の結合損失、および細幅Si導波路34で接続されるSSC32とSSC30の結合損失は、それぞれ0.05dBである。この値は、図11で示した、幅100μmの深堀溝103を介して結合させたSSC107,108を用いた場合よりも、約17.95〜19.95dBだけ結合効率を改善できることが分かる。
本発明は、光回路を検査する技術に適用することができる。
1,21…チップ、2,22…本回路、3,23…検査用回路、4…深堀溝、6,24,25…グレーティングカプラ、7,10,26,27,29…Si導波路、8,9,28,30,31,32…スポットサイズ変換器、11,33,34…細幅Si導波路、50…Si基板、51…BOX層、52…Siコア層、53…オーバークラッド層。

Claims (8)

  1. 検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路において、
    検査光の入射用のグレーティングカプラと、
    このグレーティングカプラを介して入射した前記検査光を導く第1の導波路と、
    この第1の導波路内を伝播した前記検査光のモードフィールド径を前記第1の導波路のモードフィールド径よりも小さいサイズに縮小する第1のスポットサイズ変換器と、
    オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第1のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第2のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするオンウェハ光特性検査用回路。
  2. 検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路において、
    検査光の出射用のグレーティングカプラと、
    前記本回路からの検査光を前記グレーティングカプラに導く第1の導波路と、
    前記本回路からの検査光のモードフィールド径を前記第1の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第1の導波路に結合させる第1のスポットサイズ変換器と、
    オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第2のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第1のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とするオンウェハ光特性検査用回路。
  3. 請求項1または2記載のオンウェハ光特性検査用回路において、
    前記第2の導波路の光伝播方向の長さは、前記本回路の検査後にオンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離して前記本回路をチップ化する際のダイシングラインの幅よりも長いことを特徴とするオンウェハ光特性検査用回路。
  4. 請求項3記載のオンウェハ光特性検査用回路において、
    前記第2の導波路の光伝播方向の長さは、前記ダイシングラインの幅に、ダイシング後の前記本回路の切断面の想定される研磨の幅を加えた寸法よりも長いことを特徴とするオンウェハ光特性検査用回路。
  5. 検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第1の工程と、
    前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第2の工程とを含み、
    前記オンウェハ光特性検査用回路は、
    検査光の入射用のグレーティングカプラと、
    このグレーティングカプラを介して入射した前記検査光を導く第1の導波路と、
    この第1の導波路内を伝播した前記検査光のモードフィールド径を前記第1の導波路のモードフィールド径よりも小さいサイズに縮小する第1のスポットサイズ変換器と、
    オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第1のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第2のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とする検査方法。
  6. 検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第1の工程と、
    前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第2の工程とを含み、
    前記オンウェハ光特性検査用回路は、
    検査光の出射用のグレーティングカプラと、
    前記本回路からの検査光を前記グレーティングカプラに導く第1の導波路と、
    前記本回路からの検査光のモードフィールド径を前記第1の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第1の導波路に結合させる第1のスポットサイズ変換器と、
    オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第2のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第1のスポットサイズ変換器に結合させる第2の導波路とを備えることを特徴とする検査方法。
  7. 請求項5または6記載の検査方法において、
    前記第2の導波路の光伝播方向の長さは、前記第2の工程において前記オンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離す際のダイシングラインの幅よりも長いことを特徴とする検査方法。
  8. 請求項5乃至7のいずれか1項に記載の検査方法において、
    前記第2の工程の後に、前記本回路の切断面を研磨する第3の工程をさらに含み、
    前記第2の導波路の光伝播方向の長さは、前記第2の工程において前記オンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離す際のダイシングラインの幅に、想定される前記研磨の幅を加えた寸法よりも長いことを特徴とする検査方法。
JP2017214487A 2017-11-07 2017-11-07 オンウェハ光特性検査用回路および検査方法 Active JP6805111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017214487A JP6805111B2 (ja) 2017-11-07 2017-11-07 オンウェハ光特性検査用回路および検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017214487A JP6805111B2 (ja) 2017-11-07 2017-11-07 オンウェハ光特性検査用回路および検査方法

Publications (2)

Publication Number Publication Date
JP2019086385A true JP2019086385A (ja) 2019-06-06
JP6805111B2 JP6805111B2 (ja) 2020-12-23

Family

ID=66762837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017214487A Active JP6805111B2 (ja) 2017-11-07 2017-11-07 オンウェハ光特性検査用回路および検査方法

Country Status (1)

Country Link
JP (1) JP6805111B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020255190A1 (ja) * 2019-06-17 2020-12-24
WO2023042320A1 (ja) * 2021-09-15 2023-03-23 日本電信電話株式会社 検査用光回路および光回路チップの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034007A (ja) * 2005-07-28 2007-02-08 Hitachi Cable Ltd スポットサイズ変換導波路付きファイバアレイ、並びにそのスポットサイズ変換導波路付きファイバアレイの製造方法及びそれに用いる導波路集積部材
JPWO2008111447A1 (ja) * 2007-03-14 2010-06-24 日本電気株式会社 光導波路及びその製造方法
US20150214122A1 (en) * 2012-12-11 2015-07-30 Acacia Communications Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
WO2016194349A1 (ja) * 2015-05-29 2016-12-08 日本電信電話株式会社 光コヒーレントミキサ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034007A (ja) * 2005-07-28 2007-02-08 Hitachi Cable Ltd スポットサイズ変換導波路付きファイバアレイ、並びにそのスポットサイズ変換導波路付きファイバアレイの製造方法及びそれに用いる導波路集積部材
JPWO2008111447A1 (ja) * 2007-03-14 2010-06-24 日本電気株式会社 光導波路及びその製造方法
US20150214122A1 (en) * 2012-12-11 2015-07-30 Acacia Communications Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
WO2016194349A1 (ja) * 2015-05-29 2016-12-08 日本電信電話株式会社 光コヒーレントミキサ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020255190A1 (ja) * 2019-06-17 2020-12-24
WO2020255190A1 (ja) * 2019-06-17 2020-12-24 日本電信電話株式会社 検査装置および方法
WO2023042320A1 (ja) * 2021-09-15 2023-03-23 日本電信電話株式会社 検査用光回路および光回路チップの製造方法

Also Published As

Publication number Publication date
JP6805111B2 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
US11409039B2 (en) Waveguide mode expander having non-crystalline silicon features
JP6360911B2 (ja) 懸架リッジ酸化物導波路
KR101591847B1 (ko) 효율적인 실리콘-온-인슐레이터 격자 결합기
KR101691854B1 (ko) 평면 포토닉스 회로를 위한 수직형 광 커플러
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
JP6289401B2 (ja) スポットサイズ変換器
US10852484B2 (en) Apparatus and method for coupling light
CN109791251B (zh) 光束斑点尺寸转换器
US20170293072A1 (en) Optical receptacle and optical transceiver
JPWO2017085934A1 (ja) シリコン光回路
US9164235B1 (en) Dual tip optical coupler
US11415752B2 (en) Optical inspection circuit
JP2017500602A (ja) 光集積化チップ用の光導波路エッジカプラのための装置および方法
US20100329603A1 (en) Structure and method for aligning an optical fiber and a submicronic waveguide
JP6805111B2 (ja) オンウェハ光特性検査用回路および検査方法
Kopp et al. Fiber grating couplers for silicon nanophotonic circuits: Design modeling methodology and fabrication tolerances
WO2019216169A1 (ja) 光デバイスおよび光結合方法
JP6427072B2 (ja) 光ファイバブロック
JP2015045789A (ja) スポットサイズ変換器
WO2023042320A1 (ja) 検査用光回路および光回路チップの製造方法
JP2019174253A (ja) 光センサ装置
JP2010181658A (ja) 光学フィルタの検査方法及び送受信モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201203

R150 Certificate of patent or registration of utility model

Ref document number: 6805111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150