JP6427072B2 - 光ファイバブロック - Google Patents

光ファイバブロック Download PDF

Info

Publication number
JP6427072B2
JP6427072B2 JP2015120639A JP2015120639A JP6427072B2 JP 6427072 B2 JP6427072 B2 JP 6427072B2 JP 2015120639 A JP2015120639 A JP 2015120639A JP 2015120639 A JP2015120639 A JP 2015120639A JP 6427072 B2 JP6427072 B2 JP 6427072B2
Authority
JP
Japan
Prior art keywords
fiber
groove
substrate
optical fiber
isolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015120639A
Other languages
English (en)
Other versions
JP2016206628A (ja
Inventor
渡邉 啓
啓 渡邉
里美 片寄
里美 片寄
優生 倉田
優生 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JP2016206628A publication Critical patent/JP2016206628A/ja
Application granted granted Critical
Publication of JP6427072B2 publication Critical patent/JP6427072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、光通信に用いる平面光波回路に接続する光ファイバブロックに関し、さらに詳細にはアイソレータを内包した光ファイバブロックに関する。
データセンタ用のアプリケーションとして、大きなビットレートを扱う高速光トランシーバーが注目されている。これらのアプリケーションでは、高速というニーズの他に限りあるスペースの中で如何に高速通信を実現するかという小型化が強く求められている。
100Gb/sを超えるCFP2やCFP4の小型フォームでの送受信機モジュールがCFP Multi−Source−Agreement(MSA)(非特許文献1参照)で議論されており小型が求められている。100Gb/sで10kmの距離に対応した100GBASE−LR4アプリケーションは、IEEEの標準化がなされて、800GHz間隔の波長での波長多重(wavelength−division multiplexing(WDM))が用いられている(LAN−WDM,4×25Gb/s)。
WDMを実現するのに、20−nmの波長間隔等、疎(Coarse)である波長間隔の多重(Coarse WDM(CWDM方式))であれば、薄膜フィルタ(Thin−filmfilters(TFF))が用いられるが、これらは、逆に狭い範囲の透過版を正確に作製し、実装することが難しい。
さらに、将来400 Gb/sやさらに高速なビットレートが求められると、多くの波長を利用するため、より高密度な波長間隔グリットが必要となる。
そのため、TFFの代替に、情報通信産業で広く用いられている平面光波回路(planar lightwave circuit(PLC))をフィルタとして用いることが候補として考えられている。
より波長グリットの狭い高性能なフィルタを作製することが可能となるためである。
PLCをLAN−WDMの4×25Gb/sに、例えば適応した場合、受信機の構成は、すでに示されており、非特許文献2に示されるように、PLCの端面にレンズを付け受光PDに集光することで実現する構成が示されている。また、送信側についても同様の構成が考えられ、PLC複合機能集積ハイブリッド技術を用いて、PLC上に設けられた搭載箇所にLD(laser diode)を搭載することで構成される形態が考えられ、基本的にはROSAの構成と類似でPDの箇所に、レーザのLDを配置することで実現する構成が示されている。ボーレート(baudrate)は異なるが、非特許文献3に同様の構成が見られる。
PLCハイブリット技術を用いた送信機(例えば変調はないが、非特許文献4)等があげられ、長く研究されていきているが、実用化の障壁となっているのは、PLCに接続可能なアイソレータがないことである。アイソレータは、戻り光によるレーザの損傷、不安定化、干渉によるノイズ防止などのために必要であるが、PLCの外にファイバインライン型のアイソレータを設置することを前提としているものが多数である。多くの研究発表等、本特許の発明者が知る限り、PLC用に特化したアイソレータの学術的報告はない。
特許として、特許文献1がPLC上に搭載することが可能な光アイソレータユニットが示されている。この基本的な構成は、平面基板上に形成されたV溝や、フェルールに設けられた貫通孔等といったファイバが直線上に整列する機構を有する基板(母材)にGIファイバ(グレーティッドインデックスマルチモードファイバ)を融着したSMファイバ(シングルモードファイバ)を対向させるように配置することでコリメート状態の中に光部品を配置することで、無調芯でかつ高精度に位置決めされた光学部品を製造することにより実現している。このような構成は、GIファイバを融着したSMFをV溝基板上に並べアレイ化することも容易であり、アクティブなアライメントを実施せず整列できるメリットがえられことも可能である。
上記の記載のようにGIファイバを所定の長さで切断することで、コリメートレンズとして働くこと、またGIファイバがSMFと外形寸法が同じであることを活かして、直線上に整列する機構を用いて、無調芯でかつ高精度に位置決めされた光学部品を製造し、PLCに適用することが知られている(非特許文献5参照)。
特開2011−090021号公報
http://www.cfp-msa.org/ Compact and high-sensitivity 100-Gb/s (4 × 25Gb/s) APD-ROSA with a LAN-WDM PLC demultiplexer Toshihide Yoshimatsu, Masahiro Nada, Manabu Oguma, Haruki Yokoyama,Tetsuichiro Ohno, Yoshiyuki Doi, Ikuo Ogawa, Hiroshi Takahashi, and Eiji Yoshida 10 December 2012 / Vol. 20, No. 26 / OPTICS EXPRESS B393 次世代ネットワークを拓く複合機能集積PLC技術(NTT技術ジャーナル 2005.5 p.20 金子他) "1.55μm帯4波長PLCハイブリッド型集積レーザ"電子情報通信学会技術研究報告. LQE, レーザ・量子エレクトロニクス 101(262), 13-18, 2001-08-17 2003年電子情報通信学会エレクトロニクスソサイエティ大会 C-3-103 GIファイバ型レンズコリメータアレイの作製 MEMSテクノロジ 2007、2006年11月発行、p.247等の文献 Y. Yamada, A. Takagi, I. Ogawa, M. Kawachi, and M. Kobayashi, "Silica-based optical waveguide on terraced silicon substrate as hybrid integration platform," Electron. Lett., 29, 444-445 (1993). Localized hermetic seal for planar lightwave circuits US 20030219192 A1
しかしながら、これらの光学部品を平面光波回路(PLC)に、接続するためには以下の問題がある。特許文献1には、ダイシングソーを用いてGIファイバを所定の長さにカットすることが記載されている。ダイシングソーにて加工した端面は、光学研磨を実施した平面程平坦性がないため、加工端面での凹凸により発生する光の散乱によりGIファイバ端での反射減衰量が十分に得られない。つまり、アイソレータの主要箇所(ポラライザ、ファラデー回転子、アナライザ)で例え十分な性能が得られていても、GIファイバ端で反射を発生させていては効果が十分に得られないという問題があった。凹凸による散乱を削減するために、研磨することが考えられるが以下の問題が新たに発生する。
PLCにファイバを固定するファイバブロックなどは、上記の凹凸の散乱を除外するために、研磨されている部材の代表的なものと言える。通常のSMファイバだけを用いたファイバブロックの研磨工程においては、研磨量の誤差はかなりゆるく許されており、100μm程研磨しすぎても問題ない。なぜなら、どこで研磨を終えても、伝搬する光のフィールドが変化しないためである。しかしながら、GIファイバをコリメートレンズとして用いる場合は、研磨終了位置の違いにより、出射時のフィールドの大きさが異なるため研磨終了を正確に行い、GIファイバを所定の長さにする必要がある。これは非常に技術的に困難である。まず、どれ程研磨すればよいかの目安がないこと。さらには、所望の長さを目標として研磨できたとしても、研磨完了した時点で、研磨面にキズ等があるとこれらを再度研磨して除去する必要性が出ると、キズが無くなるまで、さらに研磨を追加するしかなく、GIファイバの長さを所定の長さにすることは難しい。
さらには、特許文献1に示される構成でPLCからなる導波路の途中に光アイソレータユニットを調芯する構成では、光アイソレータユニットの長さ分に溝を形成するため、光アイソレータユニットを挿入するまで、光回路の特性を事前に知ることができないという課題がある。先に述べたデータセンタ向けのTOSA(Transmitter Optical SubAssembly)の場合、AWGの出力に溝を形成し、そこに光アイソレータユニットを挿入することになるが、AWGの特性を事前に知ることができないため、AWGの特性がスペックに入らない場合は、光アイソレータユニットならびにAWGを破棄することになってしまい、コストが上昇するという問題があった。
本発明は上記従来の問題に鑑みなされたものであって、本発明の課題は、PLCに接続が可能であり、調芯箇所を増やすことなく高いアイソレーションを実現できる光アイソレータを内包した光ファイバブロックを提供することにある。
上記の課題を解決するために、一実施形態の光ファイバブロックは、LDを搭載した外部基板に対して戻り光とのアイソレーションを行うアイソレータを内包した光ファイバブロックであって、前記LDからの光が入力され、コリメート光に変換して出力するGIファイバと、GIファイバを直線状に固定するための溝が形成された基板と、前記溝に固定されたGIファイバを前記基板に対して押さえて固定するリッドと、前記基板上に設けられた前記リッドと前記GIファイバとが除去された凹部に前記GIファイバと光接続されるように配置された前記アイソレータとを備え、前記基板には、前記GIファイバの光の伝播方向について位置基準を与える目盛が前記溝に沿って形成されており、前記リッドは、該目盛を読み取り可能なように透明に形成されていることを特徴とする。
他の実施形態の光ファイバブロックは、LDを搭載した外部基板に対して戻り光とのアイソレーションを行うアイソレータを内包した光ファイバブロックであって、前記LDからの光が入力され、コリメート光に変換して出力するGIファイバと、GIファイバを直線状に固定するための溝が形成された基板と、前記溝に固定されたGIファイバを前記基板に対して押さえて固定するリッドと、前記基板上に設けられた前記リッドと前記GIファイバとが除去された凹部に前記GIファイバと光接続されるように配置された前記アイソレータとを備え、前記リッドには、前記GIファイバの光の伝播方向について位置基準を与える目盛が前記溝に沿って形成されており、かつ該目盛を読み取り可能なように透明に形成されていることを特徴とする。
これまでのPLCとファイバとの接続構成と比較して、調芯箇所を増やすことなく高いアイソレーションを実現できる。また、PLC上へ光アイソレータを搭載する形態に比べて、事前にPLCの特性を検査することも可能とする。
本発明に係る光ファイバブロックを備えたTOSAを示す図である。 本発明に係る光ファイバブロックの構成例を示す図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの作製工程について説明する図である。 第1の実施形態の光ファイバブロックの評価測定の結果を示す図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。 第2の実施形態の光ファイバブロックの評価測定の結果を示す図である。 第3の実施形態の光ファイバブロックの平面図である。 GIファイバが配置された状態の第3の実施形態の光ファイバブロックの平面図である。 GIファイバが配置された状態の第3の実施形態の光ファイバブロックの側面図である。 第4の実施形態のPLCを備えた送信機(TOSA)を示す図である。 PLC上にスポットサイズ変換器を設けた場合のモードフィールドの変化を示す図である。 光ファイバブロックがスポットサイズ変換器として機能する場合のモードフィールドの変化を示す図である。
以下、本発明の実施の形態について、詳細に説明する。
(第1の実施形態)
図1は、本発明に係る光ファイバブロックを備えたTOSAを示す図である。図2は、本発明に係る光ファイバブロックの構成例を示す図である。図1に示すように、本発明の光ファイバブロック100は、TOSA101の構成部品として用いることができる。光ファイバブロック100は、LD104を搭載したPLC103に接続され、内包した光アイソレータ20により、LD104を搭載したPLC103を光ファイバ102からの戻り光とアイソレーションする。
光ファイバブロック100は、平板状のガラスウェハ(基板)10の載置面(図示上側の面)上に、一端が被覆2で覆われたSMファイバ1と、GIファイバ3と、光アイソレータ20と、GIファイバ3を基板10に押さえるためのリッド13とが載置された構成を備えている。基板10には、部品が載置される載置面の長手方向の一部には厚みが小さくされた部分である座繰りが形成されており、座繰り以外の載置面には長手方向にV溝が形成されている。V溝には、被覆が除去されたSMファイバ1およびGIファイバ3を載置される。SMファイバ1の被覆2部分は座繰りの上に配置される。本発明の光ファイバブロック100は、基板10の載置面に、GIファイバ3の光の伝播方向について位置基準を与える目盛11がV溝と平行して形成されており、SMファイバ1およびGIファイバ3は透明なリッド13により覆われて固定されている。かかる光ファイバブロック100では、予めV溝と平行に目盛11が形成された基板10により、GIファイバ3の長さを確認しながら製造することができるので、簡便に製造することができる。
本発明に係る光ファイバブロックの作製工程について説明する。図3から図10は、第1の実施形態の光ファイバブロックの作製工程について説明する図である。
まず、図3に示すように、PLCに用いている基板、ここではシリコン基板と同程度の厚さ1mmのガラスウエハを用いて、レジストを塗布した後、標準的なフォトリソグラフィ技術とエッチング技術を用いて、目盛11を基板10上の部品を載置する載置面に作製する。目盛11は、例えば、幅5μm、ライン長さ50μmのラインを10μmピッチに並べて基板10の長手方向に2.0mmの長さまで作製することができる。目盛の長さは、アイソレータの大きさやGIファイバ3の1/4ピッチ長等を考慮して十分に長い長さに設定することができる。エッチングは、ウエットエッチングにて作製したが、リアクティブイオンエッチング(RIE)等を用いてもよい。
目盛11は、顕微鏡等を用いて目視で目盛が確認できれば、その構成は問わず、金属等の膜をパターン化して作製してもよいし、感光性樹脂などを、フォトリソグラフィを用いて作製するだけでもよい。
次に、図4に示すように、機械加工により、第1の基板の上にグレーティッドインデックスマルチモードファイバ(GIファイバ)やシングルモードファイバ(SMファイバ)を固着するための固定用溝としてのV溝12、挿入したファイバの被覆を固定するための座繰りを形成する。基板10上のファイバ固定用の溝12としては、ここでは断面形状がV形状の溝として説明しているが、ファイバを直線上に位置決め固定できるのであればその形状は特に限定されず、例えば矩形溝、U字型の溝であってもよい。
また、一端にすでにSCコネクタが接続されたSMファイバ1の他端と、GIファイバ3の先端をそれぞれ5mm程度、被覆2を除去し、クリーブした後に、融着器を用いて融着接続する。近年の融着器は発達しており、ほぼ全自動でクラッド外径を画像認識し、位置合わせを行い融着できるため、異種のファイバであってもクラッド外径が同じであれば簡便に融着することができる。融着後、図5に示すように、GIファイバ3の被覆を除去した部分を残しクリーブする。GIファイバ3は、NAが0.275、コア径が62.5μmのものを利用することができる。
図6(a)に示すように、形成したV溝12に、作製したGIファイバ融着済みのファイバを挿入し、上面よりさらに厚さ1mmのV溝を形成したガラスウェハと同じガラス製等の透明なリッド13を配置し接着剤を用いて固定する。この時、ファイバ融着点Aが、V溝基板の反対側からおよそ1.9mmの位置にくるように固定した。この長さは、後に説明するGIファイバがコリメート光を出力する長さの2倍と挿入するアイソレータの光が伝搬する方向の長さ1.2mmの和に対して、トレランスを含む長さである。
ここでは、接着剤としてUV硬化樹脂を用い、リッド13を配置後、治具にて抑えながらUV光を照射し固定を行った。接着剤は、屈折率の整合したものが用いられる。挿入時は、融着箇所Aが座繰りに近く、目盛が横にあるところにくるように固定した。この位置はおおよそでもよい。
本実施形態ではGIファイバ3とSMファイバ1とを融着してからV溝に滑らせて固定を行っているが、図7に示すように、V溝上へ双方よりすべらせ、それぞれを突き合わせてから、リッド13で抑えて屈折率の整合した接着剤を用いて固定しても良く、同じ形態ものが作製することが可能である。
これまでの工程では、目盛11を形成する以外は、通常のPLCに接続するためのファイバブロックの製造方法とほぼ同じである。その後、作製したブロックのGIファイバ3側の接続端面Bに飛び出た、GIファイバ3のファイバ予長をニッパーにて切断し、ファイバが凸をある程度ヤスリで平坦化した後に、接続端面Bの研磨を行った。本実施形態では、ファイバに対して垂直に研磨を実施し、端面からおよそ50μm研磨を行い、鏡面となるようにした。
光学顕微鏡にて、接続端面Bを検査し、GIファイバコアに研磨跡等がなきことを確認し、研磨を終了した。研磨跡が見られる場合は、さらに研磨を追加し研磨跡がなくなるまで研磨を行えばよい。
その後、上面から研磨終了時点の接続端面Bの基板表面の目盛位置を読み取る。図6(b)に示すように、端面の目盛を読むとおよそ45μmであった。したがって、この接続端面B=45μmの位置を基準として、GIファイバ3がコリメート光を出力する長さ270μm(通常GIファイバの1/4ピッチ長と呼ばれる)を残すように、ダイシングソーを用いて例えば深さ1.5mmの第1の溝を形成する。再研磨を行うことによって接続端面Bの位置が最終的に変化しても、その位置を基準にGIファイバ3の長さを1/4ピッチ長に加工することができる。
続いて同様に、SMFを融着した側と反対方向に、GIファイバ3、SMファイバ1を融着点Aを起点として1/4ピッチ長のGIファイバ3を残すように第2の溝を形成する。その後、先に築いた第1の溝と第2の溝の間を機械加工にて底面が平らになるように加工を行うことによって、図8(a)に示すように、アイソレータ挿入用の凹部Cが形成される。結果的には、図8(b)に示すように、基板10の長手方向に270μmの長さのリッド13に挟まれた1255μmの長さのリッドが除去された凹部Cが形成される。
凹部Cに、アイソレータ20を配置しUV硬化接着剤を用いて接着固定を行うことによって図2に示す光ファイバブロックが作製できる。GIファイバ3から出力される光はこりメート光なので、凹部Cに固定されたアイソレータ20とGIファイバ3との間の間隔は厳密さを求められないため、接続端面Bの位置が変化しても、その分の変動を凹部Cの光伝播方向の間隔で調整できる。
本実施形態では、端面を垂直に研磨したが、より反射を発生させないために、斜めに研磨しPLCとの接続端面Bおける反射をより低減することが可能となる。
また研磨だけでなく、ダイシングにより加工を行ったが、ダイシングソーによってブレードを傾けて加工することができる機種もあるため、凹部Cを形成するための溝形成時にブレードを傾けて加工を行ってもよい。図9に示すように、基板10の厚さ方向(yz面)において傾斜した凹部Cが形成される。凹部Cに面したGIファイバ端面が斜めになるため厳密に言うと伝搬する光が斜めに出射されるために、対向するGIファイバとの結合効率が若干劣化するが、アイソレータとの間には屈折率が整合している接着剤が存在するためその程度は非常に小さく大きな損失とはならないため、問題とはならず、数度(1〜3°)傾けておくだけで反射を十分に低減することが可能である。
また、基板10の厚さ方向に傾けるのではなく、図10に示すように、光伝播方向(xz平面上)に若干角度(1°〜3°)で傾けてダイシングすることによっても反射を削減させる効果が得られる。
本実施形態では、GIファイバ3の長さは1/4ピッチ長である場合を例に挙げて説明したが、GIファイバ3の長さはコリメート光を出力できる長さP=P1/4(1+2×n(nは0以上の整数))であればこれに限定されない。1/4ピッチ長とは、GIファイバを伝搬する光は、周期的にモードフィールドが変化し伝搬するが、その周期を1ピッチといい、ある波長での1/4ピッチは、伝搬ビームのフィールド径が最も小さい位置(ビームウエスト)から、径が最大となりコリメートされる状態までの長さのことをいう。
本実施形態では、目盛11は、基板10側に作製しているが、後にファイバを押さえるリッド13側に作製しても相対的な位置を知ることは可能であるので同様の効果が得られる。
上述の通り作製した光ファイバブロックの性能を確認する検査方法について説明する。検査は調芯機上に、図2に示すファイバブロックを固定し、研磨した面より、XYZ方向に可動するステージに固定されたクリーブ端面をもつSMFを固定する。ステージ上に固定されたSMF側からTE光(ブロック基板上面に対して、水平方向に電界が振幅する偏光)をもつ波長可変レーザ光入力し、ブロック側の出力をパワーメーターに入れることで透過スペクトルを得る。この測定の後、波長可変レーザの入力方向とパワーメーターの出力を入れ替え逆方向の挿入損失を測定し、アイソレーション評価を行う。
図11は測定の結果を示す図である。測定の結果、波長1.28μmから1.32μmの間で、挿入損失1dB以下であり、また入力を逆側から入れた場合の逆方向挿入損失は32dB以上となり、測定範囲全域で、30dB以上のアイソレーションを得られている。
2つの溝の間を機械加工にて底面が平らになるように加工して作製した凹部Cには、GIファイバのレンズ効果でコリメートされた光が伝搬するため、光伝播方向のz方向軸に対する光結合効率は、ほとんど変化なく低損失に接続することが可能である。このように作製することで、GIファイバを融着したSMFを挿入する際にある程度適当に配置し、また研磨量が一定でなく、また検査の結果、再研磨を実施したりしても最終的な製造ばらつきは、このコリメート伝搬する区間の長さの違いに集約することができる。したがって、無調芯でありながら、目盛があるがゆえに簡便にGIファイバを所望の長さとすることが可能となる。
(第2の実施形態)
図12から図18は、第2の実施形態にかかる光ファイバブロックの作製工程について説明する図である。本実施形態の光ファイバブロックは、アイソレータの入出力面が、GIファイバの長手方向に垂直な面に対して厚さ方向の角度一定のままθ傾いた面を有するように配置した点で第1の実施形態の光ファイバブロックとは異なる。さらに、本実施形態の光ファイバブロックでは、アイソレータのθ傾いた面に接続するために、入力側のGIファイバと出力側のGIファイバがx方向にΔxずらして配置されている。
本実施形態の光ファイバブロックの作製工程を説明する。<100>方位をもつ1mm厚のSi基板に、SiO2を500nm熱酸化により形成する。SiO2は、エッチングのマスクとなる層である。標準的なフォトリソグラフィならびにドライエッチングにより、図12に示すように、Si基板10上のSiO214について、後にエッチングしたい部分であるV溝、凹部、座繰りを形成する領域を除去するパターニングを行う。このとき、(110)方向に平行または垂直方向にV溝を形成するようにパターン化する。本実施形態では、図12に示すように、GIファイバを設置するためのV溝を形成する部分の位置がx方向にΔxずれていることが特徴である。
その後、80度に熱したKOH溶液に、該基板を付けてSiの異方性エッチングを実施する。Siの異方性から111面のエッチングレートが遅いことから、V溝が形成される(非特許文献6参照)。その後、マスクとして利用したSiO2膜を、HF溶液等を利用して除去し、図13に示すようなV溝が形成された基板10を作製する。
Siの異方性エッチングはV溝が形成された状況で、エッチングがストップするので、目盛もこの工程で一度に形成することができる。第1の実施形態と同じく、目盛に関しては、金属等の膜をパターン化して作製してもいし、感光性樹脂などを、フォトリソグラフィを用いて別途作製するだけでもよい。
この状態で、図14に示すように、第1の実施形態と同じく、GIファイバを融着固定したSMFをV溝に先端が、中央に設けた第一の凹部Dにかかる位置にくるように整列させ、逆側より、GIファイバをV溝に整列させた状態で、Siと熱膨張が同等であるガラスからなるリッドで押さえたのちに、UV硬化型の接着剤を間にできた隙間に浸透させ、UV光を照射し固定した。
その後は、第1の実施形態と同じく、作製したブロックのGIファイバ側の端面に飛び出た、GIファイバ予長をニッパーにて切断し、ファイバが凸をある程度ヤスリで平坦化した後に、研磨を行った。本実施形態では、ファイバに対して垂直に研磨を実施し、端面からおよそ50μm研磨を行い、鏡面となるようにしにした。
図15に示すように、目盛を読んで、所定の長さにダイシングソーを用いて第一のGIファイバ、ならびに、第二のGIファイバを所定の長さになるよう溝を形成し、第一、第二の溝の間を機械加工により凹部Cを形成する。
最後に、図16に示すように、整形した中央の凹部に、アイソレータを挿入してUV硬化接着剤にて固定を行った。ここで用いたアイソレータ20は、入射光に対してθ=4度傾けて面を形成しているものを用いた。両側に配置しているマグネットに対して、4度傾けて形成済みのアイソレータを用いていたが、zx平面上で、斜めに偏光子ならびにガーネッの少なくとも一部がGIファイバの光の進行方向に対して、傾いて配置されればよく、マグネットに対して垂直に配置したものを傾けて搭載配置しても同じである。
ここで、図17に示すように、第一のGIファイバと第二のGIファイバを設置するV溝位置がx方向にΔxずれているがこのΔxについて説明する。
アイソレータ20は、ファラデー回転子となるガーネット単結晶,それに印加するための磁石,そして45°の相対角度で配置される2枚の偏光子からなる。偏光子として、ラミポールと呼ばれるシリコン酸化物とアルミニウムの交互多層膜が用いられる。それぞれ、ガーネット単結晶とラミポールを接着する界面ならびに、接着材とラミポールの界面には通常、反射を抑制するために反射防止膜が形成されているが、より高い反射減衰量を得るためには、斜め方向より入射し、界面で発生した反射光を元の光路に戻さないようにすることが実施される。
第1の実施形態の光ファイバブロックの構成では、簡便で、反射防止膜の性能で30dB程度のアイソレーションを得ることが可能であるが、用途によっては、より高いアイソレーションが求められる場合がある。例えば、波長精度が求められるような用途では戻り光がレーザの発振波長に及ぼす影響が大きいためより高いアイソレーション50dB以上が求められる。そのため、光路に対して斜めにアイソレータを斜めに入射されるように挿入すると、対向したGIファイバの結合位置がずれてしまう。
このずれ量は、図18に示されている。凹部Cに配置された接着剤の屈折率をn1、偏光子(ラミポール)23、21の屈折率をn2、厚さをL2、ファラデー回転子(ガーネット結晶等)22の屈折率をn3、厚さをL3、接着剤から偏光子へのコリメートされた平面波の入射角度をθ1、偏光子からファラデー回転子への入射角をθ2、ファラデー回転子内の出射角度を各面の法線方向を基準に定めると、スネルの法則よりn1sinθ1=n2sinθ2=n3sinθ3が成り立つ。
入力側のGIファイバからのコリメートされたビームを幾何学的に、θ1傾いた素子に対して、初段の偏光子を通過した時点でのx方向の光線のx方向ずれ量をΔx2、ファラデー回転子を通過した時点でのそれをΔx3とすると
となり、後段の偏光子も、偏光方向が違うだけで同じものを利用したとすると通過後のx方向ずれ総量は、Δx=2Δx2+Δx3となる。なお、対称な層構造である場合は、出力と入力の角度は同じで、x方向のシフトだけを考慮すればよい。
このように概ねのΔxの値は計算により求められるが、最適化するには実際Δxを少しずつ変化させたものを一度作製し、最適値を求めればよく、Δxシフトする量は、ここに記載したものに限るものではない。
入力側のGIファイバと出力側のGIファイバを設置するV溝位置がx方向にΔxずれていることにより、基板の長手方向(zx平面)に対してアイソレータ20の入出力面が傾いた状態となるよう配置して光の出力がずれた分を補正することが可能となる。そうすることで、アイソレーションを大きく確保しつつも、損失増加を抑えることが可能となる。
第2の実施形態に示した方法で作製したデバイスを評価すると、図19に示すように、アイソレータ20を斜めに置いた効果もあり、挿入損失1dB、逆方向挿入損失は50dB以上とれ、アイソレーションが十分に得られることが確認できる。
(第3の実施形態)
図20は第3の実施形態の光ファイバブロックの平面図であり、図21はGIファイバが配置された状態の第3の実施形態の光ファイバブロックの平面図であり、図22は、図21の側面図である。第2の実施形態ではアイソレータの入出力面が、GIファイバの長手方向に垂直な面に対して厚さ方向の角度一定のままθ傾いた面を有するように配置する構成を示したが、本実施形態ではアイソレータの入出力面が、GIファイバの長手方向に垂直な面に対して基板の厚さ方向にθ傾いた面を有するように配置する点で第1の実施形態とは異なる。さらに本実施形態の光ファイバブロックでは、入力側のGIファイバを固定するV溝の幅W1と、出力側のGIファイバを固定するためにV溝の幅W2とを変えることで対向するGIファイバにおいて厚さ方向にずれを発生させることができる。第2の実施形態と同様に異方性エッチングを採用することにより、エッチング方向は一定となるので、V溝の幅が大きくなるとV溝の深さは深くなる。
図22に示すように、基板の厚さ方向で傾いたアイソレータ20を挿入し、挿入損失が最少となるように対向するGIファイバ3が基板10の厚さ方向(図示y軸方向)にずれるように、V溝の幅を調整すれば、第2の実施形態と同様に、アイソレーションを大きく確保しつつも、損失増加を抑えることができる。
図22に示す例では入力側のGIファイバ3のコアが出力側のGIファイバのコアよりV溝基板厚さ方向に対して低い位置にくる例を示しているが無論逆でもよい。挿入するアイソレータの角度に合わせて設定すればよい。
ずらす量Δyについても、第2の実施形態と同様に幾何学的におおよそ求めることができ、最終的には実デバイスを作り、最適化すればよい。
(第4の実施形態)
本実施形態では、PLCアレイ導波路格子型光合分波器を用いたハイブリット集積型、LAN−WDMの4×25Gb/s送信機(TOSA)の構成を示す。図23は本実施形態のPLCを備えた送信機(TOSA)を示す図である。図23に示す送信機では、PLCとして、調心用導波路付きLAN−WDM信号分波用アレイ導波路格子型光フィルタの導波路を採用している。
PLC103に用いた導波路は、石英ガラスにゲルマニウムを添加した埋め込み導波路で、比屈折率差を2%とし、標準の導波路のコアの高さを4μm、コアの幅を4μmとした。
用いた導波路の材質と導波路パラメータは、合光する4波の波長を1295.56nm、1300.05nm、1304.58nm、1309.14nmとし、透過損失のチャネル間格差を考慮しFSRを7830GHzとした。結果、隣接するS字状アレイ導波路間に付与する導波路長差は、25.79μmとした。また、合分波特性の透過域での平坦性を出現させるため、入力導波路と出力導波路との導波路幅を違う値にした。具体的には第1のスラブ導波路107に接続される出力導波路の幅を8.0μmとし、第2のスラブ導波路105に接続される4本の入力導波路105の幅を15μmとした。
作製したPLC部分を評価した結果、過剰損失1.5dBのフラットトップ特性が得られ、ほぼ狙った波長(周波数)で合波特性が得られていることが確認された。
また、出力導波路108は、SMFとの結合損失を低減するためスポットサイズ変換器を設けており、モードフィールドはSMFのそれとほぼ一致するようにフィールドを拡大して作製している。別途このSSC部分の評価を実施したところ、0.3dB/接続でSMFと接続できることが確認された。つまり、SFMとほぼ同じモードフィールドを実現できている。かかるPLC103は、標準的なPLCの製造工程を用いて作製し、レーザ搭載部のガラスは除去した後に、電極の形成を行っている。
ウエハで形成されたPLCをダイシングで切り出し、必要な出力側の面の研磨を実施した後、発振波長が1295.56nm、1300.05nm、1304.58nm、1309.14nmの4つのLDを赤外透過によるマーク認識による位置合わせを高精度フリップチップにより実施し、各レーザをリフロー工程により固定した。LD搭載工程は、例えば非特許文献7に示すような公知の手法を採用することができる。
これらに対し、第1の実施形態で説明したアイソレータファイバブロックをLDの一つをプロバで電流を供給し発振させて、アクティブ調芯し、UV硬化接着剤を用いて最適な位置で固定を行った。
従来は、このようなデバイスは、別途PLCの端面にレンズを取り付け、コリメートしてだし、アイソレータを通過させた後に、再度レンズを有するレセプタクルを調心してファイバへの結合が得られるように調芯をしていたため、実装のための調芯回数が多く、また、部材が大きく小型化が困難であったが、本実施形態のようにアイソレータを内包したファイバブロックを用いることで、小型化が可能であり、調芯回数を削減できるというメリットが得られる。
また、PLCそのものは石英系材料からできており、高い信頼性が得られる。このため、PLCそのものは、封止が不要である。よって、LDを別途、非特許文献8に示されているような公知の局所封止技術を用いてLD周辺を封止すれば、通常用いられる金属とセラミックからなる気密が取れられたケースそのものも不要となり大幅なコスト削減が可能となる。
局所封止が出来ているにも関わらず、従来のように大きなバルクレンズ2枚を対向させその間にアイソレータを設置すると、コストを抑えて作製することができなかったが、以上の実施形態のアイソレータを内包したファイバブロックとPLCを用いれば、大幅なコスト削減と小型化が可能なTOSAを提供できる。
(第5の実施形態)
以上の実施形態では、図24に示すように、PLC上に図示しないスポットサイズ変換器を設けて、PLCから出力されるモードフィールドがSMFのモードフィールドとほぼ一致するように拡大109してから、GIファイバに入力し、同じ長さの対向するGIファイバで再度集光してSMFの端面に同じ像を形成することで、低損失な接続を実現していた。
本実施形態では、入力側のGIファイバを出力側のGIファイバの開口数(NA)より高いNAを持つGIファイバによって構成することにより、図25に示すように、モードフィールドの変換もアイソレータを内包したファイバブロックを用いて実現することが可能である。ビーム・スポット径は光源の波長に比例し,レンズの開口数(NA:numerical aperture)に反比例することは良く知られている。本実施形態では、レンズの開口数NAを調整することにより、モードフィールドを変換している。また、本実施形態では、入力側のGIファイバを出力側のGIのNAより高いNAを持つGIファイバによって構成する態様を例に挙げて説明しているが、逆に、入力側のGIファイバを出力側のGIのNAより低いNAを持つGIファイバによって構成しても同様にモードフィールドの変換を行うことができる。図24に示すように、PLC上にスポットサイズ変換器を設ける場合は、例えばSSCの長さに1.5mmが必要となり、チップサイズもそれなりの長さが必要であった。本実施形態の光ファイバブロックによれば、この長さ分チップサイズを小さくすることができ、1枚のウエハからの個取り数が大きく取れる。先に述べたようGIファイバの1/4ピッチがPLC上に設けられたSSCの長さよりも短い場合は、デバイスそのもののサイズを小さくでき、より小型化が可能である。
本実施形態の光ファイバブロックの効果を例証した。具体的には、入力側のGIファイバをNAが0.46、コア直径62.5μm、ファイバ直径が125μmのGIファイバを用いて、1/4ピッチとなるような長さとなるようにし、第1の実施形態と同様の構造にてアイソレータファイバブロックを作製した。作製方法は上記のように入力側のGIファイバのNAと長さが異なること以外は同じである。
出力端のモードフィールドを実測したところ、第1の実施形態の構成で、10.3μmであったMFD(Mode−field diameter:モードフィールド径)が、4.6μmとほぼ半分まで削減されていることを確認することができた。
本実施形態のように、NAの異なるGIファイバを対向させることにより、NA変換の機能(スポットサイズ変換器の機能)をアイソレータを内包した光ファイバブロックに付加することができ、本来PLC上に必要としていた機能であるNA変換部(スポットサイズ変換)をPLCからなくすことが可能である。アイソレータを内包した光ファイバブロック自体の作製工程はほとんど変化させることなく、PLCの占有面積が小さくなり、デバイスサイズの削減ならびに、1枚のウエハからの個取り数の増加が可能で、コスト削減の効果が得られる。
1 SMファイバ
2 被覆
3 GIファイバ
10 基板
20 光アイソレータ
12 V溝
13 リッド
100 光ファイバブロック
101 TOSA
102 光ファイバ
103 PLC
104 LD
A 融着点
B 接続端面
C 凹部
D 第1の凹部

Claims (7)

  1. レーザーダイオード(LD)を搭載した外部基板に対して戻り光とのアイソレーションを行うアイソレータを内包した光ファイバブロックであって、
    前記LDからの光が入力され、コリメート光に変換して出力するグレーティッドインデックスマルチモード(GI)ファイバと、
    GIファイバを直線状に固定するための溝が形成された基板と、
    前記溝に固定されたGIファイバを前記基板に対して押さえて固定するリッドと、
    前記基板上に設けられた前記リッドと前記GIファイバとが除去された凹部に前記GIファイバと光接続されるように配置された前記アイソレータとを備え、
    前記GIファイバの一端にはシングルモードファイバが接続されており、前記シングルモードファイバの一部は、前記溝と前記リッドにより固定されており、前記基板には、前記GIファイバの光の伝播方向について位置基準を与える目盛が前記溝に沿って形成されており、前記リッドは、該目盛を読み取り可能なように透明に形成されていることを特徴とする光ファイバブロック。
  2. LDを搭載した外部基板に対して戻り光とのアイソレーションを行うアイソレータを内包した光ファイバブロックであって、
    前記LDからの光が入力され、コリメート光に変換して出力するGIファイバと、
    GIファイバを直線状に固定するための溝が形成された基板と、
    前記溝に固定されたGIファイバを前記基板に対して押さえて固定するリッドと、
    前記基板上に設けられた前記リッドと前記GIファイバとが除去された凹部に前記GIファイバと光接続されるように配置された前記アイソレータとを備え、
    前記GIファイバの一端にはシングルモードファイバが接続されており、前記シングルモードファイバの一部は、前記溝と前記リッドにより固定されており、前記リッドには、前記GIファイバの光の伝播方向について位置基準を与える目盛が前記溝に沿って形成されており、かつ前記リッドは、該目盛を読み取り可能なように透明に形成されていることを特徴とする光ファイバブロック。
  3. 前記外部基板と接続される、前記光ファイバブロックの接続端面は鏡面研磨されていることを特徴とする請求項1または2に記載の光ファイバブロック。
  4. 前記GIファイバは、前記アイソレータの上流側に配置された入力側GIファイバと、前記アイソレータの下流側に配置された出力側GIファイバとを含み、該入力側GIファイバおよび該出力側GIファイバはそれぞれ、1/4ピッチ長に1/2ピッチ長のn倍(nは0以上の整数)を加えた長さであることを特徴とする請求項1から3のいずれかに記載の光ファイバブロック。
  5. 前記アイソレータの光の入力面および出力面が、前記GIファイバの長手方向と垂直な面に対して傾きθを有するように配置され、
    前記入力側GIファイバと前記出力側GIファイバとは、前記傾きθに応じて前記GIファイバの長手方向と垂直な方向にずらして配置されていることを特徴とする請求項に記載の光ファイバブロック。
  6. 前記溝は前記入力側GIファイバが固定される溝と前記出力側GIファイバが固定される溝とで幅が異なり、前記入力側GIファイバと前記出力側GIファイバとは、前記基板の深さ方向に軸ずれして配置されていることを特徴とする請求項4または5に記載の光ファイバブロック。
  7. 前記入力側GIファイバの開口数(NA)と、前記出力側GIファイバのNAとは互いに異なることを特徴とする請求項から6のいずれかに記載の光ファイバブロック。
JP2015120639A 2015-04-15 2015-06-15 光ファイバブロック Active JP6427072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015083684 2015-04-15
JP2015083684 2015-04-15

Publications (2)

Publication Number Publication Date
JP2016206628A JP2016206628A (ja) 2016-12-08
JP6427072B2 true JP6427072B2 (ja) 2018-11-21

Family

ID=57489752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015120639A Active JP6427072B2 (ja) 2015-04-15 2015-06-15 光ファイバブロック

Country Status (1)

Country Link
JP (1) JP6427072B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037171B2 (ja) * 2017-12-25 2022-03-16 アダマンド並木精密宝石株式会社 光アイソレータモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171126A (ja) * 1995-12-19 1997-06-30 Mitsubishi Electric Corp 半導体レーザモジュール用基板および半導体レーザモジュール
WO2004029669A2 (en) * 2002-09-25 2004-04-08 Xponent Photonics Inc Optical assemblies for free-space optical propagation between waveguide(s) and/or fiber(s)
WO2005114284A1 (en) * 2004-05-18 2005-12-01 Sercalo Microtechnology Ltd. Optical coupling element and method of manufacturing the optical coupling element
JP2006317787A (ja) * 2005-05-13 2006-11-24 Namiki Precision Jewel Co Ltd 光伝送モジュール

Also Published As

Publication number Publication date
JP2016206628A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
US7269317B2 (en) Optical assemblies for free-space optical propagation between waveguide(s) and/or fiber(s)
KR101258725B1 (ko) 얇은 soi cmos 광 집적회로의 광대역 광 커플링
US8503841B2 (en) Device for coupling an optical fiber and a nanophotonic component
US10180546B2 (en) Optical receptacle and optical transceiver
CA2995292C (en) Photonic chip having a monolithically integrated reflector unit and method of manufacturing a reflector unit
JP2020534566A (ja) フォトニック集積回路の導波路への光ファイバの自己整合接続のための方法および装置
US20180372966A1 (en) Optical device, optical processing device, and method of producing the optical device
US20100329603A1 (en) Structure and method for aligning an optical fiber and a submicronic waveguide
Desmet et al. Laser written glass interposer for fiber coupling to silicon photonic integrated circuits
JP6427072B2 (ja) 光ファイバブロック
Hoppe et al. Packaging process for efficient coupling using a grating coupler with backside mirror
JP2007017751A (ja) 光導波路モジュールおよびその製造方法
Romero-García et al. Misalignment tolerant couplers for hybrid integration of semiconductor lasers with silicon photonics parallel transmitters
JP6810076B2 (ja) ファイバモジュール
Nauriyal et al. Packaging Integrated Photonic Devices to Increase Scalability Using Laser Fusion Splicing
JP7107194B2 (ja) 光接続構造
Nauriyal et al. Low-loss, Single-shot Fiber-Array to Chip Attach Using Laser Fusion Splicing
Hoffmann et al. Fiber ribbon alignment structures based on rhombus-shaped channels in silicon
JP6345153B2 (ja) Siフォトニクス光波回路及びその製造方法
JP5908369B2 (ja) 受光デバイス
JP4792422B2 (ja) 平面光波回路
CN117055166A (zh) 压电相位调制装置以及陀螺仪
JPH063538A (ja) 光導波路
Fischer-Hirchert et al. Fiber Optic Modules
JP2011027900A (ja) 光ファイバモジュール、光ファイバモジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181026

R150 Certificate of patent or registration of utility model

Ref document number: 6427072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150