JP2021136411A - 光デバイスおよび光デバイスの試験方法 - Google Patents

光デバイスおよび光デバイスの試験方法 Download PDF

Info

Publication number
JP2021136411A
JP2021136411A JP2020034066A JP2020034066A JP2021136411A JP 2021136411 A JP2021136411 A JP 2021136411A JP 2020034066 A JP2020034066 A JP 2020034066A JP 2020034066 A JP2020034066 A JP 2020034066A JP 2021136411 A JP2021136411 A JP 2021136411A
Authority
JP
Japan
Prior art keywords
optical
test
light
wafer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020034066A
Other languages
English (en)
Other versions
JP7467985B2 (ja
Inventor
昌樹 杉山
Masaki Sugiyama
昌樹 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Optical Components Ltd
Original Assignee
Fujitsu Optical Components Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Optical Components Ltd filed Critical Fujitsu Optical Components Ltd
Priority to JP2020034066A priority Critical patent/JP7467985B2/ja
Priority to US17/135,178 priority patent/US11604116B2/en
Priority to CN202110181476.XA priority patent/CN113325513B/zh
Publication of JP2021136411A publication Critical patent/JP2021136411A/ja
Application granted granted Critical
Publication of JP7467985B2 publication Critical patent/JP7467985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30—Testing of optical devices, constituted by fibre optics or optical waveguides
    • G01M11/33—Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter being disposed at one fibre or waveguide end-face, and a light receiver at the other end-face
    • G01M11/331—Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter being disposed at one fibre or waveguide end-face, and a light receiver at the other end-face by using interferometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30—Testing of optical devices, constituted by fibre optics or optical waveguides
    • G01M11/33—Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter being disposed at one fibre or waveguide end-face, and a light receiver at the other end-face
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/02—Testing optical properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】光デバイスをウエハ状態で効率的に試験できること。【解決手段】光ＩＣチップ１１０のウエハ１００上には、光導波路１２０と、光導波路１２０に接続された光回路１３０，１３５，１４０ａ，１４０ｂ，１５０ａ〜１５０ｄと、が設けられる。ダイシング以前の状態では、ウエハ１００上において光チップ部品搭載用のテラス１６０が設けられ、光導波路１２０ａが切断されている。この光導波路１２０ａ部分を迂回して、試験光を試験対象の光回路１４０ａに導波させる試験用光導波路１７０と、光導波路１２０ａに試験光を入射させるグレーティングカプラ１９０と、を設ける。これにより、ダイシング以前のウエハ状態のままで、ウエハ１００の試験用光導波路１７０に、グレーティングカプラ１９０を介して試験光を供給して、光回路１４０ａを含む光回路１３０，１３５，１４０ｂ，１５０ａ〜１５０ｄの試験が行える。【選択図】図１

Description

本発明は、光送受信機等の光デバイスおよび光デバイスの試験方法に関する。
光デバイスは、光ＩＣチップ化され、光ＩＣチップとして、光信号を受信する光受信部（Ｒｘ）と、光信号を送信する光送信部（Ｔｘ）がある。光ＩＣチップ上には、光導波路、光回路、光チップ部品等が設けられる。光回路は、例えば、ＰＢＳ（偏波ビームスプリッタ）、ＰＲ（偏波ローテータ）、９０°光ハイブリッド等である。光チップ部品は、例えば、半導体光増幅器（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒｓ：ＳＯＡ）等である。
光回路の試験を行う際、光ＩＣチップの端面から光ファイバを介して光回路に光信号を入射する方法がある。また、光ＩＣチップ化する前のウエハ状態で光回路を試験する方法がある（例えば、下記特許文献１参照。）。この方法では、測定する光ＩＣチップの領域外のウエハ部分にグレーティングカプラ（Ｇｒａｔｉｎｇ Ｃｏｕｐｌｅｒ：ＧＣ）を設け、ダイシングラインを越える光導波路を介して光信号を光回路に入射させる。これにより、ウエハ表面方向からファイバ（ファイバアレイ）をＧＣに近づけて光を入射することで、光ＩＣチップに光を入力でき、ダイシング前のウエハ状態のままでウエハ上の光回路の試験が可能となる。
米国特許出願公開第２０１９／０２９３８６６号明細書
しかしながら、ダイシングによりチップ化された光ＩＣチップに対する試験では、光ＩＣチップの端面から光導波路に試験光を入射させる必要がある。この場合、光ＩＣチップを１個ずつステージにセットして光ファイバを調心しなければならず、試験に手間と時間がかかった。
また、ダイシング以前の段階で光ＩＣチップに対する試験を行う場合、以下の問題を有する。上記の光チップ部品、例えば、ＳＯＡは化合物半導体で形成されている。このため、ウエハプロセスの段階でウエハ（基板）にＳＯＡ搭載用の深溝（テラス）形成する。そして、ウエハをダイシングしてチップ化した後、テラスにＳＯＡをボンディング等で搭載することで、ＳＯＡは入射された光を後段の光導波路に出射する。
このため、チップ化以前のウエハ状態では、テラスにＳＯＡが搭載されておらず、テラスで光導波路が切断された状態となっている。この状態では、ＧＣを用いて光ＩＣチップに光信号を入射させたとしても、光信号をテラス後段の光回路に導波させることができず、ウエハ状態のままで光ＩＣチップの光回路を試験することはできない。
一つの側面では、本発明は、光デバイスをウエハ状態で効率的に試験できることを目的とする。
一つの実施態様によれば、ウエハをダイシングしてチップ化される光デバイスにおいて、前記ウエハ上に、複数の光導波路と、前記光導波路に接続された光回路と、複数の前記光導波路のうち、光チップ部品搭載用のテラスで切断された光導波路部分を迂回し、試験光を試験対象の前記光回路に導波させる試験用光導波路と、が設けられた光デバイスが提案される。
一態様によれば、光デバイスをウエハ状態で効率的に試験できることが可能になる。
図１は、実施の形態にかかる光デバイスの構成例１を示す平面図である。 図２は、実施の形態にかかる光デバイスの構成例２を示す平面図である。 図３は、実施の形態にかかる光デバイスの構成例３を示す平面図である。 図４は、実施の形態にかかる光デバイスを搭載した送受信モジュールの構成例を示す図である。 図５は、実施の形態にかかる光デバイスのウエハ上の配置例１を示す平面図である。 図６は、実施の形態にかかる光デバイスのウエハ上の配置例２を示す平面図である。 図７は、実施の形態にかかる光デバイスのウエハ上の配置例３を示す平面図である。
以下に、図面を参照して、本発明にかかる光デバイスの実施の形態を詳細に説明する。実施の形態では、光デバイスとして光回路を備えた光ＩＣチップの光受信部（Ｒｘ）を例に説明する。光ＩＣチップは、光送信部（Ｔｘ）もほぼ同様の構成であり、光送信部についても同様に適用することができる。
以下に説明する光ＩＣチップでは、ダイシング以前のウエハ状態のままで光ＩＣチップの光回路に対する各種試験を行うことを可能にする。上述したように、ウエハ状態の光ＩＣチップでは、チップ状に形成された化合物半導体による光チップ部品、例えばＳＯＡがウエハ（チップ化後の基板）上に搭載されておらず、光導波路は、ＳＯＡ搭載の部分で光導波が切断された形となっている。
図１に示した構成において、ＳＯＡ以外のＰＢＳ（偏波ビームスプリッタ）、ＰＲ（偏波ローテータ）、９０°光ハイブリッド等の光回路、および光導波路は、ダイシング以前のウエハ状態においてウエハ上に形成可能である。
このように、ＳＯＡが未搭載の状態では、光ＩＣチップの光回路を試験しようとしても、ＳＯＡ部分で光導波路による光導波が切断されており、ＳＯＡ後段の光回路に対して試験光を導波できず、光ＩＣチップの試験を行うことができない。このため、実施の形態では、光導波が切断された状態の光導波路を迂回する形で別の試験用光導波路を介して光回路に入射させ、光回路の試験を可能にする。
（光デバイスの構成例）
図１は、実施の形態にかかる光デバイスの構成例１を示す平面図である。実施の形態のウエハ１００は、例えば、シリコン（Ｓｉ）を用いる。ウエハ１００にＳｉを用いることで、Ｓｉ基板上に設ける光回路の素子サイズを集積化でき小型化できる。但し、Ｓｉは、ＰＬＣ（Ｐｌａｎａｒ Ｌｉｇｈｔｗａｖｅ Ｃｉｒｃｕｉｔ）用のガラス基板に比べて光損失が大きい。このため、ウエハ１００にＳｉを用いた場合、ウエハ１００上に光回路としてＳＯＡを配置して、光信号を増幅させる。
図１において、ウエハ１００上のダイシングラインＤＬ（点線）で囲まれた領域が光受信部（Ｒｘ）に用いる一つの光ＩＣチップ１１０である。光ＩＣチップ１１０には、光信号を導波させる光導波路と、各種の光回路が設けられる。
試験装置１８０は、偏波多重信号を扱う光ＩＣチップ１１０の光回路に対し、ＴＥ，ＴＭの両偏波の試験光を入力する。試験装置１８０は、光源１８１と偏波コントローラ１８２を含む。光源１（１８１ａ）から出射された光は偏波コントローラ１８２ａを介して光ＩＣチップ１１０にローカル光（ＬＯ）として供給する。光源２（１８１ｂ）から出射された光は偏波コントローラ１８２ｂを介して光ＩＣチップ１１０にシグナル光（Ｒｘ−Ｓｉｇ）として供給する。例えば、偏波コントローラ１８２ａは、光源１（１８１ａ）からの光をＴＥ偏光にしたローカル光を供給する。偏波コントローラ１８２ｂは、光源２（１８１ｂ）からの光をＴＥ偏光あるいはＴＭ偏光に切り替えたシグナル光を供給する。シグナル光は、ＴＥ偏波あるいはＴＭ偏波された試験用の多値信号である。
（光ＩＣチップに対する光入力）
ダイシングラインＤＬで切断してチップ化し、ＳＯＡ等のチップを搭載することで製品化された後の光ＩＣチップ１１０には、光導波路１２０ａにローカル光（ＬＯ）が入力され、光導波路１２０ｂにシグナル光（Ｒｘ−Ｓｉｇ）が入力される。ローカル光（ＬＯ）は、光受信部（Ｒｘ）の光源から出射され、光ＩＣチップ１１０の端面部分に位置する光導波路１２０ａの一端から入射される。シグナル光（Ｒｘ−Ｓｉｇ）は、光受信部（Ｒｘ）の外部の光伝送路から伝送された光が光ＩＣチップ１１０の端面部分に位置する光導波路１２０ｂの一端から入射される。
光導波路１２０ａを介して入射されたローカル光は、テラス１６０部分に搭載されたＳＯＡにより光増幅され、一方の９０°光ハイブリッド（９０ＯＨ）１４０ａ、および他方の９０°光ハイブリッド（９０ＯＨ）１４０ｂに入射される。
光導波路１２０ｂを介して入射されたシグナル光は、偏波ビームスプリッタ（ＰＢＳ：Ｐｏｌａｒｉｚｉｎｇ Ｂｅａｍ Ｓｐｌｉｔｔｅｒ）１３０によりＴＭ光とＴＥ光に分けられる。ＰＢＳ１３０から出射されるＴＥ光は、光導波路１２０ｃを介して一方の９０°光ハイブリッド（９０ＯＨ）１４０ａに入射される。ＰＢＳ１３０から出射されるＴＭ光は、偏波ローテータ（ＰＲ：Ｐｏｌａｒｉｚａｔｉｏｎ Ｒｏｔａｔｏｒ）１３５で偏波回転されてＴＥ光とされ、光導波路１２０ｄを介して他方の９０°光ハイブリッド（９０ＯＨ）１４０ｂに入射される。
一方の９０°光ハイブリッド（９０ＯＨ）１４０ａには、ローカル光とシグナル光が入射され、位相の異なる信号を分離し、受光素子（ＰＤ：Ｐｈｏｔｏ Ｄｅｔｅｃｔｏｒ）１５０ａ，１５０ｂで受光する。ＰＤ１５０ａは、ＸＩ成分の電気信号を出力し、ＰＤ１５０ｂは、ＸＱ成分の電気信号（Ｒｘ−ＲＦ）を出力する。他方の９０°光ハイブリッド（９０ＯＨ）１４０ｂには、ローカル光とシグナル光が入射されて位相の異なる信号を分離し、ＰＤ１５０ｃ，１５０ｄで受光する。ＰＤ１５０ｃは、ＹＩ成分の電気信号を出力し、ＰＤ１５０ｄは、ＹＱ成分の電気信号（Ｒｘ−ＲＦ）を出力する。
（光ＩＣチップの試験時の光入力）
そして、実施の形態では、光ＩＣチップ１１０の試験時、試験装置１８０から出射された試験光（ローカル光およびシグナル光）を、グレーティングカプラ（ＧＣ）１９０を用いて光ＩＣチップ１１０に入射させる。このため、光ＩＣチップ１１０のウエハ１００上に、ＧＣ１９０用の領域を設ける。図１の例では、光ＩＣチップ１１０の領域外のウエハ１００上にＧＣ１９０を配置している。ローカル光は、ウエハ１００上の光ＩＣチップ１１０の外側に配置したＧＣ１（１９０ａ）を用いる。シグナル光の入射には、ウエハ１００上の光ＩＣチップ１１０の外側に配置したＧＣ２（１９０ｂ）を用いる。
ここで、図１に示すように、ウエハ状態の光ＩＣチップ１１０、すなわち、ダイシングラインＤＬで切り離す以前の状態の光ＩＣチップ１１０は、未だＳＯＡが搭載されておらず、ＳＯＡを搭載する部分には、テラス１６０が設けられた状態である。実施の形態では、光ＩＣチップ１１０上にＳＯＡを搭載しない状態で試験を行うものであるため、ＳＯＡの符号は付していないが、ダイシング後にテラス１６０部分にボンディングによりＳＯＡが搭載される。
このように、光ＩＣチップ１１０上にＳＯＡを搭載しない状態で試験のために、ウエハ状態の光ＩＣチップ１１０の端面の光導波路１２０ａにローカル光を入射させたとしても、テラス１６０部分で光の導波が切断されている。この状態のままでは、ローカル光は、テラス１６０より後段の光導波路１２０ｅおよび光回路（９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂに導波させることができない。この場合、ＳＯＡ後段に配置された光回路（９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂ等の光回路を試験することができない。実施の形態の試験対象の光回路は、例えば、９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂである。
このため、実施の形態では、光ＩＣチップ１１０に入力されるローカル光をテラス１６０部分を経由せず、このテラス１６０部分を迂回して後段の光回路である９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂに入射させる構成とする。
図１に示す例では、試験用光導波路１７０は、ローカル光の光導波路１２０ａおよびテラス１６０の側部に隣接して設けている。試験用光導波路１７０は、光ＩＣチップ１１０の試験時に、一端が試験装置１８０が出射するローカル光のＧＣ１９０ａに接続される。試験用光導波路１７０の他端は、光結合器、例えば方向性結合器１７１に接続される。
方向性結合器１７１は、例えば２×２タップカプラを用いて構成され、テラス１６０の後段の光導波路１２０ｅ部分で光合波させ、また、受光モニタ１７２への分岐出力を有する。方向性結合器１７１（２×２タップカプラ）は、２入力の一方がテラス１６０後段の光導波路１２０ｅに接続され、他方が試験用光導波路１７０に接続される。また、方向性結合器１７１（２×２タップカプラ）は、２出力の一方が光導波路１２０ｅに結合され、光信号を後段の光回路に導波し、他方が受光モニタ１７２に光を分岐出力する。
受光モニタ１７２は、ｍＰＤ等の受光素子からなる。例えば、受光モニタ１７２は、後に搭載されるＳＯＡの増幅制御用として設けられる。受光モニタ１７２は、方向性結合器１７１の分岐出力の光レベル（受光電流）を検出する。受信部（Ｒｘ）に設けられる図示しない制御部は、受光モニタ１７２の光レベルに基づき、ＳＯＡの光増幅度をフィードバック制御する。
そして、図１に示すような光ＩＣチップ１１０上にＳＯＡが搭載されていないウエハ状態での試験について説明する。この場合、光ＩＣチップ１１０に対し、ＧＣ１（１９０ａ）からローカル光（ＬＯ）を入射させ、ＧＣ２（１９０ｂ）からシグナル光（Ｒｘ−Ｓｉｇ）を入射させる。
そして、ＧＣ１（１９０ａ）から入射されたローカル光は、試験用光導波路１７０から方向性結合器１７１を介して光導波路１２０ｅに導波させることができる。このローカル光は、光導波路１２０ｅを介してテラス１６０よりも後段の光回路である９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂに入射させることができるようになる。９０°光ハイブリッド（９０ＯＨ）１４０ａ，１４０ｂは、それぞれローカル光とシグナル光を干渉させ、ＸＩ，ＸＱ，ＹＩ，ＹＱ成分の電気信号（Ｒｘ−ＲＦ）を出力できる。
これにより、ＳＯＡが未搭載であるウエハ状態のままで複数の光ＩＣチップ１１０に対し、試験装置１８０による試験を行うことができるようになる。そして、ウエハ状態による光ＩＣチップ１１０の試験後、ダイシングラインＤＬに沿ってウエハ１００から複数の光ＩＣチップ１１０が分離され、その後、各光ＩＣチップ１１０のテラス１６０部分にＳＯＡがボンディングにより搭載される。
ＳＯＡ搭載により完成した光ＩＣチップ１１０は、光ファイバ等を介して端面部分の光導波路１２０ａからローカル光が入射され、端面部分の光導波路１２０ｂからシグナル光が入射され、光受信部（Ｒｘ）として機能する。ＧＣ１９０および試験用光導波路１７０は、上記試験時にのみ用いられ、光ＩＣチップ１１０の完成後はＧＣ１９０を用いた光の入射は行わず、試験用光導波路１７０に対して光は入射させない。
このように実施の形態の光ＩＣチップ１１０によれば、ＳＯＡ未搭載のウエハ状態、すなわち、ダイシング以前の製造段階でウエハ１００上の複数の光ＩＣチップ１１０部分に対する試験を行うことができる。これにより、試験にかかる作業者の手間を削減でき、試験にかかる時間（スループット）を向上できるようになる。
図２は、実施の形態にかかる光デバイスの構成例２を示す平面図である。構成例２において、構成例１（図１）同様の構成には同一の符号を付してある。この構成例２の光ＩＣチップ１１０では、光結合器として２（入力）×２（出力）のＭＭＩ（ＭｕｌｔｉＭｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ）カプラ２０１を用いる。構成例１（図１）では方向性結合器１７１の分岐比は波長依存性を有するが、構成例２（図２）のＭＭＩカプラ２０１を用いることで波長無依存化して精度よく試験実施できるようになる。
図３は、実施の形態にかかる光デバイスの構成例３を示す平面図である。構成例３において、構成例１（図１）同様の構成には同一の符号を付してある。この構成例３の光ＩＣチップ１１０では、構成例１（図１）で用いた受光モニタ（ｍＰＤ）１７２への分岐出力用の方向性結合器（タップカプラ）１７１に代えて、９０°光ハイブリッド（９０ＯＨ）３０１の入力を用いる構成である。
図３に示す９０°光ハイブリッド（９０ＯＨ）３０１には、４×４カプラ、例えば４×４ＭＭＩカプラを用いる。この４×４カプラの４入力のうち１入力はシグナル光（Ｒｘ−Ｓｉｇ）、１入力はローカル光（ＬＯ）の入力に用いると、残り２入力は未使用となる。この残りの２入力のうちの一つをＧＣ１（１９０ａ），ＧＣ３（１９０ｃ）から試験用のローカル光（ＬＯ）の入力に用いる。
構成例３では、光ＩＣチップ１１０の試験時のローカル光（ＬＯ）の入射用に２つのＧＣ（ＧＣ１（１９０ａ），ＧＣ３（１９０ｃ））を用いる。ＧＣ１（１９０ａ）から入射されたローカル光は、試験用光導波路１７０ａを介して一方の９０°光ハイブリッド（９０ＯＨ）３０１ａに入射させる。ＧＣ３（１９０ｃ）から入射されたローカル光は、試験用光導波路１７０ｂを介して他方の９０°光ハイブリッド（９０ＯＨ）３０１ｂに入射させる。このように、光回路である９０°光ハイブリッド（９０ＯＨ）３０１が２つ以上の入力を有するカプラを用い、カプラの入力の一つをＧＣ１９０に接続した構成としてもよい。
構成例３では、２つのＧＣ１（１９０ａ）とＧＣ３（１９０ｃ）を用いた構成とした。これに限らず、一つのＧＣ１（１９０ａ）のみ用い、光ＩＣチップ１１０の内部あるいは外部でＧＣ１（１９０ａ）が出射する試験光を光分岐させ、２つの９０°光ハイブリッド（９０ＯＨ）３０１ａ，３０１ｂに入射させる構成とすることもできる。
図４は、実施の形態にかかる光デバイスを搭載した送受信モジュールの構成例を示す図である。光送受信モジュール４００は、光送受信パッケージ４０１、ＬＤ等の光源４０２、ＤＳＰ等の制御部４０３を含む。光送受信パッケージ４０１は、上述した光ＩＣチップ１１０を備えた光受信部（Ｒｘ）４１１および、同様に上述した光ＩＣチップ１１０を備えた光送信部（Ｔｘ）４１２を有する。
光受信部（Ｒｘ）４１１には、光ファイバを介して伝送されたシグナル光（Ｒｘ−Ｉｎ）と、光源４０２からのローカル光（ＬＯ）が入力され、シグナル光を復調した電気信号（Ｒｘ−ＲＦ）を制御部４０３に出力する。また、光送信部（Ｔｘ）４１２には、制御部から入力される送信信号と、光源４０２からのローカル光（ＬＯ）が入力され、送信信号を変調したシグナル光（Ｔｘ−Ｏｕｔ）を光ファイバに出力する。
制御部４０３は、光送受信パッケージ４０１（光受信部４１１，光送信部４１２）および光源４０２を動作制御し、光送受信モジュール４００における光信号および電気信号の入出力を制御する。
上述した各構成例の光ＩＣチップ１１０は、ＳＯＡが搭載される光受信部（Ｒｘ）４１１を例に説明したが、光送信部（Ｔｘ）４１２についても同様にＳＯＡが搭載される。また、光送信部（Ｔｘ）４１２と光受信部（Ｒｘ）４１１の構成上の相違としては、光受信部（Ｒｘ）４１１では受光モニタ１７２を用いるが、光送信部（Ｔｘ）４１２では、受光モニタに代えて光変調器が配置された形となる。これにより、ＳＯＡが未搭載状態の光ＩＣチップ１１０に対する試験は、光受信部（Ｒｘ）４１１で説明した例と同様に光送信部（Ｔｘ）４１２についても効率的に行うことができる。
（光デバイスのウエハ上の配置例）
図５は、実施の形態にかかる光デバイスのウエハ上の配置例１を示す平面図である。上述した光ＩＣチップ１１０は、ウエハ１００上に複数配置され、この配置例について説明する。配置例１では、４つの光ＩＣチップ１１０（１１０ａ〜１１０ｄ）の領域外にＧＣ１９０を配置したものである。
図５に示すように、各光ＩＣチップ１１０の各ダイシングラインＤＬの領域外のウエハ１００上にＧＣ１９０を配置する。例えば、光ＩＣチップ１１０ｃの試験用のＧＣ１９０ａ，１９０ｂを、光ＩＣチップ１１０ｃの図５上部のダイシングラインＤＬの領域外のウエハ１００上に配置する。光ＩＣチップ１１０ｄの試験用のＧＣ１９０ａ，１９０ｂについても、光ＩＣチップ１１０ｄの図５上部のダイシングラインＤＬの領域外のウエハ１００上に配置する。なお、光ＩＣチップ１１０ａ，１１０ｂの試験用のＧＣ１９０ａ，１９０ｂは、光ＩＣチップ１１０ａ，１１０ｂの領域外においてウエハ１００の上端部に位置する。
この配置例１によれば、ダイシングラインＤＬで４つの光ＩＣチップ１１０をそれぞれダイシングすると、ダイシング後の各光ＩＣチップ１１０（１１０ａ〜１１０ｄ）にＧＣ１９０が残らない。すなわち、配置例１によれば、ダイシング後の光ＩＣチップ１１０は、ウエハ状態で試験した際にのみ用いるＧＣ１９０を含まず、光ＩＣチップ１１０から余分な構成を除くことができる。なお、配置例１では、隣接する光ＩＣチップ１１０間に配置されたＧＣ１９０部分のウエハ１００の領域１１０ｘは、不要な領域として捨てることになる。
図６は、実施の形態にかかる光デバイスのウエハ上の配置例２を示す平面図である。図６に示す配置例２では、ＧＣ１９０を隣接する光ＩＣチップ１１０（１１０ａ〜１１０ｄ）の領域に配置したものである。
図６に示すように、光ＩＣチップ１１０試験用のＧＣ１（１９０ａ）とＧＣ２（１９０ｂ）を隣接する光ＩＣチップ１１０の領域上に配置する。例えば、光ＩＣチップ１１０ｃ用のＧＣ１（１９０ａ）とＧＣ２（１９０ｂ）は、図６の上部に隣接して位置する光ＩＣチップ１１０ａの内部で空いた領域、例えば、ＰＤ１５０間に配置する。
この配置例２では、ダイシングラインＤＬで４つの光ＩＣチップ１１０をそれぞれダイシングすると、ダイシング後の各光ＩＣチップ１１０（１１０ａ〜１１０ｄ）の領域内に、隣接する光ＩＣチップ１１０の試験に用いたＧＣ１９０が残ることになる。なお、ウエハ１００の端部に位置する光ＩＣチップ１１０ａ，１１０ｂ用のＧＣ１９０は、隣接する光ＩＣチップ１１０が無いため、ウエハ１００の端部の領域にＧＣ１９０が残ることになる。
この配置例２によれば、ダイシング後の光ＩＣチップ１１０上に隣接する光ＩＣチップ１１０の試験で用いたＧＣ１９０が残ることになるが、空き領域に配置したものであるため、各光ＩＣチップ１１０をできるだけ効率的にダイシングすることができる。例えば、配置例１で生じた不要な領域１１０ｘが生じることがなく、その分、ウエハ１００上にできるだけ多くの個数の光ＩＣチップ１１０を配置できるようになる。なお、光ＩＣチップ１１０ａ，１１０ｂの試験用のＧＣ１９０ａ，１９０ｂは、光ＩＣチップ１１０ａ，１１０ｂの領域外でウエハ１００の上端部の不要な位置にあるため、光ＩＣチップ１１０の配置の効率化を妨げない。
図７は、実施の形態にかかる光デバイスのウエハ上の配置例３を示す平面図である。この配置例３では、ＧＣ１９０を同一の光ＩＣチップ１１０（１１０ａ〜１１０ｄ）の領域内に配置したものである。
図７に示すように、ＧＣ１（１９０ａ）とＧＣ２（１９０ｂ）を同一の光ＩＣチップ１１０の領域上に配置する。例えば、光ＩＣチップ１１０ｃ用のＧＣ１（１９０ａ）とＧＣ２（１９０ｂ）は、この光ＩＣチップ１１０ｃの内部で空いた領域、例えば、上部右方に配置する。
また、光ＩＣチップ１１０ｃのローカル光（ＬＯ）入射用のＧＣ１（１９０ａ）と、試験用光導波路１７０との間の光導波路７０１を、ダイシングラインＤＬを跨いで上部に隣接する光ＩＣチップ１１０ａを経由して設ける。同様に、光ＩＣチップ１１０ｃのシグナル光（Ｒｘ−Ｓｉｇ）入射用のＧＣ２（１９０ｂ）と、光導波路１２０ｂとの間の光導波路７０２を、ダイシングラインＤＬを跨いで上部に隣接する光ＩＣチップ１１０ａを経由して設ける。この光導波路７０１，７０２は、平面でみて受光素子（ＰＤ）１５０の信号出力と交差しているが、Ｓｉ基板上でこれら光導波路７０１，７０２と、受光素子（ＰＤ）１５０の信号線の層を異ならせればよい。
この配置例３では、ダイシングラインＤＬで４つの光ＩＣチップ１１０をそれぞれダイシングすると、ダイシング後の各光ＩＣチップ１１０（１１０ａ〜１１０ｄ）には、自身の光ＩＣチップ１１０の試験に用いたＧＣ１９０が残ることになる。また、ダイシングにより、例えば、光ＩＣチップ１１０ｃは、自身のダイシングラインＤＬの外部に位置する光導波路７０１，７０２の部分は、自身の光ＩＣチップ１１０ｃの領域内に残らなくなる。
この配置例３によれば、ダイシング後の光ＩＣチップ１１０上に自身の光ＩＣチップ１１０の試験で用いたＧＣ１９０が残ることになるが、空き領域に配置したものであるため、各光ＩＣチップ１１０をできるだけ効率的にダイシングすることができる。例えば、配置例１で生じた不要な領域１１０ｘが生じることがなく、その分、ウエハ１００上にできるだけ多くの個数の光ＩＣチップ１１０を配置できるようになる。
以上説明したように、光デバイスは、ウエハ上に、光導波路と、光導波路に接続された光回路と、光導波路のうち光チップ部品搭載用のテラスにより切断状態の光導波路部分を迂回して、試験光を試験対象の光回路に導波させる試験用光導波路と、を設ける。これにより、光デバイスの試験用光導波路に、グレーティングカプラを介して試験光を供給することで、テラス後段の光回路を含むすべての光回路の試験が行え、ダイシング以前のウエハ状態のままで光デバイスの試験が行えるようになる。
また、光デバイスは、ウエハ上に、試験光を光導波路に入射させるグレーティングカプラを設けてもよい。これにより、ダイシング以前のウエハ状態のままで光デバイスに対し、グレーティングカプラを介して試験光を入射でき、光部品の試験が行えるようになる。
また、光デバイスは、試験用光導波路が光結合器を介して光回路に光結合された構成としてもよい。これにより、試験用光導波路の試験光を、光結合器を介して光回路まで導波できるようになる。
また、光デバイスは、ウエハがシリコン材質により形成され、ダイシング後のテラスに搭載される光チップ部品が化合物半導体からなることとしてもよい。これにより、光デバイスを集積化できる。
また、光デバイスは、光チップ部品を、試験光を光増幅する半導体光増幅器（ＳＯＡ）としてもよい。これにより、ウエハにシリコン材質を用いた場合の光損失をＳＯＡで補填できる。ＳＯＡはダイシング後のテラスに搭載すればよい。
また、光デバイスは、光チップ部品が搭載されるテラスを有する光導波路に、ローカル光が入射され、試験用光導波路は、試験光としてローカル光を試験対象の光回路に導波させる。これにより、ウエハ状態において、ＳＯＡが未搭載であってもＳＯＡ後段の光回路に対し、試験用光導波路を介してローカル光を導波でき、光回路を試験できるようになる。
また、光デバイスは、光結合器として、方向性光結合器、ＭＭＩカプラ等を用いることができる。これにより、偏波依存性に対応した光結合器を用いて、より適切な試験光を試験対象の光回路に導波させることができる。
また、光デバイスは、グレーティングカプラを、ダイシングによりチップ化される複数の光デバイスの領域外に設けてもよい。これにより、ダイシング後の光デバイスには、ウエハ状態で試験した際にのみに用いたグレーティングカプラが残らず、光デバイスのチップから余分な構成を除くことができる。
また、光デバイスは、グレーティングカプラを、ダイシングによりチップ化される複数の光デバイスのうち、隣接する光デバイスの空き領域に設けてもよい。これにより、光デバイスをできるだけ効率的にダイシングすることができる。例えば、ウエハ上で不要な領域が生じることがなく、その分、ウエハ上にできるだけ多くの個数の光デバイスを配置できるようになる。
また、光デバイスは、グレーティングカプラを、ダイシングによりチップ化される複数の光デバイスのうち、自光デバイスの空き領域に設けてもよい。これにより、光デバイスをできるだけ効率的にダイシングすることができる。例えば、ウエハ上で不要な領域が生じることがなく、その分、ウエハ上にできるだけ多くの個数の光デバイスを配置できるようになる。
また、光デバイスは、試験光が導波される試験対象の光回路が９０°光ハイブリッドとしてもよい。これにより、ＳＯＡが搭載されていないウエハ状態でＳＯＡ後段に設けられた９０°光ハイブリッドに試験光を入射でき、９０°光ハイブリッドの試験をウエハ状態のままで行うことができるようになる。
これらにより、実施の形態によれば、チップ化以前のウエハ状態の光デバイスがテラスで光導波路が切断された状態であっても、グレーティングカプラからの試験光を、試験用光導波路を介してテラス後段の光回路に導波できる。例えば、テラスにＳＯＡ未搭載のウエハ状態、すなわち、ダイシング以前の製造段階でウエハ上の複数の光デバイスを効率的に試験できる。また、１枚のウエハをステージにセットした状態のままでウエハ上の複数の光デバイスを試験できるため、試験にかかる作業者の手間を削減でき、試験にかかる時間（スループット）を向上できるようになる。
上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）ウエハをダイシングしてチップ化される光デバイスにおいて、
前記ウエハ上に、複数の光導波路と、
前記光導波路に接続された光回路と、
複数の前記光導波路のうち、光チップ部品搭載用のテラスで切断された光導波路部分を迂回し、試験光を試験対象の前記光回路に導波させる試験用光導波路と、
が設けられたことを特徴とする光デバイス。
（付記２）前記ウエハ上に、前記試験光を前記光導波路に入射させるグレーティングカプラが設けられたことを特徴とする付記１に記載の光デバイス。
（付記３）前記試験用光導波路は、光結合器を介して前記光回路に光結合されたことを特徴とする付記１または２に記載の光デバイス。
（付記４）前記ウエハは、シリコン材質により形成され、
ダイシング後の前記テラスに搭載される前記光チップ部品は、化合物半導体であることを特徴とする付記１〜３のいずれか一つに記載の光デバイス。
（付記５）前記光チップ部品は、前記試験光を光増幅する半導体光増幅器であることを特徴とする付記４に記載の光デバイス。
（付記６）前記光チップ部品が搭載される前記テラスを有する前記光導波路には、ローカル光が入射され、
前記試験用光導波路は、前記試験光としてローカル光を試験対象の前記光回路に導波させることを特徴とする付記５に記載の光デバイス。
（付記７）前記光結合器は、方向性光結合器であることを特徴とする付記３〜６のいずれか一つに記載の光デバイス。
（付記８）前記光結合器は、ＭＭＩカプラであることを特徴とする付記３〜６のいずれか一つに記載の光デバイス。
（付記９）前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスの領域外に設けたことを特徴とする付記２〜８のいずれか一つに記載の光デバイス。
（付記１０）前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスのうち、隣接する光デバイスの空き領域に設けたことを特徴とする付記２〜８のいずれか一つに記載の光デバイス。
（付記１１）前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスのうち、自光デバイスの空き領域に設けたことを特徴とする付記２〜８のいずれか一つに記載の光デバイス。
（付記１２）試験光が導波される試験対象の前記光回路は、９０°光ハイブリッドであることを特徴とする付記１〜１１のいずれか一つに記載の光デバイス。
（付記１３）前記チップ化後の光デバイスは、伝送路から光信号を受信する光受信部、あるいは光信号を前記伝送路に送信する光送信部に設けられることを特徴とする付記１〜１２のいずれか一つに記載の光デバイス。
（付記１４）ウエハをダイシングしてチップ化される光デバイスの試験方法において、
前記ウエハに、複数の光導波路と、
前記光導波路に接続された光回路と、
複数の前記光導波路のうち、光チップ部品搭載用のテラスで切断された光導波路部分を迂回し、試験光を試験対象の前記光回路に導波させる試験用光導波路と、
前記光導波路に前記試験光を入射させるグレーティングカプラと、を設け、
ダイシング以前の前記ウエハの前記試験用光導波路に、前記グレーティングカプラを介して前記試験光を供給し、前記光回路の試験を行う、
ことを特徴とする光デバイスの試験方法。
１００ ウエハ
１１０（１１０ａ〜１１０ｄ） 光ＩＣチップ
１２０（１２０ａ〜１２０ｅ） 光導波路
１３０ ＰＢＳ（偏波ビームスプリッタ）
１３５ ＰＲ（偏波ローテータ）
１４０（１４０ａ，１４０ｂ） ９０°光ハイブリッド
１６０ テラス
１７０（１７０ａ，１７０ｂ） 試験用光導波路
１７１ 方向性結合器
１７２ 受光モニタ
１８０ 試験装置
１８１ 光源
１８２（１８２ａ，１８２ｂ） 偏波コントローラ
１９０ ＧＣ（グレーティングカプラ）
２０１ ＭＭＩカプラ
４００ 光送受信モジュール
４０１ 光送受信パッケージ
４０２ 光源
４０３ 制御部
４１１ 光受信部
４１２ 光送信部
７０１，７０２ 光導波路

Claims (13)

  1. ウエハをダイシングしてチップ化される光デバイスにおいて、
    前記ウエハ上に、複数の光導波路と、
    前記光導波路に接続された光回路と、
    複数の前記光導波路のうち、光チップ部品搭載用のテラスで切断された光導波路部分を迂回し、試験光を試験対象の前記光回路に導波させる試験用光導波路と、
    が設けられたことを特徴とする光デバイス。
  2. 前記ウエハ上に、前記試験光を前記光導波路に入射させるグレーティングカプラが設けられたことを特徴とする請求項１に記載の光デバイス。
  3. 前記試験用光導波路は、光結合器を介して前記光回路に光結合されたことを特徴とする請求項１または２に記載の光デバイス。
  4. 前記ウエハは、シリコン材質により形成され、
    ダイシング後の前記テラスに搭載される前記光チップ部品は、化合物半導体であることを特徴とする請求項１〜３のいずれか一つに記載の光デバイス。
  5. 前記光チップ部品は、前記試験光を光増幅する半導体光増幅器であることを特徴とする請求項４に記載の光デバイス。
  6. 前記光チップ部品が搭載される前記テラスを有する前記光導波路には、ローカル光が入射され、
    前記試験用光導波路は、前記試験光としてローカル光を試験対象の前記光回路に導波させることを特徴とする請求項５に記載の光デバイス。
  7. 前記光結合器は、方向性光結合器であることを特徴とする請求項３〜６のいずれか一つに記載の光デバイス。
  8. 前記光結合器は、ＭＭＩカプラであることを特徴とする請求項３〜６のいずれか一つに記載の光デバイス。
  9. 前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスの領域外に設けたことを特徴とする請求項２〜８のいずれか一つに記載の光デバイス。
  10. 前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスのうち、隣接する光デバイスの空き領域に設けたことを特徴とする請求項２〜８のいずれか一つに記載の光デバイス。
  11. 前記グレーティングカプラを、前記ダイシングによりチップ化される複数の光デバイスのうち、自光デバイスの空き領域に設けたことを特徴とする請求項２〜８のいずれか一つに記載の光デバイス。
  12. 試験光が導波される試験対象の前記光回路は、９０°光ハイブリッドであることを特徴とする請求項１〜１１のいずれか一つに記載の光デバイス。
  13. ウエハをダイシングしてチップ化される光デバイスの試験方法において、
    前記ウエハに、複数の光導波路と、
    前記光導波路に接続された光回路と、
    複数の前記光導波路のうち、光チップ部品搭載用のテラスで切断された光導波路部分を迂回し、試験光を試験対象の前記光回路に導波させる試験用光導波路と、
    前記光導波路に前記試験光を入射させるグレーティングカプラと、を設け、
    ダイシング以前の前記ウエハの前記試験用光導波路に、前記グレーティングカプラを介して前記試験光を供給し、前記光回路の試験を行う、
    ことを特徴とする光デバイスの試験方法。
JP2020034066A 2020-02-28 2020-02-28 光デバイスおよび光デバイスの試験方法 Active JP7467985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020034066A JP7467985B2 (ja) 2020-02-28 2020-02-28 光デバイスおよび光デバイスの試験方法
US17/135,178 US11604116B2 (en) 2020-02-28 2020-12-28 Optical device having terrace for mounting optical chip component and method of testing optical device having terrace for mounting optical chip component
CN202110181476.XA CN113325513B (zh) 2020-02-28 2021-02-10 光器件和测试光器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020034066A JP7467985B2 (ja) 2020-02-28 2020-02-28 光デバイスおよび光デバイスの試験方法

Publications (2)

Publication Number Publication Date
JP2021136411A true JP2021136411A (ja) 2021-09-13
JP7467985B2 JP7467985B2 (ja) 2024-04-16

Family

ID=77414053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020034066A Active JP7467985B2 (ja) 2020-02-28 2020-02-28 光デバイスおよび光デバイスの試験方法

Country Status (3)

Country Link
US (1) US11604116B2 (ja)
JP (1) JP7467985B2 (ja)
CN (1) CN113325513B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042320A1 (ja) * 2021-09-15 2023-03-23 日本電信電話株式会社 検査用光回路および光回路チップの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023091324A (ja) * 2021-12-20 2023-06-30 富士通オプティカルコンポーネンツ株式会社 光デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185076A (ja) * 2000-12-15 2002-06-28 Hitachi Cable Ltd ハイブリッドｄｂｒレーザ及びそのアレイ
JP2010171252A (ja) * 2009-01-23 2010-08-05 Fujitsu Ltd 光送信装置
US20130209020A1 (en) * 2012-01-01 2013-08-15 Acacia Communications Inc. Three port transceiver
JP2015533259A (ja) * 2012-08-10 2015-11-19 スコーピオズ テクノロジーズ インコーポレイテッド フォトニックデバイスの試験の実行方法及びシステム
JP2017098362A (ja) * 2015-11-20 2017-06-01 富士通株式会社 光集積素子及び光通信装置
US20190293866A1 (en) * 2015-09-21 2019-09-26 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
JP2019211538A (ja) * 2018-05-31 2019-12-12 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP2020021015A (ja) * 2018-08-03 2020-02-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146985A (ja) * 2007-12-12 2009-07-02 Renesas Technology Corp 半導体ウエハおよびその検査方法
JP6060979B2 (ja) * 2013-01-17 2017-01-18 富士通株式会社 光配線チップとその検査方法、および光受信器
US20200033533A1 (en) * 2018-07-24 2020-01-30 Elenion Technologies, Llc On-wafer testing of photonic chips

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185076A (ja) * 2000-12-15 2002-06-28 Hitachi Cable Ltd ハイブリッドｄｂｒレーザ及びそのアレイ
JP2010171252A (ja) * 2009-01-23 2010-08-05 Fujitsu Ltd 光送信装置
US20130209020A1 (en) * 2012-01-01 2013-08-15 Acacia Communications Inc. Three port transceiver
JP2015533259A (ja) * 2012-08-10 2015-11-19 スコーピオズ テクノロジーズ インコーポレイテッド フォトニックデバイスの試験の実行方法及びシステム
US20190293866A1 (en) * 2015-09-21 2019-09-26 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
JP2017098362A (ja) * 2015-11-20 2017-06-01 富士通株式会社 光集積素子及び光通信装置
JP2019211538A (ja) * 2018-05-31 2019-12-12 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP2020021015A (ja) * 2018-08-03 2020-02-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042320A1 (ja) * 2021-09-15 2023-03-23 日本電信電話株式会社 検査用光回路および光回路チップの製造方法

Also Published As

Publication number Publication date
US11604116B2 (en) 2023-03-14
US20210270698A1 (en) 2021-09-02
CN113325513A (zh) 2021-08-31
JP7467985B2 (ja) 2024-04-16
CN113325513B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US10721035B2 (en) Method and system for an optoelectronic built-in self-test system for silicon photonics optical transceivers
US11929826B2 (en) Optical modules having an improved optical signal to noise ratio
US9479286B2 (en) Optically interconnected chip, method of testing the same, and optical receiver
US10181696B2 (en) Photonic integrated circuit
US11658738B2 (en) Optical device, optical module using the same, and optical device testing method
US20190342009A1 (en) Spare channels on photonic integrated circuits and in photonic integrated circuit modules and systems
US20190339468A1 (en) Spare channels on photonic integrated circuits and in photonic integrated circuit modules and systems
US11153007B2 (en) Optical device, optical module using the same, and test method for optical device
CN110794513B (zh) 光器件、光ic芯片、晶片、光收发器模块及制造光器件的方法
US8213802B2 (en) Receiver on a photonic IC
CN110858015B (zh) 光器件、光ic芯片、晶圆和光收发器模块
US20190342010A1 (en) Spare channels on photonic integrated circuits and in photonic integrated circuit modules and systems
EP3244242B1 (en) Method and system for integrated multi-port waveguide photodetectors
US20180013494A1 (en) Method and system for selectable parallel optical fiber and wavelength division multiplexed operation
US20180292607A1 (en) Modular optical device and modules therefor
JP2021136411A (ja) 光デバイスおよび光デバイスの試験方法
US20200341191A1 (en) Photonics Systems to Enable Top-Side Wafer-Level Optical and Electrical Test
US11201674B2 (en) Apparatus and method to improve optical reach in bidirectional optical transmission systems employing single-laser coherent transceivers
US11719598B2 (en) Optical device for measuring power of test light and optical device testing method
Bolle et al. Compact Hybridly Integrated 10$\,\times\, $11.1-Gb/s DWDM Optical Receiver
CN117647862A (zh) 光芯片和光学通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7467985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150