JP2007507909A - ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 - Google Patents

ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 Download PDF

Info

Publication number
JP2007507909A
JP2007507909A JP2006534295A JP2006534295A JP2007507909A JP 2007507909 A JP2007507909 A JP 2007507909A JP 2006534295 A JP2006534295 A JP 2006534295A JP 2006534295 A JP2006534295 A JP 2006534295A JP 2007507909 A JP2007507909 A JP 2007507909A
Authority
JP
Japan
Prior art keywords
microelectronic assembly
die
thermoelectric
thermoelectric element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006534295A
Other languages
English (en)
Other versions
JP4903048B2 (ja
Inventor
ラマナサン，シュリラム
キム，サラ
リスト，リチャード，スコット
クライスラー，グレゴリー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007507909A publication Critical patent/JP2007507909A/ja
Application granted granted Critical
Publication of JP4903048B2 publication Critical patent/JP4903048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

電流が熱電素子を通して流れるとき熱をダイから排出するためにダイに形成された熱電素子を有するマイクロエレクトロニクスアセンブリが提供される。一実施形態においては、熱電素子はダイの能動面に設けられた導電性相互接続要素間に集積される。他の実施形態においては、熱電素子はダイの背面に形成され、ダイの表面に接する台基板に電気的に接続される。さらに他の実施形態においては、熱電素子は第２基板に形成され、ダイに移設される。

Description

本発明は、概して、マイクロエレクトロニクスダイを有するマイクロエレクトロニクスアセンブリ（組立体）、特に、このようなアセンブリにおけるマイクロエレクトロニクスダイを冷却するために用いられるシステムに関する。
プロセッサ及び処理用素子等の半導体素子は、絶えず高くなるデータ転送速度及び周波数で動作するため、一般にますます大きな電流を消費し、ますます多くの熱を発生する。これらの素子の動作が或る温度範囲に維持されることが、特に信頼性の観点から望ましい。従来からの熱伝導機構では、このような素子の動作は、より低い電力レベル、より低いデータ転送速度、及び／又はより低い周波数に制限されてきた。また、従来からの熱伝導機構では、熱伝導能力は熱限界だけでなく、大きさや配置の制約のために制限されてきた。
本発明は、電流が熱電素子を通して流れるとき、熱をダイから排出するためにダイに形成された熱電素子を有するマイクロエレクトロニクスアセンブリを提供することを目的とする。
本発明に係る１つの実施形態においては、熱電素子はダイの能動面に設けられた導電性相互接続要素間に集積される。他の実施形態においては、熱電素子はダイの背面に形成され、ダイの表面に接する台基板に電気的に接続される。さらに他の実施形態においては、熱電素子は第２の基板に形成され、ダイに移設される。
図面を参照して本発明の実施例について説明する。図１は本発明の実施形態に従ったマイクロエレクトロニクスアセンブリを製造するように部分的に処理されるウェハ基板の一部分を例示している。ウェハ10はウェハ基板12、集積回路14、及び誘電体材料16を有する。
ウェハ基板12は典型的にはシリコン又はその他の半導体材料から成る。集積回路14は、ウェハ基板12の内部及び表面に形成される集積回路素子18を有する。集積回路素子18はトランジスタ、キャパシタ、ダイオード等を有する。集積回路14はさらに、複数の交互に設けられた誘電体層及び金属層を有する。金属層は電源面20及び接地面22を有する。集積回路14はさらに、電源接点24P、接地接点24G 、及び信号接点24Iを含む接点パッド24を有する。
さらに、集積回路14の誘電体層内のプラグ、ビア、及び金属配線が電気的接続26を形成する。なお、図には僅かな電気的接続26しか示されていない。
電気的接続26は、電源接点パッド24Pを電源面20に相互接続する電源電気的接続26P1、及び電源面20を集積回路素子18に相互接続する電源電気的接続26P2を有する。このように電源は、電源接点パッド24P、電源電気的接続26P1、電源面20、及び電源電気的接続26P2を経由して、１以上の集積回路素子18に供給され得る。
電気的接続26は、接地接点パッド24Gを接地面22に相互接続する接地電気的接続26G1、及び接地面22を集積回路素子18に相互接続する接地電気的接続26G2を有する。このように接地は、接地接点パッド24G、接地電気的接続26G1、接地面22、及び接地電気的接続26G2を経由して、１以上の集積回路素子18に供給され得る。
信号電気的接続26Iは、信号接点パッド24Iを１以上の集積回路素子18に相互接続しており、電源面20及び接地面22のどちらにも接続されない。信号は、信号電気的接続26I等のより多くの信号電気的接続を経由して、集積回路素子18に供給され、また、集積回路素子18から供給され得る。
誘電体材料16は集積回路14を覆う層に形成される。誘電体材料16は初期的には接点パッド24を覆う。第1の開口28が、電源接点パッド24Pの領域を露出させるように、誘電体材料にエッチングされる。
図２に例示されるように、続いて図１の開口28内に熱電素子30が形成される。熱電素子30の層は無電解メッキ又はスパッタにより形成されてもよく、そして、順番に他の上面に形成される拡散バリア領域32、p型にドープされたBi2Te3、Bi2Te3及びSb2Te3の合金、又はSi及びGeの合金等のp型半導体材料34、並びに拡散バリア領域36を有してもよい。
図３に例示されるように、別の熱電素子40が電源接点パッド24Pの上に熱電素子30に近接して形成される。熱電素子40は、熱電素子30が形成された後に誘電体材料16に形成された開口内に形成される。熱電素子40用の開口を形成するため、フォトレジスト層が誘電体材料16を覆うように形成され、熱電素子40が形成される場所上のフォトレジスト層に開口がマスキングされる。そして、フォトレジスト層をマスクとして用いて、熱電素子40が形成される開口が誘電体材料16にエッチングされる。熱電素子40は、順番に他の上面に形成される拡散バリア領域42、ｎ型にドープされたSb2Te3、Bi2Te3及びSb2Te3の合金、又はSi及びGeの合金等のｎ型半導体材料44、並びに拡散バリア領域46を有する。熱電素子40はこのように、半導体材料34がｐ型であるのに対し半導体材料44がｎ型であることを除いて、熱電素子30と同じである。
続いて、導電性スペーサ部品48及び50が、それぞれ、接地接点パッド24G及び信号接点パッド24I上に形成される。導電性スペーサ部品48及び50が形成される開口は、次のようにエッチングされてもよい。すなわち、誘電体材料16並びに熱電素子30及び40を覆うようにフォトレジスト層を形成し、フォトレジスト層をマスキングし、それから、マスキングされたフォトレジスト層の開口を用いることによって、導電性スペーサ部品48及び50が形成される開口が誘電体材料16にエッチングされてもよい。導電性スペーサ部品48及び50は典型的には金属から成る。
続いて、導電性相互接続要素54の各々が、熱電素子30若しくは40、又は導電性スペーサ部品48若しくは50の内の、それぞれの１つの上に形成される。導電性相互接続要素54は、それらに共通の面である上面56が誘電体材料16の上面より上になるように、誘電体材料16より盛り上がった高さを有する。
図１乃至３には、ウェハ10の一部分のみが例示されている。しかし、ウェハは、ウェハ全域をｘ方向及びｙ方向に伸びる行及び列状に形成される複数の集積回路14を有する。そして、各々の集積回路は、同一配置の熱電素子30及び40、導電性スペーサ部品48及び50、並びに導電性相互接続要素54を有する。
ウェハ10は続いて、各々のダイがそれぞれの集積回路及び関連する接続を携えるように、さいの目にダイシングされる。すなわち、個々のダイに分離される。各々のダイは図３に例示されたウェハ10の部分に表される部品を有する。
図４は、パッケージ基板60の形をとる台基板上に裏返して置かれた、このような1つのダイ10Aを例示している。パッケージ端子62がパッケージ基板60の上表面に形成される。各々の導電性相互接続要素54がそれぞれのパッケージ端子62に接続される。
ダイ10A及びパッケージ基板60を含む全体のマイクロエレクトロニクスアセンブリ64が、その後、導電性相互接続要素54をリフローする加熱炉に挿入される。導電性相互接続要素54は柔らかくなり融解し、続いて冷却されて再び凝固する。そして、各々の導電性相互接続要素54はそれぞれのパッケージ端子62に取り付けられ、その結果、ダイ10Aがパッケージ基板60に実装され、ダイ10Aとパッケージ基板60とが電気的に相互接続される。
使用時には、パッケージ基板60、１つのパッケージ端子62Aを介して熱電素子30に電力が供給される。電流はｐ型半導体材料34を介してダイに向かって流れる。熱電技術から理解されるように、ｐ型半導体材料を流れる電流によって、電流が流れる方向とは反対方向に熱が排出される。その結果、熱は集積回路14から熱電素子を介してパッケージ基板60に向けて排出される。熱電素子30を流れる電流は分岐される。電流の一部は集積回路素子18の幾つかに電力を供給し、一方で、電流のある部分は電源接点パッド24P、そして熱電素子40を介してパッケージ端子62Bに流れる。ｎ型半導体材料44を流れる電流によって、電流が流れる方向に熱が排出される。ｎ型半導体材料44を流れる電流は集積回路14から流れ出るため、熱が集積回路14から排出される。
他の実施形態において、電力を熱電素子に供給する電源接点パッドは電力を回路に供給する電源接点パッドから分離されてもよい。これは熱電ユニットを別々に制御することを可能にする。このような構成は、回路に供給される電圧を維持し、該電圧が熱電モジュールに供給される電力によって影響されないようにする必要がある場合に有益である。
以上より、P型半導体材料34及びｎ型半導体材料44の双方が、集積回路14から熱を排出することがわかる。このようにして、集積回路14を局所的に冷却することが可能となる。熱電素子30及び40を含む構造等、より多くの構造が集積回路14全域にわたって、追加冷却が要求され得る所望の位置に形成されてもよい。また、特筆すべきは、熱電素子30及び40に電流を供給するパッケージ端子62の同じ配列が、電源、接地及び信号をも供給する。さらに、要求される場所を冷却することが可能となる。集積回路のｘ−ｙ方向にある或る領域が電力を必要とするとき、電力は同一領域の熱電素子を介して供給される。或る特定領域での電力要求の増加は、該特定領域で発生する熱の増加と一致する。特定領域での電力の増加はまた、熱電素子を介して該特定領域に流れ込む電流の増加と一致する。このように、特定領域で発生する熱が増加するとき、特定領域に流れ込む電流が増加することになる。
図５は、パッケージ基板72の形をとる台基板、パッケージ基板72に実装されたダイ74、ダイ74上の熱電素子76、集積ヒートスプレッダ78、及びヒートシンク80を有するマイクロエレクトロニクスアセンブリ70を例示している。ダイ74は導電性相互接続要素82を介してパッケージ基板72に実装され、電気的に接続される。
熱電素子76は図３の熱電素子30及び40と同じ方法で形成される。一部の熱電素子76はｐ型半導体材料を有し、一部はｎ型半導体材料を有する。熱電素子76は、電流が当該熱電素子を通って流れるとき、熱がダイ74の上表面から集積ヒートスプレッダ78に向かって排出されるように配置される。
集積ヒートスプレッダ78は熱電素子76と直接接触し、ヒートシンク80は集積ヒートスプレッダ78上に位置する。一般に、ヒートシンク80はベース及び、ベースから伸びて熱を周囲の空気に移動させる多数のフィンを有する。
ワイヤーボンディング配線84が、それを介して電流が熱電素子76に供給され、かつ導き出されるように設けられる。各々のワイヤーボンディング配線84は一端がダイ74の上表面のパッドで、かつ、第1の熱電素子76に接続されたパッドに接続される。そして、各々のワイヤーボンディング配線84の他端はパッケージ基板72上のパッケージ端子に接続される。電流は、パッケージ端子からそれぞれのワイヤーボンディング配線84及びそれぞれの端子、第１の熱電素子76を介して流れる。電流はそれから、偶数番号の熱電素子76を介して流れ、別のワイヤーボンディング配線84を介してパッケージ基板72に戻ることができる。
図６は本発明に係るさらに他の実施形態に従ったマイクロエレクトロニクスアセンブリ86を例示している。マイクロエレクトロニクスアセンブリ86は図５のマイクロエレクトロニクスアセンブリ70と同様であり、似通った参照符号は似通った部品を表している。主な相違点は、マイクロエレクトロニクスアセンブリ86は図５のダイ74より遙かに薄いダイ88を有している。短いプラグ90がダイ88を通って形成される。幾つかの熱電素子76はそれぞれのプラグ90及びそれぞれの導電性相互接続要素82と揃えて配置される。電流はそれぞれの導電性相互接続要素82及びそれぞれのプラグ90を介してそれぞれの熱電素子76に供給され得る。電流はそれから、偶数番号の熱電素子76を通って流れ、互いに揃えて配置された別のプラグ90及び別の導電性相互接続要素82を通って戻ることができる。
図７及び８は、熱電素子が別の基板に製造され、その後ウェハレベルで集積回路に移設されるマイクロエレクトロニクスアセンブリの製造を例示している。結合ウェハはそれから個々のダイに分離される。
特に図７を参照すると、ウェハ基板96、ウェハ基板96に形成された集積回路98、及び集積回路98に形成された接点パッド100を有するウェハ94が提供される。図７はまた、移設基板102を例示しており、移設基板102は図３の熱電素子30及び40と同様の方法で形成された熱電素子104を有する。図７はまた、スペーサ106の形をとる相互接続構造を例示している。熱電素子104及びスペーサ106は、それらの上に形成された導電性相互接続要素108を有する。
図７に例示されるように、各々の導電性相互接続要素108はそれぞれの接点パッド100と接触させられる。そして熱的リフロー工程によって、導電性相互接続要素108は接点パッド100に取り付けられる。ウェハ基板96及び102を有する結合ウェハ110が提供される。
次に図９を参照する。図８の結合ウェハは別々の断片112に分離される。ウェハ96はこうして断片96A及び96Bに分離され、ウェハ102は断片102A及び102Bに分離される。それぞれの断片112は同一であり、各々がそれぞれの集積回路98を有する。断片102A及び102Bの上段には金属化が施され、それら断片は支持基板上に実装され、支持基板にワイヤーボンディングされ得る。その代わりとして、断片102A及び102Bが薄化され断片102A及び102B内のビアを介して、金属化された層を支持基板に電気的に接続してもよい。
集積ヒートスプレッダ114がウェハ基板の断片96A部分の背面、すなわち集積回路の反対側、に実装され得る。そして、ヒートシンク116が集積ヒートスプレッダに対して配置・実装され得る。
好ましい実施形態について、図面を用いながら述べてきた。しかし、これらの実施形態は単に例示であって本発明を限定する物ではなく、本発明は示された特定の構成や配置に限定されるものではない。
本発明の実施形態に従った、マイクロエレクトロニクスアセンブリを製造するように部分的に処理されるウェハ基板の一部分の断面図である。 部分的に処理されるウェハ基板の誘電体層に開口がエッチングされ、１つの熱電素子が開口内に形成された後の、図１と同様の断面図である。 部分的に処理されるウェハ基板の集積回路上に、図２で形成された熱電素子、及びそれとは反対導電型を有する別の熱電素子が、他の部品とともに形成された後の、図１と同様の断面図である。 本発明の実施形態に従ったマイクロエレクトロニクスアセンブリを完了するように、ウェハが最終的に処理され、個々のダイに分離され、1つのダイが台基板上に裏返して実装された後の、図３と同様の断面図である。 本発明の他の実施形態に従った、分離されたダイの能動面とは反対側の表面にあり、ダイの能動面に接するパッケージ基板にワイヤー接続された熱電部品を有するマイクロエレクトロニクスアセンブリを表す側面図である。 本発明の他の実施形態に従った、短いプラグがダイの一方の面にある熱電素子をダイの反対側の能動面に形成された導電性相互接続要素と電気的に接続する点で図５の実施形態と異なるマイクロエレクトロニクスアセンブリを表す側面図である。 本発明の他の実施形態に従ったマイクロエレクトロニクスアセンブリを製造するために用いられる、作動集積回路を支持するウェハ基板、及び熱電素子を支持するウェハ基板の、２つのウェハ基板を表す側面図である。 熱電素子が集積回路の接続パッドに対向配置されて取り付けられた後の図７と同様の側面図である。 図８のアセンブリが個々の断片に分離され、その１つに集積回路及びヒートシンクが実装された後の、図８と同様の側面図である。

Claims (40)

  1. マイクロエレクトロニクスアセンブリであって：
    ダイ基板；
    該ダイ基板に形成され、該ダイ基板と共にダイを形成する集積回路；及び
    複数の熱電素子であり、電流が当該熱電素子を流れるとき、熱を前記ダイから排出するように前記ダイに形成された熱電素子；
    を有するマイクロエレクトロニクスアセンブリ。
  2. 請求項１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子が前記ダイの一方の面に形成され、前記集積回路が前記ダイ基板と前記熱電素子との間にあるマイクロエレクトロニクスアセンブリ。
  3. 請求項２に記載のマイクロエレクトロニクスアセンブリであって、前記集積回路が前記熱電素子に接続された電源面を有し、電力が前記熱電素子を介して前記電源面に供給されるマイクロエレクトロニクスアセンブリ。
  4. 請求項３に記載のマイクロエレクトロニクスアセンブリであって、各々の前記熱電素子上に形成された電源用導電性相互接続要素をさらに有するマイクロエレクトロニクスアセンブリ。
  5. 請求項４に記載のマイクロエレクトロニクスアセンブリであって、前記電源用導電性相互接続要素のコンタクト表面がある平面内にコンタクト表面を有する、複数の接地用及び信号用導電性相互接続要素をさらに有するマイクロエレクトロニクスアセンブリ。
  6. 請求項５に記載のマイクロエレクトロニクスアセンブリであって、台基板及び該台基板上の複数の台基板ランドをさらに有し、各々の前記導電性相互接続要素がそれぞれの前記台基板ランドに対して配置されるマイクロエレクトロニクスアセンブリ。
  7. 請求項２に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子を囲む誘電体材料をさらに有するマイクロエレクトロニクスアセンブリ。
  8. 請求項２に記載のマイクロエレクトロニクスアセンブリであって、前記熱電部品が対になり、各々の対がそれぞれのp型熱電部品及びそれぞれのｎ型熱電部品を有し、前記ダイに形成された複数のリンク要素をさらに有し、各々のリンク要素がそれぞれの対の２つの相互接続要素を相互接続するマイクロエレクトロニクスアセンブリ。
  9. 請求項１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子が前記ダイの一方の面に形成され、前記集積回路が前記ダイ基板と前記熱電素子との間にあり、前記熱電素子を囲む誘電体材料をさらに有し、かつ、前記集積回路が前記熱電部品に接続された電源面を有し、電力が前記熱電部品を介して前記電源面に供給されるマイクロエレクトロニクスアセンブリ。
  10. 請求項８に記載のマイクロエレクトロニクスアセンブリであって、台基板及び該台基板上の複数の台基板ランドをさらに有し、各々の前記導電性相互接続要素がそれぞれの前記台基板ランドに対して配置されるマイクロエレクトロニクスアセンブリ。
  11. 請求項１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子が前記ダイの一方の面に形成され、前記ダイ基板が前記集積回路と前記熱電素子との間にあるマイクロエレクトロニクスアセンブリ。
  12. 請求項１１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子を囲む誘電体材料をさらに有するマイクロエレクトロニクスアセンブリ。
  13. 請求項１１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電部品が対になり、各々の対がそれぞれのp型熱電部品及びそれぞれのｎ型熱電部品を有し、ダイに形成された複数のリンク要素をさらに有し、各々のリンク要素がそれぞれの対の２つの相互接続要素を相互接続するマイクロエレクトロニクスアセンブリ。
  14. 請求項１１に記載のマイクロエレクトロニクスアセンブリであって、台基板をさらに有し、前記ダイが前記台基板に実装され、かつ、前記熱電素子が前記台基板から電力を受けるために前記台基板に電気的に接続されるマイクロエレクトロニクスアセンブリ。
  15. 請求項１４に記載のマイクロエレクトロニクスアセンブリであって、前記台基板上の複数の台基板ランドと、前記熱電素子に接続された複数の熱電ランドと、複数のワイヤーボンディング配線とをさらに有し、各々の前記ワイヤーボンディング配線の一方がそれぞれの前記台基板ランドに取り付けられ、他方がそれぞれの前記熱電ランドに取り付けられたマイクロエレクトロニクスアセンブリ。
  16. 請求項１５に記載のマイクロエレクトロニクスアセンブリであって、前記熱電ランドが前記ダイ基板に形成されたマイクロエレクトロニクスアセンブリ。
  17. 請求項１６に記載のマイクロエレクトロニクスアセンブリであって、複数の導電性相互接続要素をさらに有し、前記導電性相互接続要素は前記ダイに、前記集積回路が当該導電性相互接続要素と前記ダイ基板との間になるような面に取り付けられ、各々の前記導電性相互接続要素がそれぞれの台基板ランドに接続されるマイクロエレクトロニクスアセンブリ。
  18. 請求項１１に記載のマイクロエレクトロニクスアセンブリであって、複数の導電性相互接続要素をさらに有し、前記導電性相互接続要素は前記ダイに、前記集積回路が当該導電性相互接続要素と前記ダイ基板との間になるような面に取り付けられ、各々の前記導電性相互接続要素がそれぞれの台基板ランドに接続されるマイクロエレクトロニクスアセンブリ。
  19. 請求項１８に記載のマイクロエレクトロニクスアセンブリであって、前記ダイ内に複数の熱電ビアを有し、第１の複数の前記導電性相互接続要素が前記集積回路を第１の複数の前記台基板ランドに接続し、第２の複数の導電性相互接続要素が前記熱電ビアを介して前記熱電素子に接続されるマイクロエレクトロニクスアセンブリ。
  20. 請求項１９に記載のマイクロエレクトロニクスアセンブリであって、少なくとも１つの前記熱電素子が１つの前記熱電ビア及び１つの導電性相互接続要素と揃えて配置されるマイクロエレクトロニクスアセンブリ。
  21. 請求項１に記載のマイクロエレクトロニクスアセンブリであって、前記ダイに複数のダイランド、複数の第１拡散バリア層をさらに有し、各々のそれぞれの前記ダイランド上で、各々の前記熱電素子がそれぞれの拡散バリア層上に形成されるマイクロエレクトロニクスアセンブリ。
  22. 請求項２１に記載のマイクロエレクトロニクスアセンブリであって、少なくとも１つの第２拡散バリア層を少なくとも１つの前記熱電素子上にさらに有し、それぞれの前記熱電素子がそれぞれの第１拡散バリア層と第２拡散バリア層との間にあるマイクロエレクトロニクスアセンブリ。
  23. 請求項２１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子が前記ダイの一方の面に形成され、前記集積回路が前記ダイ基板と前記熱電素子との間にあるマイクロエレクトロニクスアセンブリ。
  24. 請求項２２に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子が前記ダイの一方の面に形成され、前記ダイ基板が前記集積回路と前記熱電素子との間にあるマイクロエレクトロニクスアセンブリ。
  25. 請求項２４に記載のマイクロエレクトロニクスアセンブリであって、台基板をさらに有し、前記ダイが前記台基板に実装され、かつ、前記熱電素子が前記台基板から電力を受けるために前記台基板に電気的に接続されるマイクロエレクトロニクスアセンブリ。
  26. 請求項１に記載のマイクロエレクトロニクスアセンブリであって、前記熱電素子に熱的に結合された熱伝導板をさらに有し、前記熱電素子が前記ダイと前記熱伝導板との間にあるマイクロエレクトロニクスアセンブリ。
  27. 請求項２６に記載のマイクロエレクトロニクスアセンブリであって、前記熱伝導板から伸びる複数のフィンをさらに有し、前記熱伝導板から伝導する熱が、該フィンから周囲の空気に移動するマイクロエレクトロニクスアセンブリ。
  28. マイクロエレクトロニクスアセンブリの製造方法であって：
    少なくとも１つのマイクロエレクトロニクス回路を第１支持基板に形成すること；
    複数の熱電素子を、前記マイクロエレクトロニクス回路が動作し電流が当該熱電素子を流れるとき、熱を前記マイクロエレクトロニクス回路から排出するように前記第１支持基板に形成すること；
    を有する製造方法。
  29. 請求項２８に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記マイクロエレクトロニクス回路が形成された後に、前記熱電素子が形成される製造方法。
  30. 請求項２８に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記熱電素子がダイの一方の面に形成され、集積回路がダイ基板と前記熱電素子との間にある製造方法。
  31. 請求項３０に記載のマイクロエレクトロニクスアセンブリの製造方法であって、各々の熱電部品に電源用導電性相互接続要素を形成することをさらに有する製造方法。
  32. 請求項３１に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記電源用導電性相互接続要素のコンタクト表面がある平面内にコンタクト表面を有する、複数の接地用及び信号用導電性相互接続要素を形成することをさらに有する製造方法。
  33. 請求項３２に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記導電性相互接続要素をそれぞれの台基板ランドに対して配置することをさらに有する製造方法。
  34. 請求項２８に記載のマイクロエレクトロニクスアセンブリの製造方法であって、誘電体材料を形成すること、該誘電体材料に第１の複数の開口を形成すること、該第１の複数の開口に第１導電型の熱電素子を形成すること、続いて前記誘電体材料に第２の複数の開口を形成すること、該第２の複数の開口に第１導電型とは反対導電型の第２導電型の熱電素子を形成すること、１つの前記第１導電型の熱電素子及び１つの前記第２導電型の熱電素子を有する前記熱電素子の対を電気的に接続すること、をさらに有する製造方法。
  35. 請求項２８に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記熱電素子を第２支持基板に形成すること、続いて前記熱電素子を前記第１支持基板に接続すること、をさらに有する製造方法。
  36. 請求項３５に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記第１支持基板及び第２支持基板が、少なくとも１つの前記支持基板を切断することによりダイに分離される結合ウェハを形成する製造方法。
  37. 請求項３６に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記結合ウェハをダイに分離するために前記第１支持基板及び第２支持基板が切断される製造方法。
  38. マイクロエレクトロニクスアセンブリの製造方法であって：
    少なくとも１つのマイクロエレクトロニクス回路を第１支持基板に形成すること；
    熱電素子を第２支持基板に形成すること；及び
    続いて前記熱電素子を前記第１支持基板に接続すること；
    を有するマイクロエレクトロニクスアセンブリの製造方法。
  39. 請求項３８に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記第１支持基板及び第２支持基板が、少なくとも１つの前記支持基板を切断することによりダイに分離される結合ウェハを形成する製造方法。
  40. 請求項３９に記載のマイクロエレクトロニクスアセンブリの製造方法であって、前記結合ウェハをダイに分離するために前記第１支持基板及び第２支持基板が切断される製造方法。
JP2006534295A 2003-10-08 2004-10-06 ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 Expired - Fee Related JP4903048B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/682,137 2003-10-08
US10/682,137 US7034394B2 (en) 2003-10-08 2003-10-08 Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
PCT/US2004/032947 WO2005036642A2 (en) 2003-10-08 2004-10-06 A microelectronic assembly having thermoelectric elements to cool a die and a method of making the same

Publications (2)

Publication Number Publication Date
JP2007507909A true JP2007507909A (ja) 2007-03-29
JP4903048B2 JP4903048B2 (ja) 2012-03-21

Family

ID=34422445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534295A Expired - Fee Related JP4903048B2 (ja) 2003-10-08 2004-10-06 ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法

Country Status (7)

Country Link
US (2) US7034394B2 (ja)
JP (1) JP4903048B2 (ja)
KR (1) KR100870292B1 (ja)
CN (1) CN100442486C (ja)
HK (1) HK1099129A1 (ja)
TW (1) TWI241882B (ja)
WO (1) WO2005036642A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081166A1 (ja) * 2009-12-28 2011-07-07 Ｎｅｃ東芝スペースシステム株式会社 デバイス設置構造及びデバイス設置方法
JP2015076607A (ja) * 2013-10-04 2015-04-20 隆達電子股▲ふん▼有限公司 半導体チップ構造
WO2019066155A1 (ko) * 2017-09-29 2019-04-04 한국과학기술원 2d 열감 제공 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158917A (ja) * 2003-11-25 2005-06-16 Sharp Corp 電子ヒートポンプ装置、レーザ部品、光ピックアップおよび電子機器
US7589417B2 (en) * 2004-02-12 2009-09-15 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
US7654311B2 (en) * 2004-10-20 2010-02-02 University Of Maryland Thermal management of systems having localized regions of elevated heat flux
US7290596B2 (en) * 2004-10-20 2007-11-06 University Of Maryland Thermal management of systems having localized regions of elevated heat flux
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
EP1840980A1 (en) * 2006-03-31 2007-10-03 STMicroelectronics S.r.l. Structure comprising Peltier cells integrated on a semiconductor substrate and corresponding manufacturing process
US7825324B2 (en) 2006-12-29 2010-11-02 Alcatel-Lucent Usa Inc. Spreading thermoelectric coolers
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US20090071525A1 (en) * 2007-09-17 2009-03-19 Lucent Technologies, Inc. Cooling Hot-Spots by Lateral Active Heat Transport
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
TWI405361B (zh) * 2008-12-31 2013-08-11 Ind Tech Res Inst 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
JP5481104B2 (ja) * 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI407545B (zh) * 2009-08-19 2013-09-01 Ind Tech Res Inst 整合熱電元件與晶片的封裝體
US9601677B2 (en) * 2010-03-15 2017-03-21 Laird Durham, Inc. Thermoelectric (TE) devices/structures including thermoelectric elements with exposed major surfaces
US9276080B2 (en) * 2012-03-09 2016-03-01 Mcube, Inc. Methods and structures of integrated MEMS-CMOS devices
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
FR2977976A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Rousset Procede de generation d'energie electrique au sein d'une structure integree tridimensionnelle, et dispositif de liaison correspondant
ITRM20110472A1 (it) * 2011-09-09 2013-03-10 Consorzio Delta Ti Res Componenti microelettronici, in particolare circuiti cmos, comprendenti elementi termoelettrici di raffreddamento ad effetto seebeck/peltier, integrati nella loro struttura.
US8604867B2 (en) 2011-11-28 2013-12-10 Qualcomm Incorporated Energy harvesting in integrated circuit packages
US9190595B2 (en) * 2012-07-20 2015-11-17 Qualcomm Incorporated Apparatus and method for harvesting energy in an electronic device
WO2015014563A1 (en) * 2013-07-30 2015-02-05 Harman Becker Automotive Systems Gmbh Electronic module
KR102187108B1 (ko) * 2013-12-12 2020-12-04 삼성전자주식회사 반도체 칩 및 이를 포함하는 전자 시스템
US10468330B2 (en) * 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) * 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
US9746889B2 (en) 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
US11177317B2 (en) * 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224253A (ja) * 1984-04-20 1985-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JPH11135692A (ja) * 1997-10-31 1999-05-21 Sony Corp 集積回路
JPH11214598A (ja) * 1998-01-23 1999-08-06 Takeshi Aoki 大規模集積回路（ｌｓｉ）チップの冷却方法
JP2001257388A (ja) * 2000-02-04 2001-09-21 Internatl Business Mach Corp <Ibm> 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
US20030122245A1 (en) * 2000-11-30 2003-07-03 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8915890U1 (de) * 1989-10-26 1992-01-16 Daimler-Benz Aerospace Aktiengesellschaft, 80995 München Monolithisch integrierbares Peltier-Kühlelement
US6388185B1 (en) * 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices
US6230497B1 (en) * 1999-12-06 2001-05-15 Motorola, Inc. Semiconductor circuit temperature monitoring and controlling apparatus and method
US6700053B2 (en) * 2000-07-03 2004-03-02 Komatsu Ltd. Thermoelectric module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224253A (ja) * 1984-04-20 1985-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JPH11135692A (ja) * 1997-10-31 1999-05-21 Sony Corp 集積回路
JPH11214598A (ja) * 1998-01-23 1999-08-06 Takeshi Aoki 大規模集積回路（ｌｓｉ）チップの冷却方法
JP2001257388A (ja) * 2000-02-04 2001-09-21 Internatl Business Mach Corp <Ibm> 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
US20030122245A1 (en) * 2000-11-30 2003-07-03 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081166A1 (ja) * 2009-12-28 2011-07-07 Ｎｅｃ東芝スペースシステム株式会社 デバイス設置構造及びデバイス設置方法
JP2015076607A (ja) * 2013-10-04 2015-04-20 隆達電子股▲ふん▼有限公司 半導体チップ構造
US9202771B2 (en) 2013-10-04 2015-12-01 Lextar Electronics Corporation Semiconductor chip structure
WO2019066155A1 (ko) * 2017-09-29 2019-04-04 한국과학기술원 2d 열감 제공 장치

Also Published As

Publication number Publication date
KR20060083426A (ko) 2006-07-20
HK1099129A1 (en) 2007-08-03
TW200514494A (en) 2005-04-16
US20050077619A1 (en) 2005-04-14
CN1890803A (zh) 2007-01-03
WO2005036642A3 (en) 2005-08-25
US7034394B2 (en) 2006-04-25
JP4903048B2 (ja) 2012-03-21
KR100870292B1 (ko) 2008-11-25
US7537954B2 (en) 2009-05-26
US20060097383A1 (en) 2006-05-11
WO2005036642A2 (en) 2005-04-21
TWI241882B (en) 2005-10-11
CN100442486C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
JP4903048B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
JP4464974B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
US10014279B2 (en) Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US7421778B2 (en) Method of making an electronic assembly
US6848177B2 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
US7759789B2 (en) Local area semiconductor cooling system
KR100357803B1 (ko) 다중 칩 패키지 제조 방법
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
US20030183943A1 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US7279796B2 (en) Microelectronic die having a thermoelectric module
JP2012142486A (ja) 半導体装置
WO2022222015A1 (en) Semiconductor package
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP4371946B2 (ja) 半導体装置及びその基板接続構造
CN113035802A (zh) 半导体封装结构及其形成方法
JPH05190712A (ja) 半導体装置
CN117096124A (zh) 电子封装件及其电子结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees