JP2001257388A - 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法 - Google Patents
集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法Info
- Publication number
- JP2001257388A JP2001257388A JP2001014783A JP2001014783A JP2001257388A JP 2001257388 A JP2001257388 A JP 2001257388A JP 2001014783 A JP2001014783 A JP 2001014783A JP 2001014783 A JP2001014783 A JP 2001014783A JP 2001257388 A JP2001257388 A JP 2001257388A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- forming
- semiconductor device
- thermoelectric
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000005476 soldering Methods 0.000 claims abstract description 11
- 238000001816 cooling Methods 0.000 claims description 60
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 60
- 229910052697 platinum Inorganic materials 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 239000010949 copper Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241001464057 Electroma Species 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 2
- 241000239290 Araneae Species 0.000 description 1
- 235000000177 Indigofera tinctoria Nutrition 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000005679 Peltier effect Effects 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910018219 SeTe Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229940097275 indigo Drugs 0.000 description 1
- COHYTHOBJLSHDF-UHFFFAOYSA-N indigo powder Natural products N1C2=CC=CC=C2C(=O)C1=C1C(=O)C2=CC=CC=C2N1 COHYTHOBJLSHDF-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 集積回路の熱管理のための方法および装置を
提供する。 【解決手段】 半導体デバイス３００は、共通基板上に
形成された、集積回路と集積熱電冷却器とを含む。半導
体デバイス３００は、基板の表面上に集積回路を形成
し、基板の裏面上に集積熱電冷却器を形成することによ
って製造される。集積回路からの熱を吸収できる、半導
体材料よりなる第１の熱シンク３１４は、基板の裏面３
０６上に形成される。ｎ型熱電素子は、第１の熱シンク
３１４上に形成されたコンタクト３４８，３５０，３５
２上に形成される。ｐ型熱電素子は、熱を放散できる半
導体材料よりなる第２の熱シンク上に形成されたコンタ
クト３４８，３５０，３５２上に形成される。ｐ型およ
びｎ型熱電素子は、フリップチップ・ハンダ・プロセス
によって、それぞれ第１および第２の熱シンク上のコン
タクトに接着される。
提供する。 【解決手段】 半導体デバイス３００は、共通基板上に
形成された、集積回路と集積熱電冷却器とを含む。半導
体デバイス３００は、基板の表面上に集積回路を形成
し、基板の裏面上に集積熱電冷却器を形成することによ
って製造される。集積回路からの熱を吸収できる、半導
体材料よりなる第１の熱シンク３１４は、基板の裏面３
０６上に形成される。ｎ型熱電素子は、第１の熱シンク
３１４上に形成されたコンタクト３４８，３５０，３５
２上に形成される。ｐ型熱電素子は、熱を放散できる半
導体材料よりなる第２の熱シンク上に形成されたコンタ
クト３４８，３５０，３５２上に形成される。ｐ型およ
びｎ型熱電素子は、フリップチップ・ハンダ・プロセス
によって、それぞれ第１および第２の熱シンク上のコン
タクトに接着される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、熱電冷却
に関する。特に、本発明は、集積回路と、集積回路の熱
管理のための集積熱電冷却器とを有する半導体デバイス
を製造する方法と、このような方法により製造された半
導体デバイスに関する。
に関する。特に、本発明は、集積回路と、集積回路の熱
管理のための集積熱電冷却器とを有する半導体デバイス
を製造する方法と、このような方法により製造された半
導体デバイスに関する。
【０００２】
【従来の技術】部分周辺（ｓｕｂ−ａｍｂｉｅｎｔ）冷
却は、従来、熱伝達を行うために、フレオン・タイプの
冷却剤を用いる、気体／液体の気相圧縮をベースとする
冷却サイクルによって実現される。このような冷却シス
テムは、人間の住居，生鮮食料品，自動車を冷却するた
めに拡く用いられている。部分周辺冷却はまた、メイン
フレーム，サーバ，およびワークステーション・コンピ
ュータのような主要な電子システムと共によく用いられ
る。蒸気圧縮冷却は、非常に効率的であるが、重要な可
動機器を必要とする。蒸気圧縮冷却システムは、最少で
も、コンプレッサ，コンデンサ，蒸発器，および関連す
る冷却剤移送配管を含む。複雑さおよび関連する高コス
トの結果、蒸気圧縮冷却は、パーソナル・コンピュー
タ，集積回路などのような小型の冷却応用においては、
受け入れられないことが分かっている。
却は、従来、熱伝達を行うために、フレオン・タイプの
冷却剤を用いる、気体／液体の気相圧縮をベースとする
冷却サイクルによって実現される。このような冷却シス
テムは、人間の住居，生鮮食料品，自動車を冷却するた
めに拡く用いられている。部分周辺冷却はまた、メイン
フレーム，サーバ，およびワークステーション・コンピ
ュータのような主要な電子システムと共によく用いられ
る。蒸気圧縮冷却は、非常に効率的であるが、重要な可
動機器を必要とする。蒸気圧縮冷却システムは、最少で
も、コンプレッサ，コンデンサ，蒸発器，および関連す
る冷却剤移送配管を含む。複雑さおよび関連する高コス
トの結果、蒸気圧縮冷却は、パーソナル・コンピュー
タ，集積回路などのような小型の冷却応用においては、
受け入れられないことが分かっている。
【０００３】ＣＭＯＳ論理デバイスが温度が低下するに
つれてかなり早く動作することができるという事実は、
長年の間、周知であった。例えば、ＣＭＯＳ論理デバイ
スが−５０℃で動作すると、ＣＭＯＳ論理デバイスの性
能は、室温動作よりも５０％改良される。−１９６℃の
液体窒素の動作温度は、２００％の性能の改良を示し
た。同様の利点は、集積回路配線に対して生じることが
示されており、集積回路配線では、−５０℃で動作する
集積回路では、金属配線抵抗が、室温動作に比べて１／
２に減少することが分かっている。これらの性能の改良
は、集積回路に銅配線を用いて相互接続抵抗を減少し、
これにより、実現可能な動作周波数を効果的に増大する
という最近の技術的ブレークスルーに匹敵する。従っ
て、電界効果トランジスタのような集積回路論理デバイ
スおよび相互接続配線の部分周辺温度動作は、集積回路
性能を改良することができる。その際、この性能の強化
は、マイクロエレクトロニクスのかなりの減少サイズお
よびかなりの縮小コスト環境の範囲内で、このような冷
却をいかにして実現するかという問題を提示する。
つれてかなり早く動作することができるという事実は、
長年の間、周知であった。例えば、ＣＭＯＳ論理デバイ
スが−５０℃で動作すると、ＣＭＯＳ論理デバイスの性
能は、室温動作よりも５０％改良される。−１９６℃の
液体窒素の動作温度は、２００％の性能の改良を示し
た。同様の利点は、集積回路配線に対して生じることが
示されており、集積回路配線では、−５０℃で動作する
集積回路では、金属配線抵抗が、室温動作に比べて１／
２に減少することが分かっている。これらの性能の改良
は、集積回路に銅配線を用いて相互接続抵抗を減少し、
これにより、実現可能な動作周波数を効果的に増大する
という最近の技術的ブレークスルーに匹敵する。従っ
て、電界効果トランジスタのような集積回路論理デバイ
スおよび相互接続配線の部分周辺温度動作は、集積回路
性能を改良することができる。その際、この性能の強化
は、マイクロエレクトロニクスのかなりの減少サイズお
よびかなりの縮小コスト環境の範囲内で、このような冷
却をいかにして実現するかという問題を提示する。
【０００４】図１は、従来のペルチエ・タイプの熱電素
子（ＴＥ）１を概略的に示す。ＴＥ１は、ＤＣ電源２を
有し、このＤＣ電源は、負荷電流３を流し、ＴＥ１に電
界を発生させる。所望の熱伝達は、温度Ｔcoldのコール
ド・シンク４から、温度Ｔho t のホット・シンク６まで
である。図１の式に示すように、伝達される正味熱エネ
ルギーは、３つの要素からなる。すなわち、第１の要素
は、ペルチエ効果（熱電）の寄与を示し、第２の要素
は、負のジュール熱効果を定義し、第３の要素は、負の
伝導率効果を定義する。熱電要素は、シーベック（Ｓｅ
ｅｂｅｃｋ）係数，動作温度（Ｔcold），および供給さ
れる電流からなる。ジュール熱要素は、ジュール熱のほ
ぼ半分がコールド・シンクに移動し、残りのジュール熱
がホット・シンクに移動することを反映している。最後
に、熱伝導に寄与できる負の要素は、ペルチエ・デバイ
スの熱伝導率によって定義されるように、熱が、ペルチ
エ・デバイスを経てホット・シンクからコールド・シン
クに流れることを示している。式（１）を参照された
い。
子（ＴＥ）１を概略的に示す。ＴＥ１は、ＤＣ電源２を
有し、このＤＣ電源は、負荷電流３を流し、ＴＥ１に電
界を発生させる。所望の熱伝達は、温度Ｔcoldのコール
ド・シンク４から、温度Ｔho t のホット・シンク６まで
である。図１の式に示すように、伝達される正味熱エネ
ルギーは、３つの要素からなる。すなわち、第１の要素
は、ペルチエ効果（熱電）の寄与を示し、第２の要素
は、負のジュール熱効果を定義し、第３の要素は、負の
伝導率効果を定義する。熱電要素は、シーベック（Ｓｅ
ｅｂｅｃｋ）係数，動作温度（Ｔcold），および供給さ
れる電流からなる。ジュール熱要素は、ジュール熱のほ
ぼ半分がコールド・シンクに移動し、残りのジュール熱
がホット・シンクに移動することを反映している。最後
に、熱伝導に寄与できる負の要素は、ペルチエ・デバイ
スの熱伝導率によって定義されるように、熱が、ペルチ
エ・デバイスを経てホット・シンクからコールド・シン
クに流れることを示している。式（１）を参照された
い。
【０００５】
【数１】 ｑ＝αＴcoldＩ−（１／２）Ｉ2 Ｒ−ＫΔＴ （１） Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａ
ｃｈｉｎｅｓ（ＩＢＭ）社は、薄膜実装および熱電冷却
器の小型化を進歩させてきた。発明の名称が“Ｅｌｅｃ
ｔｒｉｃａｌｌｙ−Ｉｓｏｌａｔｅｄ Ｕｌｔｒａ−Ｔ
ｈｉｎ Ｓｕｂｓｔｒａｔｅｓ ｆｏｒ Ｔｈｅｒｍｏ
ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒｓ”である米国特許出
願第０９／４５８，２７０号明細書（１９９９年１２月
９日出願）、および発明の名称が“Ｔｈｅｒｍｏｅｌｅ
ｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａｔｕｓ Ａ
ｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｘｉｍｉｚｉｎｇ
Ｅｎｅｒｇｙ Ｔｒａｎｓｐｏｒｔ”である米国特許出
願第０９／４５８，２７１号明細書（１９９９年１２月
９日出願）を参照されたい。これら米国特許の内容は、
本明細書の内容として含まれる。薄膜実装および熱電冷
却器の小型化は、高冷却フラックス・スケーリングに小
型の形状を与え、２〜３Ｗ／ｃｍ2 〜１００Ｗ／ｃｍ2
での冷却に高いエントロピー勾配および低い熱伝導率を
与える。薄膜実装の使用は、１０6 時間より長い高信頼
性のＭＴＢＦ（ｍｅａｎ ｔｉｍｅｂｅｔｗｅｅｎ ｆ
ａｉｌｕｒｅｓ；故障間平均時間）と、１０¢／Ｗより
小さいオーダーの低コストと、大冷却容量および高効率
のために複数のナノスコピック（ｎａｎｏｓｃｏｐｉ
ｃ）冷却器が並列に動作することができるマルチステー
ジ構造を構築する容易さとを生じる。
ｃｈｉｎｅｓ（ＩＢＭ）社は、薄膜実装および熱電冷却
器の小型化を進歩させてきた。発明の名称が“Ｅｌｅｃ
ｔｒｉｃａｌｌｙ−Ｉｓｏｌａｔｅｄ Ｕｌｔｒａ−Ｔ
ｈｉｎ Ｓｕｂｓｔｒａｔｅｓ ｆｏｒ Ｔｈｅｒｍｏ
ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒｓ”である米国特許出
願第０９／４５８，２７０号明細書（１９９９年１２月
９日出願）、および発明の名称が“Ｔｈｅｒｍｏｅｌｅ
ｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａｔｕｓ Ａ
ｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｘｉｍｉｚｉｎｇ
Ｅｎｅｒｇｙ Ｔｒａｎｓｐｏｒｔ”である米国特許出
願第０９／４５８，２７１号明細書（１９９９年１２月
９日出願）を参照されたい。これら米国特許の内容は、
本明細書の内容として含まれる。薄膜実装および熱電冷
却器の小型化は、高冷却フラックス・スケーリングに小
型の形状を与え、２〜３Ｗ／ｃｍ2 〜１００Ｗ／ｃｍ2
での冷却に高いエントロピー勾配および低い熱伝導率を
与える。薄膜実装の使用は、１０6 時間より長い高信頼
性のＭＴＢＦ（ｍｅａｎ ｔｉｍｅｂｅｔｗｅｅｎ ｆ
ａｉｌｕｒｅｓ；故障間平均時間）と、１０¢／Ｗより
小さいオーダーの低コストと、大冷却容量および高効率
のために複数のナノスコピック（ｎａｎｏｓｃｏｐｉ
ｃ）冷却器が並列に動作することができるマルチステー
ジ構造を構築する容易さとを生じる。
【０００６】これらの進歩によって、多くの問題を、解
決することができる。このような問題の１つは、比較的
大きいプロセッサ・チップのような集積回路の熱管理で
ある。例えば、動作中は、殆どのプロセッサ・チップ
が、チップ内の不均一な温度分布を有し、チップ内で
は、演算論理装置（ＡＬＵ）を有するチップの部分は、
ある温度で動作することができるが、キャッシュまたは
キャッシュ・インターフェースを有するチップの部分
は、他の温度で動作することができる。チップ内の不均
一な温度分布は、性能，処理速度，および信頼性につい
ての問題を含む無数の問題を与える。これらの問題を避
けるために、チップ内で均一な温度分布が必要とされ
る。
決することができる。このような問題の１つは、比較的
大きいプロセッサ・チップのような集積回路の熱管理で
ある。例えば、動作中は、殆どのプロセッサ・チップ
が、チップ内の不均一な温度分布を有し、チップ内で
は、演算論理装置（ＡＬＵ）を有するチップの部分は、
ある温度で動作することができるが、キャッシュまたは
キャッシュ・インターフェースを有するチップの部分
は、他の温度で動作することができる。チップ内の不均
一な温度分布は、性能，処理速度，および信頼性につい
ての問題を含む無数の問題を与える。これらの問題を避
けるために、チップ内で均一な温度分布が必要とされ
る。
【０００７】
【発明が解決しようとする課題】集積回路の熱管理の問
題および上述したような関連する問題を解決する現在の
方法は、実行するのにコストがかかり、かつ困難である
ことが分かっている。従って、上述したような薄膜実装
および熱電冷却器の小型化を含む、ＩＢＭ社による進歩
技術を部分的に用いて集積回路を冷却することによっ
て、これらの問題を解決する改良された低コストの方法
が必要とされている。
題および上述したような関連する問題を解決する現在の
方法は、実行するのにコストがかかり、かつ困難である
ことが分かっている。従って、上述したような薄膜実装
および熱電冷却器の小型化を含む、ＩＢＭ社による進歩
技術を部分的に用いて集積回路を冷却することによっ
て、これらの問題を解決する改良された低コストの方法
が必要とされている。
【０００８】
【課題を解決するための手段】本発明は、集積回路と、
集積回路を冷却するための集積熱電冷却器とを有する半
導体デバイスを製造する改良された低コストの方法と、
このような方法を用いて製造された半導体デバイスとを
提供する。
集積回路を冷却するための集積熱電冷却器とを有する半
導体デバイスを製造する改良された低コストの方法と、
このような方法を用いて製造された半導体デバイスとを
提供する。
【０００９】１つの形態では、本発明は、基板の表面上
に集積回路を形成し、基板の裏面上に集積回路を冷却で
きる集積熱電冷却器を形成するステップを含む、半導体
デバイスの製造方法に関する。
に集積回路を形成し、基板の裏面上に集積回路を冷却で
きる集積熱電冷却器を形成するステップを含む、半導体
デバイスの製造方法に関する。
【００１０】他の形態では、本発明は、上述した方法を
用いて製造された半導体デバイスに関し、この半導体デ
バイスは、表面および裏面を有する基板と、基板の表面
上に形成された集積回路と、基板の裏面上に形成され集
積回路を冷却できる集積熱電冷却器とを備える。
用いて製造された半導体デバイスに関し、この半導体デ
バイスは、表面および裏面を有する基板と、基板の表面
上に形成された集積回路と、基板の裏面上に形成され集
積回路を冷却できる集積熱電冷却器とを備える。
【００１１】本発明の１つの特定の形態では、複合半導
体デバイス構造は、第１の基板の表面上に集積回路を形
成し、第１の基板の裏面上に集積熱電冷却器を形成する
ことによって製造される。集積回路からの熱を吸収でき
る、半導体材料よりなる熱シンクは、別個の第２の基板
の裏面上に形成される。ｎ型熱電素子は、第１の基板内
のドープ領域に接続されたコンタクト上に形成される。
ｐ型熱電素子は、第２の基板内のドープ領域に接続され
たコンタクト上に形成され、半導体材料から熱を放散で
きる熱シンクへの熱経路を形成する。ｐ型およびｎ型熱
電素子は、フリップチップ・ハンダ・プロセスによっ
て、それぞれ、第１および第２の基板上に形成された相
補コンタクトに接着される。
体デバイス構造は、第１の基板の表面上に集積回路を形
成し、第１の基板の裏面上に集積熱電冷却器を形成する
ことによって製造される。集積回路からの熱を吸収でき
る、半導体材料よりなる熱シンクは、別個の第２の基板
の裏面上に形成される。ｎ型熱電素子は、第１の基板内
のドープ領域に接続されたコンタクト上に形成される。
ｐ型熱電素子は、第２の基板内のドープ領域に接続され
たコンタクト上に形成され、半導体材料から熱を放散で
きる熱シンクへの熱経路を形成する。ｐ型およびｎ型熱
電素子は、フリップチップ・ハンダ・プロセスによっ
て、それぞれ、第１および第２の基板上に形成された相
補コンタクトに接着される。
【００１２】本発明のまた他の特定の形態では、半導体
デバイスは、集積回路の異なる部分から異なる割合で熱
を排出するために、選択パターン内に形成された複数の
熱電素子を含み、これにより、集積回路内のほぼ均一な
温度分布を実現する。
デバイスは、集積回路の異なる部分から異なる割合で熱
を排出するために、選択パターン内に形成された複数の
熱電素子を含み、これにより、集積回路内のほぼ均一な
温度分布を実現する。
【００１３】本発明のこれらのおよび他の構造は、以下
に説明する詳細な実施例を考察すると、より明瞭に分か
り理解されるであろう。
に説明する詳細な実施例を考察すると、より明瞭に分か
り理解されるであろう。
【００１４】
【発明の実施の形態】以下の好適な実施例の詳細な説明
では、図面を参照する。図面は、詳細な説明の一部を形
成し、本発明を実施できる特定の好適な実施例が実例と
して示されている。これらの実施例は、当業者が本発明
を実施することができるほど十分詳細に説明されてい
る。他の実施例を用いることができること、および、論
理的，機械的，電気的な変更を、本発明の趣旨および範
囲から逸脱することなく行うことができることが分か
る。当業者が本発明を実施するのに必要でない詳細を避
けるため、詳細な説明は、当業者に既知の特定の情報を
省略することができる。従って、以下の詳細な説明は、
限定する意味にとられるべきではなく、本発明の範囲
は、特許請求の範囲によってのみ定義される。
では、図面を参照する。図面は、詳細な説明の一部を形
成し、本発明を実施できる特定の好適な実施例が実例と
して示されている。これらの実施例は、当業者が本発明
を実施することができるほど十分詳細に説明されてい
る。他の実施例を用いることができること、および、論
理的，機械的，電気的な変更を、本発明の趣旨および範
囲から逸脱することなく行うことができることが分か
る。当業者が本発明を実施するのに必要でない詳細を避
けるため、詳細な説明は、当業者に既知の特定の情報を
省略することができる。従って、以下の詳細な説明は、
限定する意味にとられるべきではなく、本発明の範囲
は、特許請求の範囲によってのみ定義される。
【００１５】本発明の概念的な基本原理は、集積回路を
有する半導体デバイスと、集積回路を冷却する集積熱電
冷却器とを共通基板上に有する半導体デバイスを、電気
化学的付着法およびＣＭＯＳ処理方法のような低コスト
の半導体製造プロセスを用いて製造することを含む。こ
のようにして、集積回路の熱管理は、ウエハ・レベルの
製造時に、かつ集積回路の熱放散プロファイルに対応す
るパターンで、小型集積熱電冷却器を形成することによ
って実現することができる。
有する半導体デバイスと、集積回路を冷却する集積熱電
冷却器とを共通基板上に有する半導体デバイスを、電気
化学的付着法およびＣＭＯＳ処理方法のような低コスト
の半導体製造プロセスを用いて製造することを含む。こ
のようにして、集積回路の熱管理は、ウエハ・レベルの
製造時に、かつ集積回路の熱放散プロファイルに対応す
るパターンで、小型集積熱電冷却器を形成することによ
って実現することができる。
【００１６】次に、図２〜４には、集積回路（ＩＣ）３
０３と、集積回路３０３を冷却できる集積熱電冷却器３
１０とを有する複合半導体デバイス３００を製造する方
法を示す。図２および図３は、製造プロセスの２つの段
階における半導体デバイス３００の詳細断面図であり、
図４は、製造プロセスの最後の完成段階における半導体
デバイス３００の詳細断面図である。
０３と、集積回路３０３を冷却できる集積熱電冷却器３
１０とを有する複合半導体デバイス３００を製造する方
法を示す。図２および図３は、製造プロセスの２つの段
階における半導体デバイス３００の詳細断面図であり、
図４は、製造プロセスの最後の完成段階における半導体
デバイス３００の詳細断面図である。
【００１７】図２を参照すると、半導体デバイス３００
の製造は、デバイス３００のコールド・エンド３０１を
形成する第１の段階で始まる。半導体材料よりなる半導
体基板３０２が、選択される。半導体基板３０２は、表
面３０４および裏面３０６を有する。シリコン・オン・
インシュレータ（ＳＯＩ）集積回路３０３は、基板３０
２の半導体層３０９内に形成され、ＳＯＩ二酸化シリコ
ン（ＳｉＯ2 ）層３０８によって基板の残りの部分から
電気的に分離される。層３０９内のＳＯＩ集積回路は、
関連する配線パターンと共に全ての回路またはデバイス
を形成できることが分かるであろう。例えば、集積回路
は、コンピュータまたは情報処理システムで使用するた
めに、Ａｒｍｏｎｋ，Ｎｅｗ ＹｏｒｋのＩＢＭ社から
市販されているＰｏｗｅｒ ＰＣ ｐｒｏｃｅｓｓｏｒ
とすることができる。層３０８，３０９は、共に、約
０．５μｍの厚さである。好適な実施例では、絶縁層３
０８は、シリコン（Ｓｉ）基板３０２の表面３０４の表
面を経て酸素をイオン注入し、続いてアニールすること
によって形成された二酸化シリコン（ＳｉＯ2 ）であ
る。
の製造は、デバイス３００のコールド・エンド３０１を
形成する第１の段階で始まる。半導体材料よりなる半導
体基板３０２が、選択される。半導体基板３０２は、表
面３０４および裏面３０６を有する。シリコン・オン・
インシュレータ（ＳＯＩ）集積回路３０３は、基板３０
２の半導体層３０９内に形成され、ＳＯＩ二酸化シリコ
ン（ＳｉＯ2 ）層３０８によって基板の残りの部分から
電気的に分離される。層３０９内のＳＯＩ集積回路は、
関連する配線パターンと共に全ての回路またはデバイス
を形成できることが分かるであろう。例えば、集積回路
は、コンピュータまたは情報処理システムで使用するた
めに、Ａｒｍｏｎｋ，Ｎｅｗ ＹｏｒｋのＩＢＭ社から
市販されているＰｏｗｅｒ ＰＣ ｐｒｏｃｅｓｓｏｒ
とすることができる。層３０８，３０９は、共に、約
０．５μｍの厚さである。好適な実施例では、絶縁層３
０８は、シリコン（Ｓｉ）基板３０２の表面３０４の表
面を経て酸素をイオン注入し、続いてアニールすること
によって形成された二酸化シリコン（ＳｉＯ2 ）であ
る。
【００１８】半導体基板３０２の第１の熱シンク３１４
は、基板層３０９内に形成されたＳＯＩ集積回路によっ
て放散された熱エネルギーを吸収する。好適な実施例で
は、第１の熱シンク３１４は、基板３０２の約１０μｍ
の厚さのｐ+ 層３１６と、約１０μｍの厚さのｐ- 層３
１８とを形成することによって作製される。好適な実施
例では、層３１８は、カウンタドーピングによって形成
される。層３１８はまた、エピタキシャル成長または拡
散のような他の半導体製造方法によって形成できること
が分かるであろう。また、図２に、ｎ+ コンタクト領域
３２０の存在を示す。好適な実施例では、領域３２０
は、ｎ+ 領域のパターンを画成する普通のフォトレジス
ト処理によって形成される。次に、ｎ+ 領域３２０が、
イオン注入処理方法を用いて形成される。次に、フォト
レジストが、除去され、イオン注入されたｎ+ 領域３２
０が、アニールされる。ｎ+ 領域３２０を形成するため
に、他の方法を用いることができることが分かるであろ
う。
は、基板層３０９内に形成されたＳＯＩ集積回路によっ
て放散された熱エネルギーを吸収する。好適な実施例で
は、第１の熱シンク３１４は、基板３０２の約１０μｍ
の厚さのｐ+ 層３１６と、約１０μｍの厚さのｐ- 層３
１８とを形成することによって作製される。好適な実施
例では、層３１８は、カウンタドーピングによって形成
される。層３１８はまた、エピタキシャル成長または拡
散のような他の半導体製造方法によって形成できること
が分かるであろう。また、図２に、ｎ+ コンタクト領域
３２０の存在を示す。好適な実施例では、領域３２０
は、ｎ+ 領域のパターンを画成する普通のフォトレジス
ト処理によって形成される。次に、ｎ+ 領域３２０が、
イオン注入処理方法を用いて形成される。次に、フォト
レジストが、除去され、イオン注入されたｎ+ 領域３２
０が、アニールされる。ｎ+ 領域３２０を形成するため
に、他の方法を用いることができることが分かるであろ
う。
【００１９】ｎ+ 領域３２０の面上には、電気的接触に
有効で、および熱電素子の形成に有効な材料が付着され
る。例えば、プラチナ（Ｐｔ）間に挟まれた銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）間に挟まれた銅（Ｃｕ）
を用いることができる。コンタクト３２２，３２４は、
好適には、まず、フォトレジストを設けてパターニング
し、次に、ＣｕおよびＮｉを電気メッキし、Ｐｔをスパ
ッタリングして、プラチナ／銅／プラチナ層、またはニ
ッケル／銅／ニッケル層を形成することによって、領域
３２０上に形成される。コンタクト３２２，３２４は、
任意の二酸化シリコン（ＳｉＯ2 ）誘電体パッド３２
６，３２９，３３１によって、電気的および熱的に分離
され、安定にされる。コンタクト３２２，３２４は、約
１５μｍの厚さに形成される。
有効で、および熱電素子の形成に有効な材料が付着され
る。例えば、プラチナ（Ｐｔ）間に挟まれた銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）間に挟まれた銅（Ｃｕ）
を用いることができる。コンタクト３２２，３２４は、
好適には、まず、フォトレジストを設けてパターニング
し、次に、ＣｕおよびＮｉを電気メッキし、Ｐｔをスパ
ッタリングして、プラチナ／銅／プラチナ層、またはニ
ッケル／銅／ニッケル層を形成することによって、領域
３２０上に形成される。コンタクト３２２，３２４は、
任意の二酸化シリコン（ＳｉＯ2 ）誘電体パッド３２
６，３２９，３３１によって、電気的および熱的に分離
され、安定にされる。コンタクト３２２，３２４は、約
１５μｍの厚さに形成される。
【００２０】ｎ型熱電素子は、発明の名称が“Ｔｈｅｒ
ｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａ
ｔｕｓ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｍａｘｉｍｉ
ｚｉｎｇ Ｅｎｅｒｇｙ Ｔｒａｎｓｐｏｒｔ”である
米国特許出願第０９／４５８，２７１号明細書に記載さ
れているように、薄膜超格子構造の形で作製される。図
示した構造では、約３０μｍの長さを有する２つのｎ型
熱電素子３２８，３３０が、パルス電気化学的付着プロ
セスによって形成されたＢｉ2 Ｔｅ2.7 Ｓｅ0. 3 よりな
る組成物より作製される。所定の組成のＢｉＴｅおよび
ＳｅＴｅの交互層が、Ｂｉ2 Ｔｅ2.7 Ｓｅ0.3 よりなる
所望の組成物を形成する。他の実施例では、素子３２
８，３３０は、バルクメッキ・プロセスによって形成さ
れる。好適な実施例では、次に、プラチナ層３３２が、
好適にはスパッタリング・プロセスを用いて、熱電素子
３２８，３３０の露出端部に付着される。プラチナ層３
３２は、約１．５μｍの厚さである。層３３２に対しプ
ラチナの代わりに、ニッケルを用いることができること
が分かるであろう。しかし、プラチナは、エレクトロマ
イグレーションによって生じる信頼性の問題を最小にす
るのに好適である。次に、フリップチップ・ハンダバン
プ３３４，３３６が、熱電素子３２８，３３０上のプラ
チナ層３３２上に設けられるか付着される。好適には、
フリップチップ・ハンダバンプ３３４，３３６は、ＣＭ
ＯＳ製造プロセスに用いられる低温ハンダであり、４０
％／２０％／４０％の鉛／錫／ビスマスの組成を有す
る。
ｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａ
ｔｕｓ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｍａｘｉｍｉ
ｚｉｎｇ Ｅｎｅｒｇｙ Ｔｒａｎｓｐｏｒｔ”である
米国特許出願第０９／４５８，２７１号明細書に記載さ
れているように、薄膜超格子構造の形で作製される。図
示した構造では、約３０μｍの長さを有する２つのｎ型
熱電素子３２８，３３０が、パルス電気化学的付着プロ
セスによって形成されたＢｉ2 Ｔｅ2.7 Ｓｅ0. 3 よりな
る組成物より作製される。所定の組成のＢｉＴｅおよび
ＳｅＴｅの交互層が、Ｂｉ2 Ｔｅ2.7 Ｓｅ0.3 よりなる
所望の組成物を形成する。他の実施例では、素子３２
８，３３０は、バルクメッキ・プロセスによって形成さ
れる。好適な実施例では、次に、プラチナ層３３２が、
好適にはスパッタリング・プロセスを用いて、熱電素子
３２８，３３０の露出端部に付着される。プラチナ層３
３２は、約１．５μｍの厚さである。層３３２に対しプ
ラチナの代わりに、ニッケルを用いることができること
が分かるであろう。しかし、プラチナは、エレクトロマ
イグレーションによって生じる信頼性の問題を最小にす
るのに好適である。次に、フリップチップ・ハンダバン
プ３３４，３３６が、熱電素子３２８，３３０上のプラ
チナ層３３２上に設けられるか付着される。好適には、
フリップチップ・ハンダバンプ３３４，３３６は、ＣＭ
ＯＳ製造プロセスに用いられる低温ハンダであり、４０
％／２０％／４０％の鉛／錫／ビスマスの組成を有す
る。
【００２１】次に、図３を参照すると、複合半導体デバ
イス３００の製造は、続いて、別個の基板上に、別個の
製造プロセスで、複合半導体デバイス３００のホット・
エンド３３８を形成する。ホット・エンド３３８の製造
は、コールド・エンド３０１の製造に、幾つかの点で類
似している。第２の半導体基板３３９は、典型的にはウ
エハ・レベルで、開始材料である。半導体基板３３９
は、表面３４０および裏面３４１を有する。本発明の好
適な実施例では、基板３３９は、ｐ+ シリコン（Ｓｉ）
層３４３を有する。熱シンクは、基板３３９を、金属よ
りなる層３６８、または、熱エネルギーを放散できる他
の媒体に接続することによって形成される。好適な実施
例では、熱シンク３４２は、複合基板３３９内に、約１
０μｍの厚さのｐ+ 層３４３と、約１０μｍの厚さのｐ
- 層３４４とを有する。好適な実施例では、層３４３，
３４４は、ｐ+ 基板３３９をカウンタドープすることに
よって形成される。層３４３，３４４はまた、エピタキ
シャル成長または拡散のような他の半導体製造方法によ
って形成できることが分かるであろう。また、図３に、
ｎ+ 領域３４６の存在を示す。好適な実施例では、領域
３４６は、マスクの普通のフォトレジスト処理によっ
て、続いて、イオン注入によって形成される。次に、フ
ォトレジスト・マスクが、除去され、イオン注入ｎ+ 領
域３４６が、アニールされる。ｎ+ 領域３４６を形成す
るために、他の方法を用いることができることが分かる
であろう。
イス３００の製造は、続いて、別個の基板上に、別個の
製造プロセスで、複合半導体デバイス３００のホット・
エンド３３８を形成する。ホット・エンド３３８の製造
は、コールド・エンド３０１の製造に、幾つかの点で類
似している。第２の半導体基板３３９は、典型的にはウ
エハ・レベルで、開始材料である。半導体基板３３９
は、表面３４０および裏面３４１を有する。本発明の好
適な実施例では、基板３３９は、ｐ+ シリコン（Ｓｉ）
層３４３を有する。熱シンクは、基板３３９を、金属よ
りなる層３６８、または、熱エネルギーを放散できる他
の媒体に接続することによって形成される。好適な実施
例では、熱シンク３４２は、複合基板３３９内に、約１
０μｍの厚さのｐ+ 層３４３と、約１０μｍの厚さのｐ
- 層３４４とを有する。好適な実施例では、層３４３，
３４４は、ｐ+ 基板３３９をカウンタドープすることに
よって形成される。層３４３，３４４はまた、エピタキ
シャル成長または拡散のような他の半導体製造方法によ
って形成できることが分かるであろう。また、図３に、
ｎ+ 領域３４６の存在を示す。好適な実施例では、領域
３４６は、マスクの普通のフォトレジスト処理によっ
て、続いて、イオン注入によって形成される。次に、フ
ォトレジスト・マスクが、除去され、イオン注入ｎ+ 領
域３４６が、アニールされる。ｎ+ 領域３４６を形成す
るために、他の方法を用いることができることが分かる
であろう。
【００２２】ｎ+ 領域３４６の面上には、電気的接触に
有効で、および熱電素子の形成に有効な材料が付着され
る。例えば、プラチナ（Ｐｔ）間に挟まれた銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）間に挟まれた銅（Ｃｕ）
のいずれかを用いることができる。コンタクト３４８，
３５０，３５２は、好適には、フォトレジストを付着し
てパターニングし、次に、ＣｕおよびＮｉを電気メッキ
し、Ｐｔをスパッタリングして、プラチナ／銅／プラチ
ナ層またはニッケル／銅／ニッケル層を形成することに
よって、領域３４６上に形成される。コンタクト３４
８，３５０，３５２は、任意の二酸化シリコン（ＳｉＯ
2 ）の誘電体パッド３５４，３５６によって、電気的お
よび熱的に分離され、安定にされる。コンタクト３４
８，３５０，３５２は、約１５μｍの厚さとなるように
形成される。
有効で、および熱電素子の形成に有効な材料が付着され
る。例えば、プラチナ（Ｐｔ）間に挟まれた銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）間に挟まれた銅（Ｃｕ）
のいずれかを用いることができる。コンタクト３４８，
３５０，３５２は、好適には、フォトレジストを付着し
てパターニングし、次に、ＣｕおよびＮｉを電気メッキ
し、Ｐｔをスパッタリングして、プラチナ／銅／プラチ
ナ層またはニッケル／銅／ニッケル層を形成することに
よって、領域３４６上に形成される。コンタクト３４
８，３５０，３５２は、任意の二酸化シリコン（ＳｉＯ
2 ）の誘電体パッド３５４，３５６によって、電気的お
よび熱的に分離され、安定にされる。コンタクト３４
８，３５０，３５２は、約１５μｍの厚さとなるように
形成される。
【００２３】ｐ型熱電素子は、発明の名称が“Ｔｈｅｒ
ｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａ
ｔｕｓ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｍａｘｉｍｉ
ｚｉｎｇ Ｅｎｅｒｇｙ Ｔｒａｎｐｏｒｔ”である米
国特許出願第０９／４５８，２７１号明細書に記載され
ているように、薄膜超格子構造の形で作製される。図示
した構造では、約３０μｍの長さを有する２つのｐ型熱
電素子３５８，３６０が、パルス電気化学的付着プロセ
スによって形成されたＢｉ0.5 Ｓｂ1.5 Ｔｅ3. 0 よりな
る組成物より作製される。所定の組成のＢｉＴｅおよび
ＳｂＴｅの交互層が、Ｂｉ0.5 Ｓｂ1.5 Ｔｅ3.0 よりな
る所望の組成物を形成する。他の実施例では、素子３５
８，３６０は、バルクメッキ・プロセスによって形成さ
れる。好適な実施例では、次に、プラチナ層３６２が、
好適にはスパッタリング・プロセスを用いて、熱電素子
３５８，３６０の露出端部に付着される。プラチナ層３
６２は、約１．５μｍの厚さである。層３６２に対しプ
ラチナの代わりに、ニッケルを用いることができること
が分かるであろう。しかし、プラチナは、エレクトロマ
イグレーションによって生じる信頼性の問題を最小にす
るのに好適である。次に、フリップチップ・ハンダバン
プ３６４，３６６が、熱電素子３５８，３６０上のプラ
チナ層３６２上に設けられるか付着される。好適には、
フリップチップ・ハンダバンプ３６４，３６６は、ＣＭ
ＯＳ製造プロセスに用いられる低温ハンダであり、４０
％／２０％／４０％の鉛／錫／ビスマスの組成を有す
る。最後に、約１μｍの厚さのアルミニウム層３６８
が、基板３３９の裏面３４１上に付着され、熱対象に対
して適切なように、ホット側の熱シンク，スプレッダ，
および導電コンタクトを形成する。
ｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａｐｐａｒａ
ｔｕｓ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｍａｘｉｍｉ
ｚｉｎｇ Ｅｎｅｒｇｙ Ｔｒａｎｐｏｒｔ”である米
国特許出願第０９／４５８，２７１号明細書に記載され
ているように、薄膜超格子構造の形で作製される。図示
した構造では、約３０μｍの長さを有する２つのｐ型熱
電素子３５８，３６０が、パルス電気化学的付着プロセ
スによって形成されたＢｉ0.5 Ｓｂ1.5 Ｔｅ3. 0 よりな
る組成物より作製される。所定の組成のＢｉＴｅおよび
ＳｂＴｅの交互層が、Ｂｉ0.5 Ｓｂ1.5 Ｔｅ3.0 よりな
る所望の組成物を形成する。他の実施例では、素子３５
８，３６０は、バルクメッキ・プロセスによって形成さ
れる。好適な実施例では、次に、プラチナ層３６２が、
好適にはスパッタリング・プロセスを用いて、熱電素子
３５８，３６０の露出端部に付着される。プラチナ層３
６２は、約１．５μｍの厚さである。層３６２に対しプ
ラチナの代わりに、ニッケルを用いることができること
が分かるであろう。しかし、プラチナは、エレクトロマ
イグレーションによって生じる信頼性の問題を最小にす
るのに好適である。次に、フリップチップ・ハンダバン
プ３６４，３６６が、熱電素子３５８，３６０上のプラ
チナ層３６２上に設けられるか付着される。好適には、
フリップチップ・ハンダバンプ３６４，３６６は、ＣＭ
ＯＳ製造プロセスに用いられる低温ハンダであり、４０
％／２０％／４０％の鉛／錫／ビスマスの組成を有す
る。最後に、約１μｍの厚さのアルミニウム層３６８
が、基板３３９の裏面３４１上に付着され、熱対象に対
して適切なように、ホット側の熱シンク，スプレッダ，
および導電コンタクトを形成する。
【００２４】次に、図４を参照すると、複合半導体デバ
イス３００の製造は、最終段階において、図３に示すホ
ット・エンド３３８を図２に示すコールド・エンド３０
１に、フリップチップ・ハンダ・プロセスを用いて組み
立て、ハンダバンプ３３４，３３６を、それぞれ、ホッ
ト・エンド３３８のコンタクト３５２，３５０に、ハン
ダバンプ３６４，３６６を、それぞれ、コンタクト３２
４，３２２に、ハンダ付けまたは接着することによって
完成する。上述したように、ハンダバンプ３３４，３３
６，３６４，３６６は、デバイスのホット・エンド３３
８におけるハンダ接合によって、Ｂｉのエレクトロマイ
グレーションおよび遅延拡散を受け易いが、ＭＴＢＦ
は、機械的蒸気圧縮冷却器のＭＴＢＦよりもまだかなり
大きく、ＶＬＳＩフリップチップ・ボンドと同じオーダ
ーである。この信頼性は、１９９９年１０月７日に出願
され、発明の名称が“Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ
Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａ
ｐｐａｒａｔｕｓ ａｎｄＭｅｔｈｏｄ”である米国特
許出願第０９／４１４，３３４号明細書に記載されてい
るような冗長回路を組み込むことによって、１０6 時間
以上に改良することができる。この出願の内容は、本発
明の内容に含まれる。
イス３００の製造は、最終段階において、図３に示すホ
ット・エンド３３８を図２に示すコールド・エンド３０
１に、フリップチップ・ハンダ・プロセスを用いて組み
立て、ハンダバンプ３３４，３３６を、それぞれ、ホッ
ト・エンド３３８のコンタクト３５２，３５０に、ハン
ダバンプ３６４，３６６を、それぞれ、コンタクト３２
４，３２２に、ハンダ付けまたは接着することによって
完成する。上述したように、ハンダバンプ３３４，３３
６，３６４，３６６は、デバイスのホット・エンド３３
８におけるハンダ接合によって、Ｂｉのエレクトロマイ
グレーションおよび遅延拡散を受け易いが、ＭＴＢＦ
は、機械的蒸気圧縮冷却器のＭＴＢＦよりもまだかなり
大きく、ＶＬＳＩフリップチップ・ボンドと同じオーダ
ーである。この信頼性は、１９９９年１０月７日に出願
され、発明の名称が“Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ
Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｉｎｇ Ａ
ｐｐａｒａｔｕｓ ａｎｄＭｅｔｈｏｄ”である米国特
許出願第０９／４１４，３３４号明細書に記載されてい
るような冗長回路を組み込むことによって、１０6 時間
以上に改良することができる。この出願の内容は、本発
明の内容に含まれる。
【００２５】素子３２８，３６０，３３０，３５８の各
々の間の直列電気的接続を作製するためには、コンタク
ト３５２を、ｎ型素子３２８の一端に接続する。ｎ型素
子３２８の他端は、コンタクト３２２に接続され、コン
タクト３２２はまた、ｐ型素子３６０の一端に接続され
ている。ｐ型素子３６０の他端は、コンタクト３５０に
接続され、コンタクト３５０はまた、ｎ型素子３３０の
一端に接続され、ｎ型素子の他端は、コンタクト３２４
に接続されている。コンタクト３２４は、ｐ型素子３５
８の一端に接続され、ｐ型素子３５８の他端は、コンタ
クト３４８に接続されて、直列接続を完了する。この直
列接続は、コンタクト３５２およびリフローされたハン
ダバンプ３３４を経てｎ型素子３２８に、コンタクト３
２２を経てリフローされたハンダバンプ３６６およびｐ
型素子３６０に、コンタクト３５０を経てリフローされ
たハンダバンプ３３６およびｎ型素子３３０に、コンタ
クト３２４を経てリフローされたハンダバンプ３６４お
よびｐ型素子３５８に、コンタクト３４８を経て電流を
流し、熱シンク３１４から熱シンク３４２に熱を伝達す
ることを可能にする。ＤＣ電圧の適切な供給は、集積熱
電冷却器３１０が、層３０９の中および上に形成された
ＳＯＩ集積回路からの熱エネルギーを伝達することを可
能にする。
々の間の直列電気的接続を作製するためには、コンタク
ト３５２を、ｎ型素子３２８の一端に接続する。ｎ型素
子３２８の他端は、コンタクト３２２に接続され、コン
タクト３２２はまた、ｐ型素子３６０の一端に接続され
ている。ｐ型素子３６０の他端は、コンタクト３５０に
接続され、コンタクト３５０はまた、ｎ型素子３３０の
一端に接続され、ｎ型素子の他端は、コンタクト３２４
に接続されている。コンタクト３２４は、ｐ型素子３５
８の一端に接続され、ｐ型素子３５８の他端は、コンタ
クト３４８に接続されて、直列接続を完了する。この直
列接続は、コンタクト３５２およびリフローされたハン
ダバンプ３３４を経てｎ型素子３２８に、コンタクト３
２２を経てリフローされたハンダバンプ３６６およびｐ
型素子３６０に、コンタクト３５０を経てリフローされ
たハンダバンプ３３６およびｎ型素子３３０に、コンタ
クト３２４を経てリフローされたハンダバンプ３６４お
よびｐ型素子３５８に、コンタクト３４８を経て電流を
流し、熱シンク３１４から熱シンク３４２に熱を伝達す
ることを可能にする。ＤＣ電圧の適切な供給は、集積熱
電冷却器３１０が、層３０９の中および上に形成された
ＳＯＩ集積回路からの熱エネルギーを伝達することを可
能にする。
【００２６】熱シンク３１４，３４２内に作製されたｎ
+ ／ｐ- ／ｐ+ 接合は、ダイオードを形成し、従って、
ダイオードに関連する逆バイアス電圧および破壊電圧を
有する。各ダイオードに関連する逆バイアス電圧および
破壊電圧は、ドーピングレベルを含む種々のファクタに
依存する。これらの電圧の特定の値は、本発明の説明の
ためには重要ではない。
+ ／ｐ- ／ｐ+ 接合は、ダイオードを形成し、従って、
ダイオードに関連する逆バイアス電圧および破壊電圧を
有する。各ダイオードに関連する逆バイアス電圧および
破壊電圧は、ドーピングレベルを含む種々のファクタに
依存する。これらの電圧の特定の値は、本発明の説明の
ためには重要ではない。
【００２７】この電流漏洩が生じることを防ぎ、従っ
て、電気的分離を確立するためには、ｎ+ ／ｐ- ／ｐ+
接合が、逆バイアス状態に保たれる。この逆バイアス状
態は、電流がどこにでも流れるのではなく、コンタクト
および熱電素子の意図された経路を経て流れることを保
証する。ｎ+ ／ｐ- ／ｐ+ 接合の逆バイアスは、適切な
ＤＣ電圧を、ホット・シンク３３８のコンタクト３７
０、および、ｐ+ 基板層３１６に接続されたコンタクト
３７２に供給することによって実現し、保つことができ
る。コンタクト３７０および３７２に適切なＤＣ電圧を
供給することによって、ｎ+ ／ｐ- ／ｐ+ 接合の逆バイ
アス電圧を保つことができる。このように、電圧が、コ
ンタクト３７０，３７２に供給されて、電流は、周囲ま
たは環境から電気的に分離されている、意図された熱電
素子３２８，３６０，３３０，３５８に沿って流れるの
みである。さらなる説明のためには、発明の名称が“Ｅ
ｌｅｃｔｒｉｃａｌｌｙ−Ｉｓｏｌａｔｅｄ Ｕｌｔｒ
ａ−Ｔｈｉｎ Ｓｕｂｓｔｒａｔｅｓ Ｆｏｒ Ｔｈｅ
ｒｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒｓ”である米国
特許第０９／４５８，２７０号明細書を参照されたい。
て、電気的分離を確立するためには、ｎ+ ／ｐ- ／ｐ+
接合が、逆バイアス状態に保たれる。この逆バイアス状
態は、電流がどこにでも流れるのではなく、コンタクト
および熱電素子の意図された経路を経て流れることを保
証する。ｎ+ ／ｐ- ／ｐ+ 接合の逆バイアスは、適切な
ＤＣ電圧を、ホット・シンク３３８のコンタクト３７
０、および、ｐ+ 基板層３１６に接続されたコンタクト
３７２に供給することによって実現し、保つことができ
る。コンタクト３７０および３７２に適切なＤＣ電圧を
供給することによって、ｎ+ ／ｐ- ／ｐ+ 接合の逆バイ
アス電圧を保つことができる。このように、電圧が、コ
ンタクト３７０，３７２に供給されて、電流は、周囲ま
たは環境から電気的に分離されている、意図された熱電
素子３２８，３６０，３３０，３５８に沿って流れるの
みである。さらなる説明のためには、発明の名称が“Ｅ
ｌｅｃｔｒｉｃａｌｌｙ−Ｉｓｏｌａｔｅｄ Ｕｌｔｒ
ａ−Ｔｈｉｎ Ｓｕｂｓｔｒａｔｅｓ Ｆｏｒ Ｔｈｅ
ｒｍｏｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒｓ”である米国
特許第０９／４５８，２７０号明細書を参照されたい。
【００２８】次に、図５に、本発明の一実施例によって
冷却される、層３０９の中および上に形成されるような
ＳＯＩ集積回路４０３の上面図を示す。図２〜図４で用
いられる参照符号と同種，類似，または同一である、図
５で用いられる参照符号は、同種，類似，または同一の
要素を示す。本発明のこの実施例では、集積回路４０３
は、Ａｒｍｏｎｋ，Ｎｅｗ ＹｏｒｋのＩＢＭ社から市
販されているＰｏｗｅｒ ＰＣ ｐｒｏｃｅｓｓｏｒの
ようなプロセッサである。しかし、本発明によって、い
かなる集積回路４０３をも用いることができることが分
かるであろう。プロセッサ４０３は、ＡＬＵを収容する
第１の部分４１１，４１３と、Ｌ２（レベル２）キャッ
シュメモリを収容する第２の部分４１５と、Ｉ／Ｏ（入
力／出力）およびＬ２インターフェースを収容する第３
の部分４１７，４１９，４２１と、分散論理よりなる第
４の部分４２３とを有する。電源を入れて動作中に、第
１の部分４１１，４１３は、第１の熱量を放散し、第２
の部分４１５は、第２の熱量を放散し、第３の部分４１
７，４１９，４２１は、第３の熱量を放散し、第４の部
分４２３は、第４の熱量を放散する。特定の冷却機構が
ない場合は、これらの部分は、通常動作の間に大きく異
なる温度を示す傾向にある。
冷却される、層３０９の中および上に形成されるような
ＳＯＩ集積回路４０３の上面図を示す。図２〜図４で用
いられる参照符号と同種，類似，または同一である、図
５で用いられる参照符号は、同種，類似，または同一の
要素を示す。本発明のこの実施例では、集積回路４０３
は、Ａｒｍｏｎｋ，Ｎｅｗ ＹｏｒｋのＩＢＭ社から市
販されているＰｏｗｅｒ ＰＣ ｐｒｏｃｅｓｓｏｒの
ようなプロセッサである。しかし、本発明によって、い
かなる集積回路４０３をも用いることができることが分
かるであろう。プロセッサ４０３は、ＡＬＵを収容する
第１の部分４１１，４１３と、Ｌ２（レベル２）キャッ
シュメモリを収容する第２の部分４１５と、Ｉ／Ｏ（入
力／出力）およびＬ２インターフェースを収容する第３
の部分４１７，４１９，４２１と、分散論理よりなる第
４の部分４２３とを有する。電源を入れて動作中に、第
１の部分４１１，４１３は、第１の熱量を放散し、第２
の部分４１５は、第２の熱量を放散し、第３の部分４１
７，４１９，４２１は、第３の熱量を放散し、第４の部
分４２３は、第４の熱量を放散する。特定の冷却機構が
ない場合は、これらの部分は、通常動作の間に大きく異
なる温度を示す傾向にある。
【００２９】次に、図６には、図５に示した集積回路４
０３と、集積回路４０３を冷却できる本発明の他の実施
例による集積熱電冷却器５１０とを含む半導体デバイス
５００の上面図を示す。集積熱電冷却器５１０は、集積
回路４０３の第１の部分４１１，４１３、第２の部分４
１５、第３の部分４１７，４１９，４２１、および第４
の部分４２３をそれぞれ冷却できるｐ型およびｎ型熱電
素子よりなる複数のモジュール５２５．１，５２５．
２，５２７，５２９，５３１を有する。これらのモジュ
ールは、並置された集積回路の熱放散に適合する冷却容
量を有するように製造される。好適な実施例では、第
１，第２，第３，第４の冷却容量は、それぞれ、第１の
部分４１１，４１３，第２の部分４１５，第３の部分４
１７，４１９，４２１，および第４の部分４２３によっ
て生成される熱に比例する。また、好適な実施例では、
第１の冷却容量に相当するａ＋ａ−を流れる第１のバイ
アス電流が、モジュール５２５．１，５２５．２に供給
され、第２の冷却容量に相当するｂ＋ｂ−を流れる第２
のバイアス電流が、モジュール５２７に供給され、第３
の冷却容量に相当するｃ＋ｃ−を流れる第３のバイアス
電流が、モジュール５２９に供給され、第４の冷却容量
に相当するｄ＋ｄ−を流れる第４のバイアス電流が、モ
ジュール５３１に供給される。モジュール５２５．１，
５２５．２，５２７，５２９，５３１の冷却容量は、バ
イアス電流のほかに、モジュール内で用いられる熱電素
子のアレイのピッチおよびサイズ（すなわち、熱電素子
の数／面積），コンタクトのサイズ，アレイを形成する
ために用いられる小型熱電素子の個々のサイズのような
他のファクタに基づいて変えることができる。
０３と、集積回路４０３を冷却できる本発明の他の実施
例による集積熱電冷却器５１０とを含む半導体デバイス
５００の上面図を示す。集積熱電冷却器５１０は、集積
回路４０３の第１の部分４１１，４１３、第２の部分４
１５、第３の部分４１７，４１９，４２１、および第４
の部分４２３をそれぞれ冷却できるｐ型およびｎ型熱電
素子よりなる複数のモジュール５２５．１，５２５．
２，５２７，５２９，５３１を有する。これらのモジュ
ールは、並置された集積回路の熱放散に適合する冷却容
量を有するように製造される。好適な実施例では、第
１，第２，第３，第４の冷却容量は、それぞれ、第１の
部分４１１，４１３，第２の部分４１５，第３の部分４
１７，４１９，４２１，および第４の部分４２３によっ
て生成される熱に比例する。また、好適な実施例では、
第１の冷却容量に相当するａ＋ａ−を流れる第１のバイ
アス電流が、モジュール５２５．１，５２５．２に供給
され、第２の冷却容量に相当するｂ＋ｂ−を流れる第２
のバイアス電流が、モジュール５２７に供給され、第３
の冷却容量に相当するｃ＋ｃ−を流れる第３のバイアス
電流が、モジュール５２９に供給され、第４の冷却容量
に相当するｄ＋ｄ−を流れる第４のバイアス電流が、モ
ジュール５３１に供給される。モジュール５２５．１，
５２５．２，５２７，５２９，５３１の冷却容量は、バ
イアス電流のほかに、モジュール内で用いられる熱電素
子のアレイのピッチおよびサイズ（すなわち、熱電素子
の数／面積），コンタクトのサイズ，アレイを形成する
ために用いられる小型熱電素子の個々のサイズのような
他のファクタに基づいて変えることができる。
【００３０】本発明は、非常に広い応用可能性を有す
る。表面および裏面を有する基板と、基板の表面に形成
された集積回路と、基板の裏面に形成され、集積回路を
冷却する集積熱電素子とを有する半導体デバイス、およ
び半導体デバイスを製造する方法は、低コストの半導体
製造プロセスを用いて、集積回路の製造時に集積回路の
熱管理を可能にする。
る。表面および裏面を有する基板と、基板の表面に形成
された集積回路と、基板の裏面に形成され、集積回路を
冷却する集積熱電素子とを有する半導体デバイス、およ
び半導体デバイスを製造する方法は、低コストの半導体
製造プロセスを用いて、集積回路の製造時に集積回路の
熱管理を可能にする。
【００３１】本明細書の中で、その特定の変形と共に詳
細に示し説明した本発明の実施例は、当業者によれば、
本発明の教示を含む多くの他の変形された実施例を、容
易に構成することができる。従って、本発明は、本明細
書の中で説明した特定の形態に限定されることを意味す
るものではなく、逆に、本発明の趣旨および範囲内に合
理的に含まれるような改良，変更，等価を含むことを意
図している。
細に示し説明した本発明の実施例は、当業者によれば、
本発明の教示を含む多くの他の変形された実施例を、容
易に構成することができる。従って、本発明は、本明細
書の中で説明した特定の形態に限定されることを意味す
るものではなく、逆に、本発明の趣旨および範囲内に合
理的に含まれるような改良，変更，等価を含むことを意
図している。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）基板の表面上に、集積回路を形成するステップ
と、前記基板の裏面上に、前記集積回路を冷却できる集
積熱電冷却器を形成するステップとを含む、半導体デバ
イスを製造する方法。 （２）前記集積熱電冷却器を形成するステップは、前記
基板上に、熱エネルギーを吸収できる、半導体材料より
なる第１の熱シンクを形成するステップを含む、上記
（１）に記載の方法。 （３）前記第１の熱シンクを形成するステップは、前記
基板上に、半導体材料よりなる複数のドープ領域を形成
するステップを含む、上記（２）に記載の方法。 （４）前記第１の熱シンクを形成するステップは、前記
複数のドープ領域に１つ以上のダイオードを形成するス
テップを含む、上記（３）に記載の方法。 （５）前記集積熱電冷却器を形成するステップは、前記
第１の熱シンク上に１つ以上のコンタクトを形成し、前
記第１の熱シンク上に形成された前記コンタクト上に、
第１の型の熱電素子を形成するステップをさらに含む、
上記（２）に記載の方法。 （６）前記集積熱電冷却器を形成するステップは、熱エ
ネルギーを放散できる、半導体材料よりなる第２の熱シ
ンクを形成するステップをさらに含む、上記（５）に記
載の方法。 （７）前記第２の熱シンクを形成するステップは、半導
体材料よりなる複数のドープ領域を形成するステップを
含む、上記（６）に記載の方法。 （８）前記第２の熱シンクを形成するステップは、前記
複数のドープ領域に、１つ以上のダイオードを形成する
ステップを含む、上記（７）に記載の方法。 （９）前記集積熱電冷却器を形成するステップは、前記
第２の熱シンク上に、１つ以上のコンタクトを形成し、
前記第２の熱シンク上に形成された前記コンタクト上
に、１つ以上の第２の型の熱電素子を形成するステップ
をさらに含む、上記（６）に記載の方法。 （１０）前記第２の熱シンクを前記第１の熱シンクにハ
ンダ付けすることによって、前記半導体デバイスを組み
立てるステップをさらに含む、上記（９）に記載の方
法。 （１１）前記第２の熱シンクを前記第１の熱シンクにハ
ンダ付けするステップは、前記１つ以上の第１および第
２の型の熱電素子上に、プラチナ層を形成するステップ
と、前記１つ以上の第１および第２の型の熱電素子上の
前記プラチナ層上にハンダを付着するステップと、前記
１つ以上の第１の型の熱電素子上の前記プラチナ層を、
前記第２の熱シンク上に形成された前記１つ以上のコン
タクトにハンダ付けし、前記１つ以上の第２の型の熱電
素子上の前記プラチナ層を、前記第１の熱シンク上に形
成された前記１つ以上のコンタクトにハンダ付けするス
テップとを含む、上記（１０）に記載の方法。 （１２）前記１つ以上の第１および第２の型の熱電素子
を形成するステップは、少なくとも、前記集積回路の第
１の部分を冷却できる前記第１および第２の型の熱電素
子よりなる第１のモジュールと、前記集積回路の第２の
部分を冷却できる前記第１および第２の型の熱電素子よ
りなる第２のモジュールとを形成するステップを含む、
上記（９）に記載の方法。 （１３）前記熱電素子よりなる第１のモジュールは、前
記集積回路の第１の部分から放散された熱エネルギーに
相当する第１の冷却容量を有し、前記熱電素子よりなる
第２のモジュールは、前記集積回路の第２の部分から放
散された熱エネルギーに相当する第２の冷却容量を有す
る、上記（１２）に記載の方法。 （１４）前記熱電素子よりなる第１のモジュールは、第
１の冷却容量に相当する第１のバイアス電圧と関係し、
前記熱電素子よりなる第２のモジュールは、第２の冷却
容量に相当する第２のバイアス電圧と関係する、上記
（１２）に記載の方法。 （１５）前記半導体デバイスは、情報処理システムに関
連する、上記（１）に記載の方法。 （１６）表面および裏面を有する基板と、前記基板の表
面上に形成された集積回路と、前記基板の裏面上に形成
され、前記集積回路を冷却できる集積熱電冷却器とを備
えた、半導体デバイス。 （１７）前記集積熱電冷却器は、前記基板上に形成さ
れ、熱エネルギーを吸収できる、半導体材料よりなる第
１の熱シンクを含む、上記（１６）に記載の半導体デバ
イス。 （１８）前記第１の熱シンクは、半導体材料よりなる複
数のドープ領域を含む、上記（１７）に記載の半導体デ
バイス。 （１９）前記複数のドープ領域は、１つ以上のダイオー
ドを形成する、上記（１８）に記載の半導体デバイス。 （２０）前記集積熱電冷却器は、前記第１の熱シンク上
に形成された１つ以上のコンタクトと、前記第１の熱シ
ンク上に形成された前記１つ以上のコンタクト上に形成
された１つ以上の第１の型の熱電素子とをさらに含む、
上記（１７）に記載の半導体デバイス。 （２１）前記集積熱電冷却器は、熱エネルギーを放散で
きる、半導体材料よりなる第２の熱シンクをさらに含
む、上記（２０）に記載の半導体デバイス。 （２２）前記第２の熱シンクは、半導体材料よりなる複
数のドープ領域を含む、上記（２１）に記載の半導体デ
バイス。 （２３）前記第２の熱シンクは、前記複数のドープ領域
に形成された１つ以上のダイオードを含む、上記（２
２）に記載の半導体デバイス。 （２４）前記集積熱電冷却器は、前記第２の熱シンク上
に形成された１つ以上のコンタクトと、前記第２の熱シ
ンク上に形成された前記１つ以上のコンタクト上に形成
された１つ以上の第２の型の熱電素子とをさらに含む、
上記（２１）に記載の半導体デバイス。 （２５）前記集積熱電冷却器は、前記１つ以上の第１お
よび第２の型の熱電素子上に形成されたプラチナ層と、
前記１つ以上の第１の型の熱電素子上の前記プラチナ層
を、前記第２の熱シンク上に形成された前記１つ以上の
コンタクトに接着し、前記１つ以上の第２の型の熱電素
子上の前記プラチナ層を、前記第１の熱シンク上に形成
された前記１つ以上のコンタクトに接着するためのハン
ダバンプとをさらに備えた、上記（２４）に記載の半導
体デバイス。 （２６）前記１つ以上の第１および第２の型の熱電素子
は、少なくとも、前記集積回路の第１の部分を冷却でき
る第１および第２の型の熱電素子よりなる第１のモジュ
ールと、前記集積回路の第２の部分を冷却できる前記第
１および第２の型の熱電素子よりなる第２のモジュール
とを含む、上記（２４）に記載の半導体デバイス。 （２７）前記熱電素子よりなる第１のモジュールは、前
記集積回路の第１の部分から放散される熱エネルギーに
相当する第１の冷却容量を有し、前記熱電素子よりなる
第２のモジュールは、前記集積回路の第２の部分から放
散される熱エネルギーに相当する第２の冷却容量を有す
る、上記（２６）に記載の半導体デバイス。 （２８）前記熱電素子よりなる第１のモジュールは、第
１の冷却容量に相当する第１のバイアス電圧と関係し、
前記熱電素子よりなる第２のモジュールは、第２の冷却
容量に相当する第２のバイアス電圧と関係する、上記
（２６）に記載の半導体デバイス。 （２９）前記半導体デバイスは、情報処理システムに関
連する、上記（１６）に記載の半導体デバイス。
の事項を開示する。 （１）基板の表面上に、集積回路を形成するステップ
と、前記基板の裏面上に、前記集積回路を冷却できる集
積熱電冷却器を形成するステップとを含む、半導体デバ
イスを製造する方法。 （２）前記集積熱電冷却器を形成するステップは、前記
基板上に、熱エネルギーを吸収できる、半導体材料より
なる第１の熱シンクを形成するステップを含む、上記
（１）に記載の方法。 （３）前記第１の熱シンクを形成するステップは、前記
基板上に、半導体材料よりなる複数のドープ領域を形成
するステップを含む、上記（２）に記載の方法。 （４）前記第１の熱シンクを形成するステップは、前記
複数のドープ領域に１つ以上のダイオードを形成するス
テップを含む、上記（３）に記載の方法。 （５）前記集積熱電冷却器を形成するステップは、前記
第１の熱シンク上に１つ以上のコンタクトを形成し、前
記第１の熱シンク上に形成された前記コンタクト上に、
第１の型の熱電素子を形成するステップをさらに含む、
上記（２）に記載の方法。 （６）前記集積熱電冷却器を形成するステップは、熱エ
ネルギーを放散できる、半導体材料よりなる第２の熱シ
ンクを形成するステップをさらに含む、上記（５）に記
載の方法。 （７）前記第２の熱シンクを形成するステップは、半導
体材料よりなる複数のドープ領域を形成するステップを
含む、上記（６）に記載の方法。 （８）前記第２の熱シンクを形成するステップは、前記
複数のドープ領域に、１つ以上のダイオードを形成する
ステップを含む、上記（７）に記載の方法。 （９）前記集積熱電冷却器を形成するステップは、前記
第２の熱シンク上に、１つ以上のコンタクトを形成し、
前記第２の熱シンク上に形成された前記コンタクト上
に、１つ以上の第２の型の熱電素子を形成するステップ
をさらに含む、上記（６）に記載の方法。 （１０）前記第２の熱シンクを前記第１の熱シンクにハ
ンダ付けすることによって、前記半導体デバイスを組み
立てるステップをさらに含む、上記（９）に記載の方
法。 （１１）前記第２の熱シンクを前記第１の熱シンクにハ
ンダ付けするステップは、前記１つ以上の第１および第
２の型の熱電素子上に、プラチナ層を形成するステップ
と、前記１つ以上の第１および第２の型の熱電素子上の
前記プラチナ層上にハンダを付着するステップと、前記
１つ以上の第１の型の熱電素子上の前記プラチナ層を、
前記第２の熱シンク上に形成された前記１つ以上のコン
タクトにハンダ付けし、前記１つ以上の第２の型の熱電
素子上の前記プラチナ層を、前記第１の熱シンク上に形
成された前記１つ以上のコンタクトにハンダ付けするス
テップとを含む、上記（１０）に記載の方法。 （１２）前記１つ以上の第１および第２の型の熱電素子
を形成するステップは、少なくとも、前記集積回路の第
１の部分を冷却できる前記第１および第２の型の熱電素
子よりなる第１のモジュールと、前記集積回路の第２の
部分を冷却できる前記第１および第２の型の熱電素子よ
りなる第２のモジュールとを形成するステップを含む、
上記（９）に記載の方法。 （１３）前記熱電素子よりなる第１のモジュールは、前
記集積回路の第１の部分から放散された熱エネルギーに
相当する第１の冷却容量を有し、前記熱電素子よりなる
第２のモジュールは、前記集積回路の第２の部分から放
散された熱エネルギーに相当する第２の冷却容量を有す
る、上記（１２）に記載の方法。 （１４）前記熱電素子よりなる第１のモジュールは、第
１の冷却容量に相当する第１のバイアス電圧と関係し、
前記熱電素子よりなる第２のモジュールは、第２の冷却
容量に相当する第２のバイアス電圧と関係する、上記
（１２）に記載の方法。 （１５）前記半導体デバイスは、情報処理システムに関
連する、上記（１）に記載の方法。 （１６）表面および裏面を有する基板と、前記基板の表
面上に形成された集積回路と、前記基板の裏面上に形成
され、前記集積回路を冷却できる集積熱電冷却器とを備
えた、半導体デバイス。 （１７）前記集積熱電冷却器は、前記基板上に形成さ
れ、熱エネルギーを吸収できる、半導体材料よりなる第
１の熱シンクを含む、上記（１６）に記載の半導体デバ
イス。 （１８）前記第１の熱シンクは、半導体材料よりなる複
数のドープ領域を含む、上記（１７）に記載の半導体デ
バイス。 （１９）前記複数のドープ領域は、１つ以上のダイオー
ドを形成する、上記（１８）に記載の半導体デバイス。 （２０）前記集積熱電冷却器は、前記第１の熱シンク上
に形成された１つ以上のコンタクトと、前記第１の熱シ
ンク上に形成された前記１つ以上のコンタクト上に形成
された１つ以上の第１の型の熱電素子とをさらに含む、
上記（１７）に記載の半導体デバイス。 （２１）前記集積熱電冷却器は、熱エネルギーを放散で
きる、半導体材料よりなる第２の熱シンクをさらに含
む、上記（２０）に記載の半導体デバイス。 （２２）前記第２の熱シンクは、半導体材料よりなる複
数のドープ領域を含む、上記（２１）に記載の半導体デ
バイス。 （２３）前記第２の熱シンクは、前記複数のドープ領域
に形成された１つ以上のダイオードを含む、上記（２
２）に記載の半導体デバイス。 （２４）前記集積熱電冷却器は、前記第２の熱シンク上
に形成された１つ以上のコンタクトと、前記第２の熱シ
ンク上に形成された前記１つ以上のコンタクト上に形成
された１つ以上の第２の型の熱電素子とをさらに含む、
上記（２１）に記載の半導体デバイス。 （２５）前記集積熱電冷却器は、前記１つ以上の第１お
よび第２の型の熱電素子上に形成されたプラチナ層と、
前記１つ以上の第１の型の熱電素子上の前記プラチナ層
を、前記第２の熱シンク上に形成された前記１つ以上の
コンタクトに接着し、前記１つ以上の第２の型の熱電素
子上の前記プラチナ層を、前記第１の熱シンク上に形成
された前記１つ以上のコンタクトに接着するためのハン
ダバンプとをさらに備えた、上記（２４）に記載の半導
体デバイス。 （２６）前記１つ以上の第１および第２の型の熱電素子
は、少なくとも、前記集積回路の第１の部分を冷却でき
る第１および第２の型の熱電素子よりなる第１のモジュ
ールと、前記集積回路の第２の部分を冷却できる前記第
１および第２の型の熱電素子よりなる第２のモジュール
とを含む、上記（２４）に記載の半導体デバイス。 （２７）前記熱電素子よりなる第１のモジュールは、前
記集積回路の第１の部分から放散される熱エネルギーに
相当する第１の冷却容量を有し、前記熱電素子よりなる
第２のモジュールは、前記集積回路の第２の部分から放
散される熱エネルギーに相当する第２の冷却容量を有す
る、上記（２６）に記載の半導体デバイス。 （２８）前記熱電素子よりなる第１のモジュールは、第
１の冷却容量に相当する第１のバイアス電圧と関係し、
前記熱電素子よりなる第２のモジュールは、第２の冷却
容量に相当する第２のバイアス電圧と関係する、上記
（２６）に記載の半導体デバイス。 （２９）前記半導体デバイスは、情報処理システムに関
連する、上記（１６）に記載の半導体デバイス。
【図１】従来の静電動作可能なペルチエ・デバイスの冷
却システムを概略的に示す図である。
却システムを概略的に示す図である。
【図２】本発明の好適な実施例によって半導体デバイス
を製造する方法を示す図である。
を製造する方法を示す図である。
【図３】本発明の好適な実施例によって半導体デバイス
を製造する方法を示す図である。
を製造する方法を示す図である。
【図４】本発明の好適な実施例によって半導体デバイス
を製造する方法を示す図である。
を製造する方法を示す図である。
【図５】本発明の他の実施例によって冷却される集積回
路の上面図である。
路の上面図である。
【図６】図５に示す集積回路と、本発明の他の実施例に
よる集積回路を冷却できる集積熱電冷却器とを含む半導
体デバイスの上面図である。
よる集積回路を冷却できる集積熱電冷却器とを含む半導
体デバイスの上面図である。
３００ 半導体デバイス ３０１ コールド・エンド ３０２ 半導体基板 ３０３，４０３ 集積回路 ３０４ 表面 ３０６ 裏面 ３０８ 二酸化シリコン層 ３０９ 半導体層 ３１０，５１０ 熱電冷却器 ３１４ 第１の熱シンク ３１６ ｐ+ 層 ３１８ ｐ- 層 ３２０ コンタクト領域 ３２２，３２４，３４８，３５０，３５２，３７０，３
７２ コンタクト ３２６，３２８，３３０，３５８，３６０ 熱電素子 ３３２，３６２ プラチナ層 ３３４，３３６，３６４，３６６ フリップチップ・ハ
ンダバンプ ３３８ ホット・エンド ３３９ 第２の半導体基板（熱シンク） ３４０ 表面（第２の半導体基板） ３４１ 裏面（第２の半導体基板） ３４３ シリコン層 ３４２ 第２の熱シンク ３４４ ｐ+ 材料層 ３４６ ｎ+ 領域 ３５４，３５６ 誘電体パッド ３６８ 金属層 ４１１，４１３ 第１の部分 ４１５ 第２の部分 ４１７，４１９，４２１ 第３の部分 ４２３ 第４の部分 ５２５．１，５２５．２，５２７，５２９，５３１ モ
ジュール
７２ コンタクト ３２６，３２８，３３０，３５８，３６０ 熱電素子 ３３２，３６２ プラチナ層 ３３４，３３６，３６４，３６６ フリップチップ・ハ
ンダバンプ ３３８ ホット・エンド ３３９ 第２の半導体基板（熱シンク） ３４０ 表面（第２の半導体基板） ３４１ 裏面（第２の半導体基板） ３４３ シリコン層 ３４２ 第２の熱シンク ３４４ ｐ+ 材料層 ３４６ ｎ+ 領域 ３５４，３５６ 誘電体パッド ３６８ 金属層 ４１１，４１３ 第１の部分 ４１５ 第２の部分 ４１７，４１９，４２１ 第３の部分 ４２３ 第４の部分 ５２５．１，５２５．２，５２７，５２９，５３１ モ
ジュール
フロントページの続き (72)発明者 マイケル・ジェイムス・コーデス アメリカ合衆国 12550 ニューヨーク州 ニューバーグ パッフェンドルフ ドラ イブ 33 (72)発明者 スティーブン・アラン・コーデス アメリカ合衆国 10567 ニューヨーク州 コートランド マノアー ロカスト ア ベニュー 159 (72)発明者 アッタム・シャマリンデュ・ゴーシャル アメリカ合衆国 78733 テキサス州 オ ースティン インディゴ ブルーム ルー プ 10421 (72)発明者 エロル・ウェイン・ロビンソン アメリカ合衆国 12524 ニューヨーク州 フィッシュキル フィールド コート 10ジー (72)発明者 ジェイムス・ルイス・スパイデル アメリカ合衆国 12570 ニューヨーク州 ポウクェイグ ストウ ドライブ 97
Claims (27)
- 【請求項１】基板の表面上に、集積回路を形成するステ
ップと、 前記基板の裏面上に、前記集積回路を冷却できる集積熱
電冷却器を形成するステップとを含む、半導体デバイス
を製造する方法。 - 【請求項２】前記集積熱電冷却器を形成するステップ
は、前記基板上に、熱エネルギーを吸収できる、半導体
材料よりなる第１の熱シンクを形成するステップを含
む、請求項１に記載の方法。 - 【請求項３】前記第１の熱シンクを形成するステップ
は、前記基板上に、半導体材料よりなる複数のドープ領
域を形成するステップを含む、請求項２に記載の方法。 - 【請求項４】前記第１の熱シンクを形成するステップ
は、前記複数のドープ領域に１つ以上のダイオードを形
成するステップを含む、請求項３に記載の方法。 - 【請求項５】前記集積熱電冷却器を形成するステップ
は、前記第１の熱シンク上に１つ以上のコンタクトを形
成し、前記第１の熱シンク上に形成された前記コンタク
ト上に、第１の型の熱電素子を形成するステップをさら
に含む、請求項２に記載の方法。 - 【請求項６】前記集積熱電冷却器を形成するステップ
は、熱エネルギーを放散できる、半導体材料よりなる第
２の熱シンクを形成するステップをさらに含む、請求項
５に記載の方法。 - 【請求項７】前記第２の熱シンクを形成するステップ
は、半導体材料よりなる複数のドープ領域を形成するス
テップを含む、請求項６に記載の方法。 - 【請求項８】前記第２の熱シンクを形成するステップ
は、前記複数のドープ領域に、１つ以上のダイオードを
形成するステップを含む、請求項７に記載の方法。 - 【請求項９】前記集積熱電冷却器を形成するステップ
は、前記第２の熱シンク上に、１つ以上のコンタクトを
形成し、前記第２の熱シンク上に形成された前記コンタ
クト上に、１つ以上の第２の型の熱電素子を形成するス
テップをさらに含む、請求項６に記載の方法。 - 【請求項１０】前記第２の熱シンクを前記第１の熱シン
クにハンダ付けすることによって、前記半導体デバイス
を組み立てるステップをさらに含む、請求項９に記載の
方法。 - 【請求項１１】前記第２の熱シンクを前記第１の熱シン
クにハンダ付けするステップは、 前記１つ以上の第１および第２の型の熱電素子上に、プ
ラチナ層を形成するステップと、 前記１つ以上の第１および第２の型の熱電素子上の前記
プラチナ層上にハンダを付着するステップと、 前記１つ以上の第１の型の熱電素子上の前記プラチナ層
を、前記第２の熱シンク上に形成された前記１つ以上の
コンタクトにハンダ付けし、前記１つ以上の第２の型の
熱電素子上の前記プラチナ層を、前記第１の熱シンク上
に形成された前記１つ以上のコンタクトにハンダ付けす
るステップとを含む、請求項１０に記載の方法。 - 【請求項１２】前記１つ以上の第１および第２の型の熱
電素子を形成するステップは、少なくとも、前記集積回
路の第１の部分を冷却できる前記第１および第２の型の
熱電素子よりなる第１のモジュールと、前記集積回路の
第２の部分を冷却できる前記第１および第２の型の熱電
素子よりなる第２のモジュールとを形成するステップを
含む、請求項９に記載の方法。 - 【請求項１３】前記熱電素子よりなる第１のモジュール
は、前記集積回路の第１の部分から放散された熱エネル
ギーに相当する第１の冷却容量を有し、前記熱電素子よ
りなる第２のモジュールは、前記集積回路の第２の部分
から放散された熱エネルギーに相当する第２の冷却容量
を有する、請求項１２に記載の方法。 - 【請求項１４】前記熱電素子よりなる第１のモジュール
は、第１の冷却容量に相当する第１のバイアス電圧と関
係し、前記熱電素子よりなる第２のモジュールは、第２
の冷却容量に相当する第２のバイアス電圧と関係する、
請求項１２に記載の方法。 - 【請求項１５】表面および裏面を有する基板と、 前記基板の表面上に形成された集積回路と、 前記基板の裏面上に形成され、前記集積回路を冷却でき
る集積熱電冷却器とを備えた、半導体デバイス。 - 【請求項１６】前記集積熱電冷却器は、前記基板上に形
成され、熱エネルギーを吸収できる、半導体材料よりな
る第１の熱シンクを含む、請求項１５に記載の半導体デ
バイス。 - 【請求項１７】前記第１の熱シンクは、半導体材料より
なる複数のドープ領域を含む、請求項１６に記載の半導
体デバイス。 - 【請求項１８】前記複数のドープ領域は、１つ以上のダ
イオードを形成する、請求項１７に記載の半導体デバイ
ス。 - 【請求項１９】前記集積熱電冷却器は、前記第１の熱シ
ンク上に形成された１つ以上のコンタクトと、前記第１
の熱シンク上に形成された前記１つ以上のコンタクト上
に形成された１つ以上の第１の型の熱電素子とをさらに
含む、請求項１６に記載の半導体デバイス。 - 【請求項２０】前記集積熱電冷却器は、熱エネルギーを
放散できる、半導体材料よりなる第２の熱シンクをさら
に含む、請求項１９に記載の半導体デバイス。 - 【請求項２１】前記第２の熱シンクは、半導体材料より
なる複数のドープ領域を含む、請求項２０に記載の半導
体デバイス。 - 【請求項２２】前記第２の熱シンクは、前記複数のドー
プ領域に形成された１つ以上のダイオードを含む、請求
項２１に記載の半導体デバイス。 - 【請求項２３】前記集積熱電冷却器は、前記第２の熱シ
ンク上に形成された１つ以上のコンタクトと、前記第２
の熱シンク上に形成された前記１つ以上のコンタクト上
に形成された１つ以上の第２の型の熱電素子とをさらに
含む、請求項２０に記載の半導体デバイス。 - 【請求項２４】前記集積熱電冷却器は、 前記１つ以上の第１および第２の型の熱電素子上に形成
されたプラチナ層と、 前記１つ以上の第１の型の熱電素子上の前記プラチナ層
を、前記第２の熱シンク上に形成された前記１つ以上の
コンタクトに接着し、前記１つ以上の第２の型の熱電素
子上の前記プラチナ層を、前記第１の熱シンク上に形成
された前記１つ以上のコンタクトに接着するためのハン
ダバンプとをさらに備えた、請求項２３に記載の半導体
デバイス。 - 【請求項２５】前記１つ以上の第１および第２の型の熱
電素子は、少なくとも、前記集積回路の第１の部分を冷
却できる第１および第２の型の熱電素子よりなる第１の
モジュールと、前記集積回路の第２の部分を冷却できる
前記第１および第２の型の熱電素子よりなる第２のモジ
ュールとを含む、請求項２３に記載の半導体デバイス。 - 【請求項２６】前記熱電素子よりなる第１のモジュール
は、前記集積回路の第１の部分から放散される熱エネル
ギーに相当する第１の冷却容量を有し、前記熱電素子よ
りなる第２のモジュールは、前記集積回路の第２の部分
から放散される熱エネルギーに相当する第２の冷却容量
を有する、請求項２５に記載の半導体デバイス。 - 【請求項２７】前記熱電素子よりなる第１のモジュール
は、第１の冷却容量に相当する第１のバイアス電圧と関
係し、前記熱電素子よりなる第２のモジュールは、第２
の冷却容量に相当する第２のバイアス電圧と関係する、
請求項２５に記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/498,826 US6614109B2 (en) | 2000-02-04 | 2000-02-04 | Method and apparatus for thermal management of integrated circuits |
| US09/498826 | 2000-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257388A true JP2001257388A (ja) | 2001-09-21 |
| JP3566657B2 JP3566657B2 (ja) | 2004-09-15 |
Family
ID=23982660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001014783A Expired - Fee Related JP3566657B2 (ja) | 2000-02-04 | 2001-01-23 | 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6614109B2 (ja) |
| JP (1) | JP3566657B2 (ja) |
| GB (1) | GB2364439B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507909A (ja) * | 2003-10-08 | 2007-03-29 | インテル コーポレイション | ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 |
| JP2007234913A (ja) * | 2006-03-01 | 2007-09-13 | Nec Computertechno Ltd | 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ |
| JP2008526035A (ja) * | 2004-12-27 | 2008-07-17 | インテル・コーポレーション | 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 |
| JP2013118355A (ja) * | 2011-12-01 | 2013-06-13 | Toyota Motor Engineering & Manufacturing North America Inc | ナノ粒子を含む三成分熱電材料及びその製造方法 |
| JP2017525135A (ja) * | 2014-06-02 | 2017-08-31 | ハット テクノロジ アノニム シルケット | 冷却アレイを有している集積回路 |
| JPWO2018181660A1 (ja) * | 2017-03-30 | 2020-02-06 | リンテック株式会社 | 熱電変換素子層及びその製造方法 |
Families Citing this family (243)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
| US6559538B1 (en) * | 2000-10-20 | 2003-05-06 | Bae Systems Information And Electronic Systems Integration Inc. | Integrated circuit device having a built-in thermoelectric cooling mechanism |
| JP3753995B2 (ja) * | 2002-03-13 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 冷却装置および情報処理装置 |
| DE10228592A1 (de) * | 2002-06-26 | 2003-10-02 | Infineon Technologies Ag | Leistungsbauteil mit einer Wärmesenke |
| US6639242B1 (en) * | 2002-07-01 | 2003-10-28 | International Business Machines Corporation | Monolithically integrated solid-state SiGe thermoelectric energy converter for high speed and low power circuits |
| WO2005061972A1 (en) * | 2002-12-06 | 2005-07-07 | Nanocoolers, Inc. | Cooling of electronics by electrically conducting fluids |
| US7211890B2 (en) * | 2003-09-30 | 2007-05-01 | Intel Corporation | Integrating thermoelectric elements into wafer for heat extraction |
| JP2005116623A (ja) * | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7224059B2 (en) * | 2003-10-21 | 2007-05-29 | Intel Corporation | Method and apparatus for thermo-electric cooling |
| JP2005158917A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 電子ヒートポンプ装置、レーザ部品、光ピックアップおよび電子機器 |
| US7638705B2 (en) * | 2003-12-11 | 2009-12-29 | Nextreme Thermal Solutions, Inc. | Thermoelectric generators for solar conversion and related systems and methods |
| US20100257871A1 (en) * | 2003-12-11 | 2010-10-14 | Rama Venkatasubramanian | Thin film thermoelectric devices for power conversion and cooling |
| US20050150536A1 (en) * | 2004-01-13 | 2005-07-14 | Nanocoolers, Inc. | Method for forming a monolithic thin-film thermoelectric device including complementary thermoelectric materials |
| US20050150535A1 (en) * | 2004-01-13 | 2005-07-14 | Nanocoolers, Inc. | Method for forming a thin-film thermoelectric device including a phonon-blocking thermal conductor |
| US20050150537A1 (en) * | 2004-01-13 | 2005-07-14 | Nanocoolers Inc. | Thermoelectric devices |
| US20050150539A1 (en) * | 2004-01-13 | 2005-07-14 | Nanocoolers, Inc. | Monolithic thin-film thermoelectric device including complementary thermoelectric materials |
| US20050160752A1 (en) * | 2004-01-23 | 2005-07-28 | Nanocoolers, Inc. | Apparatus and methodology for cooling of high power density devices by electrically conducting fluids |
| US7589417B2 (en) * | 2004-02-12 | 2009-09-15 | Intel Corporation | Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same |
| US20050189089A1 (en) * | 2004-02-27 | 2005-09-01 | Nanocoolers Inc. | Fluidic apparatus and method for cooling a non-uniformly heated power device |
| US8028531B2 (en) * | 2004-03-01 | 2011-10-04 | GlobalFoundries, Inc. | Mitigating heat in an integrated circuit |
| US7250327B2 (en) * | 2004-06-30 | 2007-07-31 | Intel Corporation | Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism |
| US20060044430A1 (en) * | 2004-08-24 | 2006-03-02 | Chandra Mouli | Thermoelectric cooling for imagers |
| US7727815B2 (en) * | 2004-09-29 | 2010-06-01 | Intel Corporation | Reactive gettering in phase change solders to inhibit oxidation at contact surfaces |
| US20060076046A1 (en) * | 2004-10-08 | 2006-04-13 | Nanocoolers, Inc. | Thermoelectric device structure and apparatus incorporating same |
| US7523617B2 (en) * | 2004-10-22 | 2009-04-28 | Nextreme Thermal Solutions, Inc. | Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics |
| US20060091015A1 (en) * | 2004-11-01 | 2006-05-04 | Applera Corporation | Surface modification for non-specific adsorption of biological material |
| US7544883B2 (en) * | 2004-11-12 | 2009-06-09 | International Business Machines Corporation | Integrated thermoelectric cooling devices and methods for fabricating same |
| US7293416B2 (en) * | 2004-12-23 | 2007-11-13 | Nanocoolers, Inc. | Counterflow thermoelectric configuration employing thermal transfer fluid in closed cycle |
| US7296417B2 (en) * | 2004-12-23 | 2007-11-20 | Nanocoolers, Inc. | Thermoelectric configuration employing thermal transfer fluid flow(s) with recuperator |
| US7475551B2 (en) | 2004-12-23 | 2009-01-13 | Nanocoolers, Inc. | System employing temporal integration of thermoelectric action |
| JP2006294782A (ja) * | 2005-04-08 | 2006-10-26 | Hitachi Ltd | 半導体光源装置 |
| WO2007050143A2 (en) * | 2005-10-27 | 2007-05-03 | Applera Corporation | Surface modification in a manipulation chamber |
| US8812169B2 (en) * | 2005-10-31 | 2014-08-19 | Hewlett-Packard Development Company, L.P. | Heat sink verification |
| US7336485B2 (en) * | 2005-10-31 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Heat sink detection |
| US7310953B2 (en) * | 2005-11-09 | 2007-12-25 | Emerson Climate Technologies, Inc. | Refrigeration system including thermoelectric module |
| US20070101737A1 (en) | 2005-11-09 | 2007-05-10 | Masao Akei | Refrigeration system including thermoelectric heat recovery and actuation |
| US7586125B2 (en) * | 2006-02-20 | 2009-09-08 | Industrial Technology Research Institute | Light emitting diode package structure and fabricating method thereof |
| TWI338390B (en) * | 2007-07-12 | 2011-03-01 | Ind Tech Res Inst | Flexible thermoelectric device and manufacturing method thereof |
| US7851905B2 (en) * | 2007-09-26 | 2010-12-14 | Intel Corporation | Microelectronic package and method of cooling an interconnect feature in same |
| JP5361279B2 (ja) * | 2008-08-18 | 2013-12-04 | 株式会社ダ・ビンチ | 熱電変換素子 |
| US8026567B2 (en) | 2008-12-22 | 2011-09-27 | Taiwan Semiconductor Manufactuirng Co., Ltd. | Thermoelectric cooler for semiconductor devices with TSV |
| US7893529B2 (en) * | 2009-01-12 | 2011-02-22 | International Business Machines Corporation | Thermoelectric 3D cooling |
| US9059363B2 (en) | 2009-04-14 | 2015-06-16 | The Board Of Regents Of The University Of Oklahoma | Thermoelectric materials |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US20110199116A1 (en) * | 2010-02-16 | 2011-08-18 | NuPGA Corporation | Method for fabrication of a semiconductor device and structure |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8064197B2 (en) * | 2009-05-22 | 2011-11-22 | Advanced Micro Devices, Inc. | Heat management using power management information |
| FR2946460A1 (fr) * | 2009-06-04 | 2010-12-10 | St Microelectronics Rousset | Procede de generation d'energie electrique dans un circuit integre lors du fonctionnement de celui-ci, circuit integre correspondant et procede de fabrication |
| WO2011044115A2 (en) * | 2009-10-05 | 2011-04-14 | Board Of Regents Of The University Of Oklahoma | Method for thin film thermoelectric module fabrication |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| JP2011146474A (ja) * | 2010-01-13 | 2011-07-28 | Sony Corp | 半導体装置及びその製造方法 |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9099526B2 (en) * | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| WO2011103306A1 (en) * | 2010-02-19 | 2011-08-25 | Dynasep Llc | Energy storage system |
| DE102010029526B4 (de) | 2010-05-31 | 2012-05-24 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8492788B2 (en) * | 2010-10-08 | 2013-07-23 | Guardian Industries Corp. | Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8604867B2 (en) | 2011-11-28 | 2013-12-10 | Qualcomm Incorporated | Energy harvesting in integrated circuit packages |
| US8659903B2 (en) * | 2011-12-06 | 2014-02-25 | Palo Alto Research Center Incorporated | Heat switch array for thermal hot spot cooling |
| CN103296190B (zh) * | 2012-02-28 | 2016-01-13 | 中国科学院上海微系统与信息技术研究所 | 三维热电能量收集器及其制作方法 |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| WO2014093410A1 (en) * | 2012-12-11 | 2014-06-19 | Sensor Electronic Technology, Inc. | Thermal management structure with integrated heat sink |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| CN105247673B (zh) * | 2013-06-18 | 2019-04-12 | 英特尔公司 | 集成热电冷却 |
| KR102187108B1 (ko) * | 2013-12-12 | 2020-12-04 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 전자 시스템 |
| US10468330B2 (en) * | 2013-12-12 | 2019-11-05 | Samsung Electronics Co., Ltd. | Semiconductor chip and electronic system including the same |
| US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US9848515B1 (en) | 2016-05-27 | 2017-12-19 | Advanced Micro Devices, Inc. | Multi-compartment computing device with shared cooling device |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| EP3477697B1 (en) | 2017-10-26 | 2020-08-05 | Vestel Elektronik Sanayi ve Ticaret A.S. | Energy harvester |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11444001B1 (en) | 2021-05-07 | 2022-09-13 | Western Digital Technologies, Inc. | Thermoelectric semiconductor device and method of making same |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2504293B1 (fr) | 1981-04-20 | 1987-01-09 | Burr Brown Res Corp | Procede et module de regulation de temperature pour un circuit electronique |
| US5040381A (en) | 1990-04-19 | 1991-08-20 | Prime Computer, Inc. | Apparatus for cooling circuits |
| US5229327A (en) | 1990-06-12 | 1993-07-20 | Micron Technology, Inc. | Process for manufacturing semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies therefor |
| JPH04105572U (ja) | 1991-02-26 | 1992-09-10 | ソニー株式会社 | レーザ装置 |
| JPH05102536A (ja) * | 1991-10-09 | 1993-04-23 | Nissan Motor Co Ltd | 熱電素子 |
| US5874775A (en) | 1994-08-03 | 1999-02-23 | Sumitomo Electric Industries, Ltd. | Diamond heat sink including microchannel therein and methods for manufacturing diamond heat sinks |
| US5637921A (en) * | 1995-04-21 | 1997-06-10 | Sun Microsystems, Inc. | Sub-ambient temperature electronic package |
| JPH0997930A (ja) | 1995-07-27 | 1997-04-08 | Aisin Seiki Co Ltd | 熱電冷却モジュール及びその製造方法 |
| US5712448A (en) * | 1996-02-07 | 1998-01-27 | California Institute Of Technology | Cooling device featuring thermoelectric and diamond materials for temperature control of heat-dissipating devices |
| US5956569A (en) * | 1997-10-24 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Integrated thermoelectric cooler formed on the backside of a substrate |
| US5966941A (en) | 1997-12-10 | 1999-10-19 | International Business Machines Corporation | Thermoelectric cooling with dynamic switching to isolate heat transport mechanisms |
| US5867990A (en) | 1997-12-10 | 1999-02-09 | International Business Machines Corporation | Thermoelectric cooling with plural dynamic switching to isolate heat transport mechanisms |
| US6043982A (en) | 1998-04-01 | 2000-03-28 | Raytheon Company | Integrated circuit package having a thermoelectric cooling element therein |
| US6000225A (en) | 1998-04-27 | 1999-12-14 | International Business Machines Corporation | Two dimensional thermoelectric cooler configuration |
| US6388185B1 (en) | 1998-08-07 | 2002-05-14 | California Institute Of Technology | Microfabricated thermoelectric power-generation devices |
| US6121539A (en) * | 1998-08-27 | 2000-09-19 | International Business Machines Corporation | Thermoelectric devices and methods for making the same |
| US6222113B1 (en) * | 1999-12-09 | 2001-04-24 | International Business Machines Corporation | Electrically-isolated ultra-thin substrates for thermoelectric coolers |
-
2000
- 2000-02-04 US US09/498,826 patent/US6614109B2/en not_active Expired - Fee Related
-
2001
- 2001-01-11 GB GB0100661A patent/GB2364439B/en not_active Expired - Lifetime
- 2001-01-23 JP JP2001014783A patent/JP3566657B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-11 US US10/122,613 patent/US6893902B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507909A (ja) * | 2003-10-08 | 2007-03-29 | インテル コーポレイション | ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 |
| KR100870292B1 (ko) * | 2003-10-08 | 2008-11-25 | 인텔 코오퍼레이션 | 다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법 |
| JP2008526035A (ja) * | 2004-12-27 | 2008-07-17 | インテル・コーポレーション | 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 |
| JP4922947B2 (ja) * | 2004-12-27 | 2012-04-25 | インテル・コーポレーション | 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 |
| JP2007234913A (ja) * | 2006-03-01 | 2007-09-13 | Nec Computertechno Ltd | 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ |
| JP2013118355A (ja) * | 2011-12-01 | 2013-06-13 | Toyota Motor Engineering & Manufacturing North America Inc | ナノ粒子を含む三成分熱電材料及びその製造方法 |
| JP2017525135A (ja) * | 2014-06-02 | 2017-08-31 | ハット テクノロジ アノニム シルケット | 冷却アレイを有している集積回路 |
| JPWO2018181660A1 (ja) * | 2017-03-30 | 2020-02-06 | リンテック株式会社 | 熱電変換素子層及びその製造方法 |
| JPWO2018179544A1 (ja) * | 2017-03-30 | 2020-02-06 | リンテック株式会社 | 熱電変換モジュール及びその製造方法 |
| JPWO2018181661A1 (ja) * | 2017-03-30 | 2020-02-13 | リンテック株式会社 | 熱電変換デバイス |
| JP7303741B2 (ja) | 2017-03-30 | 2023-07-05 | リンテック株式会社 | 熱電変換素子層及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3566657B2 (ja) | 2004-09-15 |
| GB2364439B (en) | 2004-09-15 |
| US20020113289A1 (en) | 2002-08-22 |
| GB2364439A (en) | 2002-01-23 |
| US6893902B2 (en) | 2005-05-17 |
| US6614109B2 (en) | 2003-09-02 |
| US20040262745A1 (en) | 2004-12-30 |
| GB0100661D0 (en) | 2001-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566657B2 (ja) | 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法 | |
| KR100897422B1 (ko) | 마이크로전자 어셈블리의 제조 방법 | |
| US6559538B1 (en) | Integrated circuit device having a built-in thermoelectric cooling mechanism | |
| KR101026618B1 (ko) | 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법 | |
| US5712448A (en) | Cooling device featuring thermoelectric and diamond materials for temperature control of heat-dissipating devices | |
| US6282907B1 (en) | Thermoelectric cooling apparatus and method for maximizing energy transport | |
| US6727422B2 (en) | Heat sink/heat spreader structures and methods of manufacture | |
| US7997087B2 (en) | Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics | |
| US6222113B1 (en) | Electrically-isolated ultra-thin substrates for thermoelectric coolers | |
| US6686532B1 (en) | Heat sink/heat spreader structures and methods of manufacture | |
| US6548894B2 (en) | Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication | |
| US6804966B1 (en) | Thermal dissipation assembly employing thermoelectric module with multiple arrays of thermoelectric elements of different densities | |
| US9099427B2 (en) | Thermal energy dissipation using backside thermoelectric devices | |
| US9847272B2 (en) | Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures | |
| US8166769B2 (en) | Self-cooled vertical electronic component | |
| JP4942807B2 (ja) | フリップチップ半導体素子の熱電冷却器 | |
| CN114242881B (zh) | 一种用于芯片热点冷却的级联式平面热电薄膜结构 | |
| JP2006032621A (ja) | 熱電式熱放散装置およびその製造方法 | |
| TW200937593A (en) | Chip and making method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |