CN105247673B - 集成热电冷却 - Google Patents

集成热电冷却 Download PDF

Info

Publication number
CN105247673B
CN105247673B CN201380076693.6A CN201380076693A CN105247673B CN 105247673 B CN105247673 B CN 105247673B CN 201380076693 A CN201380076693 A CN 201380076693A CN 105247673 B CN105247673 B CN 105247673B
Authority
CN
China
Prior art keywords
circuit
fin structure
semiconductor substrate
fin
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380076693.6A
Other languages
English (en)
Other versions
CN105247673A (zh
Inventor
姜磊
E·B·拉玛亚
D·潘图索
R·里奥斯
K·J·库恩
S·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105247673A publication Critical patent/CN105247673A/zh
Application granted granted Critical
Publication of CN105247673B publication Critical patent/CN105247673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

本公开内容的实施例描述了用于集成热电冷却的技术和构造。在一个实施例中，冷却组件包括：半导体衬底；第一电路，其设置在所述半导体衬底上并且被配置为在操作时产生热量；以及第二电路，其设置在所述半导体衬底上并且被配置为通过热电冷却来移除热量。可以描述和/或要求保护其它实施例。

Description

集成热电冷却
技术领域
本公开内容的实施例总体上涉及集成电路领域，并且更具体而言涉及用于集成热电冷却的技术和构造。
背景技术
对形成在管芯上的电路(例如，晶体管)的局部加热是在挑战当前散热技术的极限，尤其是作为用于采用较新架构的这种电路的技术，例如基于鳍状物的技术，例如三栅极晶体管器件、量子阱、基于纳米线的晶体管等。在这些技术中，鳍状物结构或类似的结构可以由用作晶体管的沟道的半导体材料组成。鳍状物结构的较高且较窄的剖面可以刻意地提高器件的性能。另外，可以用电介质材料来使每个鳍状物或器件电绝缘，所述电介质材料可以使鳍状物结构热绝缘。
随着鳍状物结构继续缩放至更小的尺寸(例如，小于10纳米的鳍状物宽度)以提供具有更好性能的更小管芯，鳍状物结构的半导体材料的导热性可能由于声子散射而降低。因此，每个晶体管操作所产生的热量可以被限制于沟道区中的小体积(例如，在栅极下面)，并且所述热量无法通过沿薄的鳍状物到块体材料(例如，半导体衬底的体硅)的热传导或者通过栅极或源极/漏极接触部金属而消散。在这些情况下，可以在沟道区中观察到有时被称作“热点”的高度局部化的热量，所述“热点”可能对器件和/或互连件可靠性产生不利影响。
附图说明
结合附图通过以下具体实施方式将容易地理解实施例。为了便于描述，相似的附图标记表示相似的结构元件。在附图中的图中，通过示例的方式而不是限制的方式示出了实施例。
图1示意性地示出了根据一些实施例的采用晶片形式和单一化形式的示例性管芯的顶视图。
图2示意性地示出了根据一些实施例的集成电路(IC)组件的截面侧视图。
图3示意性地示出了根据一些实施例的热电冷却(TEC)设备。
图4示意性地示出了根据一些实施例的半导体衬底上的发热电路和TEC电路的示例性构造的截面透视图。
图5示意性地示出了根据一些实施例的半导体衬底上的发热电路和TEC电路的另一个示例性构造的截面透视图。
图6示意性地示出了根据一些实施例的半导体衬底上的发热电路和TEC电路的另一个示例性构造的截面图。
图7示意性地示出了根据一些实施例的半导体衬底上的发热电路和TEC电路的另一个示例性构造的截面透视图。
图8示意性地示出了根据一些实施例的图7的TEC电路的示例性构造的截面图。
图9示意性地示出了根据一些实施例的半导体衬底上的发热电路和TEC电路的另一个示例性构造的截面图。
图10示意性地示出了根据一些实施例的制造TEC电路的方法的流程图。
图11示意性地示出了根据一些实施例的可以包括如本文中所述的TEC电路的示例性系统。
具体实施方式
本公开内容的实施例描述了用于集成热电冷却的技术和构造。例如，根据各种实施例，可以与晶体管电路或管芯的其它发热电路整体形成热电冷却电路。在以下具体实施方式中，参考了形成具体实施方式的一部分的附图，其中在整个说明书中，相似的附图标记表示相似的部分，并且其中通过可以实践本公开内容的主题内容的说明实施例的方式示出了具体实施方式。应当理解的是，可以利用其它实施例，并且在不脱离本公开内容的范围的情况下可以做出结构上或逻辑上的改变。因此，下面的具体实施方式不能被理解为限制性意义，并且实施例的范围由所附权利要求及其等同物来限定。
出于本公开内容的目的，术语“A和/或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，术语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
描述可以使用基于透视的描述，例如顶部/底部、侧面、之上/之下等。这种描述仅用于方便论述，并且并非旨在将本文中所描述的实施例的应用限制于任何特定方向。
描述可以使用短语“在实施例中”或“在多个实施例中”，其均可以指代相同或不同实施例中的一个或多个。此外，关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文中可以使用术语“与…耦合”及其衍生物。“耦合”可以表示以下内容中的一个或多个。“耦合”可以表示两个或更多元件直接物理接触或电接触。然而，“耦合”还可以表示两个或更多元件彼此间接接触，但仍彼此协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在所述的彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。
在各种实施例中，短语“第一特征形成、淀积、或以其它方式设置在第二特征上”可以表示第一特征形成、淀积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下部件、可以是以下部件的一部分或包括以下部件：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)和/或存储器(共享、专用或组)、组合逻辑电路、和/或提供所描述的功能的其它合适的部件。
图1示意性地示出了根据一些实施例的采用晶片形式10和单一化形式100的示例性管芯102的顶视图。在一些实施例中，管芯102可以是晶片11的多个管芯(例如，管芯102、102a、102b)中的一个，所述晶片11由诸如硅或其它合适的材料等半导体材料组成。多个管芯可以形成在晶片11的表面上。管芯中的每一个管芯可以是包括如本文中所述的发热电路和热电冷却(TEC)电路的半导体产品的重复单元。
发热电路可以包括被配置为在操作时产生热量的任何合适的电路，其包括例如晶体管等。可以使用如本文中所述的晶体管元件104来形成发热电路，晶体管元件104例如是可以用于形成晶体管的沟道体的鳍状物结构、量子阱(QW)、纳米线或平面结构。TEC电路可以包括TEC元件105，使用与晶体管元件104类似的技术和结构或根据本文中所述的其它实施例来形成所述TEC元件105。可以由控制模块或由设置在管芯102上或设置在与管芯102耦合的IC封装(例如，图2的IC封装200)的另一个部件上的相应的控制模块来独立控制发热电路和TEC电路。例如，可以控制TEC电路来提供周期性或间歇性冷却或根据任何其它预定标准的冷却。
尽管在图1中采用横贯管芯102的相当大部分的行的形式描绘了晶体管元件104和TEC元件105，但是主题并不限于此，并且根据各种实施例可以使用管芯102上的晶体管元件104和TEC元件105的任何其它合适的布置。
在完成体现在管芯中的半导体产品的制造过程之后，晶片11可以经历单一化过程，其中，管芯中的每一个管芯(例如，管芯102)彼此分开以提供半导体产品的分立的“芯片”。晶片11可以是多种尺寸中的任何尺寸。在一些实施例中，晶片11的直径范围是从大约25.4mm到大约450mm。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，晶体管元件104和/或TEC元件105可以设置在采用晶片形式10或单一化形式100的半导体衬底上。本文中所述的晶体管元件104和/或TEC元件105可以包含在管芯102中以用于逻辑单元或存储器、或它们的组合。在一些实施例中，晶体管元件104和/或TEC元件105可以是片上系统(SoC)组件的一部分。
图2示意性地示出了根据一些实施例的集成电路(IC)组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电耦合和/或物理耦合的一个或多个管芯(在下文中称作“管芯102”)。管芯102可以包括如本文中所述的发热电路和TEC电路。在一些实施例中，可以看出，封装衬底121可以与电路板122电耦合。
管芯102可以代表由半导体材料(例如，硅)使用半导体制造技术而制成的分立的产品，所述技术例如是结合形成CMOS器件所使用的薄膜沉积、光刻、蚀刻等。在一些实施例中，管芯102可以是、包括处理器、存储器、SoC或ASIC，或者在一些实施例中，管芯102可以是处理器、存储器、SoC或ASIC的一部分。在一些实施例中，诸如模塑料(molding compound)或底部填充材料等电绝缘材料(未示出)可以密封管芯102和/或互连结构106的至少一部分。
管芯102可以附接到根据各种各样合适的构造的封装衬底121，例如，所述构造包括以所描绘的倒装芯片构造与封装衬底121直接耦合。在倒装芯片构造中，使用诸如凸块、柱体、或也可以使管芯102与封装衬底121电耦合的其它合适的结构等管芯级互连结构106将包括发热电路的管芯102的有源侧S1附接到封装衬底121的表面。管芯102的有源侧S1可以包括诸如晶体管器件等发热电路和TEC电路。可以看出，无源侧S2可以与有源侧S1相对设置。
在一些实施例中，管芯级互连结构106可以被配置为在管芯之间路由电信号。例如，电信号可以包括结合管芯的操作而使用的输入/输出(I/O)信号和/或电源/接地信号。在一个实施例中，管芯级互连件可以包括：第一互连件106a，其被配置为路由用于发热电路的操作的第一电能(例如，第一电压)；以及第二互连件106b，其被配置为路由用于TEC电路的操作的第二电能(例如，第二电压)。第一互连件106a可以与形成在管芯102的有源侧S1上的相对应的第一互连结构(未示出)耦合，以使第一互连件106a与发热电路电耦合，并且第二互连件106b可以与形成在管芯102的有源侧S1上的相对应的第二互连结构(未示出)耦合，以使第二互连件106b与TEC电路耦合。例如，相对应的第一互连结构和第二互连结构可以包括形成在管芯102的有源侧S1上的焊盘、通孔、沟槽、迹线和/或接触部。
在一些实施例中，封装衬底121是具有核和/或堆积层的环氧基层压衬底，例如，味之素堆积膜(ABF)衬底。在其它实施例中，封装衬底121可以包括其它合适类型的衬底，包括例如由玻璃、陶瓷、或半导体材料形成的衬底。
封装衬底121可以包括被配置为将电信号路由到管芯102或从管芯102路由电信号的电气布线特征。例如，电气布线特征可以包括设置在封装衬底121的一个或多个表面上的焊盘或迹线(未示出)和/或诸如沟槽、通孔或用于将电信号路由通过封装衬底121的其它互连结构等内部布线特征(未示出)。例如，在一些实施例中，封装衬底121可以包括诸如被配置为容纳管芯102的相应的管芯级互连结构106、106a、106b的焊盘(未示出)等电气布线特征。
电路板122可以是由诸如环氧薄片等电绝缘材料组成的印刷电路板(PCB)。例如，电路板122可以包括由诸如以下材料等材料组成的电绝缘层：聚四氟乙烯；酚醛棉纸材料，例如阻燃剂4(FR-4)、FR-1、棉纸；以及环氧材料，例如CEM-1或CEM-3；或玻璃织物材料，其使用环氧树脂预浸材料而被层压在一起。可以通过电绝缘层形成诸如迹线、沟槽、通孔等互连结构(未示出)，以将管芯102的电信号路由通过电路板122。在其它实施例中，电路板122可以由其它合适的材料组成。在一些实施例中，电路板122是主板(例如，图11的主板1102)。
诸如焊球112等封装级互连件可以耦合到封装衬底121上和/或电路板122上的一个或多个焊盘(在下文中称作“焊盘110”)，以形成相对应的焊接点，所述焊接点被配置为在封装衬底121与电路板122之间进一步路由电信号。焊盘110可以由诸如金属等任何合适的导电材料组成，所述金属例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)、以及它们的组合。在一些实施例中，一个或多个第一焊盘110a可以被配置为将由第一互连件106a路由的电信号路由通过焊球112a，并且一个或多个第二焊盘110b可以被配置为将由第二互连件106b路由的电信号路由通过焊球112b。在其它实施例中，可以使用使封装衬底121与电路板122物理和/或电耦合的其它合适的技术。
在其它实施例中，IC组件100可以包括各种各样的其它合适的构造，包括例如倒装芯片和/或引线接合构造、中介层(interposer)、包括封装中系统(SiP)和/或封装上封装(PoP)构造的多芯片封装构造的合适的组合。在一些实施例中可以使用用于在管芯102与IC组件100的其它部件之间路由电信号的其它合适的技术。
图3示意性地示出了根据一些实施例的热电冷却(TEC)设备300。管芯102上的TEC电路可以包括根据结合TEC设备300所描述的原理来操作的一个或多个TEC设备。
在TEC设备300中，由电源311提供的有源电流I可以用作用于移除热量的载流子。TEC设备300可以使用基于珀耳帖效应的TEC冷却来提供珀耳帖冷却。当有源电流I被施加到接触部313时可以完成珀耳帖冷却，接触部313由金属或由被设置在要进行冷却的对象315与可以包括n型半导体317a和/或p型半导体317b的半导体之间的其它高导电材料组成。在n型半导体317a中，电子可以用作从要进行冷却的对象315向散热片移除热量的载流子，并且在p型半导体317b中，空穴可以用作从要进行冷却的对象315向接触部319移除热量的载流子，接触部319由金属或由在与散热片321的热接触中具有较低塞贝克系数的其它高度导电的材料组成。载流子(例如，电子或空穴)在由塞贝克系数(S)代表的不同的材料中携带不同量的热量。在要进行冷却的对象315与半导体(例如，317a和/或317b)之间的接触部313的金属接合处的塞贝克系数的突然变化导致界面处的热量移除和半导体(例如，317a和/或317b)与散热片321之间的接触部319的金属接合处的相对端处的热量产生。
方程(1)定义了TEC设备300的热通量，其中，QC是与半导体材料的接触界面处的热通量，S是半导体材料的塞贝克参数，I是电流，TC是接触界面处的温度，K是半导体材料的导热性，ΔT是跨热电元件(例如，接触部313与319之间的材料)的热梯度，并且R是半导体317a和/或317b的电阻。
方程(1)的SITC项可以代表热电效应或“冷却”，KΔT项可以代表热传导效应，并且可以代表TEC设备300中的焦耳热效应。因此，TEC设备300的冷却效果可能受到通过TEC设备300的焦耳加热量的限制。为了更好的效果，可以选择具有高塞贝克系数S和较低电阻R的半导体317a和/或317b的材料。
在一些实施例中，塞贝克系数可能随温度变化，这在塞贝克系数中产生梯度。珀耳帖效应的相关效应是汤姆逊效应，其中，如果电流通过梯度来驱动则发生连续的珀耳帖效应。根据各种实施例，本文中所述的TEC设备300和/或TEC电路可以根据珀耳帖效应和/或汤姆逊效应进行冷却。
图4示意性地示出了根据一些实施例的半导体衬底420上的发热电路404和TEC电路405的示例性构造400(例如，IC冷却组件)的截面透视图。TEC电路405可以符合结合图3的TEC设备300所描述的实施例。构造400可以代表形成在管芯的有源侧(例如，图1的有源侧S1)上的发热电路404和TEC电路405的仅一部分。
半导体衬底420可以由例如如下半导体材料组成：硅或任何其它合适的半导体材料，包括例如：锗、硅锗、Ⅲ-Ⅴ族材料或Ⅱ-Ⅵ族材料、或它们的组合。发热电路404的一个或多个鳍状物结构(在下文中称作“鳍状物结构404a”)可以形成在半导体衬底420上。鳍状物结构404a中的每一个可以被配置为用作一个或多个晶体管器件(例如，三栅极或其它finFET(场效应晶体管)器件)的沟道。
在一些实施例中，鳍状物结构404a可以由半导体衬底420的材料形成。TEC电路405的一个或多个鳍状物结构(在下文中称作“鳍状物结构405a”)可以与鳍状物结构404a同时形成在半导体衬底420上。例如，可以使用光刻和/或蚀刻工艺将半导体衬底420图案化以去除半导体衬底420的材料，从而形成鳍状物结构404a和405a。在一个实施例中，鳍状物结构404a和405a由与半导体衬底420相同的半导体材料组成。在其它实施例中，鳍状物结构404a和405a可以由在化学上与半导体衬底420的半导体材料不同的合适的半导体材料组成。
在所描绘的实施例中，鳍状物结构404a和405a设置在与由半导体衬底420的表面420a限定的平面大体上平行的水平面中。即，可以看出，鳍状物结构404a和405a占据形成在半导体衬底420上的同一有源器件层。鳍状物结构404a和405a沿着纵向方向延伸，使得鳍状物结构404a和405a彼此大体上平行。根据各种实施例，鳍状物结构405a被配置为沿着纵向方向移除热量。在所描绘的实施例中，鳍状物结构405a设置在鳍状物结构404a中的两个鳍状物结构之间。在一些实施例中，可以使用标准节距或半节距工艺、或它们的组合、或其它节距缩减技术来形成鳍状物结构404a、405a。在其它实施例中，鳍状物结构404a和405a可以相对于彼此被布置成任何其它合适的构造。
可以看出，电绝缘材料422可以沉积在鳍状物结构404a、405a之间的半导体衬底上。例如，电绝缘材料422可以包括诸如二氧化硅(例如，SiO2)等电介质材料或类似的材料，以提供浅沟槽隔离(STI)。
发热电路404的鳍状物结构404a可以与电压源(例如，第一电压源)电耦合，并且TEC电路405的鳍状物结构405a可以与另一个电压源(例如，第二电压源)电耦合。在一些实施例中，可以独立控制第一电压源和第二电压源。例如，第一电压源的第一电压可以用于操作管芯的晶体管(例如，将阈值电压施加到晶体管的栅极)，并且第二电压源的第二电压可以用于管芯的冷却和/或功率需求(例如，通过热电冷却来移除热量)。尽管第一电压和第二电压可以提供所述的不同功能，但是在一些实施例中，第一电压和第二电压可以具有相同或相似的电压。第一电压源和第二电压源可以设置在多个合适的位置中的任何位置，所述合适的位置包括例如：在包括发热电路404的管芯102的有源侧S1或无源侧S2上、在封装衬底(例如，图2的封装衬底121)上、在电路板122(例如，图2的电路板122)上、或它们的合适的组合。在一些实施例中，TEC电路的(多个)电压源可以与发热电路的(多个)电压源共存。
可以使用一个或多个第一互连结构将发热电路404的鳍状物结构404a与第一电压源电耦合。例如，第一互连结构可以包括用作发热电路404的栅极或源极/漏极接触部的电极424a、424b。第一互连结构还可以包括诸如沟槽、通孔、焊盘、和/或管芯级互连结构(例如，图1的第一互连件106a)等附加电路，以进一步将第一电压从第一电压源路由到鳍状物结构404a。
可以使用一个或多个第二互连结构将发热电路404的鳍状物结构405a与第二电压源电耦合。例如，第二互连结构可以包括用作发热电路404的栅极或源极/漏极接触部的TEC接触部405b。第二互连结构还可以包括诸如沟槽、通孔、焊盘、和/或管芯级互连结构(例如，图1的第二互连件106b)等附加电路，以进一步将第二电压从第二电压源路由到鳍状物结构405a。
根据各种实施例，发热电路404的鳍状物结构404a与TEC电路405的鳍状物结构405a热耦合。例如，由诸如金属等高度导电材料组成的电极424a、424b可以与鳍状物结构404a和鳍状物结构405a中的至少一个热耦合。电极424a、424b可以包括或可以是例如栅极和/或源极/漏极接触部或端子。在一个实施例中，电极424a代表相对于电极424b更热的接触部(例如，电极424b更冷并且用作电极424a的散热片)。
其它材料或层可以插入在电极424a、424b的材料与鳍状物结构404a、405a的材料之间。例如，在所描绘的实施例中，TEC电路405还可以包括设置在电极424a、424b与鳍状物结构405a之间的电绝缘体405c。电绝缘体405c可以包括例如电绝缘并且导热的材料。在这方面，电绝缘体405c可以提供电绝缘，以在提供电极424a、424b与鳍状物结构405a之间的热路径或热路径的部分的同时，防止在TEC电路405与发热电路404之间发生短路和/或电流泄漏。例如，电绝缘体405c可以由诸如碳化硅、氮化硅、氮化铝、氮化硼等材料、或其它合适的材料组成。
电绝缘体405c可以与TEC接触部405b和/或鳍状物结构405a直接接触。根据各种实施例，TEC接触部405b可以围绕在鳍状物结构405a周围和/或毗连鳍状物结构405a的一端。与针对在电极424a与鳍状物结构405a之间的电绝缘体405c所描绘的相似，电绝缘体(未示出)可以被配置在电极424b与鳍状物结构405a之间。在所描绘的实施例中，TEC电路405的鳍状物结构405a终止于电极424a、424b之间的区域内，而发热电路404的鳍状物结构404a可以穿过电极424a、424b。
鳍状物结构404a、405a的材料可以掺杂有杂质，以提供n型或p型鳍状物结构404a、405a。在一些实施例中，鳍状物结构404a、405a可以都是n型或者可以都是p型。例如，如图4中所描绘的，鳍状物结构405a与鳍状物结构404a可以不与同一电极(例如，电极424a、424b)电耦合，并且反而可以与独立的接触部(例如，TEC接触部405b)电耦合以用于操作。在鳍状物结构405a掺杂有相同类型的杂质(例如，n型或p型)的这种实施例中，施加到鳍状物结构405a的电压的极性可以与施加到鳍状物结构404a的电压的极性相反以便于热量移除。
在其它实施例中，TEC电路405的鳍状物结构405a与发热电路404的鳍状物结构404a相比可以具有相反类型的掺杂(例如，n型或p型)。例如，在一个实施例中，鳍状物结构404a可以是n型，并且鳍状物结构405a可以是p型。在另一个实施例中，鳍状物结构404a可以是p型，并且鳍状物结构405a可以是n型。根据各种实施例，TEC电路405可以相对于发热电路404来进行设计或布置，使得TEC电路405中的载流子(例如，空穴和电子)相对于发热电路中的载流子(例如，空穴或电子)沿着相反的方向运动。
为了清楚起见，可以省略发热电路404的各种特征。例如，在电极424a、424b代表栅极电极的实施例中，栅极电介质材料可以设置在鳍状物结构404a与电极424a、424b之间。尽管构造400描绘了具有矩形剖面的特征，但是根据各种实施例，构造400的特征(例如，鳍状物结构404a、405a)可以包括与用于形成鳍状物结构的图案化工艺一致的弓形曲线剖面。在其它实施例中，构造400中的特征的剖面可以具有与公知的半导体制造技术一致的其它形状或构造。
图5示意性地示出了根据一些实施例的半导体衬底420上的发热电路404和TEC电路405的另一个示例性构造500(例如，IC冷却组件)的截面透视图。构造500可以包括符合结合图4中的构造400所描述的实施例的发热电路404和TEC电路405的部件。
在构造500中，电极524a可以与鳍状物结构404a电耦合并且用作发热电路404的源极接触部。电极524b也可以与鳍状物结构404a电耦合并且用作发热电路404的漏极接触部。在一些实施例中，漏极接触部(例如，在所描绘的实施例中的电极524b)可以比源极和栅极更热，尤其是处于或接近电流的饱和状态(Idsat)。可以看出，电极524b还可以与鳍状物结构405a热耦合和电耦合并且用作TEC电路405的源极接触部。TEC接触部405b可以用作TEC电路405的漏极接触部。在其它实施例中，可以转换上述源极和漏极功能。结合构造500所描述的相似的原理可以用于提供冷却发热电路404的源极接触部或栅极接触部的构造。
根据各种实施例，从图5中由虚线箭头指示的构造500的一部分的放大图中可以看出，TEC电路405的鳍状物结构405a与电极524a之间的接口500a可以包括与鳍状物结构405电耦合的TEC接触部405b以及与电极524a和鳍状物结构405a热耦合的热绝缘体405c。
半导体材料(例如，硅)的热传导性质在较小尺寸下可能降低。例如，对于薄的晶体管元件(例如，在垂直于鳍状物结构的纵向方向的水平方向上的厚度小于10nm的鳍状物结构)，热传导可能降低超过20倍，同时由于掺杂而保持足够的电气性质来用于操作，这可能导致晶体管器件的过度自加热。这种鳍状物结构(或纳米线结构)的差的热传导可以通过热电冷却来得到缓解，以使用电场来将热载流子从较热的区域移动到较冷的区域。在本文中所述的构造中，可以将TEC电路405整体安置在局部热点处以缓解局部加热，根据发热电路404中的模型或设计，在所述局部热点处存在或预测存在器件自加热问题。由于在未来的技术中鳍状物结构404a将继续缩放至更小的尺寸，所以导热性的恶化可能使用于通过非导电装置来移除热量的TEC电路的重要性和对其的依赖增大。
图6示意性地示出了根据一些实施例的半导体衬底420上的发热电路404和TEC电路405的另一个示例性构造600(例如，IC冷却组件)的截面图。在构造600中，可以看出，TEC接触部405b可以设置在TEC电路405的鳍状物结构405a的相对端上，以便于使用本文中所描述的热电冷却原理来沿着垂直方向移除热量。
在构造600中，TEC电路405的鳍状物结构405a沿着与鳍状物结构405a的纵向方向大体上垂直的垂直方向延伸，以限定高度h1。在一些实施例中，鳍状物结构404a可以具有小于高度h1的高度h2。鳍状物结构405a的高度h1可以被配置为沿垂直方向将热量移除到设置在发热电路404的鳍状物结构404a上的层(例如，诸如金属沟槽或通孔层等互连层)。
图7示意性地示出了根据一些实施例的半导体衬底420上的发热电路404和TEC电路405的另一个示例性构造700(例如，IC冷却组件)的截面透视图。在构造700中，TEC电路405设置在发热电路404与半导体衬底420之间。在所描绘的实施例中，以放大的形式描绘了TEC电路405的一部分。TEC电路405可以设置在由虚线指示的鳍状物结构404a之下或发热电路404的诸如电极524a、524b等其它部件之下。
可以看出，TEC电路405可以包括与鳍状物结构405a的相对端耦合的TEC接触部405b。在所描绘的实施例中，鳍状物结构405a被配置为与n型和p型元件串联连接的柱体，以当施加电流或负载时沿着垂直方向路由热量(例如，朝向半导体衬底420远离上面的发热电路404，半导体衬底420可以用作散热片)。例如，顶部TEC接触部405b可以通过顶部电绝缘体405c层与发热电路404的鳍状物结构404a或电极524a、524b热耦合，顶部电绝缘体405c层可以使TEC接触部405b与发热电路404电绝缘，同时仍允许通过电绝缘体405c的热传导。类似地，底部TEC接触部405b可以通过底部电绝缘体405c层与半导体衬底420电绝缘。顶部电绝缘体405c层可以被描绘为半透明的，以避免使下面的特征模糊不清。
在一些实施例中，没有描绘电绝缘体405c层之间的区域以避免使TEC电路405的特征模糊不清。在一些实施例中，这种区域可以大体上填充有包括例如碳化硅、氮化硅、或二氧化硅的电绝缘材料。鳍状物结构405a可以包括其它合适的形状和/或构造。例如，在一些实施例中，对于鳍状物结构405a可以转换n型和p型掺杂。较大数量的n型和p型元件可以增加TEC电路405的热电冷却效率。在一些实施例中，鳍状物结构405a和/或TEC接触部405b可以总体上被称为热布线结构。在一些实施例中，构造700可以是可修正的或适合于利用诸如晶片到晶片接合等三维(3D)堆叠工艺来集成，其中，TEC电路405可以位于预期发热电路404过热的区域之下。
图8示意性地示出了根据一些实施例的图7的TEC电路405的示例性构造700(例如，IC冷却组件)的截面图。可以看出，当施加电流(由箭头的路径指示)或负载时，可以通过n型和p型鳍状物结构405a将来自上面的TEC接触部405b的热量移除到下面的TEC接触部405b。在一些实施例中，电绝缘材料422可以设置在电绝缘体405c层之间。
图9示意性地示出了根据一些实施例的半导体衬底420上的发热电路和TEC电路的另一个示例性构造900(例如，IC冷却组件)的截面图。在构造900中，发热电路可以包括通过电极904b与相对应的电压源(例如，第一电压源)耦合的一个或多个纳米线(在下文中称作“纳米线904a”)，在所描绘的实施例中，电极904b可以用作开关器件(例如，晶体管933)的源极/漏极接触部。例如，纳米线904a可以用作晶体管933中的移动电荷载流子的沟道并且因此可以被称作“有源纳米线”。在构造900中，TEC电路可以包括通过电极905b与相对应的TEC电压源(例如，第二电压源)耦合的一个或多个纳米线(在下文中称作“纳米线905a”)，电极905b可以用作TEC电路的源极/漏极接触部。当TEC电路正在操作时，纳米线905a可以沿着水平方向路由热量(例如，沿着纳米线905a的纵向方向)。
纳米线904a、905a可以通过电极905b进行热耦合和电耦合，并且可以由电绝缘材料930分开。电绝缘材料930可以包括诸如碳化硅、二氧化硅、或氮化硅等电介质。电绝缘材料930可以是导热的，以便于从晶体管933的沟道(例如，纳米线904a)到TEC元件(例如，纳米线905a)的热量传输。例如，电绝缘材料930可以包括诸如碳化硅等导热材料、或诸如二氧化硅等更加热绝缘的材料，其中，设计、选择、或以其它方式控制更加热绝缘的材料的厚度，以增加、允许或促进通过电绝缘材料930的热传导。外延材料(被称作“epi”)或硅化物932可以设置在电极905b与纳米线905a之间的界面处，以增加电极905b与纳米线905a之间的热和/或电接触。可以设置电绝缘材料934以至少密封有源纳米线。在所描绘的实施例中，设置电绝缘材料934以密封纳米线904a、905a。电绝缘材料934可以包括诸如二氧化硅或氮化硅等电介质。
纳米线904a、905a可以采用堆叠构造并且可以比一些实施例中所描绘的包括更多的纳米线。纳米线可以由任何合适的材料组成，所述合适的材料包括例如硅、碳或用于半导体应用的其它合适的材料。电极904b、905b可以由包括例如金属或多晶硅的任何合适的导电材料组成。
晶体管933可以包括如图所示耦合的栅极电极935、栅极电介质937和间隔体939。在一些实施例中，栅极电极935、栅极电介质937和/或间隔体939可以至少围绕在有源纳米线(例如，纳米线904a)周围并且可以围绕在纳米线904a和905a二者(或更多纳米线，如果存在的话)周围。电绝缘材料922可以沉积在电绝缘材料934上，以提供晶体管933与电极904b、905b之间的电绝缘。电绝缘材料922可以包括诸如二氧化硅或氮化硅等电介质。可以通过电极905b和/或通过电绝缘材料930来传输晶体管933和相关联的沟道(例如，纳米线904a)中所产生的热量，这可以提供沟道(例如，纳米线904a)与TEC元件(例如，纳米线905a)之间的热耦合。
在一些实施例中，本文中所描述的TEC电路还可以被配置为从由第二电路中的热量产生的电流中恢复电能(例如，功率)。例如，如果从可靠性的角度可以容许高晶体管温度，那么当晶体管处于或接近饱和状态时，可以在源极与漏极之间保持强的局部温度梯度。塞贝克效应是对珀耳帖效应的补充，其中，温度差可以被直接转换成电力。例如，跨开路导体的热梯度可以根据塞贝克系数而跨开路导体产生电压。基于与结合图3的TEC器件300所描述的相似的原理，局部塞贝克效应可以使热电子或空穴流向较冷端并且产生电流。这种电流可以用于增强发热电路或TEC电路的性能，或者可以将这种电流收集(例如，经由穿过半导体衬底或互连路径的平行地面)到为管芯提供功率的功率输送网络。例如，可以由电容器收集电流，所述电容器例如是管芯中的嵌入式电容器、或封装衬底或IC组件(例如，图2的IC组件200)的其它部件上的电容器。可以随时间推移而收集电荷来为管芯的附加电路供电。可以实施控制模块或电路，以针对维持TEC电路的操作所需的输入功率来平衡再生需要。根据各种实施例，可以将结合图3-9所描述的技术和构造的实施例适当地结合。在其它实施例中，本文中所描述的电绝缘材料、导电材料和半导体材料(例如，包括纳米线材料)可以包括各种各样的其它合适的公知材料。
图10示意性地示出了根据一些实施例的制造TEC电路(例如，IC冷却组件)的方法1000的流程图。方法1000可以符合结合图1-9所描述的实施例，反之亦然。
在1002，方法1000可以包括提供半导体衬底(例如，本文中所述的半导体衬底420)。在一些实施例中，半导体衬底可以包括片上系统(SoC)构造的衬底。例如，图9的垂直堆叠的纳米线构造900可以促进TEC电路与具有多个器件层或3D互连件的3D堆叠器件的集成，其中，器件自加热可能由于不能接近体硅而更多地受到限制。利用TEC电路，热管理可以是管芯的设计的一部分。通过布局和控制的优化，可以利用管芯上的空间，所述空间可能传统上被限制于容纳局部热点。TEC电路与发热电路的集成可以提供对管芯上的局部化热点的冷却的精密控制，这可以进一步提高缓解和抵御恶意攻击的能力，恶意攻击依赖管芯上的器件的自加热，从而由于过热而导致可靠性问题或故障。
在1004，方法1000可以包括在半导体衬底上形成第一电路(例如，本文中所述的发热电路)，第一电路被配置为在操作时产生热量。例如，第一电路的操作可以包括晶体管的接入和/或开关。在一些实施例中，形成第一电路可以包括形成第一鳍状物结构或第一纳米线，第一鳍状物结构或第一纳米线被配置为用作一个或多个晶体管器件的沟道。第一鳍状物结构或第一纳米线可以设置在与由半导体衬底的表面(例如，图4的表面420a)限定的平面大体上平行的水平面中。
在1006，方法1000可以包括在半导体衬底上形成第二电路(例如，本文中所述的TEC电路)，第二电路被配置为通过热电冷却来移除热量。在一些实施例中，形成第二电路可以包括形成第二鳍状物结构或第二纳米线，第二鳍状物结构或第二纳米线设置在水平面中并且与第一鳍状物结构或第一纳米线热耦合。根据各种实施例，形成第一电路与形成第一电路可以是同时进行的。例如，用于形成第一电路的半导体制造工艺还可以用于形成第二电路，使得第二电路与第一电路整体形成。在一些实施例中，第一鳍状物结构或第一纳米线以及第二鳍状物结构或第二纳米线均可以沿着共同的纵向方向延伸。
在一些实施例中，第一电路和第二电路可以被配置为沿着纵向方向移除热量。在其它实施例中，形成第一电路可以包括形成第一鳍状物结构，第一鳍状物结构沿着与第一鳍状物结构的纵向方向大体上垂直的垂直方向延伸，以限定第一鳍状物的第一高度h1，并且形成第二电路可以包括形成第二鳍状物结构，使得第二鳍状物结构沿着垂直方向延伸，以限定第二鳍状物的第二高度h2。高度h1可以大于h2，并且第二鳍状物可以被配置为沿着垂直方向移除热量。
在又一个实施例中，形成第一电路可以包括形成一个或多个晶体管器件，并且形成第二电路可以包括形成与一个或多个晶体管器件热耦合的热布线结构。热布线结构可以包括设置在一个或多个晶体管器件与半导体衬底之间的TEC器件的部件，以从一个或多个晶体管器件向半导体衬底移除热量。
在一个实施例中，形成第二电路可以提供还被配置为从由第二电路中的热量产生的电流中恢复电能的第二电路。例如，电容器或类似结构可以用于存储或路由由第二电路的塞贝克效应产生的电能。
在1008，方法1000可以包括形成与第一电路耦合并且被配置为路由第一电压以用于第一电路的操作的第一互连件。例如，第一互连件可以包括诸如设置在形成于第一电路上的互连层中的沟槽和/或通孔等互连结构，以使第一电路与管芯外部的电源电耦合。例如，第一互连件还可以包括焊盘、诸如第一级互连件(FLI)等管芯级互连结构、和/或诸如将电信号(例如，第一电压)路由到第一电路的第二级互连件(SLI)等封装级互连结构。
在1010，方法1000可以包括形成与第二电路耦合并且被配置为路由第二电压以用于热电冷却的第二互连件。可以使用与结合在1008形成第一互连件所描述的技术相似的技术来形成第二互连件。第二电压可以被与第一电压分开控制和/或可以与除第一电压之外的不同电压源耦合。在一些实施例中，第一互连件包括功率输送网络的电气布线特征，并且第二互连件包括功率输送网络的其它电气布线特征。与第一互连件和第二互连件相对应的电气特征可以被设置在IC组件的包括例如管芯、封装衬底或电路板的各种部件上。
在1012，方法1000可以包括使第一电路和第二电路与集成电路(IC)组件的其它部件耦合。在一些实施例中，可以使用公知的技术将第一电路和第二电路与IC组件的其它部件耦合，从而使管芯与第一电路和第二电路到封装衬底的相对应的电气连接耦合。例如，可以采用倒装芯片或引线接合构造将管芯安装在封装衬底上或嵌入在封装衬底中，或者管芯可以与封装上封装(PoP)组件耦合。封装衬底还可以与电路板耦合，从而进一步为第一电路和/或第二电路的电气连接布线。
以对理解所要求保护的主题最有帮助的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应该被认为是暗示这些操作必需依赖该顺序。可以使用按照需求进行配置的任何合适的硬件和/或软件来将本公开内容的实施例实施到系统中。图11示意性地示出了根据一些实施例的可以包括如本文中所述的TEC电路的示例性系统(例如，计算设备1100)。计算设备1100可以容纳诸如主板1102的板。主板1102可以包括若干部件，包括但不限于处理器1104以及至少一个通信芯片1106。可以将处理器1104物理和电耦合到主板1102。在一些实施方式中，还可以将至少一个通信芯片1106物理和电耦合到主板1102。在其它实施方式中，通信芯片1106可以是处理器1104的一部分。
根据其应用，计算设备1100可以包括可以或可以不物理和电耦合到主板1102的其它部件。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1106可以实现用于往返于计算设备1100的数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经由非固体介质的经调制的电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等。术语并不暗示相关联的设备不包含任何线路，虽然在一些实施例中它们可以不包含线路。通信芯片1106可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于：包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案)的电气与电子工程师学会(IEEE)标准、连同任何修正、更新、和/或修订的长期演进(LTE)项目(例如，高级LTE项目、超移动宽带(UMB)项目(还称作“3GPP2”)等)。IEEE 802.16可兼容BWA网络通常指的是WiMAX网络，即代表全球微波接入互操作性的首字母缩写，所述WiMAX网络是通过IEEE 802.16标准的合格和互操作性测试的产品的认证标志。通信芯片1106可以根据全球移动系统(GSM)、通用分组无线业务(GPRS)、通用移动通信系统(UTMS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来操作。通信芯片1106可以根据GSM演进的增强数据(EDGE)、GSM EDGE无线接入网(GERAN)、通用地面无线接入网(UTRAN)、或演进的UTRAN(E-UTRAN)来操作。通信芯片1106可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、演进数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来操作。在其它实施例中，通信芯片1106可以根据其它无线协议来操作。
计算设备1100可以包括多个通信芯片1106。例如，第一通信芯片1106可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1106可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1000的处理器1104可以包括如本文中所述的具有发热电路和TEC电路的管芯(例如，图1-2的管芯102)。例如，图1-2的管芯102可以被安装在封装组件中，所述封装组件被安装在主板1102上。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将所述电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1106也可以包括如本文中所述的具有发热电路和TEC电路的管芯(例如，图1-2的管芯102)。在其它实施方式中，安置在计算设备1100内的另一个部件(例如，存储器器件或其它集成电路器件)可以包含如本文中所述的具有发热电路和TEC电路的管芯(例如，图1-2的管芯102)。
在各种实施方式中，计算设备1100可以是移动计算设备、膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备1100可以是处理数据的任何其它电子设备。
示例
根据各种实施例，本发明公开描述了一种装置(例如，集成电路(IC)冷却组件)，所述装置包括：半导体衬底；第一电路，其设置在半导体衬底上并且被配置为在操作时产生热量；以及第二电路，其设置在半导体衬底上并且被配置为通过热电冷却来移除热量。在一些实施例中，第一电路包括被配置为用作一个或多个晶体管器件的沟道的第一鳍状物结构，第一鳍状物结构设置在与由半导体衬底的表面限定的平面大体上平行的水平面中，并且第二电路包括第二鳍状物结构，第二鳍状物结构设置在水平面中并且与第一鳍状物结构热耦合。在一些实施例中，第一鳍状物结构沿着纵向方向延伸，第二鳍状物结构沿着纵向方向延伸，使得第二鳍状物结构与第一鳍状物结构大体上平行，并且第二鳍状物结构被配置为沿着纵向方向移除热量。
在一些实施例中，所述装置还包括源极接触部或漏极接触部，源极接触部或漏极接触部与第一鳍状物结构和第二鳍状物结构热耦合，其中，第一鳍状物结构是n型或p型中的一种，如果第一鳍状物结构是n型则第二鳍状物结构是p型，并且如果第一鳍状物结构是p型则第二鳍状物结构是n型。在一些实施例中，第一鳍状物结构沿着与纵向方向大体上垂直的垂直方向延伸，以限定第一鳍状物的第一高度，第二鳍状物结构沿着垂直方向延伸，以限定第二鳍状物的第二高度，第二高度大于第一高度，并且第二鳍状物被配置为沿着与垂直方向平行的方向移除热量。在一些实施例中，第一电路包括一个或多个晶体管器件，并且第二电路包括热布线结构，热布线结构与一个或多个晶体管器件热耦合并且设置在一个或多个晶体管器件与半导体衬底之间。
在一些实施例中，第二电路包括纳米线。在一些实施例中，纳米线是第二纳米线，并且第一电路包括第一纳米线，第一纳米线与第二纳米线热耦合，并且第一纳米线是晶体管器件的一部分。在一些实施例中，第一电路被配置为使用第一电压源的第一电压来操作，并且第二电路被配置为使用第二电压源的第二电压通过热电冷却来移除热量，第一电压源与第二电压源不同。在一些实施例中，所述装置还包括：第一互连件，其与第一电路耦合并且被配置为路由第一电压以用于第一电路的操作；以及第二互连件，其与第二电路耦合并且被配置为路由第二电压以用于热电冷却。在一些实施例中，第二电路还被配置从由第二电路中的热量产生的电流中恢复功率，并且半导体衬底是片上系统(SoC)的衬底。
根据各种实施例，本公开内容描述了一种制造冷却组件的方法，方法包括：提供半导体衬底；在半导体衬底上形成第一电路，第一电路被配置为在操作时产生热量；以及在半导体衬底上形成第二电路，第二电路被配置为通过热电冷却来移除热量。在一些实施例中，形成第一电路包括形成第一鳍状物结构，第一鳍状物结构被配置为用作一个或多个晶体管器件的沟道并且设置在与由半导体衬底的表面限定的平面大体上平行的水平面中，并且形成第二电路包括形成第二鳍状物结构，第二鳍状物结构设置在水平面中并且与第一鳍状物结构热耦合。在一些实施例中，形成第一鳍状物结构与形成第二鳍状物结构是同时进行的，第一鳍状物结构和第二鳍状物结构均沿着彼此大体上平行的纵向方向延伸，并且第二鳍状物结构被配置为沿着纵向方向移除热量。
在一些实施例中，方法还包括形成源极接触部或漏极接触部，源极接触部或漏极接触部与第一鳍状物结构和第二鳍状物结构热耦合。在一些实施例中，形成第一鳍状物结构包括形成第一鳍状物结构，使得第一鳍状物结构沿着大体上垂直于纵向方向的垂直方向延伸，以限定第一鳍状物的第一高度，并且形成第二鳍状物结构包括形成第二鳍状物结构，使得第二鳍状物结构沿着垂直方向延伸，以限定第二鳍状物的第二高度，其中，第二高度大于第一高度并且第二鳍状物被配置为沿着与垂直方向平行的方向移除热量。在一些实施例中，形成第一电路包括形成一个或多个晶体管器件，并且形成第二电路包括形成与一个或多个晶体管器件热耦合的热布线结构，其中，热布线结构设置在一个或多个晶体管器件与半导体衬底之间。
在一些实施例中，形成第二电路包括形成纳米线。在一些实施例中，纳米线是第二纳米线，并且形成第一电路包括形成第一纳米线，第一纳米线与第二纳米线热耦合并且是晶体管器件的一部分。在一些实施例中，方法还包括：形成与第一电路耦合并且被配置为路由第一电压以用于第一电路的操作的第一互连件；以及形成与第二电路耦合并且被配置为路由第二电压以用于热电冷却的第二互连件。
在一些实施例中，形成第二电路提供了还被配置为从由第二电路中的热量产生的电流中恢复功率的第二电路。在一些实施例中，提供半导体衬底包括提供片上系统(SoC)的半导体衬底。
根据各种实施例，本公开内容描述了一种系统(例如，计算设备)，所述系统包括电路板以及与电路板耦合的管芯，管芯包括：半导体衬底；第一电路，其设置在半导体衬底上并且被配置为在操作时产生热量；以及第二电路，其设置在半导体衬底上并且被配置为通过热电冷却来移除热量，其中，第一电路被配置为使用第一电压源的第一电压来操作，并且第二电路被配置为使用第二电压源的第二电压通过热电冷却来移除热量，第一电压源与第二电压源不同。在一些实施例中，系统还包括与电路板耦合的封装衬底，其中，管芯被安装在封装衬底上或被嵌入在封装衬底中，并且其中，封装衬底或电路板包括功率输送网络，功率输送网络包括将第一电压路由到第一电路的第一电气布线特征和将第二电压路由到第二电路的第二电气布线特征。在一些实施例中，系统是移动计算设备，其包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、以及照相机中的一个或多个。
各种实施例可以包括上述实施例的任何合适的组合，所述实施例包括上面以结合的形式(和)描述的实施例的替代的(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储于其上的指令的一个或多个制造的物品(例如，非暂态计算机可读介质)，所述指令在被执行时，导致上述实施例中的任一个的行动。此外，一些实施例可以包括具有用于实施上述实施例的各种操作的任何合适的模块的装置或系统。
包括摘要中所描述的内容的所示出的实施方式的上述描述并非旨在穷举或将本公开内容的实施例限制于所公开的精确形式。尽管出于说明的目的在本文中描述了具体实施方式和示例，但是相关领域的技术人员将认识到，在本公开内容的范围内可以做出各种等同修改。
可以根据以上具体实施方式对本公开内容的实施例做出这些修改。所附权利要求中使用的术语不应被解释为将本公开内容的各种实施例限制于说明书和权利要求中所公开的特定的实施方式。相反，范围将完全由根据所建立的由权利要求诠释的原则来解释的所附权利要求来确定。

Claims (23)

1.一种集成电路(IC)冷却组件，包括：
半导体衬底；
第一电路，其设置在所述半导体衬底上并且被配置为在操作时产生热量；以及
第二电路，其设置在所述半导体衬底上并且被配置为通过热电冷却来移除热量，
其中，所述第一电路包括一个或多个晶体管器件；并且
所述第二电路包括热布线结构，所述热布线结构与所述一个或多个晶体管器件热耦合并且设置在所述一个或多个晶体管器件与所述半导体衬底之间。
2.根据权利要求1所述的组件，其中：
所述第一电路包括第一鳍状物结构，所述第一鳍状物结构被配置为用作一个或多个晶体管器件的沟道；
所述第一鳍状物结构设置在与由所述半导体衬底的表面限定的平面大体上平行的水平面中；并且
所述第二电路包括设置在所述水平面中并且与所述第一鳍状物结构热耦合的第二鳍状物结构。
3.根据权利要求2所述的组件，其中：
所述第一鳍状物结构沿着纵向方向延伸；
所述第二鳍状物结构沿着所述纵向方向延伸，使得所述第二鳍状物结构与所述第一鳍状物结构大体上平行；并且
所述第二鳍状物结构被配置为沿着所述纵向方向移除热量。
4.根据权利要求3所述的组件，还包括：
源极接触部或漏极接触部，所述源极接触部或所述漏极接触部与所述第一鳍状物结构和所述第二鳍状物结构热耦合，其中，所述第一鳍状物结构是n型或p型中的一种，如果所述第一鳍状物结构是n型，则所述第二鳍状物结构是p型，并且如果所述第一鳍状物结构是p型，则所述第二鳍状物结构是n型。
5.根据权利要求2所述的组件，其中：
所述第一鳍状物结构沿着垂直方向延伸，以限定所述第一鳍状物的第一高度；
所述第二鳍状物结构沿着所述垂直方向延伸，以限定所述第二鳍状物的第二高度；
所述第二高度大于所述第一高度；并且
所述第二鳍状物被配置为沿着与所述垂直方向平行的方向移除热量。
6.根据权利要求1所述的组件，其中，所述第二电路包括纳米线。
7.根据权利要求6所述的组件，其中：
所述纳米线是第二纳米线；并且
所述第一电路包括第一纳米线，所述第一纳米线与所述第二纳米线热耦合；并且
所述第一纳米线是晶体管器件的一部分。
8.根据权利要求1-7中的任一项所述的组件，其中，所述第一电路被配置为使用第一电压源的第一电压来操作，并且所述第二电路被配置为使用第二电压源的第二电压通过热电冷却来移除热量，所述第一电压源与所述第二电压源不同。
9.根据权利要求8所述的组件，还包括：
第一互连件，其与所述第一电路耦合并且被配置为路由所述第一电压以用于所述第一电路的操作；以及
第二互连件，其与所述第二电路耦合并且被配置为路由所述第二电压以用于热电冷却。
10.根据权利要求1-7中的任一项所述的组件，其中：
所述第二电路还被配置为从由所述第二电路中的热量产生的电流中恢复功率；并且
所述半导体衬底是片上系统(SoC)的衬底。
11.一种制造冷却组件的方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成第一电路，所述第一电路被配置为在操作时产生热量；以及
在所述半导体衬底上形成第二电路，所述第二电路被配置为通过热电冷却来移除热量，
其中，形成所述第一电路包括形成一个或多个晶体管器件；并且
形成所述第二电路包括形成与所述一个或多个晶体管器件热耦合的热布线结构，其中，所述热布线结构设置在所述一个或多个晶体管器件与所述半导体衬底之间。
12.根据权利要求11所述的方法，其中：
形成所述第一电路包括形成第一鳍状物结构，所述第一鳍状物结构被配置为用作一个或多个晶体管器件的沟道并且设置在与由所述半导体衬底的表面限定的平面大体上平行的水平面中；并且
形成所述第二电路包括形成第二鳍状物结构，所述第二鳍状物结构设置在所述水平面中并且与所述第一鳍状物结构热耦合。
13.根据权利要求12所述的方法，其中：
形成所述第一鳍状物结构与形成所述第二鳍状物结构是同时进行的；
所述第一鳍状物结构和所述第二鳍状物结构均沿着彼此大体上平行的纵向方向延伸；并且
所述第二鳍状物结构被配置为沿着所述纵向方向移除热量。
14.根据权利要求12所述的方法，还包括：
形成源极接触部或漏极接触部，所述源极接触部或所述漏极接触部与所述第一鳍状物结构和所述第二鳍状物结构热耦合。
15.根据权利要求12所述的方法，其中：
形成所述第一鳍状物结构包括：形成所述第一鳍状物结构，使得所述第一鳍状物结构沿着垂直方向延伸，以限定所述第一鳍状物的第一高度；并且
形成所述第二鳍状物结构包括：形成所述第二鳍状物结构，使得所述第二鳍状物结构沿着所述垂直方向延伸，以限定所述第二鳍状物的第二高度，其中，所述第二高度大于所述第一高度，并且所述第二鳍状物被配置为沿着与所述垂直方向平行的方向移除热量。
16.根据权利要求11所述的方法，其中，形成所述第二电路包括形成纳米线。
17.根据权利要求16所述的方法，其中：
所述纳米线是第二纳米线；并且
形成所述第一电路包括形成第一纳米线，所述第一纳米线与所述第二纳米线热耦合并且是晶体管器件的一部分。
18.根据权利要求11-17中的任一项所述的方法，还包括：
形成第一互连件，所述第一互连件与所述第一电路耦合并且被配置为路由第一电压以用于所述第一电路的操作；以及
形成第二互连件，所述第二互连件与所述第二电路耦合并且被配置为路由第二电压以用于热电冷却。
19.根据权利要求11-17中的任一项所述的方法，其中，形成所述第二电路提供了还被配置为从由所述第二电路中的热量产生的电流中恢复功率的第二电路。
20.根据权利要求11-17中的任一项所述的方法，其中，提供所述半导体衬底包括提供片上系统(SoC)的所述半导体衬底。
21.一种计算设备，包括：
电路板；以及
与所述电路板耦合的管芯，所述管芯包括：
半导体衬底；
第一电路，其设置在所述半导体衬底上并且被配置为在操作时产生热量；以及
第二电路，其设置在所述半导体衬底上并且被配置为通过热电冷却来移除热量，其中，所述第一电路被配置为使用第一电压源的第一电压来操作，并且所述第二电路被配置为使用第二电压源的第二电压通过热电冷却来移除热量，所述第一电压源与所述第二电压源不同。
22.根据权利要求21所述的计算设备，还包括：
封装衬底，其与所述电路板耦合，其中，所述管芯被安装在所述封装衬底上或被嵌入在所述封装衬底中，并且其中，所述封装衬底或所述电路板包括功率输送网络，所述功率输送网络包括将所述第一电压路由到所述第一电路的第一电气布线特征和将所述第二电压路由到所述第二电路的第二电气布线特征。
23.根据权利要求21-22中的任一项所述的计算设备，其中，所述计算设备是移动计算设备，其包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、以及照相机中的一个或多个。
CN201380076693.6A 2013-06-18 2013-06-18 集成热电冷却 Active CN105247673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/046400 WO2014204447A1 (en) 2013-06-18 2013-06-18 Integrated thermoelectric cooling

Publications (2)

Publication Number Publication Date
CN105247673A CN105247673A (zh) 2016-01-13
CN105247673B true CN105247673B (zh) 2019-04-12

Family

ID=52105022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380076693.6A Active CN105247673B (zh) 2013-06-18 2013-06-18 集成热电冷却

Country Status (7)

Country Link
US (1) US10825752B2 (zh)
KR (2) KR102240195B1 (zh)
CN (1) CN105247673B (zh)
DE (1) DE112013006978B4 (zh)
GB (1) GB2530675B (zh)
TW (1) TWI567924B (zh)
WO (1) WO2014204447A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111307A1 (de) * 2015-07-13 2017-01-19 Epcos Ag Bauelement mit verbesserter Wärmeableitung
US11737362B2 (en) * 2016-04-01 2023-08-22 Intel Corporation Harvesting energy in an integrated circuit using the seebeck effect
US11177317B2 (en) * 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10529641B2 (en) * 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
WO2018182756A1 (en) * 2017-04-01 2018-10-04 Intel Corporation 5G mmWAVE COOLING THROUGH PCB
US20180342661A1 (en) 2017-05-25 2018-11-29 Globalfoundries Inc. Fin-based devices based on the thermoelectric effect
CN110517990B (zh) * 2018-05-21 2021-10-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10891251B2 (en) * 2018-11-09 2021-01-12 International Business Machines Corporation Signal connector for microwave circuits
US11551125B2 (en) 2019-02-21 2023-01-10 International Business Machines Corporation High density microwave hermetic interconnects for quantum applications
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
WO2023102013A1 (en) * 2021-12-01 2023-06-08 Sheetak, Inc. Spot cooling of processors and memories using thin film coolers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895964A (en) * 1993-06-30 1999-04-20 Pioneer Electronic Corporation Thermoelectric cooling system
US6466441B1 (en) * 1999-10-21 2002-10-15 Fujitsu Limited Cooling device of electronic part having high and low heat generating elements
CN100592541C (zh) * 2004-05-19 2010-02-24 英特尔公司 热电纳米线器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6800933B1 (en) 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
JP2003101082A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
US6981380B2 (en) * 2002-12-20 2006-01-03 Intel Corporation Thermoelectric cooling for microelectronic packages and dice
DE10354501B4 (de) 2003-11-21 2007-07-05 Infineon Technologies Ag Logik-Schaltkreis-Anordnung
US7299639B2 (en) * 2004-06-22 2007-11-27 Intel Corporation Thermoelectric module
WO2006033875A2 (en) * 2004-09-09 2006-03-30 Orobridge, Inc. Thermoelectric devices with controlled current flow and related methods
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US20090056345A1 (en) 2007-08-29 2009-03-05 Texas Instruments Incorporated Nanoscale thermoelectric refrigerator
JPWO2009119175A1 (ja) * 2008-03-26 2011-07-21 日本電気株式会社 半導体装置
US8264055B2 (en) * 2008-08-08 2012-09-11 Texas Instruments Incorporated CMOS thermoelectric refrigerator
US20100085713A1 (en) 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
KR101249292B1 (ko) * 2008-11-26 2013-04-01 한국전자통신연구원 열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
DE102008063416B4 (de) 2008-12-31 2014-12-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP2011171716A (ja) 2010-02-16 2011-09-01 Korea Electronics Telecommun 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
JP2012243879A (ja) 2011-05-17 2012-12-10 Toyota Industries Corp 熱電変換モジュール
FR2977984B1 (fr) * 2011-07-13 2013-07-05 St Microelectronics Rousset Generateur thermoelectrique integre, et circuit integre comprenant un tel generateur
FR2982080B1 (fr) 2011-10-26 2013-11-22 St Microelectronics Rousset Procede de communication sans fil entre deux dispositifs, notamment au sein d'un meme circuit integre, et systeme correspondant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895964A (en) * 1993-06-30 1999-04-20 Pioneer Electronic Corporation Thermoelectric cooling system
US6466441B1 (en) * 1999-10-21 2002-10-15 Fujitsu Limited Cooling device of electronic part having high and low heat generating elements
CN100592541C (zh) * 2004-05-19 2010-02-24 英特尔公司 热电纳米线器件

Also Published As

Publication number Publication date
KR20200054335A (ko) 2020-05-19
DE112013006978T5 (de) 2016-01-28
US20160027717A1 (en) 2016-01-28
US10825752B2 (en) 2020-11-03
GB2530675A (en) 2016-03-30
TWI567924B (zh) 2017-01-21
DE112013006978B4 (de) 2021-12-16
KR102240195B1 (ko) 2021-04-14
GB201520165D0 (en) 2015-12-30
TW201511217A (zh) 2015-03-16
GB2530675B (en) 2019-03-06
WO2014204447A1 (en) 2014-12-24
KR20160021752A (ko) 2016-02-26
CN105247673A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
CN105247673B (zh) 集成热电冷却
CN110176455A (zh) 量子点器件中的栅极布置
TWI770007B (zh) 電晶體閘極通道配置
TWI818016B (zh) 裝置層互連
TWI832916B (zh) 半導體裝置及其製造方法
JP6938621B2 (ja) 量子コンピューティングアセンブリ
CN110233150A (zh) 量子点器件中的鳍部应变
CN110176491A (zh) 量子点器件中的栅极布置
US11456232B2 (en) Thermal assemblies for multi-chip packages
US11682605B2 (en) Integrated circuit packages with asymmetric adhesion material regions
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
US9099427B2 (en) Thermal energy dissipation using backside thermoelectric devices
TW201924056A (zh) 具有汲極場板的氮化鎵電晶體及其製造方法
TW201917841A (zh) 半導體結構
EP3709343A1 (en) Stacked transistors having device strata with different channel widths
CN106575620A (zh) 具有集成高电压器件的硅管芯
KR101088937B1 (ko) 플립-칩 반도체 장치들을 위한 열전기 냉각기
CN108292674A (zh) 形成掺杂源极/漏极触点的方法及由其形成的结构
CN106463368A (zh) 半导体器件中的钨合金
US20230317553A1 (en) Transistor-scale thermoelectric devices for refrigeration of integrated circuits
US11411046B2 (en) Semiconductor device heat extraction by spin thermoelectrics
TWI742146B (zh) 實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備
US20230086080A1 (en) Magnetoelectric spin-orbit logic device with a topological insulator superlattice
US20230098020A1 (en) Cooling of conformal power delivery structures
US20240113025A1 (en) Ultra-thin semi-metals for low temperature conduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant