TWI567924B - 積體熱電冷卻 - Google Patents

積體熱電冷卻 Download PDF

Info

Publication number
TWI567924B
TWI567924B TW103117902A TW103117902A TWI567924B TW I567924 B TWI567924 B TW I567924B TW 103117902 A TW103117902 A TW 103117902A TW 103117902 A TW103117902 A TW 103117902A TW I567924 B TWI567924 B TW I567924B
Authority
TW
Taiwan
Prior art keywords
circuit
fin structure
forming
semiconductor substrate
fin
Prior art date
Application number
TW103117902A
Other languages
English (en)
Other versions
TW201511217A (zh
Inventor
磊 姜
艾德恩 拉馬亞
丹尼爾 潘圖索
瑞菲爾 羅伊斯
克萊恩 坎恩
金世淵
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201511217A publication Critical patent/TW201511217A/zh
Application granted granted Critical
Publication of TWI567924B publication Critical patent/TWI567924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Description

積體熱電冷卻
本發明之實施例一般係有關積體電路之領域，而更特別地，係有關積體熱電冷卻之技術及組態。
形成於晶粒上之電路(例如，電晶體)的局部化加熱正挑戰當前熱移除技術之限制，特別是隨著針對此等電路之技術採用更新的架構，諸如(例如)鰭片為基的技術(諸如三閘極電晶體裝置、量子井、奈米線為基的電晶體等等)。於這些技術中，鰭片結構或類似結構可由其作用為電晶體之通道的半導體材料所組成。鰭片結構之較高且較窄輪廓可理想地增加裝置性能。此外，各鰭片或裝置可電絕緣與電介質材料，其可熱絕緣鰭片結構。
隨著鰭片結構持續縮小至較小尺寸(例如，小於10奈米之鰭片寬度)以提供具有較大性能之較小晶粒，鰭片結構之半導體材料的熱傳導性可能由於聲子散射而降低。因此，以各電晶體操作所產生的熱可能被限制於少量於通道區(例如，於閘極底下)中，並可能藉由沿著 薄鰭片至大塊材料(例如，半導體基底之大塊矽)之熱傳導或者透過閘極或源極/汲極接觸金屬而無效地消散。於這些情況下，有時被稱為「熱點」之高度局部化的熱可被觀察於通道區中，其可能不利地影響裝置及/或互連可靠性。
10‧‧‧晶圓形式
11‧‧‧晶圓
100‧‧‧單片化形式
102、102a、102b‧‧‧晶粒
104‧‧‧電晶體元件
105‧‧‧TEC元件
106‧‧‧互連結構
106a‧‧‧第一互連
106b‧‧‧第二互連
110‧‧‧墊
110a‧‧‧第一墊
110b‧‧‧第二墊
112、112a、112b‧‧‧焊球
121‧‧‧封裝基底
122‧‧‧電路板
200‧‧‧積體電路(IC)組合
300‧‧‧熱電冷卻(TEC)裝置
311‧‧‧來源
313‧‧‧接點
315‧‧‧待冷卻物件
317a‧‧‧N型半導體
317b‧‧‧P型半導體
319‧‧‧接點
321‧‧‧熱槽
400‧‧‧範例組態
404‧‧‧熱產生電路
404a‧‧‧鰭片結構
405‧‧‧TEC電路
405a‧‧‧鰭片結構
405b‧‧‧TEC接點
405c‧‧‧電絕緣體
420‧‧‧半導體基底
420a‧‧‧表面
422‧‧‧電絕緣材料
424a、424b‧‧‧電極
500‧‧‧範例組態
500a‧‧‧介面
524a、524b‧‧‧電極
600‧‧‧範例組態
700‧‧‧範例組態
900‧‧‧範例組態
904a‧‧‧奈米線
904b‧‧‧電極
905a‧‧‧奈米線
905b‧‧‧電極
922‧‧‧電絕緣材料
930‧‧‧電絕緣材料
932‧‧‧矽化物
933‧‧‧電晶體
934‧‧‧電絕緣材料
935‧‧‧閘極電極
937‧‧‧閘極電介質
939‧‧‧間隔物
1100‧‧‧計算裝置
1102‧‧‧主機板
1104‧‧‧處理器
1106‧‧‧通訊晶片
實施例將藉由以下配合後附圖形之詳細描述而被更清楚地瞭解。為了協助此描述，類似的參考數字係指定類似的結構元件。實施例係藉由範例而非藉由後附圖形之圖中的限制來闡明。
圖1概略地闡明晶圓形式及單片化形式之範例晶粒的頂部視圖，依據某些實施例。
圖2概略地闡明一積體電路(IC)組合之橫斷面側視圖，依據某些實施例。
圖3概略地闡明一種熱電冷卻(TEC)裝置，依據某些實施例。
圖4概略地闡明一種針對半導體基底上之熱產生電路及TEC電路的範例組態之橫斷面透視圖，依據某些實施例。
圖5概略地闡明針對半導體基底上之熱產生電路及TEC電路的另一範例組態之橫斷面透視圖，依據某些實施例。
圖6概略地闡明針對半導體基底上之熱產生 電路及TEC電路的另一範例組態之橫斷面視圖，依據某些實施例。
圖7概略地闡明針對半導體基底上之熱產生電路及TEC電路的另一範例組態之橫斷面透視圖，依據某些實施例。
圖8概略地闡明針對圖7之TEC電路的範例組態之橫斷面視圖，依據某些實施例。
圖9概略地闡明針對半導體基底上之熱產生電路及TEC電路的另一範例組態之橫斷面視圖，依據某些實施例。
圖10概略地闡明一種製造TEC電路之方法的流程圖，依據某些實施例。
圖11概略地闡明一種可包括如文中所述之TEC電路的範例系統，依據某些實施例。
【發明內容及實施方式】
本發明之實施例描述用於積體熱電冷卻之技術及組態。例如，熱電冷卻電路可被整體地形成與一晶粒之電晶體電路或其他熱產生電路，依據各個實施例。於以下詳細描述中，參考其形成描述之部分的後附圖形，其中類似的數字係指定遍及全文之類似部件，且其中係藉由可實現本發明之請求標的的說明性實施例來顯示。應理解其他實施例可被利用，且結構或邏輯改變可被實行而不背離本發明之範圍。因此，下列詳細描述並非被取其限制性意 義，且實施例之範圍係由後附申請專利範圍及其同等物來界定。
為了本發明之目的，用語「A及/或B」表示(A)、(B)、或(A及B)。為了本發明之目的，用語「A、B及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
描述可使用透視圖為基的描述，諸如頂部/底部、側面、上/下，等等。此等描述僅被用以協助討論而不想要將文中所述之實施例的應用限制於任何特定定向。
描述可使用用語「於一實施例中」、或「於實施例中」，其可分別指稱一或更多相同或者不同的實施例。再者，術語「包含」、「包括」、「具有」等等(如針對本發明之實施例所使用者)為同義的。
術語「耦合與」(coupled with)連同其衍生詞可被使用於文中。「耦合」可表示以下的一或更多者。「耦合」可表示二或更多元件係直接地物理或電氣接觸。然而，「耦合」亦可表示其二或更多元件間接地彼此接觸，但仍彼此合作或互動，且可表示其一或更多其他元件被耦合或連接於其被稱為彼此耦合的元件之間。術語「直接耦合」可表示二或更多元件係直接接觸。
於各個實施例中，用詞「形成、沈積、或者配置於第二特徵上之第一特徵」可表示其第一特徵被形成、沈積、或配置於第二特徵之上，且第一特徵之至少一部分可與第二特徵之至少一部分直接接觸(例如，直接物 理及/或電氣接觸)或間接接觸(例如，具有介於第一特徵與第二特徵之間的一或更多其他特徵)。
如文中所使用，術語「模組」可指的是下列各者之部分或者是包括：執行一或更多軟體或韌體程式之特定應用積體電路(ASIC)、電子電路、處理器(共用的、專屬的、或族群)及/或記憶體(共用的、專屬的、或族群)；組合式邏輯電路；及/或提供上述功能之其他適當組件。
圖1概略地闡明晶圓形式10及單片化形式100之範例晶粒102的頂部視圖，依據某些實施例。於某些實施例中，晶粒102可為晶圓11的複數晶粒(例如，晶粒102、102a、102b)之一，該晶圓11係由諸如(例如)矽或其他適當材料等半導體材料所組成。複數晶粒可被形成於晶圓11之表面上。每一晶粒可為包括熱產生電路及熱電冷卻(TEC)電路(如文中所述)之半導體產品的重複單元。
熱產生電路可包括組態成當操作時產生熱之任何適當的電路，例如，電晶體等等。熱產生電路可使用文中所述之電晶體元件104來形成，諸如(例如)鰭片結構、量子井(QW)、奈米線或平面結構，其可被用以形成電晶體之通道本體。TEC電路可包括TEC元件105，其係使用如電晶體元件104之類似技術及結構或者依據文中所述之其他實施例來形成。熱產生電路及TEC電路可由配置於晶粒102上或者配置於與晶粒102耦合之IC封裝 (例如，圖2之IC封裝200)的另一組件上之一控制模組或個別控制模組所獨立地控制。例如，TEC電路可被控制以提供週期性或間歇性冷卻或者依據任何其他預定準則之冷卻。
雖然電晶體元件104及TEC元件105被描繪以其橫過晶粒102之實質部分的列於圖1中，請求標的並不限定於此方面，且晶粒102上之電晶體元件104及TEC元件105的任何其他適當配置可依據各個實施例而被使用。
在晶粒中所實現的半導體產品之製造程序完成後，晶圓11可經歷一種單片化程序，其中晶粒之每一者(例如，晶粒102)被彼此分離以提供半導體產品之離散「晶片」。晶圓11可為多種尺寸之任一者。於某些實施例中，晶圓11具有範圍從約25.4mm至約450mm之直徑。晶圓11可包括其他尺寸及/或其他形狀於其他實施例中。依據各個實施例，電晶體元件104及/或TEC元件105可被配置於晶圓形式10或單片化形式100之半導體基底上。文中所述之電晶體元件104及/或TEC元件105可被結合於晶粒102中以用於邏輯或記憶體、或其組合。於某些實施例中，電晶體元件104及/或TEC元件105可為一種晶片上系統(SoC)組合之部分。
圖2概略地闡明一積體電路(IC)組合200之橫斷面側視圖，依據某些實施例。於某些實施例中，IC組合200可包括電氣地及/或物理地耦合與封裝基底121 之一或更多晶粒(於下文中為「晶粒102」)。晶粒102可包括如文中所述之熱產生電路及TEC電路。於某些實施例中，封裝基底121可被電氣地耦合與電路板122，如圖所示。
晶粒102可代表從一種半導體材料(例如，矽)所製之離散產品，其係使用半導體製造技術，諸如配合形成CMOS裝置所使用之薄膜沈積、微影、蝕刻等等。於某些實施例中，晶粒102可為或可包括(或者為以下之一部分)處理器、記憶體、SoC或ASIC，於某些實施例中。於某些實施例中，諸如(例如)模製化合物或下填材料(未顯示)等電絕緣材料可囊封晶粒102及/或互連結構106之至少一部分。
晶粒102可依據多種適當的組態而被裝附至封裝基底121，包括(例如)於倒裝晶片組態中與封裝基底121直接地耦合，如圖所示。於倒裝晶片組態中，包括熱產生電路之晶粒102的主動側(S1)被裝附至封裝基底121之表面，其係使用晶粒級互連結構106，諸如凸塊、柱、或其他亦可將晶粒102電耦合與封裝基底121之適當結構。晶粒102的主動側S1可包括熱產生電路，諸如(例如)電晶體裝置及TEC電路。非主動側S2可被配置相反於主動側S1，如圖所示。
於某些實施例中，晶粒級互連結構106可組態成發送電信號於晶粒之間。電信號可包括(例如)輸入/輸出(I/O)信號及/或電力/接地信號，其係配合晶粒之 操作而被使用。於一實施例中，晶粒級互連可包括：第一互連106a，組態成發送第一電能量(例如，第一電壓)以供熱產生電路之操作；及第二互連106b，組態成發送第二電能量(例如，第二電壓)以供TEC電路之操作。第一互連106a可被耦合與一形成在晶粒102之主動側S1上的相應第一互連結構(未顯示)以將第一互連106a電氣地耦合與熱產生電路；而第二互連106b可被耦合與一形成在晶粒102之主動側S1上的相應第二互連結構(未顯示)以將第二互連106b電氣地耦合與TEC電路。相應的第一互連結構及第二互連結構可包括(例如)形成在晶粒102之主動側S1上的墊、通孔、溝槽、軌線及/或接觸。
於某些實施例中，封裝基底121是具有核心及/或建立層之環氧為基的疊層基底，諸如(例如)Ajinomoto建立膜(ABF)基底。封裝基底121可包括其他實施例中之其他適當類型的基底，包括(例如)從玻璃、陶瓷、或半導體材料所形成之基底。
封裝基底121可包括電發送特徵，組態成發送電信號至或自晶粒102。電發送特徵可包括(例如)配置於封裝基底121之一或更多表面上的墊或軌線(未顯示)及/或內部發送特徵(未顯示)，諸如(例如)用以透過封裝基底121而發送電信號之溝槽、通孔或其他互連結構。例如，於某些實施例中，封裝基底121可包括電發送特徵，諸如組態成用以承接晶粒102之個別晶粒級互連 結構106,106a,106b的墊(未顯示)。
電路板122可為由諸如環氧樹脂疊層等電絕緣材料所組成之印刷電路板(PCB)。例如，電路板122可包括由以下所組成之電絕緣層：諸如(例如)聚四氟乙烯等材料；諸如阻燃4(FR-4)、FR-1、棉紙等酚棉紙材料；諸如CEM-1或CEM-3等環氧樹脂材料；或使用環氧樹脂預浸材料而被疊層在一起的編織玻璃材料。諸如軌線、溝槽、通孔等互連結構(未顯示)可被形成通過電絕緣層以將晶粒102之電信號發送通過電路板122。電路板122可由其他適當材料所組成於其他實施例中。於某些實施例中，電路板122為主機板(例如，圖11之主機板1102)。
諸如(例如)焊球112等封裝級互連可被耦合至封裝基底121上及/或電路板122上之一或更多墊(於下文中為「墊110」)，以形成相應的焊料接合，其被組態成進一步於封裝基底121與電路板122之間發送電信號。墊110可由任何適當的導電材料所組成，諸如包括(例如)鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)等金屬、及其組合。於某些實施例中，一或更多第一墊110a可組態成將其由第一互連106a所發送之電信號發送通過焊球112a，以及一或更多第二墊110b可組態成將其由第二互連106b所發送之電信號發送通過焊球112b。用以實體地及/或電氣地耦合封裝基底121與電路板122之其他適當技術可被使用於其他實施例中。
IC組合100可包括其他實施例中之多種其他適當的組態，包括(例如)適當組合之倒裝晶片及/或佈線接合組態、插入物、多晶片封裝組態，包括系統級封裝(SiP)及/或疊合式封裝(PoP)組態。用以於晶粒102與IC組合100的其他組件之間發送電信號的其他適當技術可被使用於某些實施例中。
圖3概略地闡明一種熱電冷卻(TEC)裝置300，依據某些實施例。晶粒102上之TEC電路可包括依據其配合TEC裝置300所描述之原理而操作的一或更多TEC裝置。
於TEC裝置300中，由來源311所提供之有效電流(I)可被使用為用以移除熱之載體。TEC裝置300可使用根據帕耳帖(Peltier)效應之TEC冷卻以提供帕耳帖冷卻。帕耳帖冷卻可被完成在當有效電流I被供應至接點313時，接點313係由配置於待冷卻物件315與半導體之間的金屬或其他高度導電材料所組成，該半導體可包括N型半導體317a及/或P型半導體317b。於N型半導體317a中，電子可作用為用以從待冷卻物件315朝向熱槽移除熱之載體，而於P型半導體317b中，電洞可作用為用以從待冷卻物件315朝向接點319移除熱之載體，接點319係由具有與熱槽321之熱接觸的低席貝克(Seebeck)係數之金屬或其他高度導電材料所組成。載體(例如，電子或電洞)可攜載不同熱量於不同材料中，如由席貝克係數(S)所表示者。於待冷卻物件315與半導體(例如， 317a及/或317b)間之接點313的金屬接面上之席貝克係數的突然改變導致介於半導體(例如，317a及/或317b)與熱槽321間之接點319的金屬接面上的介面上之熱移除以及其相反端上之熱產生。
方程式(1)界定TEC裝置300之熱通量，其中QC為與半導體材料之接觸介面上的熱通量，S為半導體材料之席貝克係數，I為電流，TC為接觸介面上之溫度，K為半導體材料之熱傳導率，△T為跨越熱電元件之熱梯度(例如，介於接點313及319之間的材料)及R為半導體317a及/或317b之電阻值。
方程式(1)之SITC用語可代表熱電效應或「冷 卻」，K△T用語可代表熱傳導效應及可代表TEC裝置 300中之焦耳加熱效應。因此TEC裝置300之冷卻有效性可能由通過TEC裝置300之焦耳加熱所限制。為了較佳的效率，半導體317a及/或317b之材料可被選擇以高席貝克係數S及較低電阻值R。
於某些實施例中，席貝克係數在溫度上可能不是恆定的，導致席貝克係數中之梯度。帕耳帖效應之相關效應為湯姆生(Thomson)效應，其中假如電流被驅動通過梯度時則連續帕耳帖效應可能發生。文中所述之TEC裝置300及/或TEC電路可依據帕耳帖效應及/或湯姆生效應而冷卻，依據各個實施例。
圖4概略地闡明一種針對半導體基底420上 之熱產生電路404及TEC電路405的範例組態400(例如，IC冷卻組合)之橫斷面透視圖，依據某些實施例。TEC電路405可符合其配合圖3之TEC裝置300所述的實施例。組態400可僅代表其形成於晶粒之主動側(例如，圖1之主動側S1)上的熱產生電路404及TEC電路405之一部分。
半導體基底420可由半導體材料所組成，諸如(例如)矽或任何其他適當的半導體材料，包括(例如)鍺、矽鍺、III-V族材料或II-VI族材料、或者其組合。熱產生電路404之一或更多鰭片結構(於下文中為「鰭片結構404a」)可被形成於半導體基底420上。鰭片結構404a之每一者可被組態成作用為諸如(例如)三閘極或其他finFET(場效電晶體)裝置之一或更多電晶體裝置的通道。
於某些實施例中，鰭片結構404a可被形成自半導體基底420之材料。TEC電路405之一或更多鰭片結構(於下文中為「鰭片結構405a」)可被同時地形成於具有鰭片結構404a之半導體基底420上。例如，半導體基底420可使用微影及/或蝕刻程序而被圖案化，以移除半導體基底420之材料來形成鰭片結構404a及405a。於一實施例中，鰭片結構404a及405a係由如半導體基底420之相同半導體材料所組成。於其他實施例中，鰭片結構404a及405a可由化學上不同於半導體基底420之半導體材料的適當半導體材料所組成。
於所述之實施例中，鰭片結構404a及405a被配置於水平平面中，該水平平面係實質上平行於一由半導體基底420之表面420a所界定之平面。亦即，鰭片結構404a及405a係佔據一形成於半導體基底420上之相同主動裝置層，如圖所見。鰭片結構404a及405a係延伸於縱向方向以致鰭片結構404a及405a係實質上彼此平行。依據各個實施例，鰭片結構405a組態成移除縱向方向上之熱。於所述之實施例中，鰭片結構405a被配置於兩個鰭片結構404a之間。於某些實施例中，鰭片結構404a、405a可使用以下方式而被形成：規律節距或半節距程序、或其組合、或者其他節距減小技術。鰭片結構404a及405a可被配置以任何其他適當組態，相對於彼此於其他實施例中。
電絕緣材料422可被沈積於鰭片結構404a、405a之間的半導體基底上，如圖所見。電絕緣材料422可包括(例如)諸如矽氧化物(例如，SiO2)等電介質材料或者類似材料以提供淺溝槽隔離(STI)。
熱產生電路404之鰭片結構404a可被電耦合與電壓源(例如，第一電壓源)而TEC電路405之鰭片結構405a可被電耦合與另一電壓源(例如，第二電壓源)。第一電壓源與第二電壓源可被獨立地控制於某些實施例中。例如，第一電壓源之第一電壓可被用於晶粒之電晶體的操作(例如，用以供應臨限電壓至電晶體之閘極)，而第二電壓源之第二電壓可被用於晶粒之冷卻及/ 或電力需求(例如，用以藉由熱電冷卻而移除熱)。雖然第一電壓與第二電壓可具有如所述之不同功能，但第一電壓與第二電壓可具有相同或類似電壓，於某些實施例中。第一電壓源及第二電壓源可被配置於多種適當位置之任一者上，包括(例如)於包括熱產生電路404之晶粒102的主動側S1或非主動側S2上、於封裝基底(例如，圖2之封裝基底121)上、於電路板122(例如，圖2之電路板122)上或者其適當組合。於某些實施例中，TEC電路之電壓源可與其用於熱產生電路之電壓源共存。
熱產生電路404之鰭片結構404a可使用一或更多第一互連結構而被電耦合第一電壓源。例如，第一互連結構可包括電極424a、424b，其作用為熱產生電路404之閘極或源極/汲極接點。第一互連結構可進一步包括額外電路，諸如(例如)溝槽、通孔、墊、及/或晶粒級互連結構(例如，圖1之第一互連106a)等等，以進一步從第一電壓源至鰭片結構404a發送第一電壓。
熱產生電路404之鰭片結構405a可使用一或更多第二互連結構而被電耦合第二電壓源。例如，第二互連結構可包括TEC接點405b，其作用為熱產生電路404之閘極或源極/汲極接點。第二互連結構可進一步包括額外電路，諸如(例如)溝槽、通孔、墊、及/或晶粒級互連結構(例如，圖1之第二互連106b)等等，以進一步從第二電壓源至鰭片結構405a發送第二電壓。
依據各個實施例，熱產生電路404之鰭片結 構404a被熱耦合與TEC電路405之鰭片結構405a。例如，由諸如金屬等高度導電材料所組成之電極424a、424b可被熱耦合與鰭片結構404a和鰭片結構405a之至少一者。電極424a、424b可包括或者為(例如)閘極及/或源極/汲極接點或終端。於一實施例中，電極424a代表較電極424b更熱的接點(例如，電極424b較冷並作用為電極424a之熱槽)。
其他材料或層可插入於電極424a、424b的材料與鰭片結構404a、405a的材料之間。例如，於所述之實施例中，TEC電路405可進一步包括配置於電極424a、424b與鰭片結構405a之間的電絕緣體405c。電絕緣體405c可包括(例如)一種電絕緣而熱導通的材料。於此方面，電絕緣體405c可提供電絕緣以防止介於TEC電路405與熱產生電路404之間的短路及/或漏電流，而同時提供介於電極424a、424b與鰭片結構405a之間的熱路徑或熱路徑之部分。例如，電絕緣體405c可由一種諸如碳化矽氮化矽、氮化鋁、氮化硼等等材料、或其他適當材料所組成。
電絕緣體405c可直接接觸與TEC接點405b及/或鰭片結構405a。TEC接點405b可覆蓋鰭片結構405a周圍及/或鄰接鰭片結構405a之一端，依據各個實施例。一電絕緣體(未顯示)可被類似地組態於電極424a與鰭片結構405a之間，如針對介於電極424a與鰭片結構405a間之電絕緣體405c所述者。於所述之實施例中， TEC電路405之鰭片結構405a於一介於電極424a、424b間之區域內終結，而熱產生電路404之鰭片結構404a可通過電極424a、424b。
鰭片結構404a、405a之材料可被摻雜以雜質，來提供N型或P型鰭片結構404a、405a。於某些實施例中，鰭片結構404a、405a可均為N型或者可均為P型。例如，如圖4中所示，鰭片結構405a可不被電耦合與如鰭片結構404a之相同電極(例如，電極424a、424b)，而可替代地被電耦合與獨立接點(例如，TEC接點405b)以供操作。於其中鰭片結構405a被摻雜以相同類型的雜質(例如，N型或P型)之此類實施例中，供應至鰭片結構405a之電壓的極性可與其供應至鰭片結構404a之電壓的極性相反以促進熱移除。
於其他實施例中，TEC電路405之鰭片結構405a可具有與熱產生電路404之鰭片結構404a相反類型的摻雜(例如，N型或P型)。例如，於一實施例中，鰭片結構404a可為N型而鰭片結構405a可為P型。於另一實施例中，鰭片結構404a可為P型而鰭片結構405a可為N型。依據各個實施例，TEC電路405相對於熱產生電路404而被設計或配置，以致TEC電路405中之載體(例如，電洞或電子)以相對於熱產生電路中之載體(例如，電洞或電子)的相反方向移動。
熱產生電路404之各個特徵可被省略以供清楚瞭解。例如，於其中電極424a、424b代表閘極電極之 一實施例中，閘極電介質材料可被配置於鰭片結構404a與電極424a、424b之間。雖然組態400係描述具有矩形輪廓之特徵，但依據各個實施例，組態400之特徵(例如，鰭片結構404a、405a)可包括符合用以形成鰭片結構之圖案化程序的拱形、彎曲輪廓。組態400中之特徵的輪廓可具有符合眾所周知的半導體製造技術之其他形狀或組態，於其他實施例中。
圖5概略地闡明一種針對半導體基底420上之熱產生電路404及TEC電路405的另一範例組態500(例如，IC冷卻組合)之橫斷面透視圖，依據某些實施例。組態500可包括其符合連結圖4中之組態400所述之實施例的熱產生電路404及TEC電路405之組件。
於組態500中，電極524a可電耦合與鰭片結構404a並作用為熱產生電路404之源極接點。電極524b亦可電耦合與鰭片結構404a並作用為熱產生電路404之汲極接點。於某些實施例中，汲極接點(例如，上述實施例中之電極524b)可較源極和閘極更熱，特別是在或接近電流之飽和狀態(Idsat)。電極524b可進一步被熱和電耦合與鰭片結構405a並作用為TEC電路405之源極接點。TEC接點405b可作用為TEC電路405之汲極接點。於其他實施例中，如上所述之源極和汲極功能可被切換。如配合組態500所述之類似原理可被用以提供一組態來冷卻熱產生電路404之源極接點或閘極接點。
依據各個實施例，介於TEC電路405的鰭片 結構405a與電極524a之間的介面500a可包括一電耦合與鰭片結構405之TEC接點405b及一熱耦合與鰭片結構405a之電極524a的熱絕緣體405c，如可見於由圖5中之虛線箭號所指示之組態500的一部分之放大視圖。
半導體材料(例如，矽)之熱導通性質可於較小尺寸時降低。例如，針對薄電晶體元件(例如，一種在垂直於鰭片結構之縱向方向的水平方向上具有小於10nm之厚度的鰭片結構)熱導通可能降低超過20倍，而同時維持足夠的電性質以供由於摻雜之操作，其可能導致電晶體裝置之過度自熱。此鰭片結構(或奈米線結構)之不良熱導通可藉由熱電冷卻以使用電場從較熱區移動熱載體至較冷區而被減輕。於文中所述之組態中，TEC電路405可被集成地置於局部熱點，其中裝置自熱問題係依據熱產生電路404中之模型或設計而存在或者預期會存在，以減輕局部化加熱。隨著於未來科技中鰭片結構404a持續縮至較小尺寸，變差的熱傳導性可能增加對於TEC電路405之重要性及依賴以藉由非傳導機構來移除熱。
圖6概略地闡明一種針對半導體基底420上之熱產生電路404及TEC電路405的另一範例組態600(例如，IC冷卻組合)之橫斷面透視圖，依據某些實施例。於組態600中，TEC接點405b可被配置於TEC電路405之鰭片結構405a的相反端上(如圖所示)，以使用文中所述之熱電冷卻原理來促進垂直方向上之熱移除。
於組態600中，TEC電路405之鰭片結構 405a延伸於一實質上垂直於鰭片結構405a之縱向方向的垂直方向以界定高度，h1。於某些實施例中，鰭片結構404a可具有小於高度h1之高度，h2。鰭片結構405a之高度h1可組態成將垂直方向上之熱移除至一配置於熱產生電路404之鰭片結構404a上的層(例如，諸如(例如)金屬溝槽或通孔層等互連層)。
圖7概略地闡明一種針對半導體基底420上之熱產生電路404及TEC電路405的另一範例組態700(例如，IC冷卻組合)之橫斷面透視圖，依據某些實施例。於組態700中，TEC電路405被配置於熱產生電路404與半導體基底420之間。於所述之實施例中，TEC電路405之一部分被描繪以放大的形式。TEC電路405可被配置於鰭片結構404a底下(如由虛線所指示)，或者於諸如電極524a、524b等熱產生電路404之其他組件底下。
TEC電路405可包括耦合與鰭片結構405a之相反端的TEC接點405b，如圖所示。於所述之實施例中，鰭片結構405a被組態成N型及P型元件之串聯的柱狀物以發送熱於垂直方向(例如，遠離上方的熱產生電路404而朝向半導體基底420，其可作用為熱槽)，當電流I或負載被施加時。例如，頂部TEC接點405b可透過頂部電絕緣體405c層而被熱耦合與熱產生電路404之鰭片結構404a或電極524a、524b，其可從熱產生電路404電絕緣TEC接點405b而同時仍容許通過電絕緣體405c層之 熱導通。頂部TEC接點405b可藉由底部電絕緣體405c而被類似地電絕緣自半導體基底420。頂部電絕緣體405c層可被描繪為部分地透明以避免遮蔽下方的特徵。
於某些實施例中，介於電絕緣體405c層之間的區未被描繪以避免遮蔽TEC電路405的特徵。此區可被實質上填充以電絕緣材料於某些實施例中，包括(例如)碳化矽、氮化矽或氧化矽。鰭片結構405a可包括其他適當形狀及/或組態。例如，N型及P型摻雜可針對鰭片結構405a而被切換於某些實施例中。較大數量的N型及P型元件可增加TEC電路405之熱電冷卻效率。於某些實施例中，鰭片結構405a及/或TEC接點405b通常可被稱為熱發送結構。於某些實施例中，組態700可為符合或極適於集成與三維(3D)堆疊程序，諸如(例如)晶圓至晶圓接合，其中TEC電路405可被置於一其中熱產生電路404可能預期會過熱之區底下。
圖8概略地闡明針對圖7之TEC電路405的範例組態700(例如，IC冷卻組合)之橫斷面視圖，依據某些實施例。於施加電流I(由箭號之路徑所指示)或負載時，來自上TEC接點405b之熱可透過N型及P型鰭片結構405a而被移除至下TEC接點405b，如圖所示。於某些實施例中，電絕緣材料422可被配置於電絕緣體405c層之間。
圖9概略地闡明一種針對半導體基底420上之熱產生電路及TEC電路的另一範例組態900(例如，IC 冷卻組合)之橫斷面透視圖，依據某些實施例。於組態900中，熱產生電路可包括透過電極904b而耦合與相應電壓源(例如，第一電壓源)之一或更多奈米線(於下文中為「奈米線904a」)，其可作用為所述實施例中之切換裝置(例如，電晶體933)的源極/汲極接點。例如，奈米線904a可作用為電晶體933中之移動電荷載體的通道，並可因此被稱為「主動奈米線」。於組態900中，TEC電路可包括透過電極905b而耦合與相應TEC電壓源(例如，第二電壓源)之一或更多奈米線(於下文中為「奈米線905a」)，其可作用為TEC電路的源極/汲極接點。當TEC電路於操作時，奈米線905a可發送熱於水平方向(例如，於奈米線905a之縱向方向)。
奈米線904a、905a可藉由電極905b而被熱及電耦合，並可藉由電絕緣材料930而被分離。電絕緣材料930可包括諸如(例如)碳化矽、氧化矽或氮化矽等電介質。電絕緣材料930可為熱導通以協助從電晶體933之通道(例如，奈米線904a)至TEC元件(例如，奈米線905a)的熱轉移。例如，電絕緣材料930可包括諸如碳化矽等熱導通材料或者諸如氧化矽等更熱絕緣的材料，其中更熱絕緣材料的厚度經設計、選擇或另控制以增加、容許或協助透過電絕緣材料930之熱導通。外延材料(稱為「epi」)或矽化物932可被配置於電極905b與奈米線905a之間的介面上，以增加介於電極905b與奈米線905a之間的熱及/或電接觸。電絕緣材料934可被配置以囊封 至少該主動奈米線。於所述之實施例中，電絕緣材料934被配置以囊封奈米線904a、905a。電絕緣材料934可包括諸如(例如)氧化矽或氮化矽等電介質。
奈米線904a、905a可處於堆疊組態並可包括較某些實施例中所描述者更多的奈米線。奈米線可由任何適當的材料所組成，包括(例如)矽、碳或針對半導體應用之其他適當材料。電極904b、905b可由任何適當的導電材料所組成，包括(例如)金屬或多晶矽。
電晶體933可包括閘極電極935、閘極電介質937及間隔物939，耦合如圖所示。閘極電極935、閘極電介質937及/或間隔物939可覆蓋至少主動奈米線(例如，奈米線904a)周圍並可覆蓋奈米線904a、905a兩者(或更多奈米線，假如存在的話)周圍，於某些實施例中。電絕緣材料922可被沈積於電絕緣材料934上，以提供介於電晶體933與電極904b、905b之間的電絕緣。電絕緣材料922可包括諸如(例如)氧化矽或氮化矽等電介質。電晶體933及相關通道(例如，奈米線904a)中所產生之熱可被轉移通過電極905b及/或通過電絕緣材料930，其可提供介於通道(例如，奈米線904a)與TEC元件(例如，奈米線905a)之間的熱耦合。
於某些實施例中，文中所述之TEC電路可進一步組態成從其由第二電路中之熱所產生的電流恢復電能(例如電力)。例如，假如從可靠性觀點可承受高電晶體溫度的話，則可維持強的局部溫度梯度於源極與汲極之 間，當電晶體處於或接近飽和狀態時。帕耳帖效應之互補為席貝克效應，其中溫度差異可被直接轉換為電。例如，跨越開路導體之熱梯度可導致跨越其之電壓，根據席貝克係數。根據類似配合圖3之TEC裝置300所述的原理，局部席貝克效應可造成熱電子或電洞流向較冷端而產生電流。此電流可被用以提升熱產生電路或TEC電路的性能，或者可被收集(例如，經由通過半導體基底或互連路徑之平行接地)至一提供電力給晶粒之電力供應網路。電流(例如)可由電容所收集，諸如(例如)晶粒中之嵌入電容或者IC組合(例如，圖2之IC組合200)之封裝基底或其他組件上之電容。電荷可隨著時間被收集以供電給晶粒之額外電路。控制模組或電路可被實施以平衡針對為了維持TEC電路之操作所需的輸入電力之再生需求。配合圖3-9所述之技術及組態的實施例可依據各個實施例而被適當地結合。文中所述之電絕緣材料、導電材料及半導體材料(例如，包括奈米線材料)可包括多種其他適當的眾所周知材料於其他實施例中。
圖10概略地闡明一種製造TEC電路(例如，IC冷卻組合)之方法1000的流程圖，依據某些實施例。方法1000可適合其針對圖1-9所述的實施例，反之亦然。
於1002，方法1000可包括提供半導體基底(例如，文中所述之半導體基底420)。於某些實施例中，半導體基底可包括晶片上系統(SoC)組態之基底。 例如，圖9之垂直堆疊奈米線組態900可協助TEC電路與具有多裝置層的3D堆疊裝置或3D互連之集成，其中裝置自熱可藉由對大塊矽之存取的缺乏而被更侷限。利用TEC電路，熱管理可為晶粒之設計的部分。透過佈局及控制之最佳化，可利用晶粒上之空間，其可能傳統上受限以接納局部熱點。TEC電路與熱產生電路之集成可提供對晶粒上之局部化熱點的冷卻之精細控制，其可進一步增加一種減輕及防禦其仰賴晶粒上裝置之自熱而造成可靠度問題或故障(由於過熱)的有害攻擊之能力。
於1004，方法1000可包括形成第一電路(例如，文中所述之熱產生電路)於半導體基底上，該第一電路組態成當操作時產生熱。第一電路之操作可包括(例如)電晶體之存取及/或切換。於某些實施例中，形成第一電路可包括形成第一鰭片結構或第一奈米線，其組態成作用為一或更多電晶體裝置之通道。第一鰭片結構或第一奈米線可被配置於一水平平面，其係實質上平行於一由半導體基底之表面(例如，圖4之表面420a)所界定的平面。
於1006，方法1000可包括形成第二電路(例如，文中所述之TEC電路)於半導體基底上，該第二電路組態成藉由熱電冷卻以移除熱。於某些實施例中，形成第二電路可包括形成第二鰭片結構或第二奈米線，其係配置於水平平面中並熱耦合與第一鰭片結構或第一奈米線。依據各個實施例，形成第一電路及形成第二電路可被同時 地執行。例如，用以形成第一電路之半導體製造程序亦可被用以形成第二電路，以致該第二電路與該第一電路被集成地形成。於某些實施例中，第一鰭片結構或第一奈米線及第二鰭片結構或第二奈米線可各延伸於共同縱向方向。
於某些實施例中，第一電路及第二電路可組態成移除縱向方向上之熱。於其他實施例中，形成第一電路可包含形成第一鰭片結構，其係延伸於一實質上垂直於第一鰭片結構之縱向方向的垂直方向以界定第一鰭片之第一高度(h1)；而形成第二電路可包含形成第二鰭片結構，以致該第二鰭片結構係延伸於該垂直方向以界定第二鰭片之第二高度(h2)。高度h1可大於h2且第二鰭片可組態成移除垂直方向上之熱。
於又其他實施例中，形成第一電路可包括形成一或更多電晶體裝置；而形成第二電路可包括形成熱發送結構，其係熱耦合與一或更多電晶體裝置。熱發送結構可包括TEC裝置之組件，其被配置於一或更多電晶體裝置與半導體基底之間以將熱從一或更多電晶體裝置移開朝向半導體基底。
於一實施例中，形成第二電路可提供進一步組態成從其由第二電路中之熱所產生之電流恢復電力的第二電路。例如，電容或類似結構可被用以儲存或發送由第二電路之席貝克效應所產生的電能。
於1008，方法1000可包括形成第一互連，其係耦合與第一電路並組態成發送第一電壓以供第一電路之 操作。第一互連可包括(例如)互連結構，諸如(例如)配置於互連層中之溝槽及/或通孔，其被形成於第一電路上以將第一電路電耦合與晶粒外部之電源。第一互連可進一步包括(例如)墊、諸如第一級互連(FLI)之晶粒級互連結構及/或諸如第二級互連(SLI)之封裝級互連結構，其係發送電信號(例如，第一電壓)至第一電路。
於1010，方法1000可包括形成第二互連，其係耦合與第二電路並組態成發送第二電壓以供熱電冷卻。第二互連可使用如配合形成第一互連(於1008)所述之類似技術而被形成。第二電壓可與第一電壓被分離地控制及/或可被耦合與不同於第一電壓之電壓源。於某些實施例中，第一互連可包括電力遞送網路之電發送特徵而第二互連包括電力遞送網路之其他電發送特徵。相應於第一互連及第二互連之電特徵可被配置於IC組合之各個組件上，包括(例如)晶粒、封裝基底、或電路板。
於1012，方法1000可包括將第一電路及第二電路耦合與積體電路(IC)組合之其他組件。於某些實施例中，第一電路及第二電路可使用眾所周知的技術而被耦合與IC組合之其他組件，以將具有針對第一電路及第二電路之相應電連接的晶粒耦合至封裝基底。例如，晶粒可被安裝於倒裝晶片或佈線接合組態中之封裝基底上或被嵌入封裝基底中；或者晶粒可被耦合與疊合式封裝(PoP)組合。封裝基底可被進一步耦合與電路板以進一步為第一電路及/或第二電路之電連接選路。
各個操作被描述為輪流的多個離散操作，以一種最有助於瞭解所請求標的之方式。然而，描述之順序不應被解釋為暗示這些操作一定是跟順序相關的。本發明之實施例可被實施為使用任何適當硬體及/或軟體以組態如所欲的系統。圖11概略地闡明一種可包括如文中所述之TEC電路的範例系統(例如，計算裝置1100)，依據某些實施例。計算裝置1100可裝入諸如主機板1102等電路板。電路板1102可包括數個組件，包括(但不限定於)處理器1104及至少一通訊晶片1106。處理器1104被實體地及電氣地耦合至主機板1102。於某些實施方式中，至少一通訊晶片1106可亦被實體地及電氣地耦合至主機板1102。於進一步實施方式中，通訊晶片1106為處理器1104之部分。
根據其應用，計算裝置1100可包括其他組件，其可被或可不被實體地及電氣地耦合至主機板1102。這些其他組件包括(但不限定於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示、觸控螢幕顯示、觸控螢幕控制器、電池、音頻編碼解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革(Geiger)計數器、加速計、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、光碟(CD)、數位光碟(DVD)，等等)。
通訊晶片1106可致能無線通訊，以供資料之轉移至及自計算裝置1100。術語「無線」及其衍生詞可被用以描述電路、裝置、系統、方法、技術、通訊頻道，等等，其可藉由使用透過非固體媒體之經調變的電磁輻射來傳遞資料。該術語並未暗示其相關裝置不含有任何佈線，雖然於某些實施例中其可能不含有。通訊晶片1106可實施任何數目的無線標準或協定，包括(但不限定於)電機電子工程師學會(IEEE)標準，其包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005增修)、長期演進(LTE)計畫連同任何增修、更新、及/或改版(例如，先進LTE計畫、超行動寬頻(UMB)計畫(亦稱為「3GPP2」)等等)。IEEE 802.16相容的BWA網路通常被稱為WiMAX網路，其為代表全球互通微波存取之縮寫，其為通過IEEE 802.16標準之符合性及可交互操作性測試的產品之驗證標記。通訊晶片1106可依據全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、環球行動電訊系統(UMTS)、高速封包存取(HSPA)、演進的HSPA(E-HSPA)、或LTE網路而操作。通訊晶片1106可依據GSM演進之增強資料(EDGE)、GSM EDGE無線電存取網路(GERAN)、環球陸地無線電存取網路(UTRAN)、或演進的UTRAN(E-UTRAN)而操作。通訊晶片1106可依據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強的無線電訊(DECT)、演進資料最佳化(EV-DO)、其衍生 者、以及其被設計為3G、4G、5G及更新世代之任何其他無線協定而操作。通訊晶片1106可依據其他實施例中之其他無線協定而操作。
計算裝置1100可包括複數通訊晶片1106。例如，第一通訊晶片1106可專用於較短距離無線通訊，諸如Wi-Fi及藍牙；而第二通訊晶片1106可專用於較長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置1100之處理器1104可包括一具有熱產生電路及TEC電路之晶粒(例如，圖1-2之晶粒102)，如文中所述者。例如，圖1-2之晶粒102可被安裝於封裝組合，其被安裝於主機板1102上。術語「處理器」可指稱任何裝置或裝置之部分，其處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變為其可被儲存於暫存器及/或記憶體中之其他電子資料。
通訊晶片1106亦可包括一具有熱產生電路及TEC電路之晶粒(例如，圖1-2之晶粒102)，如文中所述者。於進一步實施方式中，裝入計算裝置1100內之另一組件(例如，記憶體裝置或其他積體電路裝置)可含有一具有熱產生電路及TEC電路之晶粒(例如，圖1-2之晶粒102)，如文中所述者。
於各種實施方式中，計算裝置1100可為行動計算裝置、膝上型電腦、小筆電、筆記型電腦、輕薄型筆電、智慧型手機、輸入板、個人數位助理(PDA)、超輕 行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。於進一步實施方式中，計算裝置1100可為處理資料之任何其他電子裝置。
範例
依據各個實施例，本發明描述一種設備(例如，積體電路(IC)冷卻組合)，包含半導體基底、第一電路，其係配置於該半導體基底上並組態成當操作時產生熱、及第二電路，其係配置於該半導體基底上並組態成藉由熱電冷卻以移除熱。於某些實施例中，第一電路包含第一鰭片結構，組態成作用為一或更多電晶體裝置之通道，該第一鰭片結構被配置於一實質上平行於由該半導體基底之表面所界定之平面的水平平面中，該第二電路包含第二鰭片結構，其被配置於該水平平面中並熱耦合與該第一鰭片結構。於某些實施例中，該第一鰭片結構延伸於縱向方向，該第二鰭片結構延伸於該縱向方向以致該第二鰭片結構係實質上平行於該第一鰭片結構，且該第二鰭片結構組態成移除該縱向方向上之熱。
於某些實施例中，該設備進一步包括源極接點或汲極接點，該源極接點或該汲極接點被熱耦合與該第一鰭片結構及該第二鰭片結構，其中該第一鰭片結構為N型或P型之一，假如該第一鰭片結構為N型，則該第二鰭片結構為P型，及假如該第一鰭片結構為P型，則該第 二鰭片結構為N型。於某些實施例中，第一鰭片結構延伸於一實質上垂直於該縱向方向之垂直方向以界定該第一鰭片之第一高度，該第二鰭片結構延伸於該垂直方向以界定該第二鰭片之第二高度，該第二高度大於該第一高度，且該第二鰭片組態成移除一平行於該垂直方向之方向上的熱。於某些實施例中，第一電路包括一或更多電晶體裝置，而該第二電路包括熱發送結構，其係熱耦合與該一或更多電晶體裝置並配置於該一或更多電晶體裝置與該半導體基底之間。
於某些實施例中，該第二電路包括奈米線。於某些實施例中，該奈米線為第二奈米線，及該第一電路包括一熱耦合與該第二奈米線之第一奈米線，且該第一奈米線為電晶體裝置之部分。於某些實施例中，該第一電路組態成使用第一電壓源之第一電壓而操作，及該第二電路組態成藉由使用第二電壓源之第二電壓的熱電冷卻以移除熱，該第一電壓源係不同於該第二電壓源。於某些實施例中，該設備進一步包括第一互連，其係耦合與該第一電路並組態成發送該第一電壓以供該第一電路之操作、及第二互連，其係耦合與該第二電路並組態成發送該第二電壓以供熱電冷卻。於某些實施例中，該第二電路進一步組態成從其由該第二電路中之熱所產生之電流恢復電力，且該半導體基底為晶片上系統(SoC)之基底。
依據各個實施例，本發明描述一種製造冷卻組合之方法，該方法包含提供半導體基底、形成第一電路 於該半導體基底上，該第一電路組態成當操作時產生熱、及形成第二電路於該半導體基底上，該第二電路組態成藉由熱電冷卻以移除熱。於某些實施例中，形成該第一電路包含形成第一鰭片結構，其係組態成作用為一或更多電晶體裝置之通道且被配置於一實質上平行於由該半導體基底之表面所界定之平面的水平平面中，而形成該第二電路包含形成第二鰭片結構，其被配置於該水平平面中並熱耦合與該第一鰭片結構。於某些實施例中，形成該第一鰭片結構及形成該第二鰭片結構被同時地執行，該第一鰭片結構與該第二鰭片結構各延伸於一實質上彼此平行之縱向方向，且該第二鰭片結構組態成移除該縱向方向上之熱。
於某些實施例中，該方法進一步包括形成源極接點或汲極接點，該源極接點或該汲極接點被熱耦合與該第一鰭片結構及該第二鰭片結構。於某些實施例中，形成該第一鰭片結構包含形成該第一鰭片結構以致該第一鰭片結構延伸於一實質上垂直於該縱向方向之垂直方向以界定該第一鰭片之第一高度，而形成該第二鰭片結構包含形成該第二鰭片結構以致該第二鰭片結構延伸於該垂直方向以界定該第二鰭片之第二高度，其中該第二高度大於該第一高度且該第二鰭片組態成移除一平行於該垂直方向之方向上的熱。於某些實施例中，形成該第一電路包括形成一或更多電晶體裝置，而形成該第二電路包括形成熱發送結構，其係熱耦合與該一或更多電晶體裝置，其中該熱發送結構被配置於該一或更多電晶體裝置與該半導體基底之 間。
於某些實施例中，形成該第二電路包括形成奈米線。於某些實施例中，該奈米線為第二奈米線，而形成該第一電路包括形成一熱耦合與該第二奈米線之第一奈米線，且該第一奈米線為電晶體裝置之部分。於某些實施例中，該方法進一步包括形成第一互連，其係耦合與該第一電路並組態成發送該第一電壓以供該第一電路之操作、及形成第二互連，其係耦合與該第二電路並組態成發送該第二電壓以供熱電冷卻。
於某些實施例中，形成該第二電路提供進一步組態成從其由該第二電路中之熱所產生之電流恢復電力的第二電路。於某些實施例中，提供該半導體基底包含提供晶片上系統(SoC)之該半導體基底。
依據各個實施例，本發明描述一種系統(例如，計算裝置)，包含電路板及耦合與該電路板之晶粒，該晶粒包括半導體基底、第一電路，其係配置於該半導體基底上並組態成當操作時產生熱、及第二電路，其係配置於該半導體基底上並組態成藉由熱電冷卻以移除熱，其中該第一電路組態成使用第一電壓源之第一電壓而操作，及該第二電路組態成藉由使用第二電壓源之第二電壓的熱電冷卻以移除熱，該第一電壓源係不同於該第二電壓源。於某些實施例中，該系統進一步包括一耦合與該電路板之封裝基底，其中該晶粒係安裝於該封裝基底上或者嵌入於該封裝基底中，及其中該封裝基底或該電路板包括電力遞送 網路，其包括用以發送該第一電壓至該第一電路之第一電發送特徵及用以發送該第二電壓至該第二電路之第二電發送特徵。於某些實施例中，該系統為包括以下之一或更多者的行動計算裝置：天線、顯示、觸控螢幕顯示、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、迴轉儀、揚聲器、及相機。
各個實施例可包括上述實施例之任何適當組合，包括以結合形式(及)描述於上之實施例的替代(或)實施例(例如，「及」可為「及/或」)。再者，某些實施例可包括其上儲存有指令之一或更多製造物件(例如，非暫態電腦可讀取媒體)，當被執行時該些指令導致任何上述實施例之動作。此外，某些實施例可包括設備或系統，其具有用以執行上述實施例之各個操作的任何適當機構。
闡明的實施方式之上述描述(包括摘要中所述者)不是想要詳盡或者限制本發明之實施例於所揭露的精確形式。雖然特定實施方式及範例被描述於文中以供說明性目的，但於本發明之範圍內的各個同等修改是可能的，如那些熟悉相關技藝人士所將理解者。
可根據上述詳細描述以對本發明之實施例做出這些修改。以下申請專利範圍中所使用之術語不應被解讀為限制本發明之各個實施例於說明書及申請專利範圍中所揭露的特定實施方式。反之，範圍應完全由後附申請專 利範圍所判定，該申請專利範圍應依據已建立的申請專利範圍解讀原理來解釋。
300‧‧‧熱電冷卻(TEC)裝置
311‧‧‧來源
313‧‧‧接點
315‧‧‧待冷卻物件
317a‧‧‧N型半導體
317b‧‧‧P型半導體
319‧‧‧接點
321‧‧‧熱槽

Claims (23)

  1. 一種積體電路(IC)冷卻組合，包含：半導體基底；第一電路，其係配置於該半導體基底上並組態成當操作時產生熱；及第二電路，其係配置於該半導體基底上並組態成藉由熱電冷卻以移除熱，其中：該第一電路包含第一鰭片結構，該第一鰭片結構組態成作用為一或更多電晶體裝置之通道；該第一鰭片結構被配置於一實質上平行於由該半導體基底之表面所界定之平面的水平平面中；及該第二電路包含第二鰭片結構，其被配置於該水平平面中並熱耦合與該第一鰭片結構。
  2. 如申請專利範圍第1項之組合，其中：該第一鰭片結構延伸於縱向方向；該第二鰭片結構延伸於該縱向方向以致該第二鰭片結構係實質上平行於該第一鰭片結構；及該第二鰭片結構組態成移除該縱向方向上之熱。
  3. 如申請專利範圍第2項之組合，進一步包含：源極接點或汲極接點，該源極接點或該汲極接點被熱耦合與該第一鰭片結構及該第二鰭片結構，其中該第一鰭片結構為N型或P型之一，假如該第一鰭片結構為N型，則該第二鰭片結構為P型，及假如該第一鰭片結構為 P型，則該第二鰭片結構為N型。
  4. 如申請專利範圍第1項之組合，其中：該第一鰭片結構延伸於一實質上垂直於該縱向方向之垂直方向以界定該第一鰭片之第一高度；該第二鰭片結構延伸於該垂直方向以界定該第二鰭片之第二高度；該第二高度大於該第一高度；及該第二鰭片組態成移除一平行於該垂直方向之方向上的熱。
  5. 如申請專利範圍第1項之組合，其中：該第一電路包括一或更多電晶體裝置；及該第二電路包括熱發送結構，其係熱耦合與該一或更多電晶體裝置並配置於該一或更多電晶體裝置與該半導體基底之間。
  6. 一種積體電路(IC)冷卻組合，包含：半導體基底；第一電路，其係配置於該半導體基底上並組態成當操作時產生熱；及第二電路，其係配置於該半導體基底上並組態成藉由熱電冷卻以移除熱，其中該第二電路包括奈米線。
  7. 如申請專利範圍第6項之組合，其中：該奈米線為第二奈米線；及該第一電路包括一熱耦合與該第二奈米線之第一奈米線；及 該第一奈米線為電晶體裝置之部分。
  8. 如申請專利範圍第1至7項之任一項的組合，其中該第一電路組態成使用第一電壓源之第一電壓而操作，及該第二電路組態成藉由使用第二電壓源之第二電壓的熱電冷卻以移除熱，該第一電壓源係不同於該第二電壓源。
  9. 如申請專利範圍第8項之組合，進一步包含：第一互連，其係耦合與該第一電路並組態成發送該第一電壓以供該第一電路之操作；及第二互連，其係耦合與該第二電路並組態成發送該第二電壓以供熱電冷卻。
  10. 如申請專利範圍第1至7項之任一項的組合，其中：該第二電路進一步組態成從該第二電路中之熱所產生之電流恢復電力；及該半導體基底為晶片上系統(SoC)之基底。
  11. 一種製造冷卻組合之方法，該方法包含：提供半導體基底；形成第一電路於該半導體基底上，該第一電路組態成當操作時產生熱；及形成第二電路於該半導體基底上，該第二電路組態成藉由熱電冷卻以移除熱，其中：形成該第一電路包含形成第一鰭片結構，其係組態成作用為一或更多電晶體裝置之通道且被配置於一實質上平 行於由該半導體基底之表面所界定之平面的水平平面中；及形成該第二電路包含形成第二鰭片結構，其被配置於該水平平面中並熱耦合與該第一鰭片結構。
  12. 如申請專利範圍第11項之方法，其中：形成該第一鰭片結構及形成該第二鰭片結構被同時地執行；該第一鰭片結構與該第二鰭片結構各延伸於一實質上彼此平行之縱向方向；及該第二鰭片結構組態成移除該縱向方向上之熱。
  13. 如申請專利範圍第11至12項之任一項的方法，進一步包含：形成源極接點或汲極接點，該源極接點或該汲極接點被熱耦合與該第一鰭片結構及該第二鰭片結構。
  14. 如申請專利範圍第11項之方法，其中：形成該第一鰭片結構包含形成該第一鰭片結構以致該第一鰭片結構延伸於一實質上垂直於該縱向方向之垂直方向以界定該第一鰭片之第一高度；及形成該第二鰭片結構包含形成該第二鰭片結構以致該第二鰭片結構延伸於該垂直方向以界定該第二鰭片之第二高度，其中該第二高度大於該第一高度且該第二鰭片組態成移除一平行於該垂直方向之方向上的熱。
  15. 如申請專利範圍第11項之方法，其中：形成該第一電路包括形成一或更多電晶體裝置；及 形成該第二電路包括形成熱發送結構，其係熱耦合與該一或更多電晶體裝置，其中該熱發送結構被配置於該一或更多電晶體裝置與該半導體基底之間。
  16. 一種製造冷卻組合之方法，該方法包含：提供半導體基底；形成第一電路於該半導體基底上，該第一電路組態成當操作時產生熱；及形成第二電路於該半導體基底上，該第二電路組態成藉由熱電冷卻以移除熱，其中形成該第二電路包括形成奈米線。
  17. 如申請專利範圍第16項之方法，其中：該奈米線為第二奈米線；及形成該第一電路包括形成一熱耦合與該第二奈米線之第一奈米線，且該第一奈米線為電晶體裝置之部分。
  18. 如申請專利範圍第11至17項之任一項的方法，進一步包含：形成第一互連，其係耦合與該第一電路並組態成發送該第一電壓以供該第一電路之操作；及形成第二互連，其係耦合與該第二電路並組態成發送該第二電壓以供熱電冷卻。
  19. 如申請專利範圍第11至17項之任一項的方法，其中形成該第二電路提供進一步組態成從該第二電路中之熱所產生之電流恢復電力的第二電路。
  20. 如申請專利範圍第11至17項之任一項的方法， 其中提供該半導體基底包含提供晶片上系統(SoC)之該半導體基底。
  21. 一種計算裝置，包含：電路板；及耦合與該電路板之晶粒，該晶粒包括半導體基底；第一電路，其係配置於該半導體基底上並組態成當操作時產生熱；及第二電路，其係配置於該半導體基底上並組態成藉由熱電冷卻以移除熱，其中該第一電路組態成使用第一電壓源之第一電壓而操作，及該第二電路組態成藉由使用第二電壓源之第二電壓的熱電冷卻以移除熱，該第一電壓源係不同於該第二電壓源。
  22. 如申請專利範圍第21項之計算裝置，進一步包含：一耦合與該電路板之封裝基底，其中該晶粒係安裝於該封裝基底上或者嵌入於該封裝基底中，及其中該封裝基底或該電路板包括電力遞送網路，其包括用以發送該第一電壓至該第一電路之第一電發送特徵及用以發送該第二電壓至該第二電路之第二電發送特徵。
  23. 如申請專利範圍第21至22項之任一項的計算裝置，其中該計算裝置為包括以下之一或更多者的行動計算裝置：天線、顯示、觸控螢幕顯示、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全 球定位系統(GPS)裝置、羅盤、蓋革(Geiger)計數器、加速計、迴轉儀、揚聲器、及相機。
TW103117902A 2013-06-18 2014-05-22 積體熱電冷卻 TWI567924B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/046400 WO2014204447A1 (en) 2013-06-18 2013-06-18 Integrated thermoelectric cooling

Publications (2)

Publication Number Publication Date
TW201511217A TW201511217A (zh) 2015-03-16
TWI567924B true TWI567924B (zh) 2017-01-21

Family

ID=52105022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117902A TWI567924B (zh) 2013-06-18 2014-05-22 積體熱電冷卻

Country Status (7)

Country Link
US (1) US10825752B2 (zh)
KR (2) KR20160021752A (zh)
CN (1) CN105247673B (zh)
DE (1) DE112013006978B4 (zh)
GB (1) GB2530675B (zh)
TW (1) TWI567924B (zh)
WO (1) WO2014204447A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758192B (zh) * 2020-06-18 2022-03-11 台灣積體電路製造股份有限公司 電路及積體電路結構的製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111307A1 (de) * 2015-07-13 2017-01-19 Epcos Ag Bauelement mit verbesserter Wärmeableitung
WO2017171830A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Harvesting energy in an integrated circuit using the seebeck effect
US11177317B2 (en) * 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
WO2018182756A1 (en) * 2017-04-01 2018-10-04 Intel Corporation 5G mmWAVE COOLING THROUGH PCB
US20180342661A1 (en) 2017-05-25 2018-11-29 Globalfoundries Inc. Fin-based devices based on the thermoelectric effect
CN110517990B (zh) * 2018-05-21 2021-10-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10891251B2 (en) * 2018-11-09 2021-01-12 International Business Machines Corporation Signal connector for microwave circuits
US11551125B2 (en) 2019-02-21 2023-01-10 International Business Machines Corporation High density microwave hermetic interconnects for quantum applications
WO2023102013A1 (en) * 2021-12-01 2023-06-08 Sheetak, Inc. Spot cooling of processors and memories using thin film coolers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722549A (ja) * 1993-06-30 1995-01-24 Pioneer Electron Corp 電子冷却半導体装置
JP3852253B2 (ja) * 1999-10-21 2006-11-29 富士通株式会社 電子部品の冷却装置及び電子機器
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6800933B1 (en) * 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
JP2003101082A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
US6981380B2 (en) 2002-12-20 2006-01-03 Intel Corporation Thermoelectric cooling for microelectronic packages and dice
DE10354501B4 (de) 2003-11-21 2007-07-05 Infineon Technologies Ag Logik-Schaltkreis-Anordnung
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
US7299639B2 (en) * 2004-06-22 2007-11-27 Intel Corporation Thermoelectric module
US20060048809A1 (en) * 2004-09-09 2006-03-09 Onvural O R Thermoelectric devices with controlled current flow and related methods
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US20090056345A1 (en) 2007-08-29 2009-03-05 Texas Instruments Incorporated Nanoscale thermoelectric refrigerator
US20110006388A1 (en) * 2008-03-26 2011-01-13 Masafumi Kawanaka Semiconductor device
US8264055B2 (en) * 2008-08-08 2012-09-11 Texas Instruments Incorporated CMOS thermoelectric refrigerator
KR101249292B1 (ko) * 2008-11-26 2013-04-01 한국전자통신연구원 열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
DE102008063416B4 (de) * 2008-12-31 2014-12-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP2011171716A (ja) 2010-02-16 2011-09-01 Korea Electronics Telecommun 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
JP2012243879A (ja) * 2011-05-17 2012-12-10 Toyota Industries Corp 熱電変換モジュール
FR2977984B1 (fr) * 2011-07-13 2013-07-05 St Microelectronics Rousset Generateur thermoelectrique integre, et circuit integre comprenant un tel generateur
FR2982080B1 (fr) 2011-10-26 2013-11-22 St Microelectronics Rousset Procede de communication sans fil entre deux dispositifs, notamment au sein d'un meme circuit integre, et systeme correspondant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758192B (zh) * 2020-06-18 2022-03-11 台灣積體電路製造股份有限公司 電路及積體電路結構的製造方法

Also Published As

Publication number Publication date
DE112013006978T5 (de) 2016-01-28
KR20160021752A (ko) 2016-02-26
CN105247673A (zh) 2016-01-13
CN105247673B (zh) 2019-04-12
US20160027717A1 (en) 2016-01-28
DE112013006978B4 (de) 2021-12-16
GB2530675A (en) 2016-03-30
US10825752B2 (en) 2020-11-03
KR102240195B1 (ko) 2021-04-14
GB2530675B (en) 2019-03-06
GB201520165D0 (en) 2015-12-30
TW201511217A (zh) 2015-03-16
KR20200054335A (ko) 2020-05-19
WO2014204447A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
TWI567924B (zh) 積體熱電冷卻
JP7251932B2 (ja) エレクトロニクスアセンブリにおける遮蔽
US11521914B2 (en) Microelectronic assemblies having a cooling channel
TWI818016B (zh) 裝置層互連
TWI770007B (zh) 電晶體閘極通道配置
US11456232B2 (en) Thermal assemblies for multi-chip packages
US11682605B2 (en) Integrated circuit packages with asymmetric adhesion material regions
KR20190050781A (ko) 인터포저 패키지 상의 임베딩된 다이
US11756856B2 (en) Package architecture including thermoelectric cooler structures
US11721649B2 (en) Microelectronic assemblies
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
US11469213B2 (en) Systems, methods, and apparatuses for implementing reduced height semiconductor packages for mobile electronics
TW202247391A (zh) 具有正面訊號線及背面供電之積體電路結構
CN112151475A (zh) 具有焊料热界面材料的集成电路封装
EP3709343A1 (en) Stacked transistors having device strata with different channel widths
US20200402884A1 (en) Vented lids for integrated circuit packages
TW202234610A (zh) 在具有直接接合之微電子總成中之氣密式密封結構
KR20220085706A (ko) 직접 본딩을 갖는 마이크로전자 어셈블리의 인터-컴포넌트 재료
US11817369B2 (en) Lids for integrated circuit packages with solder thermal interface materials
US9324665B2 (en) Metal fuse by topology
US20230317850A1 (en) Non-epitaxial electrical coupling between a front side trench connector and back side contacts of a transistor
US20230207421A1 (en) Technologies for thermoelectric-enhanced cooling
US20230317544A1 (en) Integrated circuit packages having reduced z-height and heat path
KR20240147418A (ko) 고성능 박막 트랜지스터 재료를 사용한 회로 컴포넌트

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees