DE112013006978T5 - Integrierte thermoelektrische Kühlung - Google Patents

Integrierte thermoelektrische Kühlung Download PDF

Info

Publication number
DE112013006978T5
DE112013006978T5 DE112013006978.4T DE112013006978T DE112013006978T5 DE 112013006978 T5 DE112013006978 T5 DE 112013006978T5 DE 112013006978 T DE112013006978 T DE 112013006978T DE 112013006978 T5 DE112013006978 T5 DE 112013006978T5
Authority
DE
Germany
Prior art keywords
circuit
semiconductor substrate
rib
forming
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013006978.4T
Other languages
English (en)
Other versions
DE112013006978B4 (de
Inventor
Lei Jiang
Edwin B. Ramayya
Daniel Pantuso
Rafael Rios
Kelin J. Kuhn
Seiyon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013006978T5 publication Critical patent/DE112013006978T5/de
Application granted granted Critical
Publication of DE112013006978B4 publication Critical patent/DE112013006978B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung beschreiben Verfahren und Konfigurationen zur integrierten thermoelektrischen Kühlung. In einer Ausführungsform umfasst eine Kühlungsanordnung ein Halbleitersubstrat, eine erste Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um Wärme zu erzeugen, wenn sie in Betrieb ist, und eine zweite Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung betreffen im Allgemeinen das Gebiet der integrierten Schaltkreise und insbesondere Verfahren und Konfigurationen zur integrierten thermoelektrischen Kühlung.
  • Hintergrund
  • Das lokalisierte Erwärmen von Schaltungen (z. B. Transistoren), die auf Nacktchips ausgebildet sind, fordert die Grenzen der derzeitigen Wärmeableitungstechnologien heraus, insbesondere da eine Technologie für solche Schaltungen neuere Architekturen anwendet, wie beispielsweise rippenbasierte Technologien wie Tri-Gate-Transistorvorrichtungen, Quantentöpfe, nanodrahtbasierte Transistoren und dergleichen. Bei diesen Technologien können Rippenstrukturen oder analoge Strukturen aus Halbleitermaterialien zusammengesetzt sein, die als Kanäle von Transistoren dienen. Ein höheres und schmäleres Profil der Rippenstrukturen kann die Vorrichtungsleistung wünschenswert erhöhen. Zusätzlich dazu kann jede Rippe oder Vorrichtung mit einem dielektrischen Material, das die Rippenstrukturen wärmeisolieren kann, elektrisch isoliert sein.
  • Da die Rippenstrukturen weiter auf kleinere Dimensionen angepasst werden (z. B. Rippenbreiten von weniger als 10 Nanometern), um kleinere Nacktchips mit größerer Leistungsfähigkeit bereitzustellen, kann sich eine Wärmeleitfähigkeit des Halbleitermaterials der Rippenstrukturen aufgrund von Phononenstreuung verschlechtern. Daher kann die Wärme, die mit jedem Transistorschaltvorgang erzeugt wird, auf ein kleines Volumen in der Kanalregion begrenzt sein (z. B. unter dem Gate) und kann durch Wärmeleitung über die dünne Rippe an ein Bulk-Material (z. B. Bulk-Silicium eines Halbleitersubstrats) oder durch Gate- oder Source/Drain-Kontaktmetale unwirksam abgegeben werden. In diesen Fällen kann in der Kanalregion hoch lokalisierte Wärme, die manchmal als „Hotspots” bezeichnet wird, beobachtet werden, was die Vorrichtung und/oder die Zwischenverbindungsverlässlichkeit nachteilig beeinflussen kann.
  • Kurzbeschreibung der Zeichnungen
  • Ausführungsformen werden durch die folgende ausführliche Beschreibung in Verbindung mit den begleitenden Zeichnungen klar verständlich werden. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Referenzzahlen gleiche Strukturelemente. In den Figuren der begleitenden Zeichnungen werden Ausführungsformen als Beispiele und nicht als Beschränkung veranschaulicht.
  • 1 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Aufsicht eines Beispielnacktchips in Wafer-Form und in vereinzelter Form.
  • 2 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnitts-Seitenansicht einer integrierter-Schaltkreis(IC)-Anordnung.
  • 3 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine thermoelektrische-Kühlungs(TEC)-Vorrichtung.
  • 4 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer Beispielkonfiguration für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat.
  • 5 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer anderen Beispielkonfiguration für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat.
  • 6 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnittsansicht einer anderen Beispielkonfiguration für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat.
  • 7 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer anderen Beispielkonfiguration für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat.
  • 8 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnittsansicht der Beispielkonfiguration für die TEC-Schaltung aus 7.
  • 9 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnittsansicht einer anderen Beispielkonfiguration für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat.
  • 10 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch ein Flussdiagramm für ein Verfahren zum Herstellen einer TEC-Schaltung.
  • 11 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch ein Beispielsystem, das eine TEC-Schaltung wie hierin beschrieben umfassen kann.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung beschreiben Verfahren und Konfigurationen zur integrierten thermoelektrischen Kühlung. Beispielsweise kann eine thermoelektrische Kühlungsschaltung gemäß verschiedenen Ausführungsformen einstückig mit einer Transistorschaltung oder einer anderen wärmeerzeugenden Schaltung eines Nacktchips ausgebildet sein. In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen verwiesen, die einen Teil hiervon bilden, worin gleiche Zahlen durchwegs gleiche Teile bezeichnen, und in denen als Veranschaulichung Ausführungsformen gezeigt sind, in denen der Gegenstand der vorliegenden Offenbarung praktiziert werden kann. Es soll verständlich sein, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Veränderungen gemacht werden können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Daher soll die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn aufgefasst werden, und der Schutzumfang von Ausführungsformen ist durch die beigefügten Patentansprüche und ihre Äquivalente definiert.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase „A und/oder B” (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase „A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann perspektivenbasierte Beschreibungen wie Oberseite/Unterseite, Seite, über/unter und dergleichen verwenden. Solche Beschreibungen werden lediglich verwendet, um die Besprechung zu erleichtern und sollen die Anwendung der hierin beschriebenen Ausführungsformen auf keine bestimmte Ausrichtung beschränken.
  • Die Beschreibung kann die Phrasen „in einer Ausführungsform” oder „in Ausführungsformen” verwenden, die jeweils auf eine oder mehrere derselben oder unterschiedliche Ausführungsformen verweisen können. Ferner sind die Begriffe „umfassend”, „einschließend”, „aufweisend” und dergleichen, wie sie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym.
  • Der Begriff „gekoppelt mit” kann, gemeinsam mit seinen Ableitungen, hierin verwendet werden. „Gekoppelt” kann eines oder mehr des Folgenden bedeuten. „Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt stehen. Jedoch kann „gekoppelt” auch bedeuten, dass zwei oder mehr Elemente einander indirekt berühren, aber jedoch trotzdem miteinander zusammenwirken oder interagieren, und es kann bedeuten, dass eines oder mehrere andere Elemente zwischen die Elemente gekoppelt oder geschaltet sein können, von denen besagt wird, dass sie miteinander gekoppelt sind. Der Begriff „direkt gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem Kontakt stehen.
  • In verschiedenen Ausführungsformen kann die Phrase „ein erstes Merkmal, das auf einem zweiten Merkmal ausgebildet, abgeschieden oder anders angeordnet ist” kann bedeuten, dass das erste Merkmal über dem zweiten Merkmal ausgebildet, abgeschieden oder angeordnet ist, und zumindest ein Teil des ersten Merkmals mit zumindest einem Teil des zweiten Merkmals in direktem Kontakt (z. B. direkter physischer und/oder elektrischer Kontakt) oder indirektem Kontakt (z. B. eines oder mehrere Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal aufweisend) sein kann.
  • Wie hierin verwendet kann der Begriff „Modul” auf einen anwendungsspezifischen integrierten Schaltkreis (ASIC), einen elektronischen Schaltkreis, einen (geteilten, zweckgebundenen oder Gruppen-)Prozessor und/oder einen (geteilten, zweckgebundenen oder Gruppen-)Speicher, der eines oder mehrere Software- oder Firmware-Programme, einen kombinatorischen Logikschaltkreis und/oder andere geeignete Komponenten ausführt, die die beschriebene Funktionalität bereitstellen, verweisen oder ein Teil davon sein oder diesen umfassen.
  • 1 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Aufsicht eines Beispielnacktchips 102 in Wafer-Form 10 und in vereinzelter Form 100. In manchen Ausführungsformen kann der Nacktchip 102 einer von einer Vielzahl von Nacktchips (z. B. Nacktchips 102, 102a, 102b) eines Wafers 11 sein, der aus einem Halbleitermaterial wie beispielsweise Silicium oder ein anderes geeignetes Material zusammengesetzt ist. Die Vielzahl von Nacktchips kann auf einer Oberfläche des Wafers 11 ausgebildet sein. Jeder der Nacktchips kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das eine wärmeerzeugende Schaltung und eine thermoelektrische-Kühlungs(TEC)-Schaltung wie hierin beschrieben umfasst.
  • Die wärmeerzeugende Schaltung kann eine beliebige geeignete Schaltung umfassen, die, wenn sie in Betrieb ist, konfiguriert ist, um Wärme zu erzeugen, umfassend beispielsweise Transistoren und dergleichen. Die wärmeerzeugende Schaltung kann unter Verwendung von Transistorelementen 104 wie hierin beschrieben ausgebildet sein, wie beispielsweise Rippenstrukturen, Quantentöpfe (QWs), Nanodrähte oder ebene Strukturen, die verwendet werden können, um Kanalkörper der Transistoren auszubilden. Die TEC-Schaltung kann TEC-Elemente 105 umfassen, die unter Verwendung von analogen Verfahren und Strukturen wie die Transistorelemente 104 oder in Übereinstimmung mit anderen hierin beschriebenen Ausführungsformen ausgebildet sind. Die wärmeerzeugende Schaltung und die TEC-Schaltung können durch ein Steuerungsmodul oder entsprechende Steuerungsmodule, die auf dem Nacktchip 102 angeordnet sind oder auf einer anderen Komponente eines IC-Gehäuses (z. B. IC-Gehäuse 200 aus 2), die mit dem Nacktchip 102 gekoppelt ist, angeordnet sind, unabhängig gesteuert werden. Beispielsweise kann die TEC-Schaltung gesteuert werden, um eine periodische oder intermittierende Kühlung oder eine Kühlung gemäß einem beliebigen anderen vorbestimmten Kriterium bereitzustellen.
  • Obwohl die Transistorelemente 104 und die TEC-Elemente 105 in Zeilen dargestellt sind, die sich über einen wesentlichen Teil des Nacktchips 102 in 1 erstrecken, ist der Gegenstand in dieser Hinsicht nicht eingegrenzt und eine beliebige andere geeignete Anordnung der Transistorelemente 104 und der TEC-Elemente 105 auf dem Nacktchip 102 kann gemäß verschiedenen Ausführungsformen verwendet werden.
  • Nachdem ein Herstellungsverfahren des in den Nacktchips ausgeführten Halbleiterprodukts abgeschlossen ist, kann der Wafer 11 einem Vereinzelungsverfahren unterzogen werden, in dem jeder der Nacktchips (z. B. Nacktchip 102) voneinander getrennt wird, um diskrete „Chips” des Halbleiterprodukts bereitzustellen. Der Wafer 11 kann eine beliebige einer Vielzahl von Größen aufweisen. In manchen Ausführungsformen weist der Wafer 11 einen Durchmesser auf, der von 25,4 mm bis etwa 450 mm reicht. Der Wafer 11 kann in anderen Ausführungsformen andere Größen und/oder andere Formen umfassen. Gemäß verschiedenen Ausführungsformen können die Transistorelemente 104 und/oder die TEC-Elemente 105 in einer Wafer-Form 10 oder einer vereinzelten Form 100 auf einem Halbleitersubstrat angeordnet sein. Hierin beschriebene Transistorelemente 104 und/oder TEC-Elemente 105 können als Logik oder Speicher oder Kombinationen davon in einen Nacktchip 102 eingebaut sein. In manchen Ausführungsformen können die Transistorelemente 104 und/oder die TEC-Elemente 105 Teil einer System-on-Chip(SoC)-Anordnung sein.
  • 2 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnitts-Seitenansicht einer integrierter-Schaltkreis(IC)-Anordnung 200. In manchen Ausführungsformen kann die IC-Anordnung 200 einen oder mehrere Nacktchips (nachfolgend „Nacktchip 102”) umfassen, die elektrisch und/oder physisch mit einem Gehäusesubstrat 121 gekoppelt sind. Der Nacktchip 102 kann eine wärmeerzeugende Schaltung und eine TEC-Schaltung wie hierin beschrieben umfassen. In manchen Ausführungsformen kann das Gehäusesubstrat 121, wie ersichtlich, elektrisch mit einer Leiterplatte 122 gekoppelt sein.
  • Der Nacktchip 102 kann ein diskretes Produkt darstellen, das unter Verwendung von Halbleiterherstellungsverfahren wie Dünnfilmdeposition, Lithographie, Ätzen und dergleichen, in Verbindung mit dem Bilden von CMOS-Vorrichtungen verwendet, aus einem Halbleitermaterial (z. B. Silicium) hergestellt wurde. In manchen Ausführungsformen kann der Nacktchip 102 in manchen Ausführungsformen ein Prozessor, ein Speicher, ein Soc oder ein ASIC sein, diesen/dieses umfassen oder ein Teil davon sein. In manchen Ausführungsformen kann ein elektrisch isolierendes Material wie beispielsweise eine Formmasse oder ein Unterfüllungsmaterial (nicht gezeigt) zumindest einen Teil des Nacktchips 102 und/oder zwischengeschaltete Strukturen 106 umschließen.
  • Der Nacktchip 102 kann gemäß einer großen Anzahl von geeigneten Konfigurationen mit dem Gehäusesubstrat 121 verbunden sein, umfassend beispielsweise, dass er, wie abgebildet, in einer Flip-Chip-Konfiguration direkt mit dem Gehäusesubstrat 121 gekoppelt ist. In der Flip-Chip-Konfiguration ist eine aktive Seite, S1, des Nacktchips 102, der eine wärmeerzeugende Schaltung umfasst, unter Verwendung von Nacktchip-Ebene-Zwischenverbindungsstrukturen 106 wie Bump-Lotkugeln, Säulen oder anderen geeigneten Strukturen, die den Nacktchip 102 auch mit dem Gehäusesubstrat 121 elektrisch koppeln können, mit einer Oberfläche des Gehäusesubstrats 121 verbunden. Die aktive Seite S1 des Nacktchips 102 kann eine wärmeerzeugende Schaltung umfassen, wie beispielsweise Transistorvorrichtungen und eine TEC-Schaltung. Eine inaktive Seite, S2, kann, wie ersichtlich, entgegengesetzt zu der aktiven Seite S1 angeordnet sein.
  • In manchen Ausführungsformen können die Nacktchip-Ebene-Zwischenverbindungsstrukturen 106 konfiguriert sein, um elektrische Signale zwischen den Nacktchips zu führen. Die elektrischen Signale können beispielsweise Eingang/Ausgang(E/A)-Signale und/oder Spannung/Masse-Signale umfassen, die in Verbindung mit dem Betrieb des Nacktchips verwendet werden. In einer Ausführungsform können die Nacktchip-Ebene-Zwischenverbindungen eine erste Zwischenverbindung 106a umfassen, die konfiguriert ist, um eine erste elektrische Energie (z. B. eine erste Spannung) zum Betrieb des wärmeerzeugenden Schaltkreises zu führen, und eine zweite Zwischenverbindung 106b umfassen, die konfiguriert ist, um eine zweite elektrische Energie (z. B. eine zweite Spannung) zum Betrieb der TEC-Schaltung zu führen. Die erste Zwischenverbindung 106a kann mit einer entsprechenden ersten Zwischenverbindungsstruktur (nicht gezeigt), die auf der aktiven Seite S1 des Nacktchips 102 ausgebildet ist, gekoppelt sein, um die erste Zwischenverbindung 106a mit der wärmeerzeugenden Schaltung elektrisch zu koppeln, und die zweite Zwischenverbindung 106b kann mit einer entsprechenden zweiten Zwischenverbindungsstruktur (nicht gezeigt), die auf der aktiven Seite S1 des Nacktchips 102 ausgebildet ist, gekoppelt sein, um die zweite Zwischenverbindung 106b mit der TEC-Schaltung elektrisch zu koppeln. Die entsprechende erste Zwischenverbindungsstruktur und die entsprechende zweite Zwischenverbindungsstruktur können beispielsweise Kontaktstellen, Durchkontaktierungen, Gräben, Leiterbahnen und/oder Kontakte, die auf der aktiven Seite S1 des Nacktchips 102 ausgebildet sind, umfassen.
  • In manchen Ausführungsformen ist das Gehäusesubstrat 121 ein epoxidbasiertes Laminatsubstrat, das einen Kern und/oder Aufbauschichten aufweist, wie beispielsweise ein Ajinomoto-Build-up-Film(ABF)-Substrat. Das Gehäusesubstrat 121 kann in anderen Ausführungsformen andere geeignete Arten von Substraten umfassen, umfassend beispielsweise Substrate, die aus Glas-, Keramik- oder Halbleitermaterialien ausgebildet sind.
  • Das Gehäusesubstrat 121 kann elektrische Leitungsmerkmale umfassen, die konfiguriert sind, um elektrische Signale von oder zu dem Nacktchip 102 zu führen. Die elektrischen Leitungsmerkmale können beispielsweise Kontaktstellen oder Leiterbahnen (nicht gezeigt), die auf einer oder mehreren Oberflächen des Gehäusesubstrats 121 angeordnet sind, und/oder interne Leitungsmerkmale (nicht gezeigt) wie beispielsweise Durchkontaktierungen, Gräben oder andere Zwischenverbindungsstrukturen umfassen, um elektrische Signale durch das Gehäusesubstrat 121 zu führen. Beispielsweise kann das Gehäusesubstrat 121 in manchen Ausführungsformen elektrische Leitungsmerkmale wie Kontaktstellen (nicht gezeigt) umfassen, die konfiguriert sind, um die entsprechenden Nacktchip-Ebene-Zwischenverbindungsstrukturen 106, 106a, 106b des Nacktchips 102 aufzunehmen.
  • Die Leiterplatte 122 kann eine gedruckte Leiterplatte (PCB) sein, die aus einem elektrisch isolierenden Material wie Epoxidlaminat zusammengesetzt ist. Beispielsweise kann die Leiterplatte 122 elektrisch isolierende Schichten umfassen, die aus Materialien wie beispielsweise Polytetrafluorethylen, Papiermaterialien aus Phenolbaumwolle wie Flammenschutzmittel 4 (FR-4), FR-1, Baumwollpapier und Epoxidmaterialien wie CEM-1 oder CEM-3 oder Glasfasermaterialien, die unter Verwendung eines Epoxidharz-Prepreg-Materials zusammenlaminiert sind, zusammengesetzt sein. Zwischenverbindungsstrukturen (nicht gezeigt) wie Leiterbahnen, Gräben, Durchkontaktierungen können durch die elektrisch isolierenden Schichten ausgebildet sein, um die elektrischen Signale des Nacktchips 102 durch die Leiterplatte 122 zu führen. Die Leiterplatte 122 kann in anderen Ausführungsformen aus anderen geeigneten Materialien zusammengesetzt sein. in manchen Ausführungsformen ist die Leiterplatte 122 eine Hauptplatine (z. B. Hauptplatine 1102 aus 11).
  • Gehäuse-Ebene-Zwischenverbindungen wie beispielsweise Lotkugeln 112 können mit einer oder mehreren Kontaktstellen (nachfolgend „Kontaktstellen 110”) auf dem Gehäusesubstrat 121 und/oder auf der Leiterplatte 122 gekoppelt sein, um entsprechende Lötverbindungen auszubilden, die konfiguriert sind, um die elektrischen Signale ferner zwischen dem Gehäusesubstrat 121 und der Leiterplatte 122 zu führen. Die Kontaktstellen 110 können aus einem beliebigen geeigneten elektrisch leitenden Material zusammengesetzt sein, wie Metall, das beispielsweise Nickel (Ni), Palladium (Pd), Gold (Au), Silber (Ag), Kupfer (Cu) und Kombinationen davon umfasst. In manchen Ausführungsformen können eine oder mehrere erste Kontaktstellen 110a konfiguriert sein, um die elektrischen Signale, die durch die erste Zwischenverbindung 106a durch eine Lotkugel 112a geführt wurden, zu führen, und eine oder mehrere zweite Kontaktstellen 110b können konfiguriert sein, um die elektrischen Signale, die durch die zweite Zwischenverbindung 106b durch eine Lotkugel 112b geführt wurden, zu führen. In anderen Ausführungsformen können andere geeignete Verfahren verwendet werden, um das Gehäusesubstrat 121 physisch und/oder elektrisch mit der Leiterplatte 122 zu koppeln.
  • Die IC-Anordnung 100 kann in anderen Ausführungsformen eine große Anzahl von anderen geeigneten Konfigurationen umfassen, umfassend beispielsweise geeignete Kombinationen von Flip-Chip- und/oder Drahtverbindungskonfigurationen, Interposer, Multi-Chip-Gehäusekonfigurationen einschließlich System-in-Package(SiP)- und/oder Package-on-Package(PoP)-Konfigurationen. Andere geeignete Verfahren, um elektrische Signale zwischen dem Nacktchip 102 und anderen Komponenten der IC-Anordnung 100 zu leiten, können in manchen Ausführungsformen verwendet werden.
  • 3 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine thermoelektrische-Kühlungs(TEC)-Vorrichtung 300. Die TEC-Schaltung auf dem Nacktchip 102 kann eine oder mehrere TEC-Vorrichtungen umfassen, die gemäß den in Verbindung mit der TEC-Vorrichtung 300 beschriebenen Prinzipien arbeiten.
  • In der TEC-Vorrichtung 300 kann ein aktiver elektrischer Strom, I, der durch eine Quelle 311 bereitgestellt ist, als ein Träger verwendet werden, um Wärme abzuführen. Die TEC-Vorrichtung 300 kann eine auf dem Peltier-Effekt basierende TEC-Kühlung verwenden, um eine Peltier-Kühlung bereitzustellen. Eine Peltier-Kühlung kann erreicht werden, wenn der aktive elektrische Strom I auf einen Kontakt 313 angelegt wird, der aus einem Metall oder einem anderen stark elektrisch leitenden Material zusammengesetzt ist, und der zwischen einem zu kühlenden Gegenstand 315 und einem Halbleiter angeordnet ist, der einen n-Typ-Halbleiter 317a und/oder einen p-Typ-Halbleiter 317b umfassen kann. Bei dem n-Typ-Halbleiter 317a können Elektronen als Träger dienen, um Wärme weg von dem zu kühlenden Gegenstand 315 hin zu einer Wärmesenke abzuführen, und bei dem p-Typ-Halbleiter 317b können Löcher als Träger dienen, um Wärme weg von dem zu kühlenden Gegenstand 315 hin zu einem Kontakt 319 abzuführen, der aus einem Metall oder einem andern stark elektrisch leitenden Material mit einem niedrigen Seebeck-Koeffizienten zusammengesetzt ist, der in thermischem Kontakt mit einer Wärmesenke 321 steht. Die Träger (z. B. Elektronen oder Löcher) können in unterschiedlichen Materialien unterschiedliche Wärmemengen tragen, wie durch einen Seebeck-Koeffizient (S) dargestellt. Die plötzliche Veränderung des Seebeck-Koeffizienten an der metallischen Kontaktstelle des Kontakts 313 zwischen dem zu kühlenden Gegenstand 315 und dem Halbleiter (z. B. 317a und/oder 317b) resultiert in einer Wärmeabführung an der Grenzfläche und einer Wärmeerzeugung an dem entgegengesetzten Ende an der metallischen Kontaktstelle des Kontakts 319 zwischen dem Halbleiter (z. B. 317a und/oder 317b) und der Wärmesenke 321.
  • Gleichung (1) definiert einen Wärmefluss der TEC-Vorrichtung 300, worin QC ein Wärmefluss an der Kontaktgrenzfläche mit einem Halbleitermaterial ist, S der Seebeck-Koeffizient des Halbleitermaterials ist, I der Strom ist, TC die Temperatur an der Kontaktgrenzfläche ist, K der Wärmeleitwert des Halbleitermaterials ist, ΔT ein Wärmegradient an dem thermoelektrischen Element (z. B. Material zwischen den Kontakten 313 und 319) ist und R ein elektrischer Widerstand des Halbleiters 317a und/oder 317b ist. QC = SITC – KΔT – ½I2R (1)
  • Der Term SITC aus Gleichung (1) kann einen thermoelektrischen Effekt oder eine „Kühlung” darstellen, der Term KΔT kann einen Wärmeleiteffekt darstellen und der Term ½I2R kann einen Joule-Erwärmungseffekt in der TEC-Vorrichtung 300 darstellen. Daher kann eine Kühlungseffektivität der TEC-Vorrichtung 300 durch eine Joule-Erwärmung durch die TEC-Vorrichtung 300 begrenzt sein. Für eine bessere Effizienz kann ein Material des Halbleiters 317a und/oder 317b mit einem hohen Seebeck-Koeffizient S und einem niedrigeren Widerstand R ausgewählt werden.
  • In manchen Ausführungsformen kann der Seebeck-Koeffizient nicht temperaturkonstant sein, was in einem Gradienten in dem Seebeck-Koeffizienten führt. Ein verwandter Effekt des Peltier-Effekts ist der Thomson-Effekt, bei dem ein kontinuierlicher Peltier-Effekt auftreten kann, wenn ein Strom durch den Gradienten getrieben wird. Die TEC-Vorrichtung 300 und/oder die hierin beschriebene TEC-Schaltung können gemäß verschiedenen Ausführungsformen gemäß dem Peltier-Effekt und/oder dem Thomson-Effekt kühlen.
  • 4 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer Beispielkonfiguration 400 (z. B. eine IC-Kühlungsanordnung) für eine wärmeerzeugende Schaltung 404 und eine TEC-Schaltung 405 auf einem Halbleitersubstrat 420. Die TEC-Schaltung 405 kann mit Ausführungsformen, die in Verbindung mit der TEC-Vorrichtung 300 aus 3 beschrieben wurden, übereinstimmen. Die Konfiguration 400 kann nur einen Teil der wärmeerzeugenden Schaltung 404 und der TEC-Schaltung 405, die auf einer aktiven Seite (z. B. aktive Seite S1 aus 1) eines Nacktchips ausgebildet ist, darstellen.
  • Das Halbleitersubstrat 420 kann aus einem Halbleitermaterial wie beispielsweise Silicium oder einem beliebigen anderen geeigneten Halbleitermaterial zusammengesetzt sein, umfassend beispielsweise Germanium, Siliciumgermanium, Materialien der Gruppen III–V oder Materialien der Gruppen II–VI oder Kombinationen davon. Eine oder mehrere Rippenstrukturen (nachfolgend „Rippenstrukturen 404a”) der wärmeerzeugenden Schaltung 404 können auf dem Halbleitersubstrat 420 ausgebildet sein. Jede der Rippenstrukturen 404a kann konfiguriert sein, um als ein Kanal von einem oder mehreren Transistorvorrichtungen, wie beispielsweise einer Tri-Gate- oder einer anderen finFET-(Feldeffekttransistor)-Vorrichtung, zu dienen.
  • In manchen Ausführungsformen können die Rippenstrukturen 404a aus einem Material des Halbleitersubstrats 420 ausgebildet sein. Eine oder mehrere Rippenstrukturen (nachfolgend „Rippenstruktur 405a”) der TEC-Schaltung 405 können gleichzeitig mit den Rippenstrukturen 404a auf dem Halbleitersubstrat 420 ausgebildet sein. Beispielsweise kann das Halbleitersubstrat 420 unter Verwendung von Lithographie und/oder Ätzprozessen gemustert sein, um Material von dem Halbleitersubstrat 420 zu entfernen, um die Rippenstrukturen 404a und 405a auszubilden. In einer Ausführungsform sind die Rippenstrukturen 404a und 405a aus einem gleichen Halbleitermaterial wie das Halbleitersubstrat 420 zusammengesetzt. In anderen Ausführungsformen können die Rippenstrukturen 404a und 405a aus einem geeigneten Halbleitermaterial zusammengesetzt sein, das sich chemisch von dem Halbleitermaterial des Halbleitersubstrats 420 unterscheidet.
  • In der abgebildeten Ausführungsform sind die Rippenstrukturen 404a und 405a in einer horizontalen Ebene angeordnet, die im Wesentlichen parallel zu einer durch eine Oberfläche 420a des Halbleitersubstrats 420 definierten Ebene ist. Das bedeutet, die Rippenstrukturen 404a und 405a nehmen, wie ersichtlich, eine gleiche aktive Vorrichtungsschicht ein, die auf dem Halbleitersubstrat 420 ausgebildet ist. Die Rippenstrukturen 404a und 405a erstrecken sich in einer Längsrichtung, sodass die Rippenstrukturen 404a und 405a im Wesentlichen parallel zueinander sind. Gemäß verschiedenen Ausführungsformen ist die Rippenstruktur 405a konfiguriert, um Wärme in der Längsrichtung abzuführen. In der abgebildeten Ausführungsform ist die Rippenstruktur 405a zwischen zwei der Rippenstrukturen 404a angeordnet. In manchen Ausführungsformen können die Rippenstrukturen 404a, 405a unter Verwendung eines regulären Pitch- oder eines Half-Pitch-Verfahrens oder Kombinationen davon oder anderen Pitch-Verringerungsverfahren ausgebildet werden. Die Rippenstrukturen 404a und 405a können in anderen Ausführungsformen in Bezug aufeinander in einer beliebigen anderen geeigneten Konfiguration angeordnet werden.
  • Ein elektrisch isolierendes Material 422 kann, wie ersichtlich, auf dem Halbleitersubstrat zwischen den Rippenstrukturen 404a, 405a angebracht sein. Das elektrisch isolierende Material 422 kann beispielsweise ein dielektrisches Material wie Siliciumoxid (z. B. SiO2) oder ein analoges Material umfassen, um eine flache Grabenisolation (STI) bereitzustellen.
  • Die Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 können elektrisch mit einer Spannungsquelle (z. B. einer ersten Spannungsquelle) gekoppelt sein und die Rippenstruktur 405a der TEC-Schaltung 405 kann mit einer anderen Spannungsquelle (z. B. einer zweiten Spannungsquelle) elektrisch gekoppelt sein. Die erste Spannungsquelle und die zweite Spannungsquelle können in manchen Ausführungsformen unabhängig gesteuert sein. Beispielsweise kann eine erste Spannung von der ersten Spannungsquelle zum Betrieb von Transistoren eines Nacktchips verwendet werden (z. B. um eine Schwellenspannung auf einen Gate eines Transistors anzulegen) und eine zweite Spannung von der zweiten Spannungsquelle kann zur Kühlung und/oder für den Leistungsbedarf des Nacktchips verwendet werden (z. B. um durch thermoelektrische Kühlung Wärme abzuleiten). Obwohl die erste Spannung und die zweite Spannung wie beschrieben unterschiedlichen Funktionen dienen können, können die erste Spannung und die zweite Spannung in manchen Ausführungsformen eine gleiche oder ähnliche Spannung aufweisen. Die erste Spannungsquelle und die zweite Spannungsquelle können an einer beliebigen einer Anzahl von geeigneten Stellen angeordnet sein, umfassend beispielsweise auf einer aktiven Seite S1 oder einer inaktiven Seite S2 des Nacktchips 102, der die wärmeerzeugende Schaltung 404 umfasst, auf einem Gehäusesubstrat (z. B. Gehäusesubstrat 121 aus 2), auf einer Leiterplatte 122 (z. B. Leiterplatte 122 aus 2) oder geeigneten Kombinationen davon. In manchen Ausführungsformen kann/können die Spannungsquelle(n) der TEC-Schaltung mit der/den Spannungsquelle(n) für die wärmeerzeugende Schaltung koexistieren.
  • Die Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 können unter Verwendung von einer oder mehreren ersten Zwischenverbindungsstrukturen elektrisch mit der ersten Spannungsquelle gekoppelt sein. Beispielsweise können die ersten Zwischenverbindungsstrukturen Elektroden 424a, 424b umfassen, die als Gate- oder Source/Drain-Kontakte der wärmeerzeugenden Schaltung 404 dienen. Die ersten Zwischenverbindungsstrukturen können ferner zusätzliche Schaltungen umfassen, wie beispielsweise Gräben, Durchkontaktierungen, Kontaktstellen und/oder Nacktchip-Ebene-Zwischenverbindungsstrukturen (z. B. eine erste Zwischenverbindung 106a aus 1) und dergleichen, um ferner die erste Spannung von der ersten Spannungsquelle zu den Rippenstrukturen 404a zu führen.
  • Die Rippenstruktur 405a der wärmeerzeugenden Schaltung 404 kann unter Verwendung von einer oder mehreren zweiten Zwischenverbindungsstrukturen elektrisch mit der zweiten Spannungsquelle gekoppelt sein. Beispielsweise können die zweiten Zwischenverbindungsstrukturen TEC-Kontakte 405b umfassen, die als Gate- oder Source/Drain-Kontakte der wärmeerzeugenden Schaltung 404 dienen. Die zweiten Zwischenverbindungsstrukturen können ferner zusätzliche Schaltungen umfassen, wie beispielsweise Gräben, Durchkontaktierungen, Kontaktstellen und/oder Nacktchip-Ebene-Zwischenverbindungsstrukturen (z. B. eine zweite Zwischenverbindung 106b aus 1) und dergleichen, um ferner die zweite Spannung von der zweiten Spannungsquelle zu der Rippenstruktur 405a zu führen.
  • Gemäß verschiedenen Ausführungsformen sind die Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 thermisch mit der Rippenstruktur 405a der TEC-Schaltung 405 gekoppelt. Beispielsweise können die Elektroden 424a, 424b, die aus einem stark elektrisch leitenden Material wie Metall zusammengesetzt sind, mit zumindest einer der Rippenstrukturen 404a und der Rippenstruktur 405a thermisch gekoppelt sein. Die Elektroden 424a, 424b können beispielsweise Gate- und/oder Source/Drain-Kontakte oder -Anschlüsse umfassen oder sein. In einer Ausführungsform stellt die Elektrode 424a einen Kontakt dar, der in Bezug auf die Elektrode 424b wärmer ist (z. B. ist die Elektrode 424b kühler und arbeitet als Wärmesenke für die Elektrode 424a).
  • Andere Materialien oder Schichten können zwischen dem Material der Elektroden 424a, 424b und dem Material der Rippenstrukturen 404a, 405a liegen. Beispielsweise kann die TEC-Schaltung 405 in der veranschaulichten Ausführungsform ferner einen elektrischen Isolator 405c umfassen, der zwischen den Elektroden 424a, 424b und der Rippenstruktur 405a angeordnet ist. Der elektrische Isolator 405c kann beispielsweise ein Material umfassen, das elektrisch isolierend und wärmeleitend ist. In dieser Hinsicht kann der elektrische Isolator 405c eine elektrische Isolierung bereitstellen, um einen Kurzschluss und/oder ein Stromlecken zwischen der TEC-Schaltung 405 und der wärmeerzeugenden Schaltung 404 zu verhindern, während er einen thermischen Pfad oder einen Teil eines thermischen Pfads zwischen den Elektroden 424a, 424b und der Rippenstruktur 405a bereitstellt. Beispielsweise kann der elektrische Isolator 405c aus einem Material wie Siliciumcarbid, Siliciumnitrid, Aluminiumnitrid, Bornitrid und dergleichen oder einem anderen geeigneten Material zusammengesetzt sein.
  • Der elektrische Isolator 405c kann mit den TEC-Kontakten 405b und/oder der Rippenstruktur 405a in direktem Kontakt stehen. Die TEC-Kontakte 405b können sich gemäß verschiedenen Ausführungsformen um die Rippenstruktur 405a wickeln und/oder mit einem Ende der Rippenstruktur 405a in Stoßkontakt sein. Ein elektrischer Isolator (nicht gezeigt) kann ähnlich dazu zwischen der Elektrode 424b und der Rippenstruktur 405a konfiguriert sein, wie es für den elektrischen Isolator 405c zwischen der Elektrode 424a und der Rippenstruktur 405a abgebildet ist. In der abgebildeten Ausführungsform endet die Rippenstruktur 405a der TEC-Schaltung 405 innerhalb eines Bereichs zwischen den Elektroden 424a, 424b, während die Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 durch die Elektroden 424a, 424b hindurchgehen können.
  • Das Material der Rippenstrukturen 404a, 405a kann mit Verunreinigungen dotiert sein, um n-Typ- oder p-Typ-Rippenstrukturen 404a, 405a bereitzustellen. In manchen Ausführungsformen können die Rippenstrukturen 404a, 405a beide vom n-Typ oder beide vom p-Typ sein. Beispielsweise kann die Rippenstruktur 405a, wie in 4 abgebildet, nicht mit einer gleichen Elektrode (z. B. Elektroden 424a, 424b) wie die Rippenstrukturen 404a elektrisch gekoppelt sein, und kann stattdessen zum Betrieb mit unabhängigen Kontakten (z. B. TEC-Kontakte 405b) elektrisch gekoppelt sein. In einer solchen Ausführungsform, in der die Rippenstruktur 405a mit einer gleichen Art von Verunreinigung (z. B. n-Typ oder p-Typ) dotiert ist, kann eine Polarität einer Spannung, die auf die Rippenstruktur 405a angelegt wird, entgegengesetzt zu einer Polarität einer Spannung sein, die auf die Rippenstrukturen 404a angelegt wird, um eine Wärmeabführung zu erleichtern.
  • In anderen Ausführungsformen kann die Rippenstruktur 405a der TEC-Schaltung 405 eine entgegengesetzte Art von Dotierung (z. B. n-Typ oder p-Typ) als die Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 aufweisen. Beispielsweise können die Rippenstrukturen 404a in einer Ausführungsform vom n-Typ und die Rippenstruktur 405a vom p-Typ sein. In einer anderen Ausführungsform können die Rippenstrukturen 404a vom p-Typ und die Rippenstruktur 405a vom n-Typ sein. Gemäß verschiedenen Ausführungsformen kann die TEC-Schaltung 405 in Bezug auf die wärmeerzeugende Schaltung 404 so aufgebaut oder angeordnet sein, dass sich die Träger (z. B. Löcher oder Elektronen) in der TEC-Schaltung 405 in Bezug auf die Träger (z. B. Löcher oder Elektronen) in der wärmeerzeugenden Schaltung in eine entgegengesetzte Richtung bewegen.
  • Verschiedene Merkmale der wärmeerzeugenden Schaltung 404 können zum Zweck der Klarheit weggelassen werden. Beispielsweise kann in einer Ausführungsform, in der die Elektroden 424a, 424b Gate-Elektroden darstellen, ein dielektrisches Gate-Material zwischen den Rippenstrukturen 404a und den Elektroden 424a, 424b angeordnet sein. Obwohl die Konfiguration 400 gemäß verschiedenen Ausführungsformen Merkmale abbildet, die rechteckige Profile aufweisen, können die Merkmale (z. B. Rippenstrukturen 404a, 405a) der Konfiguration 400 bogenförmige, gekrümmte Profile umfassen, die mit den Strukturierungsverfahren übereinstimmend sind, die verwendet wurden, um die Rippenstrukturen auszubilden. In anderen Ausführungsformen kann das Profil von Merkmalen in der Konfiguration 400 andere Formen oder Konfigurationen aufweisen, die mit wohlbekannten Halbleiterherstellungsverfahren übereinstimmend sind.
  • 5 veranschaulicht gemäß manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer anderen Beispielkonfiguration 500 (z. B. eine IC-Kühlungsanordnung) für eine wärmeerzeugende Schaltung 404 und eine TEC-Schaltung 405 auf einem Halbleitersubstrat 420. Die Konfiguration 500 kann Komponenten der wärmeerzeugenden Schaltung 404 und der TEC-Schaltung 405 umfassen, die mit den in Verbindung mit der Konfiguration 400 in 4 beschriebenen Ausführungsformen übereinstimmen.
  • In der Konfiguration 500 können Elektroden 524a elektrisch mit Rippenstrukturen 404a gekoppelt sein und als ein Source-Kontakt der wärmeerzeugenden Schaltung 404 dienen. Elektroden 524b können auch elektrisch mit Rippenstrukturen 404a gekoppelt sein und als ein Drain-Kontakt der wärmeerzeugenden Schaltung 404 dienen. In manchen Ausführungsformen kann der Drain-Kontakt (z. B. die Elektroden 524b in den abgebildeten Ausführungsformen) wärmer als die Source und das Gate sein, insbesondere bei oder nahe einem Sättigungszustand des Stroms (Idsat). Die Elektroden 524b können ferner thermisch und elektrisch mit der Rippenstruktur 405a gekoppelt sein und wie ersichtlich als ein Source-Kontakt der TEC-Schaltung 405 dienen. Die TEC-Kontakte 405b können als ein Drain-Kontakt der TEC-Schaltung 405 dienen. In anderen Ausführungsformen können die oben beschriebenen Source- und Drain-Funktionen umgedreht sein. Ähnliche Prinzipien wie jene, die in Verbindung mit der Konfiguration 500 beschrieben wurden, können verwendet werden, um eine Konfiguration bereitzustellen, um einen Source-Kontakt oder einen Gate-Kontakt der wärmeerzeugenden Schaltung 404 zu kühlen.
  • Gemäß verschiedenen Ausführungsformen kann eine Grenzfläche 500a zwischen der Rippenstruktur 405a der TEC-Schaltung 405 und den Elektroden 524a einen TEC-Kontakt 405b, der elektrisch mit der Rippenstruktur 405 gekoppelt ist, und einen Wärmeisolator 405c, der thermisch mit den Elektroden 524a und der Rippenstruktur 405a gekoppelt ist, umfassen, wie in der vergrößerten Ansicht eines Teils der Konfiguration 500 ersichtlich, die in 5 durch den unterbrochenen Pfeil angezeigt ist.
  • Wärmeleitungseigenschaften von Halbleitermaterialien (z. B. Silicium) können sich bei kleineren Dimensionen verschlechtern. Beispielsweise kann sich eine Wärmeleitung bei dünnen Transistorelementen (z. B. eine Rippenstruktur, die in horizontaler Richtung normal zu einer Längsrichtung der Rippenstruktur eine Dicke von weniger als 10 nm aufweist) um mehr als das 20-Fache verschlechtern, während aufgrund einer Dotierung ausreichende elektrische Eigenschaften für den Betrieb beibehalten werden, was in einer übermäßigen Selbsterwärmung der Transistorvorrichtung resultieren kann. Die schlechte Wärmeleitung solcher Rippenstrukturen (oder Nanodrahtstrukturen) kann durch eine thermoelektrische Kühlung gemildert werden, um Wärmeträger unter Verwendung eines elektrischen Felds von einem wärmeren Bereich zu einem kühleren Bereich zu bewegen. In den hierin beschriebenen Konfigurationen kann die TEC-Schaltung 405 gemäß einem Modell oder Aufbau in der wärmeerzeugenden Schaltung 404, an lokalen Hotspots einstückig positioniert sein, an denen Selbsterwärmungsprobleme einer Vorrichtung existieren oder vorausgesagt werden, um ein lokalisiertes Erwärmen zu mildern. Da die Rippenstrukturen 404a bei zukünftigen Technologien weiter auf kleinere Dimensionen angepasst werden, kann eine Verschlechterung der Wärmeleitfähigkeit die Bedeutung von und das Vertrauen in die TEC-Schaltung 405, Wärme durch nichtleitende Mittel abzuführen, erhöhen.
  • 6 veranschaulicht gemäß manchen Ausführungsformen schematisch eine Querschnittsansicht einer anderen Beispielkonfiguration 600 (z. B. eine IC-Kühlungsanordnung) für eine wärmeerzeugende Schaltung 404 und eine TEC-Schaltung 405 auf einem Halbleitersubstrat 420. In der Konfiguration 600 können die TEC-Kontakte 405b, wie ersichtlich, an entgegengesetzten Enden der Rippenstruktur 405a der TEC-Schaltung 405 angeordnet sein, um unter Verwendung von hierin beschriebenen Prinzipien der thermoelektrischen Kühlung eine Wärmeabführung in vertikaler Richtung zu erleichtern.
  • In der Konfiguration 600 erstreckt sich die Rippenstruktur 405a der TEC-Schaltung 405 in einer vertikalen Richtung, die im Wesentlichen normal zu einer Längsrichtung der Rippenstruktur 405a ist, um eine Höhe, h1, zu definieren. In manchen Ausführungsformen können die Rippenstrukturen 404a eine Höhe, h2, aufweisen, die kleiner als die Höhe h1 ist. Die Höhe h1 der Rippenstruktur 405a kann konfiguriert sein, um Wärme in der vertikalen Richtung zu einer Schicht (z. B. eine Zwischenverbindungsschicht wie beispielsweise ein Metallgraben oder eine Durchkontaktierungsschicht) abzuführen, die auf den Rippenstrukturen 404a der wärmeerzeugenden Schaltung 404 angeordnet sind.
  • 7 veranschaulicht gemäß manchen Ausführungsformen schematisch eine perspektivische Querschnittsansicht einer anderen Beispielkonfiguration 700 (z. B. eine IC-Kühlungsanordnung) für eine wärmeerzeugende Schaltung 404 und eine TEC-Schaltung 405 auf einem Halbleitersubstrat 420. In der Konfiguration 700 ist die TEC-Schaltung 405 zwischen der wärmeerzeugenden Schaltung 404 und dem Halbleitersubstrat 420 angeordnet. In der abgebildeten Ausführungsform ist ein Teil der TEC-Schaltung 405 in vergrößerter Form abgebildet. Die TEC-Schaltung 405 kann unter den Rippenstrukturen 404a, wie durch die unterbrochenen Linien angezeigt, oder unter anderen Komponenten der wärmeerzeugenden Schaltung 404, wie den Elektroden 524a, 524b, angeordnet sein.
  • Die TEC-Schaltung 405 kann, wie ersichtlich, TEC-Kontakte 405b umfassen, die mit entgegengesetzten Enden der Rippenstrukturen 405a gekoppelt sind. In der abgebildeten Ausführungsform sind die Rippenstrukturen 405a als Säulen konfiguriert, die in einer Serie von n-Typ- und p-Typ-Elementen verbunden sind, um Wärme in der vertikalen Richtung zu führen (z. B. weg von der darüberliegenden wärmeerzeugenden Schaltung 404 hin zu dem Halbleitersubstrat 420, das als eine Wärmesenke dienen kann), wenn ein Strom I oder eine Last angewandt wird. Beispielsweise können die oberen TEC-Kontakte 405b durch eine obere Schicht des elektrischen Isolators 405c, die die TEC-Kontakte 405b elektrisch von der wärmeerzeugenden Schaltung 404 isolieren kann, während sie dennoch eine Wärmeleitung durch den elektrischen Isolator 405c gestattet, thermisch mit den Rippenstrukturen 404a oder den Elektroden 524a, 524b der wärmeerzeugenden Schaltung 404 gekoppelt sein. Untere TEC-Kontakte 405b können ähnlich dazu durch eine untere Schicht des elektrischen Isolators 405c von dem Halbleitersubstrat 420 elektrisch isoliert sein. Die obere Schicht des elektrischen Isolators 405c kann als teilweise transparent abgebildet sein, um ein Verdecken von darunterliegenden Merkmalen zu vermeiden.
  • In manchen Ausführungsformen ist ein Bereich zwischen den Schichten des elektrischen Isolators 405c nicht abgebildet, um ein Verdecken von Merkmalen der TEC-Schaltung 405 zu vermeiden. Solche eine Region kann in manchen Ausführungsformen im Wesentlichen mit einem elektrisch isolierenden Material gefüllt sein, umfassend beispielsweise Siliciumcarbid, Siliciumnitrid oder Siliciumoxid. Die Rippenstrukturen 405a können andere geeignete Formen und/oder Konfigurationen umfassen. Beispielsweise kann die n-Typ- und p-Typ-Dotierung für die Rippenstrukturen 405a in manchen Ausführungsformen umgedreht sein. Eine große Anzahl von n-Typ und p-Typ-Elementen kann die thermoelektrische Kühlungswirksamkeit der TEC-Schaltung 405 erhöhen. In manchen Ausführungsformen kann auf die Rippenstrukturen 405a und/oder die TEC-Kontakte 405b im Allgemeinen als Wärmeführungsstrukturen verwiesen werden. In manchen Ausführungsformen kann die Konfiguration 700 für einen Einbau mit dreidimensionalen(3D)-Stapelungsverfahren wie beispielsweise Wafer-auf-Wafer-Bonden zugänglich oder gut geeignet sein, in denen sich die TEC-Schaltung 405 unter einem Bereich befinden kann, an dem erwartet werden kann, dass die wärmeerzeugende Schaltung 404 überhitzt.
  • 8 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnittsansicht der Beispielkonfiguration 700 (z. B. eine IC-Kühlungsanordnung) für die TEC-Schaltung 405 aus 7. Beim Anlegen eines Stroms I (durch einen Pfeilverlauf angezeigt) oder einer Last kann Wärme, wie ersichtlich, durch n-Typ- und p-Typ-Rippenstrukturen 405a von einem oberen TEC-Kontakt 405b zu einem unteren TEC-Kontakt 405b abgeleitet werden. In manchen Ausführungsformen kann ein elektrisch isolierendes Material 422 zwischen den Schichten des elektrischen Isolators 405c angeordnet sein.
  • 9 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch eine Querschnittsansicht einer anderen Beispielkonfiguration 900 (z. B. eine IC-Kühlungsanordnung) für eine wärmeerzeugende Schaltung und eine TEC-Schaltung auf einem Halbleitersubstrat 420. In der Konfiguration 900 kann die wärmeerzeugende Schaltung einen oder mehrere Nanodrähte umfassen (nachfolgend „Nanodraht 904a”), die durch Elektroden 904b, die in der abgebildeten Ausführungsform als Source/Drain-Kontakte einer Schaltvorrichtung (z. B. Transistor 933) dienen können, mit einer entsprechenden Spannungsquelle (z. B. einer ersten Spannungsquelle) gekoppelt sind. Beispielsweise kann der Nanodraht 904a als ein Kanal für mobile Ladungsträger in dem Transistor 933 dienen und kann daher als ein „aktiver Nanodraht” bezeichnet werden. In der Konfiguration 900 kann die TEC-Schaltung einen oder mehrere Nanodrähte umfassen (nachfolgend „Nanodraht 905a”), die durch Elektroden 905b, die als Source/Drain-Kontakte der TEC-Schaltung dienen können, mit einer entsprechenden TEC-Spannungsquelle (z. B. einer zweiten Spannungsquelle) gekoppelt sind. Wenn die TEC-Schaltung in Betrieb ist, kann der Nanodraht 905a Wärme in eine horizontale Richtung führen (z. B. in einer Längsrichtung des Nanodrahts 905a).
  • Die Nanodrähte 904a, 905a können durch Elektroden 905b thermisch und elektrisch gekoppelt sein und können durch ein elektrisch isolierendes Material 930 getrennt sein. Das elektrisch isolierende Material 930 kann ein Dielektrikum umfassen, wie beispielsweise Siliciumcarbid, Siliciumoxid oder Siliciumnitrid. Das elektrisch isolierende Material 930 kann wärmeleitend sein, um eine Wärmeübertragung von dem Kanal (z. B. Nanodraht 904a) des Transistors 933 an das TEC-Element (z. B. Nanodraht 905a) zu erleichtern. Beispielsweise kann das elektrisch isolierende Material 930 ein wärmeleitendes Material wie Siliciumcarbid oder ein eher wärmeisolierendes Material wie Siliciumoxid umfassen, wobei eine Dicke des eher wärmeisolierenden Materials aufgebaut, ausgewählt oder anders gesteuert ist, um eine Wärmeleitung durch das elektrisch isolierende Material 930 zu erhöhen, gestatten oder erleichtern. Ein epitaxiales Material (als „Epi” bezeichnet) oder Silicid 932 kann an einer Grenzfläche zwischen den Elektroden 905b und dem Nanodraht 905a angeordnet sein, um einen thermischen und/oder elektrischen Kontakt zwischen den Elektroden 905b und dem Nanodraht 905a zu erhöhen. Ein elektrisch isolierendes Material 934 kann angeordnet sein, um zumindest den aktiven Nanodraht einzukapseln. In der abgebildeten Ausführungsform ist das elektrisch isolierende Material 934 angeordnet, um die Nanodrähte 904a, 905a einzukapseln. Das elektrisch isolierende 934 kann ein Dielektrikum umfassen wie beispielsweise Siliciumoxid oder Siliciumnitrid.
  • Die Nanodrähte 904a, 905a können in einer gestapelten Konfiguration sein und können mehr Nanodrähte umfassen als in manchen Ausführungsformen abgebildet. Die Nanodrähte können aus einem beliebigen geeigneten Material zusammengesetzt sein, umfassend beispielsweise Silicium, Kohlenstoff oder andere geeignete Materialien für Halbleiteranwendungen. Die Elektroden 904b, 905b können aus einem beliebigen geeigneten elektrisch leitenden Material zusammengesetzt sein, umfassend beispielsweise Metall oder Polysilicium.
  • Der Transistor 933 kann eine Gate-Elektrode 935, ein Gate-Dielektrikum 937 und einen Abstandshalter 939 umfassen, die wie ersichtlich gekoppelt sind. Die Gate-Elektrode 935, das Gate-Dielektrikum 937 und/oder der Abstandshalter 939 können sich um zumindest den aktiven Nanodraht (z. B. Nanodraht 904a) wickeln und können sich in manchen Ausführungsformen um beide Nanodrähte 904a, 905a (oder wenn vorhanden mehr Nanodrähte) wickeln. Ein elektrisch isolierendes Material 922 kann auf dem elektrisch isolierenden Material 934 angeordnet sein, um zwischen dem Transistor 933 und den Elektroden 904b, 905b eine elektrische Isolierung bereitzustellen. Das elektrisch isolierende Material 922 kann ein Dielektrikum umfassen, wie beispielsweise Siliciumoxid oder Siliciumnitrid. Wärme, die im Transistor 933 und einem zugeordneten Kanal (z. B. Nanodraht 904a) erzeugt wird, kann durch die Elektroden 905b und/oder durch ein elektrisch isolierendes Material 930, das zwischen dem Kanal (z. B. Nanodraht 904a) und dem TEC-Element (z. B. Nanodraht 905a) eine thermische Kopplung bereitstellen kann, übertragen werden.
  • In manchen Ausführungsformen kann die hierin beschriebene TEC-Schaltung ferner konfiguriert sein, um elektrische Energie (z. B. Leistung) aus einem Strom, der in der zweiten Schaltung durch Wärme erzeugt wird, zu gewinnen. Beispielsweise kann, wenn eine hohe Transistortemperatur hinsichtlich der Verlässlichkeit toleriert werden kann, ein starker lokaler Temperaturgradient zwischen einer Source und einem Drain beibehalten werden, wenn der Transistor bei oder nahe einem Sättigungszustand ist. Ein Gegenstück zum Peltier-Effekt ist der Seebeck-Effekt, bei dem Temperaturunterschiede direkt in Elektrizität umgewandelt werden können. Beispielsweise kann ein Wärmegradient an einer offenen Schaltkreis-Leiterbahn, abhängig von dem Seebeck-Koeffizienten, zu einer Spannung an dieser führen. Basierend auf Prinzipien, die ähnlich dem sind, das in Verbindung mit der TEC-Vorrichtung 300 aus 3 beschrieben wurde, kann ein lokaler Seebeck-Effekt verursachen, dass heiße Elektronen oder Löcher zu einem kühleren Ende fließen und einen elektrischen Strom erzeugen. Solch ein elektrischer Strom kann verwendet werden, um ein Leistungsverhalten der wärmeerzeugenden Schaltung oder der TEC-Schaltung zu verbessern oder kann in einem Leistungserzeugungsnetzwerk gesammelt werden (z. B. über eine parallele Masse durch ein Halbleitersubstrat oder einen Zwischenverbindungspfad), das dem Nacktchip Leistung bereitstellt. Der Strom kann beispielsweise durch Kondensatoren gesammelt werden, wie beispielsweise eingebettete Kondensatoren in dem Nacktchip oder Kondensatoren auf einem Gehäusesubstrat oder einer anderen Komponente einer IC-Anordnung (z. B. die IC-Anordnung 200 aus 2). Die Ladung kann über die Zeit gesammelt werden, um eine zusätzliche Schaltung des Nacktchips zu speisen. Ein Steuerungsmodul oder Schaltkreis kann implementiert sein, um einen Regenerationsbedarf gegen eine Eingangsleistung auszugleichen, die benötigt wird, um einen Betrieb der TEC-Schaltung zu erhalten. Ausführungsformen der Verfahren und Konfigurationen, die in Verbindung mit 3–9 beschrieben wurden, können gemäß verschiedenen Ausführungsformen passend kombiniert werden. Die hierin beschriebenen elektrisch isolierenden Materialien, elektrisch leitenden Materialien und Halbleitermaterialien (z. B. umfassend Nanodraht-Materialien) können in anderen Ausführungsformen eine große Anzahl anderer geeigneter wohlbekannter Materialen umfassen.
  • 10 veranschaulicht in Übereinstimmung mit manchen Ausführungsformen schematisch ein Flussdiagramm für ein Verfahren 1000 zum Herstellen einer TEC-Schaltung (z. B. einer IC-Kühlungsanordnung). Das Verfahren 1000 kann mit Ausführungsformen, die in Verbindung mit 1–9 beschrieben wurden, übereinstimmen und umgekehrt.
  • Bei 1002 kann das Verfahren 1000 das Bereitstellen eines Halbleitersubstrats (z. B. das hierin beschriebene Halbleitersubstrat 420) umfassen. In manchen Ausführungsformen kann das Halbleitersubstrat ein Substrat einer System-on-Chip(SoC)-Konfiguration umfassen. Beispielsweise kann die vertikal gestapelte Nanodraht-Konfiguration 900 aus 9 einen Einbau der TEC-Schaltung mit 3D-gestapelten Vorrichtungen mit mehreren Väorrichtungsschichten oder einer 3D-Zwischenverbindung erleichtern, wobei eine Selbstwärme der Vorrichtung aufgrund eines Zugriffsmangel auf Bulk-Silicium stärker begrenzt sein kann. Mit einer TEC-Schaltung kann das Wärmemanagement ein Teil des Aufbaus des Nacktchips sein. Durch eine Optimierung des Entwurfs und der Steuerung kann Raum auf dem Nacktchip, der traditionellerweise begrenzt ist, verwendet werden, um lokale Hotspots aufzunehmen. Ein Einbau einer TEC-Schaltung in die wärmeerzeugende Schaltung kann eine Feinsteuerung der Kühlung an lokalisierten Hotspots auf dem Nacktchip bereitstellen, was eine Fähigkeit weiter erhöhen kann, böswillige Attacken zu mildern und abzuwehren, die sich auf eine Selbsterwärmung von Vorrichtungen auf dem Nacktchip verlassen, um Verlässlichkeitsprobleme oder ein Versagen durch Überhitzen auszulösen.
  • Bei 1004 kann das Verfahren 1000 das Ausbilden einer ersten Schaltung (z. B. eine hierin beschriebene wärmeerzeugende Schaltung) auf dem Halbleitersubstrat umfassen, wobei die erste Schaltung konfiguriert ist, um im Betrieb Wärme zu erzeugen. Der Betrieb der ersten Schaltung kann beispielsweise den Zugriff auf die und/oder das Schalten der Transistoren umfassen. In manchen Ausführungsformen kann das Ausbilden der ersten Schaltung das Ausbilden einer ersten Rippenstruktur oder eines ersten Nanodrahts umfassen, die/der konfiguriert ist, um als ein Kanal von einem oder mehreren Transistorvorrichtungen zu dienen. Die erste Rippenstruktur oder der erste Nanodraht kann in einer horizontalen Ebene angeordnet sein, die im Wesentlichen parallel zu einer durch eine Oberfläche (z. B. Oberfläche 420a aus 4) des Halbleitersubstrats definierten Ebene ist.
  • Bei 1006 kann das Verfahren 1000 das Ausbilden einer zweiten Schaltung (z. B. eine hierin beschriebene TEC-Schaltung) auf dem Halbleitersubstrat umfassen, wobei die zweite Schaltung konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen. In manchen Ausführungsformen kann das Ausbilden der zweiten Schaltung das Ausbilden einer zweiten Rippenstruktur oder eines zweiten Nanodrahts umfassen, die/der in der horizontalen Ebene angeordnet ist und thermisch mit der ersten Rippenstruktur oder dem ersten Nanodraht gekoppelt ist. Gemäß verschiedenen Ausführungsformen kann das Ausbilden der ersten Schaltung und das Ausbilden der zweiten Schaltung gleichzeitig durchgeführt werden. Beispielsweise können Halbleiterherstellungsverfahren, die verwendet werden, um die erste Schaltung auszubilden, verwendet werden, um auch die zweite Schaltung auszubilden, sodass die zweite Schaltung einstückig mit der ersten Schaltung ausgebildet ist. In manchen Ausführungsformen können sich die erste Rippenstruktur oder der erste Nanodraht und die zweite Rippenstruktur oder der zweite Nanodraht jeweils in eine gemeinsame Längsrichtung erstrecken.
  • In manchen Ausführungsformen können die erste Schaltung und die zweite Schaltung konfiguriert sein, um die Wärme in der Längsrichtung abzuführen. In anderen Ausführungsformen kann das Ausbilden der ersten Schaltung das Ausbilden einer ersten Rippenstruktur umfassen, die sich in eine vertikale Richtung erstreckt, die im Wesentlichen normal zu einer Längsrichtung der ersten Rippenstruktur ist, um eine erste Höhe, h1, der ersten Rippe zu definieren, und das Ausbilden der zweiten Schaltung kann das Ausbilden einer zweiten Rippenstruktur umfassen, sodass sich die zweite Rippenstruktur in der vertikalen Richtung erstreckt, um eine zweite Höhe, h2, der zweiten Rippe zu definieren. Die Höhe h1 kann größer sein als h2 und die zweite Rippe kann konfiguriert sein, um die Wärme in eine vertikale Richtung abzuführen.
  • In noch anderen Ausführungsformen kann das Ausbilden der ersten Schaltung das Ausbilden von einer oder mehreren Transistorvorrichtungen umfassen und das Ausbilden der zweiten Schaltung kann das Ausbilden von thermischen Führungsstrukturen umfassen, die thermisch mit der einen oder den mehreren Transistorvorrichtungen gekoppelt sind. Die thermischen Führungsstrukturen können Komponenten einer TEC-Vorrichtung umfassen, die zwischen der einen oder den mehreren Transistorvorrichtungen und dem Halbleitersubstrat angeordnet sind, um Wärme weg von der einen oder den mehreren Transistorvorrichtungen hin zu dem Halbleitersubstrat abzuführen.
  • In einer Ausführungsform kann das Ausbilden der zweiten Schaltung eine zweite Schaltung bereitstellen, die ferner konfiguriert ist, um aus einem Strom, der durch Wärme in der zweiten Schaltung erzeugt wurde, Leistung zu gewinnen. Beispielsweise können Kondensatoren oder analoge Strukturen verwendet werden, um elektrische Energie, die durch einen Seebeck-Effekt der zweiten Schaltung erzeugt wurde, zu speichern oder zu führen.
  • Bei 1008 kann das Verfahren 1000 das Ausbilden von ersten Zwischenverbindungen umfassen, die mit der ersten Schaltung gekoppelt sind und konfiguriert sind, um eine erste Spannung zum Betrieb der ersten Schaltung zu führen. Die ersten Zwischenverbindungen können beispielsweise Zwischenverbindungsstrukturen wie beispielsweise Gräben und/oder Durchkontaktierungen umfassen, die in Zwischenverbindungsschichten angeordnet sind, die auf der ersten Schaltung ausgebildet sind, um die erste Schaltung mit einer Leistungsquelle, die außerhalb des Nacktchips ist, elektrisch zu koppeln. Die ersten Zwischenverbindungen können ferner beispielsweise Kontaktstellen, Nacktchip-Ebene-Zwischenverbindungsstrukturen wie Zwischenverbindungen der ersten Ebene (FLIs) und/oder Gehäuse-Ebene-Zwischenverbindungen wie Zwischenverbindungen der zweiten Ebene (SLIs) umfassen, die elektrische Signale (z. B. die erste Spannung) zu der ersten Schaltung führen.
  • Bei 1010 kann das Verfahren 1000 das Ausbilden von zweiten Zwischenverbindungen, die mit der zweiten Schaltung gekoppelt sind und konfiguriert sind, um eine zweite Spannung zur thermoelektrischen Kühlung zu führen, umfassen. Die zweiten Zwischenverbindungen können unter Verwendung von ähnlichen Verfahren, wie sie in Verbindung mit dem Ausbilden der ersten Zwischenverbindungen bei 1008 beschrieben wurden, ausgebildet werden. Die zweite Spannung kann unter einer von der ersten Spannung getrennten Steuerung stehen und/oder kann mit einer anderen Spannungsquelle als die erste Spannung gekoppelt sein. In manchen Ausführungsformen umfassen die ersten Zwischenverbindungen elektrische Führungseigenschaften eines Leistungserzeugungsnetzwerks und die zweiten Zwischenverbindungen umfassen andere elektrische Führungseigenschaften des Leistungserzeugungsnetzwerks. Die elektrischen Eigenschaften, die den ersten Zwischenverbindungen und den zweiten Zwischenverbindungen entsprechen, können auf verschiedenen Komponenten einer IC-Anordnung angeordnet sein, umfassend beispielsweise den Nacktchip, das Gehäusesubstrat oder eine Leiterplatte.
  • Bei 1012 kann das Verfahren 1000 das Koppeln der ersten Schaltung und der zweiten Schaltung mit anderen Komponenten einer integrierter-Schaltkreis(IC)-Anordnung umfassen. In manchen Ausführungsformen können die erste Schaltung und die zweite Schaltung unter Verwendung wohlbekannter Verfahren, um einen Nacktchip mit entsprechenden elektrischen Verbindungen für die erste Schaltung und die zweite Schaltung mit einem Gehäusesubstrat zu koppeln, mit anderen Komponenten der IC-Anordnung gekoppelt sein. Beispielsweise kann der Nacktchip in einer Flip-Chip- oder Drahtbonding-Konfiguration oder eingebettet in das Gehäusesubstrat auf dem Gehäusesubstrat befestigt sein, oder der Nacktchip kann mit einer Package-on-Package(PoP)-Anordnung gekoppelt sein. Das Gehäusesubstrat kann ferner mit einer Leiterplatte gekoppelt sein, um ferner elektrische Verbindungen für die erste Schaltung und/oder die zweite Schaltung zu führen.
  • Verschiedene Vorgänge werden jeweils als mehrere diskrete Vorgänge beschrieben, auf eine Weise, die am hilfreichsten ist, um den beanspruchten Gegenstand zu verstehen. Jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass Vorgänge notwendigerweise von der Reihenfolge abhängig sind. Ausführungsformen der vorliegenden Offenbarung können unter Verwendung einer beliebigen geeigneten Hardware und/oder Software in ein System implementiert werden, um wie gewünscht 11 zu ergeben, die in Übereinstimmung mit manchen Ausführungsformen schematisch ein Beispielsystem (z. B. eine Rechenvorrichtung 1100), das eine TEC-Schaltung wie hierin beschrieben umfassen kann, veranschaulicht. Die Rechenvorrichtung 1100 kann eine Platine wie eine Hauptplatine 1102 aufnehmen. Die Hauptplatine 1102 kann eine Anzahl von Komponenten umfassen, umfassend, jedoch ohne sich darauf zu beschränken, einen Prozessor 1104 und zumindest einen Kommunikationschip 1106. Der Prozessor 1104 kann physisch und elektrisch an die Hauptplatine 1102 gekoppelt sein. In manchen Ausführungsformen kann der zumindest eine Kommunikationschip 1106 auch physisch und elektrisch an die Hauptplatine 1102 gekoppelt sein. In weiteren Ausführungsformen kann der Kommunikationschip 1106 Teil des Prozessors 1104 sein.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 1100 andere Komponenten umfassen, die physisch und elektrisch an die Hauptplatine 1102 gekoppelt sein können oder nicht. Diese anderen Komponenten können, jedoch ohne sich darauf zu beschränken, flüchtige Speicher (z. B. DRAM), nichtflüchtige Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirm-Anzeige, eine Berührungsbildschirm-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine globales-Positionsbestimmungssystem(GPS)-Vorrichtung, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) usw.) umfassen.
  • Der Kommunikationschip 1106 kann eine drahtlose Kommunikation für die Übertragung von Daten von und zu der Rechenvorrichtung 1100 ermöglichen. Der Begriff „drahtlos” und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugeordneten Vorrichtungen keine Drähte enthalten, obwohl dies in manchen Ausführungsformen nicht der Fall sein kann. Der Kommunikationschip 1106 kann eine(n) beliebigen einer Anzahl von Normen oder Protokollen implementieren, umfassend, jedoch ohne sich darauf zu beschränken, Normen des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE 802.16 Änderung 2005), Long-Term Evolution(LTE)-Projekt zusammen mit jeglichen Änderungen, Aktualisierungen und/oder Revisionen (z. B. fortgeschrittenes LTE-Projekt, ultramobiles-Breitband-(UMB)-Projekt (das auch als „3GPP2” bezeichnet wird) etc.). IEEE 802.16-kompatible BWA-Netzwerke werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen für Produkte ist, welche die Konformitäts- und Interoperabilitätsprüfungen für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 1106 kann in Übereinstimmung mit einem Global-System-for-Mobile-Communikation-(GSM-), General-Packet-Radio-Service (GPRS-), Universal-Mobile-Telecommunications-System-(UMTS-), High-Speed-Packet-Access-(HSPA-), Evolved-HSPA-(E-HSPA-) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 1106 kann in Übereinstimmung mit Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1106 kann in Übereinstimmung mit Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen davon sowie anderen drahtlosen Protokollen, die als 3G, 4G, 5G und höher bezeichnet werden, arbeiten. Der Kommunikationschip 1106 kann in anderen Ausführungsformen in Übereinstimmung mit anderen drahtlosen Protokollen arbeiten.
  • Die Rechenvorrichtung 1100 kann eine Vielzahl von Kommunikationschips 1106 umfassen. Zum Beispiel kann ein erster Kommunikationschip 1106 einer drahtlosen Kommunikation mit kürzerer Reichweite wie WiFi und Bluetooth zugeordnet sein, und ein zweiter Kommunikationschip 1106 kann einer drahtlosen Kommunikation mit größerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen zugeordnet sein.
  • Der Prozessor 1104 der Rechenvorrichtung 1100 kann einen Nacktchip umfassen (z. B. Nacktchip 102 aus 1–2), der eine wärmeerzeugende Schaltung und eine TEC-Schaltung wie hierin beschrieben aufweist. Beispielsweise kann der Nacktchip 102 aus 1–2 in einer Gehäuseanordnung befestigt sein, die auf der Hauptplatine 1102 befestigt ist. Der Begriff „Prozessor” kann auf eine beliebige Vorrichtung oder einen Teil einer Vorrichtung verweisen, die/der elektronische Daten von Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 1106 kann auch einen Nacktchip (z. B. Nacktchip 102 aus 1–2) aufweisen, der eine wärmeerzeugende Schaltung und eine TEC-Schaltung wie hierin beschrieben aufweist. In weiteren Ausführungsformen kann eine andere Komponente (z. B. eine Speichervorrichtung oder andere integrierte Schaltkreisvorrichtung), die innerhalb der Rechenvorrichtung 1100 aufgenommen ist, einen Nacktchip (z. B. Nacktchip 102 aus 1–2) enthalten, der eine wärmeerzeugende Schaltung und eine TEC-Schaltung wie hierin beschrieben umfasst.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 1100 eine mobile Rechenvorrichtung, ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein portables Musikwiedergabegerät oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Rechenvorrichtung 1100 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • BEISPIELE
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung eine Vorrichtung (z. B. eine integrierter-Schaltkreis(IC)-Kühlungsanordnung), die ein Halbleitersubstrat, eine erste Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um im Betrieb Wärme zu erzeugen, und eine zweite Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um durch thermoelektrische Kühlung Wärme abzuführen, umfasst. In manchen Ausführungsformen umfasst die erste Schaltung eine erste Rippenstruktur, die konfiguriert ist, um als ein Kanal von einer oder mehreren Transistorvorrichtungen zu dienen, ist die erste Rippenstruktur in einer horizontalen Ebene angeordnet, die im Wesentlichen parallel zu einer Ebene ist, die durch eine Oberfläche des Halbleitersubstrats definiert ist, und umfasst die zweite Schaltung eine zweite Rippenstruktur, die in der horizontalen Ebene angeordnet ist und mit der ersten Rippenstruktur thermisch gekoppelt ist. In manchen Ausführungsformen erstreckt sich die erste Rippenstruktur in einer Längsrichtung, erstreckt sich die zweite Rippenstruktur in der Längsrichtung, sodass die zweite Rippenstruktur im Wesentlichen parallel zu der ersten Rippenstruktur ist, und ist die zweite Rippenstruktur konfiguriert, um die Wärme in der Längsrichtung abzuführen.
  • In manchen Ausführungsformen umfasst die Vorrichtung ferner einen Source-Kontakt oder Drain-Kontakt, wobei der Source-Kontakt oder Drain-Kontakt mit der ersten Rippenstruktur und der zweiten Rippenstruktur thermisch gekoppelt ist, worin die erste Rippenstruktur eine des n-Typs oder p-Typs ist, die zweite Rippenstruktur vom p-Typ ist, wenn die erste Rippenstruktur vom n-Typ ist, und die zweite Rippenstruktur vom n-Typ ist, wenn die erste Rippenstruktur vom p-Typ ist. In manchen Ausführungsformen erstreckt sich die erste Rippenstruktur in einer vertikalen Richtung, die im Wesentlichen normal zu der Längsrichtung ist, um eine erste Höhe der ersten Rippe zu definieren, erstreckt sich die zweite Rippenstruktur in der vertikalen Richtung, um eine zweite Höhe der zweiten Rippe zu definieren, ist die zweite Höhe größer als die erste Höhe und ist die zweite Rippe konfiguriert, um die Wärme in eine Richtung abzuleiten, die parallel zu der vertikalen Richtung ist. In manchen Ausführungsformen umfasst die erste Schaltung einen oder mehrere Transistorvorrichtungen und umfasst die zweite Schaltung thermische Führungsstrukturen, die mit der einen oder den mehreren Transistorvorrichtungen thermisch gekoppelt sind und zwischen der einen oder den mehreren Transistorvorrichtungen und dem Halbleitersubstrat angeordnet sind.
  • In manchen Ausführungsformen umfasst die zweite Schaltung einen Nanodraht. In manchen Ausführungsformen ist der Nanodraht ein zweiter Nanodraht, und umfasst die erste Schaltung einen ersten Nanodraht, der mit dem zweiten Nanodraht thermisch gekoppelt ist, und ist der erste Nanodraht Teil einer Transistorvorrichtung. In manchen Ausführungsformen ist die erste Schaltung konfiguriert, um unter Verwendung einer ersten Spannung von einer ersten Spannungsquelle zu arbeiten, und ist die zweite Schaltung konfiguriert, um unter Verwendung einer zweiten Spannung von einer zweiten Spannungsquelle die Wärme durch thermoelektrische Kühlung abzuleiten, wobei sich die erste Spannungsquelle von der zweiten Spannungsquelle unterscheidet. In manchen Ausführungsformen umfasst die Vorrichtung ferner eine erste Zwischenverbindung, die mit der ersten Schaltung gekoppelt ist und konfiguriert ist, um die erste Spannung zum Betrieb der ersten Spannung zu leiten, und eine zweite Zwischenverbindung, die mit der zweiten Schaltung gekoppelt ist und konfiguriert ist, um die zweite Spannung zur thermoelektrischen Kühlung zu leiten. In manchen Ausführungsformen ist die zweite Schaltung ferner konfiguriert, um Leistung aus einem Strom zu gewinnen, der in der zweiten Schaltung durch Wärme erzeugt wird, und das Halbleitersubstrat ist ein Substrat eines System-on-Chip (SOC).
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein Verfahren zum Herstellen einer Kühlungsanordnung, wobei das Verfahren das Bereitstellen eines Halbleitersubstrats, das Ausbilden einer ersten Schaltung auf dem Halbleitersubstrat, wobei die erste Schaltung konfiguriert ist, um im Betrieb Wärme zu erzeugen, und das Ausbilden einer zweiten Schaltung auf dem Halbleitersubstrat, wobei die zweite Schaltung konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen, umfasst. In manchen Ausführungsformen umfasst das Ausbilden der ersten Schaltung das Ausbilden einer ersten Rippenstruktur, die konfiguriert ist, um als ein Kanal von einer oder mehreren Transistorvorrichtungen zu dienen und in einer horizontalen Ebene angeordnet ist, die im Wesentlichen parallel zu einer Ebene ist, die durch eine Oberfläche des Halbleitersubstrats ausgebildet ist, und umfasst das Ausbilden der zweiten Schaltung das Ausbilden einer zweiten Rippenstruktur, die in der horizontalen Ebene angeordnet ist und mit der ersten Rippenstruktur thermisch gekoppelt ist. In manchen Ausführungsformen wird das Ausbilden der ersten Rippenstruktur und das Ausbilden der zweiten Rippenstruktur gleichzeitig durchgeführt, erstrecken sich die erste Rippenstruktur und die zweite Rippenstruktur jeweils in einer Längsrichtung, die im Wesentlichen parallel zueinander sind, und ist die zweite Rippenstruktur konfiguriert, um die Wärme in einer Längsrichtung abzuführen.
  • In manchen Ausführungsformen umfasst das Verfahren ferner das Ausbilden eines Source-Kontakts oder Drain-Kontakts, wobei der Source-Kontakt oder der Drain-Kontakt mit der ersten Rippenstruktur und der zweiten Rippenstruktur thermisch gekoppelt ist. In manchen Ausführungsformen umfasst das Ausbilden der ersten Rippenstruktur das Ausbilden der ersten Rippenstruktur derart, dass sich die erste Rippenstruktur in einer vertikalen Richtung erstreckt, die im Wesentlichen normal zu der Längsrichtung ist, um eine erste Höhe der ersten Rippe zu definieren, und umfasst das Ausbilden der zweiten Rippenstruktur das Ausbilden der zweiten Rippenstruktur derart, dass sich die zweite Rippenstruktur in der vertikalen Richtung erstreckt, um eine zweite Höhe der zweiten Rippe zu definieren, worin die zweite Höhe größer ist als die erste Höhe, und ist die zweite Rippe konfiguriert, um die Wärme in einer Richtung abzuführen, die parallel zu der vertikalen Richtung ist. In manchen Ausführungsformen umfasst das Ausbilden der ersten Schaltung das Ausbilden von einer oder mehreren Transistorvorrichtungen, und umfasst das Ausbilden der zweiten Schaltung das Ausbilden von thermischen Führungsstrukturen, die mit der einen oder den mehreren Transistorvorrichtungen thermisch gekoppelt sind, worin die thermischen Führungsstrukturen zwischen der einen oder den mehreren Transistorvorrichtungen und dem Halbleitersubstrat angeordnet sind.
  • In manchen Ausführungsformen umfasst das Ausbilden der zweiten Schaltung das Ausbilden eines Nanodrahts. In manchen Ausführungsformen ist der Nanodraht ein zweiter Nanodraht, und umfasst das Ausbilden der ersten Schaltung das Ausbilden eines ersten Nanodrahts, der mit dem zweiten Nanodraht thermisch gekoppelt ist und Teil der Transistorvorrichtung ist. In manchen Ausführungsformen umfasst das Verfahren ferner das Ausbilden einer ersten Zwischenverbindung, die mit der ersten Schaltung gekoppelt ist und konfiguriert ist, um eine erste Spannung zum Betrieb der ersten Schaltung zu führen, und das Ausbilden einer zweiten Zwischenverbindung, die mit der zweiten Schaltung gekoppelt ist und konfiguriert ist, um zur thermoelektrischen Kühlung eine zweite Spannung zu führen.
  • In manchen Ausführungsformen stellt das Ausbilden der zweiten Schaltung eine zweite Schaltung bereit, die ferner konfiguriert ist, um von einem Strom, der durch Wärme in der zweiten Schaltung erzeugt wird, Leistung zu gewinnen. In manchen Ausführungsformen umfasst das Bereitstellen des Halbleitersubstrats das Bereitstellen des Halbleitersubstrats eines System-on-Chip (SoC).
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein System (z. B. eine Rechenvorrichtung), die eine Leiterplatte und einen Nacktchip umfasst, der mit der Leiterplatte gekoppelt ist, wobei der Nacktchip ein Halbleitersubstrat, eine erste Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um im Betrieb Wärme zu generieren, und eine zweite Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuleiten, umfasst, worin die erste Schaltung konfiguriert ist, um unter Verwendung einer ersten Spannung von einer ersten Spannungsquelle zu arbeiten, und die zweite Schaltung konfiguriert ist, um die Wärme unter Verwendung einer zweiten Spannung von einer zweiten Spannungsquelle durch thermoelektrische Kühlung abzuführen, wobei sich die erste Spannungsquelle von der zweiten Spannungsquelle unterscheidet. In manchen Ausführungsformen umfasst das System ferner ein Gehäusesubstrat, das mit der Leiterplatte gekoppelt ist, worin der Nacktchip auf dem Gehäusesubstrat befestigt oder darin eingebettet ist, und worin das Gehäusesubstrat oder die Leiterplatte ein Leistungserzeugungsnetzwerk umfasst, das erste elektrische Führungsmerkmale, um die erste Spannung zu der ersten Schaltung zu führen und zweite elektrische Führungsmerkmale, um die zweite Spannung zu der zweiten Schaltung zu führen, umfasst. In manchen Ausführungsformen ist das System eine mobile Rechenvorrichtung, die eines oder mehrere von einer Antenne, einer Anzeige, einer Berührungsbildschirm-Anzeige, einer Berührungsbildschirm-Steuerung, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einer globales-Positionsbestimmungssystem(GPS)-Vorrichtung, einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher und einer Kamera umfasst.
  • Verschiedene Ausführungsformen können eine beliebige geeignete Kombination der oben beschriebenen Ausführungsformen umfassen, einschließlich alternativer (oder) Ausführungsformen von Ausführungsformen, die oben in konjunktiver Form (und) beschrieben sind (z. B. das „und” kann „und/oder” sein). Ferner können manche Ausführungsformen einen oder mehrere Herstellungsartikel (z. B. computerlesbare Nichttransistor-Medien) umfassen, die Anweisungen, die darauf gespeichert sind, aufweisen, die, wenn sie ausgeführt werden, in Aktionen einer beliebigen der oben beschriebenen Ausführungsformen resultieren. Ferner können manche Ausführungsformen Vorrichtungen oder Systeme umfassen, die beliebige geeignete Mittel zum Ausführen der verschiedenen Vorgänge der oben beschriebenen Ausführungsformen aufweisen.
  • Die obige Beschreibung veranschaulichter Implementierungen, umfassend das in der Zusammenfassung Beschriebene, soll nicht erschöpfend oder die Ausführungsformen der vorliegenden Offenbarung auf die offenbarten präzisen Formen beschränkend sein. Wenngleich spezifische Implementierungen und Beispiele hierin zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzumfangs der vorliegenden Offenbarung möglich, wie Fachleute auf dem relevanten Gebiet erkennen werden.
  • Diese Modifikationen können im Hinblick auf die obige ausführliche Beschreibung an Ausführungsformen der vorliegenden Offenbarung gemacht werden. Die in den folgenden Patentansprüchen verwendeten Begriffe sollten nicht so ausgelegt werden, dass sie verschiedene Ausführungsformen der vorliegenden Offenbarung auf die spezifischen in der Beschreibung und den Patentansprüchen offenbarten Implementierungen beschränken. Vielmehr soll der Schutzumfang gänzlich durch die folgenden Patentansprüche bestimmt werden, die in Übereinstimmung mit den bekannten Doktrinen der Auslegung von Patentansprüchen ausgelegt werden.

Claims (25)

  1. Integrierter-Schaltkreis(IC)-Kühlungsanordnung, umfassend: ein Halbleitersubstrat; eine erste Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um Wärme zu erzeugen, wenn sie in Betrieb ist; und eine zweite Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen.
  2. Anordnung nach Anspruch 1, worin: die erste Schaltung eine erste Rippenstruktur umfasst, die konfiguriert ist, um als ein Kanal von einer oder mehreren Transistorvorrichtungen zu dienen; die erste Rippenstruktur in einer horizontalen Ebene angeordnet ist, die im Wesentlichen parallel zu einer Ebene ist, die durch eine Oberfläche des Halbleitersubstrats definiert ist; und die zweite Schaltung eine zweite Rippenstruktur umfasst, die in der horizontalen Ebene angeordnet ist und mit der ersten Rippenstruktur thermisch gekoppelt ist.
  3. Anordnung nach Anspruch 2, worin: sich die erste Rippenstruktur in einer Längsrichtung erstreckt; sich die zweite Rippenstruktur in der Längsrichtung erstreckt, sodass die zweite Rippenstruktur im Wesentlichen parallel zu der ersten Rippenstruktur ist; und die zweite Rippenstruktur konfiguriert ist, um die Wärme in der Längsrichtung abzuführen.
  4. Anordnung nach Anspruch 3, ferner umfassend: einen Source-Kontakt oder Drain-Kontakt, wobei der Source-Kontakt oder Drain-Kontakt mit der ersten Rippenstruktur und der zweiten Rippenstruktur thermisch gekoppelt ist, worin die erste Rippenstruktur eine eines n-Typs oder p-Typs ist, die zweite Rippenstruktur vom p-Typ ist, wenn die erste Rippenstruktur vom n-Typ ist, und die zweite Rippenstruktur vom n-Typ ist, wenn die erste Rippenstruktur vom p-Typ ist.
  5. Anordnung nach Anspruch 2, worin: sich die erste Rippenstruktur in einer vertikalen Richtung erstreckt, die im Wesentlichen normal zu der Längsrichtung ist, um eine erste Höhe der ersten Rippe zu definieren; sich die zweite Rippenstruktur in der vertikalen Richtung erstreckt, um eine zweite Höhe der zweiten Rippe zu definieren; die zweite Höhe größer ist als die erste Höhe; und die zweite Rippe konfiguriert ist, um die Wärme in einer Richtung abzuleiten, die parallel zu der vertikalen Richtung ist.
  6. Anordnung nach Anspruch 1, worin: die erste Schaltung eine oder mehrere Transistorvorrichtungen umfasst; und die zweite Schaltung thermische Führungsstrukturen umfasst, die mit der einen oder den mehreren Transistorvorrichtungen thermisch gekoppelt sind und zwischen der einen oder den mehreren Transistorvorrichtungen und dem Halbleitersubstrat angeordnet sind.
  7. Anordnung nach Anspruch 1, worin die zweite Schaltung einen Nanodraht umfasst.
  8. Anordnung nach Anspruch 7, worin: der Nanodraht ein zweiter Nanodraht ist; und die erste Schaltung einen ersten Nanodraht umfasst, der mit dem zweiten Nanodraht thermisch gekoppelt ist; und der erste Nanodraht Teil einer Transistorvorrichtung ist.
  9. Anordnung nach einem der Ansprüche 1–8, worin die erste Schaltung konfiguriert ist, um unter Verwendung einer ersten Spannung von einer ersten Spannungsquelle zu arbeiten, und die zweite Schaltung konfiguriert ist, um die Wärme unter Verwendung einer zweiten Spannung von einer zweiten Spannungsquelle durch thermoelektrische Kühlung abzuführen, wobei sich die erste Spannungsquelle von der zweiten Spannungsquelle unterscheidet.
  10. Anordnung nach Anspruch 9, ferner umfassend: eine erste Zwischenverbindung, die mit der ersten Schaltung gekoppelt ist und konfiguriert ist, um die erste Spannung zum Betrieb der ersten Schaltung zu führen; und eine zweite Zwischenverbindung, die mit der zweiten Schaltung gekoppelt ist und konfiguriert ist, um die zweite Spannung zur thermoelektrischen Kühlung zu führen.
  11. Anordnung nach einem der Ansprüche 1–8, worin: die zweite Schaltung ferner konfiguriert ist, um Leistung aus einem Strom zu gewinnen, der durch Wärme in der zweiten Schaltung erzeugt wird; und das Halbleitersubstrat ein Substrat eines System-on-Chip (SoC) ist.
  12. Verfahren zum Herstellen einer Kühlungsanordnung, wobei das Verfahren umfasst: das Bereitstellen eines Halbleitersubstrats; das Ausbilden einer ersten Schaltung auf dem Halbleitersubstrat, wobei die erste Schaltung konfiguriert ist, um Wärme zu erzeugen, wenn sie in Betrieb ist; und das Ausbilden einer zweiten Schaltung auf dem Halbleitersubstrat, wobei die zweite Schaltung konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen.
  13. Verfahren nach Anspruch 12, worin: das Ausbilden der ersten Schaltung das Ausbilden einer ersten Rippenstruktur umfasst, die konfiguriert ist, um als ein Kanal von einer oder mehreren Transistorvorrichtungen zu dienen, und in einer horizontalen Ebene angeordnet ist, die im Wesentlichen parallel zu einer Ebene ist, die durch eine Oberfläche des Halbleitersubstrats definiert ist; und das Ausbilden der zweiten Schaltung das Ausbilden einer zweiten Rippenstruktur umfasst, die in der horizontalen Ebene angeordnet ist und mit der ersten Rippenstruktur thermisch gekoppelt ist.
  14. Verfahren nach Anspruch 13, worin: das Ausbilden der ersten Rippenstruktur und das Ausbilden der zweiten Rippenstruktur gleichzeitig ausgeführt wird; sich die erste Rippenstruktur und die zweite Rippenstruktur jeweils in eine Längsrichtung erstrecken, die im Wesentlichen parallel zueinander sind; und die zweite Rippenstruktur konfiguriert ist, um die Wärme in der Längsrichtung abzuführen.
  15. Verfahren nach einem der Ansprüche 13–14, ferner umfassend: das Ausbilden eines Source-Kontakts oder Drain-Kontakts, wobei der Source-Kontakt oder der Drain-Kontakt mit der ersten Rippenstruktur und der zweiten Rippenstruktur thermisch gekoppelt ist.
  16. Verfahren nach Anspruch 13, worin: das Ausbilden der ersten Rippenstruktur das Ausbilden der ersten Rippenstruktur derart umfasst, dass sich die erste Rippenstruktur in einer vertikalen Richtung erstreckt, die im Wesentlichen normal zu der Längsrichtung ist, um eine erste Höhe der ersten Rippe zu definieren; und das Ausbilden der zweiten Rippenstruktur das Ausbilden der zweiten Rippenstruktur derart umfasst, dass sich die zweite Rippenstruktur in der vertikalen Richtung erstreckt, um eine zweite Höhe der zweiten Rippe zu definieren, worin die zweite Höhe größer ist als die erste Höhe und die zweite Höhe konfiguriert ist, um die Wärme in einer Richtung abzuführen, die parallel zu der vertikalen Richtung ist.
  17. Verfahren nach Anspruch 12, worin: das Ausbilden der ersten Schaltung das Ausbilden von einer oder mehreren Transistorvorrichtungen umfasst; und das Ausbilden der zweiten Schaltung das Ausbilden von thermischen Führungsstrukturen umfasst, die mit der einen oder den mehreren Transistorvorrichtungen thermisch gekoppelt sind, worin die thermischen Führungsstrukturen zwischen der einen oder den mehreren Transistorvorrichtungen und dem Halbleitersubstrat angeordnet sind.
  18. Verfahren nach Anspruch 12, worin das Ausbilden der zweiten Schaltung das Ausbilden eines Nanodrahts umfasst.
  19. Verfahren nach Anspruch 18, worin: der Nanodraht ein zweiter Nanodraht ist; und das Ausbilden der ersten Schaltung das Ausbilden eines ersten Nanodrahts umfasst, der mit dem zweiten Nanodraht thermisch gekoppelt ist und Teil einer Transistorvorrichtung ist.
  20. Verfahren nach einem der Ansprüche 12–19, ferner umfassend: das Ausbilden einer ersten Zwischenverbindung, die mit der ersten Schaltung gekoppelt ist und konfiguriert ist, um eine erste Spannung zum Betrieb der ersten Schaltung zu führen; und das Ausbilden einer zweiten Zwischenverbindung, die mit der zweiten Schaltung gekoppelt ist und konfiguriert ist, um eine zweite Spannung zur thermoelektrischen Kühlung zu führen.
  21. Verfahren nach einem der Ansprüche 12–19, worin das Ausbilden der zweiten Schaltung eine zweite Schaltung bereitstellt, die ferner konfiguriert ist, um Leistung aus einem Strom zu gewinnen, der durch Wärme in der zweiten Schaltung erzeugt wird.
  22. Verfahren nach einem der Ansprüche 12–19, worin das Bereitstellen des Halbleitersubstrats das Bereitstellen des Halbleitersubstrats eines System-on-Chip (SoC) umfasst.
  23. Rechenvorrichtung, umfassend: eine Leiterplatte; und einen Nacktchip, der mit der Leiterplatte gekoppelt ist, wobei der Nacktchip ein Halbleitersubstrat; eine erste Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um Wärme zu erzeugen, wenn sie in Betrieb ist; und eine zweite Schaltung, die auf dem Halbleitersubstrat angeordnet ist und konfiguriert ist, um die Wärme durch thermoelektrische Kühlung abzuführen, umfasst, worin die erste Schaltung konfiguriert ist, um unter Verwendung einer ersten Spannung von einer ersten Spannungsquelle zu arbeiten, und die zweite Schaltung konfiguriert ist, um die Wärme unter Verwendung einer zweiten Spannung von einer zweiten Spannungsquelle durch thermoelektrische Kühlung abzuführen, wobei sich die erste Spannungsquelle von der zweiten Spannungsquelle unterscheidet.
  24. Rechenvorrichtung nach Anspruch 23, ferner umfassend: ein Gehäusesubstrat, das mit der Leiterplatte gekoppelt ist, worin der Nacktchip auf dem Gehäusesubstrat befestigt ist oder darin eingebettet ist und worin das Gehäusesubstrat oder die Leiterplatte ein Leistungserzeugungsnetzwerk umfasst, das erste elektrische Führungsmerkmale, um die erste Spannung zu der ersten Schaltung zu führen, und zweite elektrische Führungsmerkmale, um die zweite Spannung zu der zweiten Schaltung zu führen, umfasst.
  25. Rechenvorrichtung nach einem der Ansprüche 23–24, worin die Rechenvorrichtung eine mobile Rechenvorrichtung ist, die eines oder mehrere von einer Antenne, einer Anzeige, einer Berührungsbildschirm-Anzeige, einer Berührungsbildschirm-Steuerung, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einer globales-Positionsbestimmungssystem(GPS)-Vorrichtung, einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher und einer Kamera umfasst.
DE112013006978.4T 2013-06-18 2013-06-18 Integrierte thermoelektrische Kühlung Active DE112013006978B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/046400 WO2014204447A1 (en) 2013-06-18 2013-06-18 Integrated thermoelectric cooling

Publications (2)

Publication Number Publication Date
DE112013006978T5 true DE112013006978T5 (de) 2016-01-28
DE112013006978B4 DE112013006978B4 (de) 2021-12-16

Family

ID=52105022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006978.4T Active DE112013006978B4 (de) 2013-06-18 2013-06-18 Integrierte thermoelektrische Kühlung

Country Status (7)

Country Link
US (1) US10825752B2 (de)
KR (2) KR20160021752A (de)
CN (1) CN105247673B (de)
DE (1) DE112013006978B4 (de)
GB (1) GB2530675B (de)
TW (1) TWI567924B (de)
WO (1) WO2014204447A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018207670B4 (de) 2017-05-25 2022-03-10 Globalfoundries U.S. Inc. Fin-basierte Vorrichtungen basierend auf dem thermoelektrischen Effekt und Herstellungsverfahren

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111307A1 (de) * 2015-07-13 2017-01-19 Epcos Ag Bauelement mit verbesserter Wärmeableitung
US11737362B2 (en) * 2016-04-01 2023-08-22 Intel Corporation Harvesting energy in an integrated circuit using the seebeck effect
US11177317B2 (en) 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
WO2018182756A1 (en) * 2017-04-01 2018-10-04 Intel Corporation 5G mmWAVE COOLING THROUGH PCB
CN110517990B (zh) * 2018-05-21 2021-10-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10891251B2 (en) * 2018-11-09 2021-01-12 International Business Machines Corporation Signal connector for microwave circuits
US11551125B2 (en) 2019-02-21 2023-01-10 International Business Machines Corporation High density microwave hermetic interconnects for quantum applications
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
WO2023102013A1 (en) * 2021-12-01 2023-06-08 Sheetak, Inc. Spot cooling of processors and memories using thin film coolers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722549A (ja) * 1993-06-30 1995-01-24 Pioneer Electron Corp 電子冷却半導体装置
JP3852253B2 (ja) * 1999-10-21 2006-11-29 富士通株式会社 電子部品の冷却装置及び電子機器
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6800933B1 (en) * 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
JP2003101082A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
US6981380B2 (en) * 2002-12-20 2006-01-03 Intel Corporation Thermoelectric cooling for microelectronic packages and dice
DE10354501B4 (de) 2003-11-21 2007-07-05 Infineon Technologies Ag Logik-Schaltkreis-Anordnung
US20050257821A1 (en) 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
US7299639B2 (en) * 2004-06-22 2007-11-27 Intel Corporation Thermoelectric module
WO2006033875A2 (en) 2004-09-09 2006-03-30 Orobridge, Inc. Thermoelectric devices with controlled current flow and related methods
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US20090056345A1 (en) 2007-08-29 2009-03-05 Texas Instruments Incorporated Nanoscale thermoelectric refrigerator
US20110006388A1 (en) * 2008-03-26 2011-01-13 Masafumi Kawanaka Semiconductor device
US8264055B2 (en) * 2008-08-08 2012-09-11 Texas Instruments Incorporated CMOS thermoelectric refrigerator
US20100085713A1 (en) 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
KR101249292B1 (ko) * 2008-11-26 2013-04-01 한국전자통신연구원 열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
DE102008063416B4 (de) * 2008-12-31 2014-12-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP2011171716A (ja) 2010-02-16 2011-09-01 Korea Electronics Telecommun 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
JP2012243879A (ja) * 2011-05-17 2012-12-10 Toyota Industries Corp 熱電変換モジュール
FR2977984B1 (fr) * 2011-07-13 2013-07-05 St Microelectronics Rousset Generateur thermoelectrique integre, et circuit integre comprenant un tel generateur
FR2982080B1 (fr) 2011-10-26 2013-11-22 St Microelectronics Rousset Procede de communication sans fil entre deux dispositifs, notamment au sein d'un meme circuit integre, et systeme correspondant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018207670B4 (de) 2017-05-25 2022-03-10 Globalfoundries U.S. Inc. Fin-basierte Vorrichtungen basierend auf dem thermoelektrischen Effekt und Herstellungsverfahren

Also Published As

Publication number Publication date
DE112013006978B4 (de) 2021-12-16
CN105247673B (zh) 2019-04-12
GB2530675A (en) 2016-03-30
KR102240195B1 (ko) 2021-04-14
GB201520165D0 (en) 2015-12-30
US10825752B2 (en) 2020-11-03
KR20200054335A (ko) 2020-05-19
TW201511217A (zh) 2015-03-16
TWI567924B (zh) 2017-01-21
KR20160021752A (ko) 2016-02-26
CN105247673A (zh) 2016-01-13
WO2014204447A1 (en) 2014-12-24
US20160027717A1 (en) 2016-01-28
GB2530675B (en) 2019-03-06

Similar Documents

Publication Publication Date Title
DE112013006978B4 (de) Integrierte thermoelektrische Kühlung
JP7251932B2 (ja) エレクトロニクスアセンブリにおける遮蔽
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112013005582T5 (de) Kontaktfleckstruktur für eine Silicium-Durchkontaktierung
US11682605B2 (en) Integrated circuit packages with asymmetric adhesion material regions
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE112016005617T5 (de) Eingebettete Luftkerninduktivitäten für IC-Gehäusesubstrate mit Wärmeableiter
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
CN106463530A (zh) 下方具有时钟门控电源和信号布线的两侧上金属
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020114140A1 (de) Zwischentrennschichten an dem back-end-of-line
US20200402884A1 (en) Vented lids for integrated circuit packages
DE102020108636A1 (de) Integrierter-schaltkreis-gehäuse mit lötwärmeschnittstellenmaterialien mit eingebetteten teilchen
US9324665B2 (en) Metal fuse by topology
DE112015006974T5 (de) Verfahren zum Dotieren von Finnenstrukturen nicht planarer Transsistorenvorrichtungen
DE102019132141A1 (de) Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung
DE112017007824T5 (de) Gruppe-iii-v-halbleitervorrichtungen mit gate-elektroden mit doppelter austrittsarbeit
NL2029546B1 (en) Integrated circuit assemblies with direct chip attach to circuit boards
DE112017008168T5 (de) Duale Transistor-Gate-Austrittsarbeiten und Zugehörige Vorrichtungen, Systeme und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023380000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final