JP2003101082A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003101082A JP2003101082A JP2001297182A JP2001297182A JP2003101082A JP 2003101082 A JP2003101082 A JP 2003101082A JP 2001297182 A JP2001297182 A JP 2001297182A JP 2001297182 A JP2001297182 A JP 2001297182A JP 2003101082 A JP2003101082 A JP 2003101082A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type semiconductor
- thermoelectric conversion
- conversion element
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 231
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 31
- 230000020169 heat generation Effects 0.000 claims description 18
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 52
- 239000002184 metal Substances 0.000 abstract description 52
- 230000015572 biosynthetic process Effects 0.000 abstract description 26
- 238000001816 cooling Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S10/00—PV power plants; Combinations of PV energy systems with other systems for the generation of electric power
- H02S10/30—Thermophotovoltaic systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 生産コストを上昇させることなく容易に冷却
効果が得られる半導体装置を提供する。 【解決手段】 熱電変換素子８は、Ｎ型半導体領域１
３、Ｐ型半導体領域１４および金属配線１２ａ〜１２ｃ
から構成される。そのＮ型半導体領域１３は、素子形成
領域４にトランジスタのｎ-不純物領域およびｎ+不純物
領域を形成する際に同時に形成されている。Ｐ型半導体
領域１４は、他のトランジスタのｐ-不純物領域および
ｐ+不純物領域を形成する際に同時に形成されている。
また、熱電変換素子８における金属配線１２ａ〜１２ｃ
は、トランジスタに接続される金属配線を形成する際に
同時に形成されている。
効果が得られる半導体装置を提供する。 【解決手段】 熱電変換素子８は、Ｎ型半導体領域１
３、Ｐ型半導体領域１４および金属配線１２ａ〜１２ｃ
から構成される。そのＮ型半導体領域１３は、素子形成
領域４にトランジスタのｎ-不純物領域およびｎ+不純物
領域を形成する際に同時に形成されている。Ｐ型半導体
領域１４は、他のトランジスタのｐ-不純物領域および
ｐ+不純物領域を形成する際に同時に形成されている。
また、熱電変換素子８における金属配線１２ａ〜１２ｃ
は、トランジスタに接続される金属配線を形成する際に
同時に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、動作時における温度の上昇の
抑制される半導体装置と、そのような半導体装置の製造
方法とに関するものである。
の製造方法に関し、特に、動作時における温度の上昇の
抑制される半導体装置と、そのような半導体装置の製造
方法とに関するものである。
【０００２】
【従来の技術】近年、半導体装置にはさまざまなニーズ
に対応するために高い性能が要求されている。そのため
に、半導体装置には微細化、高密度化および高集積化が
図られている。半導体装置の微細化等に伴って、半導体
装置では動作時における発熱量の増加がもたらされてい
る。
に対応するために高い性能が要求されている。そのため
に、半導体装置には微細化、高密度化および高集積化が
図られている。半導体装置の微細化等に伴って、半導体
装置では動作時における発熱量の増加がもたらされてい
る。
【０００３】発熱量が増加して半導体装置の温度が上昇
すると、半導体装置が所望の動作を行わなくなるなどの
不都合が生じるため、半導体装置には放熱や温度制御の
ための対策が講じられる。たとえば、半導体装置に放熱
フィンを装着したり、冷却ファンを設けて強制的に半導
体装置を冷却することはその典型的な例である。
すると、半導体装置が所望の動作を行わなくなるなどの
不都合が生じるため、半導体装置には放熱や温度制御の
ための対策が講じられる。たとえば、半導体装置に放熱
フィンを装着したり、冷却ファンを設けて強制的に半導
体装置を冷却することはその典型的な例である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では次のような問題点があった。上述したよ
うに、放熱フィンを装着したり冷却ファンを設けるなど
して半導体装置の冷却が行われてきたが、半導体装置の
微細化とともに十分な冷却効果を得ることが困難になっ
てきている。また、放熱フィンや冷却ファンは付加的な
部材であり、そのため生産コストが増大することになっ
た。
半導体装置では次のような問題点があった。上述したよ
うに、放熱フィンを装着したり冷却ファンを設けるなど
して半導体装置の冷却が行われてきたが、半導体装置の
微細化とともに十分な冷却効果を得ることが困難になっ
てきている。また、放熱フィンや冷却ファンは付加的な
部材であり、そのため生産コストが増大することになっ
た。
【０００５】本発明は上記問題点を解決するためになさ
れたものであり、一つの目的は生産コストを上昇させる
ことなく容易に冷却効果が得られる半導体装置を提供す
ることであり、他の目的はそのような半導体装置の製造
方法を提供することである。
れたものであり、一つの目的は生産コストを上昇させる
ことなく容易に冷却効果が得られる半導体装置を提供す
ることであり、他の目的はそのような半導体装置の製造
方法を提供することである。
【０００６】
【課題を解決するための手段】本発明の一つの局面にお
ける半導体装置は、所定の素子と導電領域と熱電変換素
子とを有している。所定の素子は、半導体基板の主表面
の所定の領域に形成され、第１導電型不純物領域および
第２導電型不純物領域を含んでいる。導電領域は、所定
の素子に電気的に接続される。熱電変換素子は半導体基
板の主表面に形成され、一端側が所定の領域の近傍に配
置されて所定の素子の動作時において発生する熱を吸収
し、他端側が半導体基板の領域のうちの発熱量のより少
ない領域に配置される。その熱電変換素子は、第１導電
型半導体領域および第２導電型半導体領域と第１配線部
と第２配線部と第３配線部とを備えている。第１導電型
半導体領域および第２導電型半導体領域は、半導体基板
の主表面に所定の領域の近傍から発熱量のより少ない領
域に渡ってそれぞれ形成されている。第１配線部は、一
端側において第１導電型半導体領域および第２導電型半
導体領域に電気的に接続されている。第２配線部は、他
端側において第１導電型半導体領域に電気的に接続され
ている。第３配線部は、他端側において第２導電型半導
体領域に電気的に接続されている。
ける半導体装置は、所定の素子と導電領域と熱電変換素
子とを有している。所定の素子は、半導体基板の主表面
の所定の領域に形成され、第１導電型不純物領域および
第２導電型不純物領域を含んでいる。導電領域は、所定
の素子に電気的に接続される。熱電変換素子は半導体基
板の主表面に形成され、一端側が所定の領域の近傍に配
置されて所定の素子の動作時において発生する熱を吸収
し、他端側が半導体基板の領域のうちの発熱量のより少
ない領域に配置される。その熱電変換素子は、第１導電
型半導体領域および第２導電型半導体領域と第１配線部
と第２配線部と第３配線部とを備えている。第１導電型
半導体領域および第２導電型半導体領域は、半導体基板
の主表面に所定の領域の近傍から発熱量のより少ない領
域に渡ってそれぞれ形成されている。第１配線部は、一
端側において第１導電型半導体領域および第２導電型半
導体領域に電気的に接続されている。第２配線部は、他
端側において第１導電型半導体領域に電気的に接続され
ている。第３配線部は、他端側において第２導電型半導
体領域に電気的に接続されている。
【０００７】この構成によれば、動作時に所定の素子に
発生する熱は、半導体基板の主表面に形成され、第１導
電型半導体領域、第２導電型半導体領域および第１配線
部〜第３配線部を備えた熱電変換素子によって吸収され
ることになる。これにより、従来の半導体装置のように
外部にフィンやファンなどの付加的な冷却部材を設ける
ことなく、容易に半導体装置を冷却することができる。
しかも、この熱電変換素子は新たな工程を付加せずに所
定の素子を形成する際に同時に形成されることができ
て、製造コストを上昇させることなく容易に冷却効果の
高い半導体装置が得られる。
発生する熱は、半導体基板の主表面に形成され、第１導
電型半導体領域、第２導電型半導体領域および第１配線
部〜第３配線部を備えた熱電変換素子によって吸収され
ることになる。これにより、従来の半導体装置のように
外部にフィンやファンなどの付加的な冷却部材を設ける
ことなく、容易に半導体装置を冷却することができる。
しかも、この熱電変換素子は新たな工程を付加せずに所
定の素子を形成する際に同時に形成されることができ
て、製造コストを上昇させることなく容易に冷却効果の
高い半導体装置が得られる。
【０００８】具体的に熱電変換素子においては、第１導
電型半導体領域は第１導電型不純物領域と同時に形成さ
れ、第２導電型半導体領域は第２導電型不純物領域と同
時に形成され、第１配線部、第２配線部および第３配線
部は、導電領域と同時に形成されていることが好まし
い。
電型半導体領域は第１導電型不純物領域と同時に形成さ
れ、第２導電型半導体領域は第２導電型不純物領域と同
時に形成され、第１配線部、第２配線部および第３配線
部は、導電領域と同時に形成されていることが好まし
い。
【０００９】また、動作時の発熱量が比較的多い所定の
素子として、たとえば高速動作が要求される素子や微細
化が要求される素子が挙げられ、具体的には、１対の第
１導電型不純物領域および第１電極部を含む第１トラン
ジスタと、１対の第２導電型不純物領域および第２電極
部を含む第２トランジスタとを含むことが好ましい。
素子として、たとえば高速動作が要求される素子や微細
化が要求される素子が挙げられ、具体的には、１対の第
１導電型不純物領域および第１電極部を含む第１トラン
ジスタと、１対の第２導電型不純物領域および第２電極
部を含む第２トランジスタとを含むことが好ましい。
【００１０】このような第１トランジスタ、第２トラン
ジスタおよび導電領域を形成することで、同時に熱電変
換素子も容易に形成される。
ジスタおよび導電領域を形成することで、同時に熱電変
換素子も容易に形成される。
【００１１】さらに、熱電変換素子に対して、第２配線
部から第１導電型半導体領域、第１配線部および第２導
電型半導体領域を経て第３配線部に向かって直流電流を
流すための電源部を備えていることが好ましい。
部から第１導電型半導体領域、第１配線部および第２導
電型半導体領域を経て第３配線部に向かって直流電流を
流すための電源部を備えていることが好ましい。
【００１２】これにより、熱電変換素子によって所定の
素子が形成された所定の領域に生じた熱が発熱量のより
少ない領域に放熱されることで、半導体装置における発
熱部分の冷却が行われる。
素子が形成された所定の領域に生じた熱が発熱量のより
少ない領域に放熱されることで、半導体装置における発
熱部分の冷却が行われる。
【００１３】また、熱電変換素子の他端側に接続された
起電力測定部と、電源部に接続され、起電力測定部によ
り検出された起電力に基づいて熱電変換素子に流す電流
を調整することにより熱電変換素子による熱の吸収を制
御する温度制御部とを備えていることが好ましい。
起電力測定部と、電源部に接続され、起電力測定部によ
り検出された起電力に基づいて熱電変換素子に流す電流
を調整することにより熱電変換素子による熱の吸収を制
御する温度制御部とを備えていることが好ましい。
【００１４】これにより、所定の領域の温度に応じて熱
電変換素子に流す電流が調整されてより適切で効率的な
冷却を行うことができる。
電変換素子に流す電流が調整されてより適切で効率的な
冷却を行うことができる。
【００１５】一方、熱を吸収することで熱電変換素子に
発生した起電力は、半導体基板上に形成された他の素子
の駆動に用いられることも好ましい。
発生した起電力は、半導体基板上に形成された他の素子
の駆動に用いられることも好ましい。
【００１６】この場合には、所定の領域に発生する熱が
熱起電力に変換されることで、所定の領域の温度の上昇
が抑制されて半導体装置における発熱部分の冷却が行わ
れることになる。また、その起電力が他の素子の駆動に
用いられることで消費電力の節約も図ることができる。
熱起電力に変換されることで、所定の領域の温度の上昇
が抑制されて半導体装置における発熱部分の冷却が行わ
れることになる。また、その起電力が他の素子の駆動に
用いられることで消費電力の節約も図ることができる。
【００１７】さらに、所定の素子および熱電変換素子を
覆うように半導体基板上に形成された層間絶縁膜と、一
端側に位置する層間絶縁膜の部分に形成され、第１導電
型半導体領域の表面をそれぞれ露出する複数の第１コン
タクトホールと、一端側に位置する層間絶縁膜の部分に
形成され、第２導電型半導体領域の表面をそれぞれ露出
する複数の第２コンタクトホールとを備え、第１配線部
は、複数の第１コンタクトホールおよび複数の第２コン
タクトホールを介して第１導電型半導体領域および第２
導電型半導体領域に電気的に接続されていることが好ま
しい。
覆うように半導体基板上に形成された層間絶縁膜と、一
端側に位置する層間絶縁膜の部分に形成され、第１導電
型半導体領域の表面をそれぞれ露出する複数の第１コン
タクトホールと、一端側に位置する層間絶縁膜の部分に
形成され、第２導電型半導体領域の表面をそれぞれ露出
する複数の第２コンタクトホールとを備え、第１配線部
は、複数の第１コンタクトホールおよび複数の第２コン
タクトホールを介して第１導電型半導体領域および第２
導電型半導体領域に電気的に接続されていることが好ま
しい。
【００１８】これにより、熱電変換素子では、第１配線
部と第１導電型半導体領域および第２導電型半導体領域
との接触面積の増加が図られて、所定の領域において発
生する熱を効果的に吸収することができる。
部と第１導電型半導体領域および第２導電型半導体領域
との接触面積の増加が図られて、所定の領域において発
生する熱を効果的に吸収することができる。
【００１９】本発明の他の局面における半導体装置の製
造方法は以下の工程を備えている。半導体基板の主表面
に所定の素子を形成する。所定の素子に電気的に接続さ
れる導電領域を形成する。半導体基板の主表面に、一端
側が所定の素子が形成される領域に配置されて所定の素
子の動作時において発生する熱を吸収し、他端側が半導
体基板の領域のうちの発熱量のより少ない領域に配置さ
れる熱電変換素子を形成する。そして、熱電変換素子を
形成する工程は、所定の素子を形成する工程および導電
領域を形成する工程と同時に行われる。
造方法は以下の工程を備えている。半導体基板の主表面
に所定の素子を形成する。所定の素子に電気的に接続さ
れる導電領域を形成する。半導体基板の主表面に、一端
側が所定の素子が形成される領域に配置されて所定の素
子の動作時において発生する熱を吸収し、他端側が半導
体基板の領域のうちの発熱量のより少ない領域に配置さ
れる熱電変換素子を形成する。そして、熱電変換素子を
形成する工程は、所定の素子を形成する工程および導電
領域を形成する工程と同時に行われる。
【００２０】この製造方法によれば、熱電変換素子は新
たな工程を付加せずに所定の素子を形成する際に同時に
形成されることで、容易にしかも製造コストを上昇させ
ることなく冷却効果の高い半導体装置を形成することが
できる。
たな工程を付加せずに所定の素子を形成する際に同時に
形成されることで、容易にしかも製造コストを上昇させ
ることなく冷却効果の高い半導体装置を形成することが
できる。
【００２１】具体的に所定の素子を形成する工程は、１
対の第１導電型不純物領域および第１電極部を含む第１
トランジスタを形成する工程と、１対の第２導電型不純
物領域および第２電極部を含む第２トランジスタを形成
する工程とを含み、熱電変換素子を形成する工程は、第
１トランジスタの１対の第１導電型不純物領域と同時に
第１導電型半導体領域を形成する工程と、１対の第２導
電型不純物領域と同時に第２導電型半導体領域を形成す
る工程と、導電領域と同時に配線領域を形成する工程と
を含むことが好ましい。
対の第１導電型不純物領域および第１電極部を含む第１
トランジスタを形成する工程と、１対の第２導電型不純
物領域および第２電極部を含む第２トランジスタを形成
する工程とを含み、熱電変換素子を形成する工程は、第
１トランジスタの１対の第１導電型不純物領域と同時に
第１導電型半導体領域を形成する工程と、１対の第２導
電型不純物領域と同時に第２導電型半導体領域を形成す
る工程と、導電領域と同時に配線領域を形成する工程と
を含むことが好ましい。
【００２２】このような第１トランジスタ、第２トラン
ジスタおよび導電領域を形成することで、同時に熱電変
換素子も容易に形成される。
ジスタおよび導電領域を形成することで、同時に熱電変
換素子も容易に形成される。
【００２３】
【発明の実施の形態】実施の形態１
本発明の実施の形態１に係る半導体装置について説明す
る。図１に示すように、半導体基板（半導体チップ）１
の表面では、半導体素子が形成されて動作時における発
熱量が比較的多い素子形成領域４と比較的発熱量が少な
い領域６とが存在する。本半導体装置では、素子形成領
域４において発生した熱を発熱量が比較的少ない領域６
へ放熱するための熱電変換素子（ペルチェ素子）８が設
けられている。また、その熱電変換素子８を駆動するた
めの電源部１０が設けられている。
る。図１に示すように、半導体基板（半導体チップ）１
の表面では、半導体素子が形成されて動作時における発
熱量が比較的多い素子形成領域４と比較的発熱量が少な
い領域６とが存在する。本半導体装置では、素子形成領
域４において発生した熱を発熱量が比較的少ない領域６
へ放熱するための熱電変換素子（ペルチェ素子）８が設
けられている。また、その熱電変換素子８を駆動するた
めの電源部１０が設けられている。
【００２４】次に、そのような熱電変換素子８の基本構
成について説明する。まず、図２に示すように、熱電変
換素子８では、素子形成領域４から発熱量の比較的少な
い領域６にわたってＮ型半導体領域１３とＰ型半導体領
域１４とがそれぞれ形成されている。素子形成領域４の
近傍にそれぞれ位置するＮ型半導体領域１３の部分とＰ
型半導体領域１４の部分とに金属配線１２ａが電気的に
接続されている。
成について説明する。まず、図２に示すように、熱電変
換素子８では、素子形成領域４から発熱量の比較的少な
い領域６にわたってＮ型半導体領域１３とＰ型半導体領
域１４とがそれぞれ形成されている。素子形成領域４の
近傍にそれぞれ位置するＮ型半導体領域１３の部分とＰ
型半導体領域１４の部分とに金属配線１２ａが電気的に
接続されている。
【００２５】一方、発熱量の比較的少ない領域６の近傍
に位置するＮ型半導体領域１３の部分には金属配線１２
ｂが電気的に接続され、Ｐ型半導体領域１４の部分には
金属配線１２ｃが電気的に接続されている。電源部１０
は直流電源であり、正極側が金属配線１２ｂに接続さ
れ、負極側が金属配線１２ｃに接続されている。
に位置するＮ型半導体領域１３の部分には金属配線１２
ｂが電気的に接続され、Ｐ型半導体領域１４の部分には
金属配線１２ｃが電気的に接続されている。電源部１０
は直流電源であり、正極側が金属配線１２ｂに接続さ
れ、負極側が金属配線１２ｃに接続されている。
【００２６】したがって、電流は矢印に示すように、金
属配線１２ｂからＮ型半導体領域１３、金属配線１２ａ
およびＰ型半導体領域１４を経て金属配線１２ｃに向か
って流れることになる。
属配線１２ｂからＮ型半導体領域１３、金属配線１２ａ
およびＰ型半導体領域１４を経て金属配線１２ｃに向か
って流れることになる。
【００２７】このとき、ペルチェ効果によって、Ｎ型半
導体領域１３と金属配線１２ａとの接合部分およびＰ型
半導体領域１４と金属配線１２ａとの接合部分は吸熱側
となって熱が吸収される。一方、Ｎ型半導体領域１３と
金属配線１２ｂとの接合部分およびＰ型半導体領域１４
と金属配線１２ｃとの接合部分は発熱側となって熱が放
熱される。
導体領域１３と金属配線１２ａとの接合部分およびＰ型
半導体領域１４と金属配線１２ａとの接合部分は吸熱側
となって熱が吸収される。一方、Ｎ型半導体領域１３と
金属配線１２ｂとの接合部分およびＰ型半導体領域１４
と金属配線１２ｃとの接合部分は発熱側となって熱が放
熱される。
【００２８】本半導体装置では、熱電変換素子８の吸熱
側が発熱量の比較的多い素子形成領域４の近傍に配置さ
れ、発熱側が発熱量の比較的少ない素子形成領域６の近
傍に配置されている。これにより、素子形成領域４にお
いて発生した熱が熱電変換素子８に吸収されて発熱量の
比較的少ない領域６に放熱されて、半導体装置における
発熱部分の冷却が図られることになる。なお、吸熱側と
素子形成領域４との距離は約数μｍから数十μｍが好ま
しい。
側が発熱量の比較的多い素子形成領域４の近傍に配置さ
れ、発熱側が発熱量の比較的少ない素子形成領域６の近
傍に配置されている。これにより、素子形成領域４にお
いて発生した熱が熱電変換素子８に吸収されて発熱量の
比較的少ない領域６に放熱されて、半導体装置における
発熱部分の冷却が図られることになる。なお、吸熱側と
素子形成領域４との距離は約数μｍから数十μｍが好ま
しい。
【００２９】次に、熱電変換素子８の具体的な構造の一
例について説明する。図３に示すように、半導体基板１
の表面には、素子形成領域４から発熱量が比較的少ない
領域６にわたって、Ｎ型半導体領域１３とＰ型半導体領
域１４とがそれぞれ形成されている。素子形成領域４の
近傍では、Ｎ型半導体領域１３とＰ型半導体領域１４と
の双方に電気的に接続される金属配線１２ａが形成され
ている。
例について説明する。図３に示すように、半導体基板１
の表面には、素子形成領域４から発熱量が比較的少ない
領域６にわたって、Ｎ型半導体領域１３とＰ型半導体領
域１４とがそれぞれ形成されている。素子形成領域４の
近傍では、Ｎ型半導体領域１３とＰ型半導体領域１４と
の双方に電気的に接続される金属配線１２ａが形成され
ている。
【００３０】一方、発熱量が比較的少ない領域６の近傍
では、Ｎ型半導体領域１３にのみ電気的に接続される金
属配線１２ｂが形成されるとともに、Ｐ型半導体領域１
４にのみ電気的に接続される金属配線１２ｃが形成され
ている。
では、Ｎ型半導体領域１３にのみ電気的に接続される金
属配線１２ｂが形成されるとともに、Ｐ型半導体領域１
４にのみ電気的に接続される金属配線１２ｃが形成され
ている。
【００３１】さらに、素子形成領域４の一部を含む熱電
変換素子８の断面構造について説明する。まず、熱電変
換素子８におけるＮ型半導体領域１３の部分（領域Ａ）
と素子形成領域４の部分（領域Ｂ）（断面線ＩＶ−Ｉ
Ｖ）では、図４に示すように、半導体基板１の表面に所
定の素子分離膜１６が形成されている。
変換素子８の断面構造について説明する。まず、熱電変
換素子８におけるＮ型半導体領域１３の部分（領域Ａ）
と素子形成領域４の部分（領域Ｂ）（断面線ＩＶ−Ｉ
Ｖ）では、図４に示すように、半導体基板１の表面に所
定の素子分離膜１６が形成されている。
【００３２】領域Ａでは、半導体基板１の表面にＮ型半
導体領域１３が形成されている。その半導体基板１上に
層間絶縁膜２０が形成されている。素子形成領域４の近
傍に位置する層間絶縁膜２０の部分には、Ｎ型半導体領
域１３の表面を露出するコンタクトホール２１ｂが形成
されている。発熱量の比較的少ない領域６の近傍に位置
する層間絶縁膜２０の部分には、Ｎ型半導体領域１３の
表面を露出するコンタクトホール２１ａが形成されてい
る。
導体領域１３が形成されている。その半導体基板１上に
層間絶縁膜２０が形成されている。素子形成領域４の近
傍に位置する層間絶縁膜２０の部分には、Ｎ型半導体領
域１３の表面を露出するコンタクトホール２１ｂが形成
されている。発熱量の比較的少ない領域６の近傍に位置
する層間絶縁膜２０の部分には、Ｎ型半導体領域１３の
表面を露出するコンタクトホール２１ａが形成されてい
る。
【００３３】そのコンタクトホール２１ａ、２１ｂを埋
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｂ、１２ａがそれぞれ形成
されている。
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｂ、１２ａがそれぞれ形成
されている。
【００３４】一方、領域Ｂでは、半導体基板１上にゲー
ト絶縁膜１７を介在させてゲート電極１８が形成されて
いる。ゲート電極１８を挟んでゲート電極１８の一方の
側面の側と他方の側面の側とにそれぞれ位置する半導体
基板の表面に、ｎ-不純物領域１３ａおよびｎ+不純物領
域１３ｂが形成されている。ゲート電極１８の両側面上
には、サイドウォール絶縁膜１９がそれぞれ形成されて
いる。
ト絶縁膜１７を介在させてゲート電極１８が形成されて
いる。ゲート電極１８を挟んでゲート電極１８の一方の
側面の側と他方の側面の側とにそれぞれ位置する半導体
基板の表面に、ｎ-不純物領域１３ａおよびｎ+不純物領
域１３ｂが形成されている。ゲート電極１８の両側面上
には、サイドウォール絶縁膜１９がそれぞれ形成されて
いる。
【００３５】ゲート電極１８およびそれぞれ１対のｎ-
不純物領域１３ａおよびｎ+不純物領域１３ｂによっ
て、ｎチャネル型ＭＯＳトランジスタＴ１が構成され
る。そのトランジスタＴ１を覆うように層間絶縁膜２０
が形成されている。
不純物領域１３ａおよびｎ+不純物領域１３ｂによっ
て、ｎチャネル型ＭＯＳトランジスタＴ１が構成され
る。そのトランジスタＴ１を覆うように層間絶縁膜２０
が形成されている。
【００３６】層間絶縁膜２０には、ｎ+不純物領域１３
ｂの表面を露出するコンタクトホール２１ｃ、２１ｅが
形成されるとともに、ゲート電極１８の表面を露出する
コンタクトホール２１ｄが形成されている。
ｂの表面を露出するコンタクトホール２１ｃ、２１ｅが
形成されるとともに、ゲート電極１８の表面を露出する
コンタクトホール２１ｄが形成されている。
【００３７】そのコンタクトホール２１ｃ〜２１ｅを埋
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｄ〜１２ｆがそれぞれ形成
されている。なお、図３では、素子形成領域４において
特にトランジスタＴ１は簡単のため図示されていない。
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｄ〜１２ｆがそれぞれ形成
されている。なお、図３では、素子形成領域４において
特にトランジスタＴ１は簡単のため図示されていない。
【００３８】ここで、熱電変換素子８におけるＮ型半導
体領域１３は、トランジスタＴ１のｎ-不純物領域１３
ａおよびｎ+不純物領域１３ｂを形成する際に同時に形
成されている。また、熱電変換素子８における金属配線
１２ｂ、１２ａは、トランジスタＴ１に電気的に接続さ
れる金属配線１２ｄ〜１２ｅを形成する際に同時に形成
されている。
体領域１３は、トランジスタＴ１のｎ-不純物領域１３
ａおよびｎ+不純物領域１３ｂを形成する際に同時に形
成されている。また、熱電変換素子８における金属配線
１２ｂ、１２ａは、トランジスタＴ１に電気的に接続さ
れる金属配線１２ｄ〜１２ｅを形成する際に同時に形成
されている。
【００３９】次に、図５に示すように、熱電変換素子８
におけるＰ型半導体領域１４の部分（領域Ｃ）と素子形
成領域４の部分（領域Ｄ）（断面線Ｖ−Ｖ）では、領域
Ｃにおいて、半導体基板１の表面にＰ型半導体領域１４
が形成されている。その半導体基板１上に層間絶縁膜２
０が形成されている。素子形成領域４の近傍に位置する
層間絶縁膜２０の部分には、Ｐ型半導体領域１４の表面
を露出するコンタクトホール２１ｇが形成されている。
発熱量の比較的少ない領域６の近傍に位置する層間絶縁
膜２０の部分には、Ｐ型半導体領域１４の表面を露出す
るコンタクトホール２１ｆが形成されている。
におけるＰ型半導体領域１４の部分（領域Ｃ）と素子形
成領域４の部分（領域Ｄ）（断面線Ｖ−Ｖ）では、領域
Ｃにおいて、半導体基板１の表面にＰ型半導体領域１４
が形成されている。その半導体基板１上に層間絶縁膜２
０が形成されている。素子形成領域４の近傍に位置する
層間絶縁膜２０の部分には、Ｐ型半導体領域１４の表面
を露出するコンタクトホール２１ｇが形成されている。
発熱量の比較的少ない領域６の近傍に位置する層間絶縁
膜２０の部分には、Ｐ型半導体領域１４の表面を露出す
るコンタクトホール２１ｆが形成されている。
【００４０】そのコンタクトホール２１ｆ、２１ｇを埋
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｃ、１２ａがそれぞれ形成
されている。
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｃ、１２ａがそれぞれ形成
されている。
【００４１】一方、領域Ｄでは、半導体基板１上にゲー
ト絶縁膜１７を介在させてゲート電極１８が形成されて
いる。ゲート電極１８を挟んでゲート電極１８の一方の
側面の側と他方の側面の側とにそれぞれ位置する半導体
基板の表面に、ｐ-不純物領域１４ａおよびｐ+不純物領
域１４ｂが形成されている。ゲート電極１８の両側面上
には、サイドウォール絶縁膜１９がそれぞれ形成されて
いる。
ト絶縁膜１７を介在させてゲート電極１８が形成されて
いる。ゲート電極１８を挟んでゲート電極１８の一方の
側面の側と他方の側面の側とにそれぞれ位置する半導体
基板の表面に、ｐ-不純物領域１４ａおよびｐ+不純物領
域１４ｂが形成されている。ゲート電極１８の両側面上
には、サイドウォール絶縁膜１９がそれぞれ形成されて
いる。
【００４２】ゲート電極１８およびそれぞれ１対のｐ-
不純物領域１４ａおよびｐ+不純物領域１４ｂによって
ｐチャネル型ＭＯＳトランジスタＴ２が構成される。そ
のトランジスタＴ２を覆うように層間絶縁膜２０が形成
されている。
不純物領域１４ａおよびｐ+不純物領域１４ｂによって
ｐチャネル型ＭＯＳトランジスタＴ２が構成される。そ
のトランジスタＴ２を覆うように層間絶縁膜２０が形成
されている。
【００４３】層間絶縁膜２０には、ｐ+不純物領域１４
ｂの表面を露出するコンタクトホール２１ｈ、２１ｊが
形成されるとともに、ゲート電極１８の表面を露出する
コンタクトホール２１ｉが形成されている。
ｂの表面を露出するコンタクトホール２１ｈ、２１ｊが
形成されるとともに、ゲート電極１８の表面を露出する
コンタクトホール２１ｉが形成されている。
【００４４】そのコンタクトホール２１ｈ〜２１ｊを埋
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｇ〜１２ｉがそれぞれ形成
されている。なお、図３では、素子形成領域４において
特にトランジスタＴ２は簡単のため図示されていない。
め込むように層間絶縁膜２０上に、たとえばアルミニウ
ムなどからなる金属配線１２ｇ〜１２ｉがそれぞれ形成
されている。なお、図３では、素子形成領域４において
特にトランジスタＴ２は簡単のため図示されていない。
【００４５】ここで、熱電変換素子８におけるＰ型半導
体領域１４は、トランジスタＴ２のｐ-不純物領域１４
ａおよびｐ+不純物領域１４ｂを形成する際に同時に形
成されている。また、熱電変換素子８における金属配線
１２ｃ、１２ａは、トランジスタＴ２に電気的に接続さ
れる金属配線１２ｇ〜１２ｉを形成する際に同時に形成
されている。なお、この金属配線１２ｇ〜１２ｉは、ト
ランジスタＴ１に電気的に接続される金属配線１２ｄ〜
１２ｅと同時に形成される。
体領域１４は、トランジスタＴ２のｐ-不純物領域１４
ａおよびｐ+不純物領域１４ｂを形成する際に同時に形
成されている。また、熱電変換素子８における金属配線
１２ｃ、１２ａは、トランジスタＴ２に電気的に接続さ
れる金属配線１２ｇ〜１２ｉを形成する際に同時に形成
されている。なお、この金属配線１２ｇ〜１２ｉは、ト
ランジスタＴ１に電気的に接続される金属配線１２ｄ〜
１２ｅと同時に形成される。
【００４６】次に、上述した半導体装置の製造方法につ
いて説明する。なお、図４に示された断面構造と図５に
示された断面構造とは、上記のように不純物領域の導電
型が異なるだけなので、この製造方法に説明において
は、図４に示された断面構造に基づいてその製造方法を
説明し、図５に示された断面構造に対応する製造方法に
ついては説明を省略する。
いて説明する。なお、図４に示された断面構造と図５に
示された断面構造とは、上記のように不純物領域の導電
型が異なるだけなので、この製造方法に説明において
は、図４に示された断面構造に基づいてその製造方法を
説明し、図５に示された断面構造に対応する製造方法に
ついては説明を省略する。
【００４７】まず、図６に示すように、半導体基板１の
主表面に素子形成領域を設けるための所定の素子分離膜
１６を形成する。次に、図７に示すように、領域Ｂに位
置する半導体基板１の表面上にゲート絶縁膜１７を介在
させてゲート電極１８を形成する。その後、図８に示す
ように、ゲート電極１７をマスクとしてｎ型の不純物を
注入することにより、ｎ-不純物領域１３ａを形成す
る。
主表面に素子形成領域を設けるための所定の素子分離膜
１６を形成する。次に、図７に示すように、領域Ｂに位
置する半導体基板１の表面上にゲート絶縁膜１７を介在
させてゲート電極１８を形成する。その後、図８に示す
ように、ゲート電極１７をマスクとしてｎ型の不純物を
注入することにより、ｎ-不純物領域１３ａを形成す
る。
【００４８】このとき、同時に、領域Ａに熱電変換素子
におけるＮ型半導体領域となる領域にもｎ型不純物を注
入する。その後、ゲート電極１８の両側面上にサイドウ
ォール絶縁膜１９を形成する。そのサイドウォール絶縁
膜およびゲート電極１８をマスクとしてｎ型の不純物を
注入することにより、ｎ+不純物領域１３ｂを形成す
る。
におけるＮ型半導体領域となる領域にもｎ型不純物を注
入する。その後、ゲート電極１８の両側面上にサイドウ
ォール絶縁膜１９を形成する。そのサイドウォール絶縁
膜およびゲート電極１８をマスクとしてｎ型の不純物を
注入することにより、ｎ+不純物領域１３ｂを形成す
る。
【００４９】このとき、同時に、領域Ａに熱電変換素子
におけるＮ型半導体領域となる領域にもｎ型不純物を注
入する。これにより、領域Ｂではゲート電極１８、ｎ-
不純物領域１３ａおよびｎ+不純物領域１３ｂを含むｎ
チャネル型ＭＯＳトランジスタＴ１が形成される。
におけるＮ型半導体領域となる領域にもｎ型不純物を注
入する。これにより、領域Ｂではゲート電極１８、ｎ-
不純物領域１３ａおよびｎ+不純物領域１３ｂを含むｎ
チャネル型ＭＯＳトランジスタＴ１が形成される。
【００５０】一方、領域Ａでは、熱電変換素子における
Ｎ型半導体領域１３が形成される。熱電変換素子におけ
るＰ型半導体領域は、同様にしてｐチャネル型ＭＯＳト
ランジスタにおけるｐ-不純物領域１４ａおよびｐ+不純
物領域１４ｂを形成する際に同時に形成されることにな
る。
Ｎ型半導体領域１３が形成される。熱電変換素子におけ
るＰ型半導体領域は、同様にしてｐチャネル型ＭＯＳト
ランジスタにおけるｐ-不純物領域１４ａおよびｐ+不純
物領域１４ｂを形成する際に同時に形成されることにな
る。
【００５１】次に、図９に示すように、ゲート電極１８
を覆うようにシリコン酸化膜などの層間絶縁膜２０を形
成する。次に、図１０に示すように、層間絶縁膜２０上
に形成された所定のフォトレジスト（図示せず）をマス
クとして、層間絶縁膜２０に異方性エッチングを施すこ
とにより、領域Ｂではｎ+不純物領域１３ｂの表面を露
出するコンタクトホール２１ｃ、２１ｅおよびゲート電
極１８の表面を露出するコンタクトホール２１ｄをそれ
ぞれ形成する。
を覆うようにシリコン酸化膜などの層間絶縁膜２０を形
成する。次に、図１０に示すように、層間絶縁膜２０上
に形成された所定のフォトレジスト（図示せず）をマス
クとして、層間絶縁膜２０に異方性エッチングを施すこ
とにより、領域Ｂではｎ+不純物領域１３ｂの表面を露
出するコンタクトホール２１ｃ、２１ｅおよびゲート電
極１８の表面を露出するコンタクトホール２１ｄをそれ
ぞれ形成する。
【００５２】一方、領域Ａでは発熱量の比較的少ない領
域６の近傍に位置する層間絶縁膜２０の部分にＮ型半導
体領域１３の部分を露出するコンタクトホール２１ａを
形成するとともに、素子形成領域４の近傍に位置する層
間絶縁膜２０の部分にＮ型半導体領域１３の部分を露出
するコンタクトホール２１ａを形成する。
域６の近傍に位置する層間絶縁膜２０の部分にＮ型半導
体領域１３の部分を露出するコンタクトホール２１ａを
形成するとともに、素子形成領域４の近傍に位置する層
間絶縁膜２０の部分にＮ型半導体領域１３の部分を露出
するコンタクトホール２１ａを形成する。
【００５３】次に、図１１に示すように、コンタクトホ
ール２１ａ〜２１ｅを埋めるように、層間絶縁膜２０上
にたとえばアルミニウムなどの金属膜１２を形成する。
その金属膜１２上に所定のフォトレジストパターン（図
示せず）を形成し、そのフォトレジストパターンをマス
クとして金属膜１２に異方性エッチングを施すことによ
り、図４に示すように、所定の金属配線１２ａ〜１２ｅ
が形成される。これにより熱電変換素子８を備えた半導
体装置の主要部分が完成する。
ール２１ａ〜２１ｅを埋めるように、層間絶縁膜２０上
にたとえばアルミニウムなどの金属膜１２を形成する。
その金属膜１２上に所定のフォトレジストパターン（図
示せず）を形成し、そのフォトレジストパターンをマス
クとして金属膜１２に異方性エッチングを施すことによ
り、図４に示すように、所定の金属配線１２ａ〜１２ｅ
が形成される。これにより熱電変換素子８を備えた半導
体装置の主要部分が完成する。
【００５４】上述したように、本半導体装置では熱電変
換素子８はＮ型半導体領域１３、Ｐ型半導体領域１４お
よび金属配線１２ａ〜１２ｃを含んで構成される。その
Ｎ型半導体領域１３は、素子形成領域４においてｎチャ
ネル型ＭＯＳトランジスタＴ１のｎ-不純物領域１３ａ
およびｎ+不純物領域１３ｂを形成する際に同時に形成
される。
換素子８はＮ型半導体領域１３、Ｐ型半導体領域１４お
よび金属配線１２ａ〜１２ｃを含んで構成される。その
Ｎ型半導体領域１３は、素子形成領域４においてｎチャ
ネル型ＭＯＳトランジスタＴ１のｎ-不純物領域１３ａ
およびｎ+不純物領域１３ｂを形成する際に同時に形成
される。
【００５５】また、Ｐ型半導体領域１４は、素子形成領
域４においてｐチャネル型ＭＯＳトランジスタＴ２のｐ
-不純物領域１４ａおよびｐ+不純物領域１４ｂを形成す
る際に同時に形成される。
域４においてｐチャネル型ＭＯＳトランジスタＴ２のｐ
-不純物領域１４ａおよびｐ+不純物領域１４ｂを形成す
る際に同時に形成される。
【００５６】そして、金属配線１２ａ〜１２ｃは、ｎチ
ャネル型ＭＯＳトランジスタＴ１やｐチャネル型ＭＯＳ
トランジスタＴ２に電気的に接続される金属配線１２ｄ
〜１２ｉを形成する際に同時に形成される。
ャネル型ＭＯＳトランジスタＴ１やｐチャネル型ＭＯＳ
トランジスタＴ２に電気的に接続される金属配線１２ｄ
〜１２ｉを形成する際に同時に形成される。
【００５７】これにより、熱電変換素子８は新たな工程
を付加することなく、素子形成領域４にＭＯＳトランジ
スタＴ１、Ｔ２を形成する工程と同時に形成される。そ
の結果、製造コストを上昇させることなく冷却効果の高
い半導体装置を製造することができる。
を付加することなく、素子形成領域４にＭＯＳトランジ
スタＴ１、Ｔ２を形成する工程と同時に形成される。そ
の結果、製造コストを上昇させることなく冷却効果の高
い半導体装置を製造することができる。
【００５８】また、従来の半導体装置と比較して、フィ
ンやファンなどの付加的な部材を設ける必要がなく、半
導体装置の高集積化および高密度化、ひいては半導体装
置を組み込んだ電化製品の小型化にも寄与することがで
きる。
ンやファンなどの付加的な部材を設ける必要がなく、半
導体装置の高集積化および高密度化、ひいては半導体装
置を組み込んだ電化製品の小型化にも寄与することがで
きる。
【００５９】なお、図１２に示すように、少なくとも素
子形成領域６の近傍に位置する層間絶縁膜２０の部分に
形成されるコンタクトホール２１ｂ、２１ｇをそれぞれ
複数設けることで、金属配線１２ａとＮ型半導体領域１
３およびＰ型半導体領域との染色面積が拡大して、素子
形成領域４において発生する熱を効果的に吸収すること
ができる。また、このような複数のコンタクトホール
を、発熱量の比較的少ない領域の近傍に設けてもよく、
効率的な放熱を行うことができる。
子形成領域６の近傍に位置する層間絶縁膜２０の部分に
形成されるコンタクトホール２１ｂ、２１ｇをそれぞれ
複数設けることで、金属配線１２ａとＮ型半導体領域１
３およびＰ型半導体領域との染色面積が拡大して、素子
形成領域４において発生する熱を効果的に吸収すること
ができる。また、このような複数のコンタクトホール
を、発熱量の比較的少ない領域の近傍に設けてもよく、
効率的な放熱を行うことができる。
【００６０】次に、変形例に係る半導体装置について説
明する。変形例に係る半導体装置では、図１３に示すよ
うに、熱電変換素子８に生じる起電力を測定する起電力
測定回路部２４が設けられている。その起電力測定回路
部２４によって検出された起電力に基づいて熱電変換素
子８に流す電流を調整することにより、熱電変換素子８
による熱の吸収および放熱を制御する温度制御部２３が
設けられている。
明する。変形例に係る半導体装置では、図１３に示すよ
うに、熱電変換素子８に生じる起電力を測定する起電力
測定回路部２４が設けられている。その起電力測定回路
部２４によって検出された起電力に基づいて熱電変換素
子８に流す電流を調整することにより、熱電変換素子８
による熱の吸収および放熱を制御する温度制御部２３が
設けられている。
【００６１】次に、この半導体装置の動作について説明
する。図１４に示すように、半導体装置の動作（Ｓ１）
により半導体素子Ｔ１、Ｔ２が形成された素子形成領域
４では熱が発生する（Ｓ２）。熱の発生により、発熱量
の比較的少ない領域６の近傍に位置する金属配線１２ｂ
と金属配線１２ｃとの間に熱起電力が生じる。この熱起
電力が起電力測定回路部２４によって測定されて、素子
形成領域４の温度と発熱量の比較的少ない領域６の温度
との温度差が求められる（Ｓ３）。
する。図１４に示すように、半導体装置の動作（Ｓ１）
により半導体素子Ｔ１、Ｔ２が形成された素子形成領域
４では熱が発生する（Ｓ２）。熱の発生により、発熱量
の比較的少ない領域６の近傍に位置する金属配線１２ｂ
と金属配線１２ｃとの間に熱起電力が生じる。この熱起
電力が起電力測定回路部２４によって測定されて、素子
形成領域４の温度と発熱量の比較的少ない領域６の温度
との温度差が求められる（Ｓ３）。
【００６２】温度制御部２３により、その温度差が所定
の温度差よりも高いか低いかが判断される（Ｓ４）。温
度差が所定の温度差よりも高いと判断される場合には、
熱電変換素子８への電源供給をＯＮとする命令を電源部
１０に出力する（Ｓ５）。これにより、半導体素子が形
成された素子形成領域４の冷却が行われる（Ｓ６）。
の温度差よりも高いか低いかが判断される（Ｓ４）。温
度差が所定の温度差よりも高いと判断される場合には、
熱電変換素子８への電源供給をＯＮとする命令を電源部
１０に出力する（Ｓ５）。これにより、半導体素子が形
成された素子形成領域４の冷却が行われる（Ｓ６）。
【００６３】一方、温度差が所定の温度差よりも低いと
判断される場合には、熱電変換素子８への電源供給をＯ
ＦＦとする命令を電源部１０に出力する（Ｓ７）。これ
により、熱電変換素子８による冷却は行われずに消費電
力が節約される（Ｓ８）。
判断される場合には、熱電変換素子８への電源供給をＯ
ＦＦとする命令を電源部１０に出力する（Ｓ７）。これ
により、熱電変換素子８による冷却は行われずに消費電
力が節約される（Ｓ８）。
【００６４】このように、変形例に係る半導体装置で
は、起電力測定回路部２４と温度制御部２３を有して温
度差に基づいて熱電変換素子８を駆動する電源部１０を
ＯＮまたはＯＦＦさせることで、消費電力の節約を図り
ながら半導体装置における発熱部分の冷却を効率的に行
うことができる。
は、起電力測定回路部２４と温度制御部２３を有して温
度差に基づいて熱電変換素子８を駆動する電源部１０を
ＯＮまたはＯＦＦさせることで、消費電力の節約を図り
ながら半導体装置における発熱部分の冷却を効率的に行
うことができる。
【００６５】実施の形態２
実施の形態１において説明した半導体装置では、半導体
素子に生じた熱が熱電変換素子により吸収されて発熱量
が比較的少ない領域に放熱されることで、冷却が図られ
る半導体装置について説明した。実施の形態２では、半
導体素子に生じた熱を熱電変換素子により電気エネルギ
ー（熱起電力）に変換することで、半導体装置の温度の
上昇が抑制される半導体装置について説明する。
素子に生じた熱が熱電変換素子により吸収されて発熱量
が比較的少ない領域に放熱されることで、冷却が図られ
る半導体装置について説明した。実施の形態２では、半
導体素子に生じた熱を熱電変換素子により電気エネルギ
ー（熱起電力）に変換することで、半導体装置の温度の
上昇が抑制される半導体装置について説明する。
【００６６】本半導体装置における熱電変換素子の基本
構成は、電源部が設けられていない点を除いて実施の形
態１において説明した構成と同じである。したがって、
図１５に示すように、熱電変換素子８では、素子形成領
域４の近傍にそれぞれ位置するＮ型半導体領域１３の部
分とＰ型半導体領域１４の部分とに金属配線１２ａが電
気的に接続されている。
構成は、電源部が設けられていない点を除いて実施の形
態１において説明した構成と同じである。したがって、
図１５に示すように、熱電変換素子８では、素子形成領
域４の近傍にそれぞれ位置するＮ型半導体領域１３の部
分とＰ型半導体領域１４の部分とに金属配線１２ａが電
気的に接続されている。
【００６７】一方、発熱量の比較的少ない領域６の近傍
に位置するＮ型半導体領域１３の部分には金属配線１２
ｂが接続され、Ｐ型半導体領域１４の部分には金属配線
１２ｃが接続されている。その金属配線１２ｂ、１２ｃ
は、同一の半導体基板１上に形成された他の素子２６を
駆動するための他の素子の電源部２５に電気的に接続さ
れている。
に位置するＮ型半導体領域１３の部分には金属配線１２
ｂが接続され、Ｐ型半導体領域１４の部分には金属配線
１２ｃが接続されている。その金属配線１２ｂ、１２ｃ
は、同一の半導体基板１上に形成された他の素子２６を
駆動するための他の素子の電源部２５に電気的に接続さ
れている。
【００６８】また、以上のように、本半導体装置は電源
部が設けられていない点を除いて実施の形態１において
説明した構成と同じなので、実施の形態１において説明
した製造方法と実質的に同じ工程を経て本半導体装置を
形成することができる。
部が設けられていない点を除いて実施の形態１において
説明した構成と同じなので、実施の形態１において説明
した製造方法と実質的に同じ工程を経て本半導体装置を
形成することができる。
【００６９】この半導体装置によれば、図１６に模式的
に示すように、金属配線１２ａとＮ型半導体領域１３と
の接合部分および金属配線１２ａとＰ型半導体領域１４
との接合部分（接合部分Ａ）が発熱量が比較的多い素子
形成領域４の近傍に配置されている。一方、金属配線１
２ｂとＮ型半導体領域１３との接合部分および金属配線
１２ｃとＰ型半導体領域１４との接合部分（接合部分
Ｂ）が、発熱量が比較的少ない領域６の近傍に配置され
ている。このため、半導体装置の動作時においては接合
部分Ａが高温になり接合部分Ｂが低温になる結果、金属
配線１２ｂと金属配線ｃとの間に熱起電力が発生する。
に示すように、金属配線１２ａとＮ型半導体領域１３と
の接合部分および金属配線１２ａとＰ型半導体領域１４
との接合部分（接合部分Ａ）が発熱量が比較的多い素子
形成領域４の近傍に配置されている。一方、金属配線１
２ｂとＮ型半導体領域１３との接合部分および金属配線
１２ｃとＰ型半導体領域１４との接合部分（接合部分
Ｂ）が、発熱量が比較的少ない領域６の近傍に配置され
ている。このため、半導体装置の動作時においては接合
部分Ａが高温になり接合部分Ｂが低温になる結果、金属
配線１２ｂと金属配線ｃとの間に熱起電力が発生する。
【００７０】その熱起電力は、半導体基板１に形成され
た他の半導体素子を駆動するための電源部２５へ送られ
て他の素子２６の駆動に消費されることになる。
た他の半導体素子を駆動するための電源部２５へ送られ
て他の素子２６の駆動に消費されることになる。
【００７１】したがって、まず、素子形成領域６におい
て発生する熱が熱電変換素子８により熱起電力に変換さ
れることで、素子形成領域６における温度の上昇を抑制
することができる。
て発生する熱が熱電変換素子８により熱起電力に変換さ
れることで、素子形成領域６における温度の上昇を抑制
することができる。
【００７２】また、発生した熱起電力が他の素子の駆動
に使用されることで、半導体装置全体の消費電力の節減
を図ることができる。
に使用されることで、半導体装置全体の消費電力の節減
を図ることができる。
【００７３】しかも、そのような熱電変換素子８は新た
な工程を付加することなく、素子形成領域６にＭＯＳト
ランジスタＴ１、Ｔ２を形成する工程と同時に形成され
る。その結果、製造コストを上昇させることなく冷却効
果の高い半導体装置を製造することができる。
な工程を付加することなく、素子形成領域６にＭＯＳト
ランジスタＴ１、Ｔ２を形成する工程と同時に形成され
る。その結果、製造コストを上昇させることなく冷却効
果の高い半導体装置を製造することができる。
【００７４】このようなＭＯＳトランジスタでは、微細
化（ゲート長：約０．０１μｍから０．２０μｍ）が要
求されたり高速動作が要求されるため容易に発熱しやす
いが、熱電変換素子８により効果的に冷却することがで
きる。
化（ゲート長：約０．０１μｍから０．２０μｍ）が要
求されたり高速動作が要求されるため容易に発熱しやす
いが、熱電変換素子８により効果的に冷却することがで
きる。
【００７５】また、素子としてＭＯＳトランジスタを例
に挙げたが、Ｐ型およびＮ型のそれぞれの導電型領域を
含む素子とそのような素子に接続される導電領域とを有
する半導体装置であれば、新たな工程を付加することな
くこのような各導電型領域および導電領域の形成と同時
に熱電変換素子を容易に形成することができる。
に挙げたが、Ｐ型およびＮ型のそれぞれの導電型領域を
含む素子とそのような素子に接続される導電領域とを有
する半導体装置であれば、新たな工程を付加することな
くこのような各導電型領域および導電領域の形成と同時
に熱電変換素子を容易に形成することができる。
【００７６】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００７７】
【発明の効果】本発明の一つの局面における半導体装置
によれば、動作時に所定の素子に発生する熱は、半導体
基板の主表面に形成され、第１導電型半導体領域、第２
導電型半導体領域および第１配線部〜第３配線部を備え
た熱電変換素子によって吸収されることになる。これに
より、従来の半導体装置のように外部にフィンやファン
などの付加的な冷却部材を設けることなく、容易に半導
体装置を冷却することができる。しかも、この熱電変換
素子は新たな工程を付加せずに所定の素子を形成する際
に同時に形成されることができて、製造コストを上昇さ
せることなく容易に冷却効果の高い半導体装置が得られ
る。
によれば、動作時に所定の素子に発生する熱は、半導体
基板の主表面に形成され、第１導電型半導体領域、第２
導電型半導体領域および第１配線部〜第３配線部を備え
た熱電変換素子によって吸収されることになる。これに
より、従来の半導体装置のように外部にフィンやファン
などの付加的な冷却部材を設けることなく、容易に半導
体装置を冷却することができる。しかも、この熱電変換
素子は新たな工程を付加せずに所定の素子を形成する際
に同時に形成されることができて、製造コストを上昇さ
せることなく容易に冷却効果の高い半導体装置が得られ
る。
【００７８】具体的に熱電変換素子においては、第１導
電型半導体領域は第１導電型不純物領域と同時に形成さ
れ、第２導電型半導体領域は第２導電型不純物領域と同
時に形成され、第１配線部、第２配線部および第３配線
部は、導電領域と同時に形成されていることが好まし
い。
電型半導体領域は第１導電型不純物領域と同時に形成さ
れ、第２導電型半導体領域は第２導電型不純物領域と同
時に形成され、第１配線部、第２配線部および第３配線
部は、導電領域と同時に形成されていることが好まし
い。
【００７９】また、動作時の発熱量が比較的多い所定の
素子として、たとえば高速動作が要求される素子や微細
化が要求される素子が挙げられ、具体的には、１対の第
１導電型不純物領域および第１電極部を含む第１トラン
ジスタと、１対の第２導電型不純物領域および第２電極
部を含む第２トランジスタとを含むことが好ましく、こ
のような第１トランジスタ、第２トランジスタおよび導
電領域を形成することで、同時に熱電変換素子も容易に
形成される。
素子として、たとえば高速動作が要求される素子や微細
化が要求される素子が挙げられ、具体的には、１対の第
１導電型不純物領域および第１電極部を含む第１トラン
ジスタと、１対の第２導電型不純物領域および第２電極
部を含む第２トランジスタとを含むことが好ましく、こ
のような第１トランジスタ、第２トランジスタおよび導
電領域を形成することで、同時に熱電変換素子も容易に
形成される。
【００８０】さらに、熱電変換素子に対して、第２配線
部から第１導電型半導体領域、第１配線部および第２導
電型半導体領域を経て第３配線部に向かって直流電流を
流すための電源部を備えていることが好ましく、これに
より、熱電変換素子によって所定の素子が形成された所
定の領域に生じた熱が発熱量のより少ない領域に放熱さ
れることで、半導体装置における発熱部分の冷却が行わ
れる。
部から第１導電型半導体領域、第１配線部および第２導
電型半導体領域を経て第３配線部に向かって直流電流を
流すための電源部を備えていることが好ましく、これに
より、熱電変換素子によって所定の素子が形成された所
定の領域に生じた熱が発熱量のより少ない領域に放熱さ
れることで、半導体装置における発熱部分の冷却が行わ
れる。
【００８１】また、熱電変換素子の他端側に接続された
起電力測定部と、電源部に接続され、起電力測定部によ
り検出された起電力に基づいて熱電変換素子に流す電流
を調整することにより熱電変換素子による熱の吸収を制
御する温度制御部とを備えていることが好ましく、これ
により、所定の領域の温度に応じて熱電変換素子に流す
電流が調整されてより適切で効率的な冷却を行うことが
できる。
起電力測定部と、電源部に接続され、起電力測定部によ
り検出された起電力に基づいて熱電変換素子に流す電流
を調整することにより熱電変換素子による熱の吸収を制
御する温度制御部とを備えていることが好ましく、これ
により、所定の領域の温度に応じて熱電変換素子に流す
電流が調整されてより適切で効率的な冷却を行うことが
できる。
【００８２】一方、熱を吸収することで熱電変換素子に
発生した起電力は、半導体基板上に形成された他の素子
の駆動に用いられることも好ましく、この場合には、所
定の領域に発生する熱が熱起電力に変換されることで、
所定の領域の温度の上昇が抑制されて半導体装置におけ
る発熱部分の冷却が行われることになる。また、その起
電力が他の素子の駆動に用いられることで消費電力の節
約も図ることができる。
発生した起電力は、半導体基板上に形成された他の素子
の駆動に用いられることも好ましく、この場合には、所
定の領域に発生する熱が熱起電力に変換されることで、
所定の領域の温度の上昇が抑制されて半導体装置におけ
る発熱部分の冷却が行われることになる。また、その起
電力が他の素子の駆動に用いられることで消費電力の節
約も図ることができる。
【００８３】さらに、所定の素子および熱電変換素子を
覆うように半導体基板上に形成された層間絶縁膜と、一
端側に位置する層間絶縁膜の部分に形成され、第１導電
型半導体領域の表面をそれぞれ露出する複数の第１コン
タクトホールと、一端側に位置する層間絶縁膜の部分に
形成され、第２導電型半導体領域の表面をそれぞれ露出
する複数の第２コンタクトホールとを備え、第１配線部
は、複数の第１コンタクトホールおよび複数の第２コン
タクトホールを介して第１導電型半導体領域および第２
導電型半導体領域に電気的に接続されていることが好ま
しく、これにより、熱電変換素子では、第１配線部と第
１導電型半導体領域および第２導電型半導体領域との接
触面積の増加が図られて、所定の領域において発生する
熱を効果的に吸収することができる。
覆うように半導体基板上に形成された層間絶縁膜と、一
端側に位置する層間絶縁膜の部分に形成され、第１導電
型半導体領域の表面をそれぞれ露出する複数の第１コン
タクトホールと、一端側に位置する層間絶縁膜の部分に
形成され、第２導電型半導体領域の表面をそれぞれ露出
する複数の第２コンタクトホールとを備え、第１配線部
は、複数の第１コンタクトホールおよび複数の第２コン
タクトホールを介して第１導電型半導体領域および第２
導電型半導体領域に電気的に接続されていることが好ま
しく、これにより、熱電変換素子では、第１配線部と第
１導電型半導体領域および第２導電型半導体領域との接
触面積の増加が図られて、所定の領域において発生する
熱を効果的に吸収することができる。
【００８４】本発明の他の局面における半導体装置の製
造方法は以下の工程によれば、熱電変換素子は新たな工
程を付加せずに所定の素子を形成する際に同時に形成さ
れることで、容易にしかも製造コストを上昇させること
なく冷却効果の高い半導体装置を形成することができ
る。
造方法は以下の工程によれば、熱電変換素子は新たな工
程を付加せずに所定の素子を形成する際に同時に形成さ
れることで、容易にしかも製造コストを上昇させること
なく冷却効果の高い半導体装置を形成することができ
る。
【００８５】具体的に所定の素子を形成する工程は、１
対の第１導電型不純物領域および第１電極部を含む第１
トランジスタを形成する工程と、１対の第２導電型不純
物領域および第２電極部を含む第２トランジスタを形成
する工程とを含み、熱電変換素子を形成する工程は、第
１トランジスタの１対の第１導電型不純物領域と同時に
第１導電型半導体領域を形成する工程と、１対の第２導
電型不純物領域と同時に第２導電型半導体領域を形成す
る工程と、導電領域と同時に配線領域を形成する工程と
を含むことが好ましく、このような第１トランジスタ、
第２トランジスタおよび導電領域を形成することで、同
時に熱電変換素子も容易に形成される。
対の第１導電型不純物領域および第１電極部を含む第１
トランジスタを形成する工程と、１対の第２導電型不純
物領域および第２電極部を含む第２トランジスタを形成
する工程とを含み、熱電変換素子を形成する工程は、第
１トランジスタの１対の第１導電型不純物領域と同時に
第１導電型半導体領域を形成する工程と、１対の第２導
電型不純物領域と同時に第２導電型半導体領域を形成す
る工程と、導電領域と同時に配線領域を形成する工程と
を含むことが好ましく、このような第１トランジスタ、
第２トランジスタおよび導電領域を形成することで、同
時に熱電変換素子も容易に形成される。
【図１】 本発明の実施の形態１に係る半導体装置の斜
視図である。
視図である。
【図２】 同実施の形態において、熱電変換素子の構造
を示す模式図である。
を示す模式図である。
【図３】 同実施の形態において、図１に示す半導体装
置の部分拡大斜視図である。
置の部分拡大斜視図である。
【図４】 同実施の形態において、図３に示す断面線Ｉ
Ｖ−ＩＶにおける断面図である。
Ｖ−ＩＶにおける断面図である。
【図５】 同実施の形態において、図３に示す断面線Ｖ
−Ｖにおける断面図である。
−Ｖにおける断面図である。
【図６】 同実施の形態において、半導体装置の製造方
法の一工程を示す断面図である。
法の一工程を示す断面図である。
【図７】 同実施の形態において、図６に示す工程の後
に行われる工程を示す断面図である。
に行われる工程を示す断面図である。
【図８】 同実施の形態において、図７に示す工程の後
に行われる工程を示す断面図である。
に行われる工程を示す断面図である。
【図９】 同実施の形態において、図８に示す工程の後
に行われる工程を示す断面図である。
に行われる工程を示す断面図である。
【図１０】 同実施の形態において、図９に示す工程の
後に行われる工程を示す断面図である。
後に行われる工程を示す断面図である。
【図１１】 同実施の形態において、図１０に示す工程
の後に行われる工程を示す断面図である。
の後に行われる工程を示す断面図である。
【図１２】 同実施の形態において、素子形成領域側の
コンタクトホールの配置の一例を示す上面図である。
コンタクトホールの配置の一例を示す上面図である。
【図１３】 同実施の形態において、変形例に係る半導
体装置の部分拡大斜視図である。
体装置の部分拡大斜視図である。
【図１４】 同実施の形態において、変形例に係る半導
体装置の動作のフローを示す図である。
体装置の動作のフローを示す図である。
【図１５】 本発明の実施の形態２に係る半導体装置の
部分拡大斜視図である。
部分拡大斜視図である。
【図１６】 同実施の形態において、熱電変換素子の構
造を示す模式図である。
造を示す模式図である。
１ 半導体基板、２ 半導体装置、４ 素子形成領域、
６ 発熱量の少ない領域、８ 熱電変換素子、１０ 電
源部、１２ 金属膜、１２ａ〜１２ｉ 金属配線、１３
Ｎ型半導体領域、１３ａ ｎ-不純物領域、１３ｂ
ｎ+不純物領域、１４ Ｐ型半導体領域、１４ａ ｐ-不
純物領域、１４ｂ ｐ+不純物領域、１６素子分離膜、
１７ ゲート絶縁膜、１８ ゲート電極、１９ サイド
ウォール絶縁膜、２０ 層間絶縁膜、２１ａ〜２１ｊ
コンタクトホール、Ｔ１ ｎチャネル型ＭＯＳトランジ
スタ、Ｔ２ ｐチャネル型ＭＯＳトランジスタ。
６ 発熱量の少ない領域、８ 熱電変換素子、１０ 電
源部、１２ 金属膜、１２ａ〜１２ｉ 金属配線、１３
Ｎ型半導体領域、１３ａ ｎ-不純物領域、１３ｂ
ｎ+不純物領域、１４ Ｐ型半導体領域、１４ａ ｐ-不
純物領域、１４ｂ ｐ+不純物領域、１６素子分離膜、
１７ ゲート絶縁膜、１８ ゲート電極、１９ サイド
ウォール絶縁膜、２０ 層間絶縁膜、２１ａ〜２１ｊ
コンタクトホール、Ｔ１ ｎチャネル型ＭＯＳトランジ
スタ、Ｔ２ ｐチャネル型ＭＯＳトランジスタ。
Claims (9)
- 【請求項１】 半導体基板の主表面の所定の領域に形成
され、第１導電型不純物領域および第２導電型不純物領
域を含む所定の素子と、 前記所定の素子に電気的に接続される導電領域と、 前記半導体基板の主表面に形成され、一端側が前記所定
の領域の近傍に配置されて前記所定の素子の動作時にお
いて発生する熱を吸収し、他端側が前記半導体基板の領
域のうちの発熱量のより少ない領域に配置される熱電変
換素子とを有し、 前記熱電変換素子は、 前記半導体基板の主表面に、前記所定の領域の近傍から
前記発熱量のより少ない領域にわたってそれぞれ形成さ
れた第１導電型半導体領域および第２導電型半導体領域
と、 前記一端側において前記第１導電型半導体領域および前
記第２導電型半導体領域に電気的に接続される第１配線
部と、 前記他端側において前記第１導電型半導体領域に電気的
に接続される第２配線部と、 前記他端側において前記第２導電型半導体領域に電気的
に接続される第３配線部とを備えた、半導体装置。 - 【請求項２】 前記熱電変換素子において、 前記第１導電型半導体領域は、前記第１導電型不純物領
域と同時に形成され、 前記第２導電型半導体領域は、前記第２導電型不純物領
域と同時に形成され、 前記第１配線部、前記第２配線部および前記第３配線部
は、前記導電領域と同時に形成された、請求項１記載の
半導体装置。 - 【請求項３】 前記所定の素子は、 １対の前記第１導電型不純物領域および第１電極部を含
む第１トランジスタと、１対の前記第２導電型不純物領
域および第２電極部を含む第２トランジスタとを含む、
請求項１または２に記載の半導体装置。 - 【請求項４】 前記熱電変換素子に対して、前記第２配
線部から前記第１導電型半導体領域、第１配線部および
前記第２導電型半導体領域を経て前記第３配線部に向か
って直流電流を流す電源部を備えた、請求項１〜３のい
ずれかに記載の半導体装置。 - 【請求項５】 前記熱電変換素子の前記他端側に接続さ
れた起電力測定部と、 前記電源部に接続され、前記起電力測定部により検出さ
れた起電力に基づいて前記熱電変換素子に流す電流を調
整することにより前記熱電変換素子による熱の吸収を制
御する温度制御部とを備えた、請求項４記載の半導体装
置。 - 【請求項６】 前記所定の素子以外の他の素子と、 前記他の素子を駆動するための電源部とを備え、 前記熱を吸収することで前記熱電変換素子に発生した起
電力は、前記電源部に送られて前記他の素子の駆動に用
いられる、請求項１または２に記載の半導体装置。 - 【請求項７】 前記所定の素子および前記熱電変換素子
を覆うように前記半導体基板上に形成された層間絶縁膜
と、 前記一端側に位置する前記層間絶縁膜の部分に形成さ
れ、前記第１導電型半導体領域の表面をそれぞれ露出す
る複数の第１コンタクトホールと、 前記一端側に位置する前記層間絶縁膜の部分に形成さ
れ、前記第２導電型半導体領域の表面をそれぞれ露出す
る複数の第２コンタクトホールと、を備え、 前記第１配線部は、前記複数の第１コンタクトホールお
よび前記複数の第２コンタクトホールを介して前記第１
導電型半導体領域および前記第２導電型半導体領域に電
気的に接続された、請求項１〜６のいずれかに記載の半
導体装置。 - 【請求項８】 半導体基板の主表面に所定の素子を形成
する工程と、 前記所定の素子に電気的に接続される導電領域を形成す
る工程と、 前記半導体基板の主表面に、一端側が前記所定の素子が
形成される領域に配置されて前記所定の素子の動作時に
おいて発生する熱を吸収し、他端側が前記半導体基板の
領域のうちの発熱量のより少ない領域に配置される熱電
変換素子を形成する工程とを備え、 前記熱電変換素子を形成する工程は、前記所定の素子を
形成する工程および前記導電領域を形成する工程と同時
に行われる、半導体装置の製造方法。 - 【請求項９】 前記所定の素子を形成する工程は、 １対の第１導電型不純物領域および第１電極部を含む第
１トランジスタを形成する工程と、 １対の第２導電型不純物領域および第２電極部を含む第
２トランジスタを形成する工程とを含み、 前記熱電変換素子を形成する工程は、 前記第１トランジスタの前記１対の第１導電型不純物領
域と同時に第１導電型半導体領域を形成する工程と、 前記１対の第２導電型不純物領域と同時に第２導電型半
導体領域を形成する工程と、 前記導電領域と同時に配線領域を形成する工程とを含
む、請求項８記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001297182A JP2003101082A (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
| DE10235428A DE10235428A1 (de) | 2001-09-27 | 2002-08-02 | Halbleitervorrichtung |
| TW091118671A TW557558B (en) | 2001-09-27 | 2002-08-19 | Semiconductor device |
| US10/225,148 US6774450B2 (en) | 2001-09-27 | 2002-08-22 | Semiconductor device with thermoelectric heat dissipating element |
| KR1020020050444A KR20030026835A (ko) | 2001-09-27 | 2002-08-26 | 반도체 장치 |
| CN02142236A CN1411058A (zh) | 2001-09-27 | 2002-08-27 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001297182A JP2003101082A (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101082A true JP2003101082A (ja) | 2003-04-04 |
Family
ID=19118303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001297182A Withdrawn JP2003101082A (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6774450B2 (ja) |
| JP (1) | JP2003101082A (ja) |
| KR (1) | KR20030026835A (ja) |
| CN (1) | CN1411058A (ja) |
| DE (1) | DE10235428A1 (ja) |
| TW (1) | TW557558B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283130A (ja) * | 2009-06-04 | 2010-12-16 | Fujitsu Ltd | インターポーザ、半導体装置及び電子装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800194B2 (en) * | 2002-04-23 | 2010-09-21 | Freedman Philip D | Thin film photodetector, method and system |
| US8907323B2 (en) * | 2002-04-23 | 2014-12-09 | Philip D. Freedman | Microprocessor assembly |
| US8426720B2 (en) * | 2004-01-09 | 2013-04-23 | Industrial Technology Research Institute | Micro thermoelectric device and manufacturing method thereof |
| JP4521236B2 (ja) * | 2004-08-31 | 2010-08-11 | 株式会社東芝 | 熱電変換装置及び熱電変換装置の製造方法 |
| US20060048809A1 (en) * | 2004-09-09 | 2006-03-09 | Onvural O R | Thermoelectric devices with controlled current flow and related methods |
| US20060090787A1 (en) * | 2004-10-28 | 2006-05-04 | Onvural O R | Thermoelectric alternators and thermoelectric climate control devices with controlled current flow for motor vehicles |
| US7851237B2 (en) * | 2007-02-23 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device test structures and methods |
| US10573578B2 (en) * | 2007-08-29 | 2020-02-25 | Texas Instruments Incorporated | Bondpad integrated thermoelectric cooler |
| US20090056345A1 (en) * | 2007-08-29 | 2009-03-05 | Texas Instruments Incorporated | Nanoscale thermoelectric refrigerator |
| US20110006388A1 (en) * | 2008-03-26 | 2011-01-13 | Masafumi Kawanaka | Semiconductor device |
| US8264055B2 (en) * | 2008-08-08 | 2012-09-11 | Texas Instruments Incorporated | CMOS thermoelectric refrigerator |
| CN101930954B (zh) * | 2010-08-23 | 2012-02-15 | 北京大学 | 一种soi场效应晶体管的散热结构 |
| JP2013050818A (ja) * | 2011-08-30 | 2013-03-14 | Toshiba Corp | メモリシステム |
| US10825752B2 (en) * | 2013-06-18 | 2020-11-03 | Intel Corporation | Integrated thermoelectric cooling |
| WO2016166183A1 (en) | 2015-04-13 | 2016-10-20 | Barco N.V. | Browser based display system for displaying image data |
| US11424399B2 (en) * | 2015-07-07 | 2022-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated thermoelectric devices in Fin FET technology |
| US9773717B1 (en) | 2016-08-22 | 2017-09-26 | Globalfoundries Inc. | Integrated circuits with peltier cooling provided by back-end wiring |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119067A (ja) | 1984-11-15 | 1986-06-06 | Toshiba Corp | 高密度集積回路 |
| JPS61174749A (ja) | 1985-01-30 | 1986-08-06 | Toshiba Corp | 高密度集積回路 |
| JPS6376463A (ja) | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 薄膜冷却装置 |
| JPH05235127A (ja) | 1992-02-24 | 1993-09-10 | Nippondenso Co Ltd | Ｓｏｉ半導体装置 |
| JPH06188342A (ja) * | 1992-12-18 | 1994-07-08 | Kawasaki Steel Corp | 半導体素子冷却装置 |
| JPH06318736A (ja) * | 1993-05-06 | 1994-11-15 | Canon Inc | 薄膜ペルチェ熱電素子 |
| JP3477790B2 (ja) | 1994-02-28 | 2003-12-10 | ソニー株式会社 | 電気回路装置 |
| JPH08274226A (ja) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | 半導体装置 |
| JPH0964255A (ja) | 1995-08-25 | 1997-03-07 | Murata Mfg Co Ltd | 半導体装置 |
| KR19980078151A (ko) * | 1997-04-25 | 1998-11-16 | 김영환 | 반도체 장치 냉각 방법 |
| JPH11135692A (ja) * | 1997-10-31 | 1999-05-21 | Sony Corp | 集積回路 |
| JPH11214598A (ja) * | 1998-01-23 | 1999-08-06 | Takeshi Aoki | 大規模集積回路（ｌｓｉ）チップの冷却方法 |
| JPH11224922A (ja) | 1998-02-05 | 1999-08-17 | Sony Corp | 半導体装置 |
| US6034408A (en) * | 1998-05-14 | 2000-03-07 | International Business Machines Corporation | Solid state thermal switch |
| US6281120B1 (en) * | 1998-12-18 | 2001-08-28 | National Semiconductor Corporation | Temperature control structure for integrated circuit |
| US6082115A (en) * | 1998-12-18 | 2000-07-04 | National Semiconductor Corporation | Temperature regulator circuit and precision voltage reference for integrated circuit |
| JP3341719B2 (ja) * | 1999-07-07 | 2002-11-05 | 日本電気株式会社 | 半導体回路冷却装置及びそれを用いた表示装置 |
| US6476483B1 (en) * | 1999-10-20 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for cooling a silicon on insulator device |
| US6222113B1 (en) * | 1999-12-09 | 2001-04-24 | International Business Machines Corporation | Electrically-isolated ultra-thin substrates for thermoelectric coolers |
-
2001
- 2001-09-27 JP JP2001297182A patent/JP2003101082A/ja not_active Withdrawn
-
2002
- 2002-08-02 DE DE10235428A patent/DE10235428A1/de not_active Withdrawn
- 2002-08-19 TW TW091118671A patent/TW557558B/zh not_active IP Right Cessation
- 2002-08-22 US US10/225,148 patent/US6774450B2/en not_active Expired - Fee Related
- 2002-08-26 KR KR1020020050444A patent/KR20030026835A/ko not_active Application Discontinuation
- 2002-08-27 CN CN02142236A patent/CN1411058A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283130A (ja) * | 2009-06-04 | 2010-12-16 | Fujitsu Ltd | インターポーザ、半導体装置及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6774450B2 (en) | 2004-08-10 |
| KR20030026835A (ko) | 2003-04-03 |
| TW557558B (en) | 2003-10-11 |
| CN1411058A (zh) | 2003-04-16 |
| US20030057511A1 (en) | 2003-03-27 |
| DE10235428A1 (de) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003101082A (ja) | 半導体装置およびその製造方法 | |
| US7957143B2 (en) | Motor controller | |
| US20110128727A1 (en) | Integrated seebeck device | |
| JP2007234913A (ja) | 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ | |
| US20060028796A1 (en) | Printed circuit board having cooling means incorporated therein | |
| JP2019079839A (ja) | 半導体パワーモジュール | |
| US6504208B2 (en) | Power MOSFET device, structures employing the same and methods of fabrication | |
| US8395255B2 (en) | Semiconductor device having a cooling function component | |
| JP2001163065A (ja) | 電子部品の冷却装置及び冷却ユニット | |
| KR100790290B1 (ko) | 전자 냉각소자 및 그의 제조방법 | |
| JPH11214598A (ja) | 大規模集積回路（ｌｓｉ）チップの冷却方法 | |
| JP2004056054A (ja) | 半導体スイッチ装置 | |
| JP2004266145A (ja) | 冷却装置 | |
| JP5407808B2 (ja) | 電力制御装置 | |
| JP2010148229A (ja) | ハーフブリッジインバータおよび３相ブリッジインバータ | |
| JP2009212111A (ja) | トランジスタ | |
| JPH11204767A (ja) | 半導体装置 | |
| JPH11135692A (ja) | 集積回路 | |
| WO2012071991A1 (zh) | 一种芯片的散热结构 | |
| US20240128262A1 (en) | Bipolar junction transistor (bjt) structure | |
| TW200937689A (en) | Chip with thermoelectric function | |
| JPH08336259A (ja) | 車両用交流発電機 | |
| CN107658278A (zh) | 一种高效散热装置 | |
| JP2007043075A (ja) | 熱電変換装置 | |
| JP2001308571A (ja) | 電子部品等冷却装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |