JP2010148229A - ハーフブリッジインバータおよび３相ブリッジインバータ - Google Patents

Abstract

【課題】より小型で、高密度実装が可能であり、インバータスイッチングに伴うノイズの発生を低減し、ノイズに対する耐量が高いハーフブリッジインバータや３相ブリッジインバータを、コストの上昇を招くことなく提供する。
【解決手段】表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、表面の端子配列が、第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスとを組み合わせ、第１のＦＥＴデバイスのドレインを正極側電線に、第２のＦＥＴデバイスのソースを負極側電線に接続し、併せて各冷却フィンの電位を固定しているハーフブリッジインバータおよび３相ブリッジインバータ。
【選択図】図１

Description

本発明はハーフブリッジインバータおよび３相ブリッジインバータに関し、特に２種類のＦＥＴデバイスを用いたハーフブリッジインバータおよび３相ブリッジインバータに関する。

トランジスタを使用したインバータは、誘導加熱装置、可変速駆動装置、スイッチング機器等に適切な交流電源を供給する手段として広く用いられている。

ここで、従来のトランジスタを使用したインバータの一例として、ＦＥＴデバイス（電界効果型半導体素子）を用いたインバータの典型的なものを図１０に示し説明する。図１０は、従来のハーフブリッジインバータの回路の要部を示す図である。図１０において、１０は電源の正極側電線であり、２０は電源の負極側電線であり、３０は出力線である。また、１１は、表面にゲートＧとドレインＤとソースＳとがこの順に並び、裏側の放熱面にドレイン電位（以下、「Ｄ電位」とも言う）を持ったデバイス構造のＦＥＴデバイス（以下、このタイプのＦＥＴデバイスを「第１のＦＥＴデバイス」ともいう）１５を用いた上アームであり、２１は前記と同じＦＥＴデバイスを用いた下アームである。

さらに、５０は上アーム１１側の第１のＦＥＴデバイス１５に設けられた冷却フィンであり、６０は下アーム２１側の第１のＦＥＴデバイス１５に設けられた冷却フィンである。なお、図１０においては、上アーム１１と下アーム２１につき、点線で囲んで範囲を示しているが、他の図面においては、図面が煩雑になることを避けるために、前記の点線の記載は省略している。

このように、従来のハーフブリッジインバータにおいては、図１０に示すように、第１のＦＥＴデバイス１５を２個用いている。そして、正極側電線１０は上アーム１１のドレインＤに、負極側電線２０は下アーム２１のソースＳに、出力線３０は上アーム１１のソースＳと下アーム２１のドレインＤに接続されている。

そして、上アーム１１と下アーム２１のゲートＧに、図示しない制御回路から所定のタイミングで交互に電圧が印加されることにより、上アーム１１の開閉と、下アーム２１の開閉とが交互に行われて、図示しない負荷側に交流を発生させるように構成されている。

このように、従来のハーフブリッジインバータにおいては、冷却フィンを上下アーム１１、２１各々のＦＥＴデバイスに設ける（５０、６０の計２個）必要があり、各々の冷却フィンに冷却用ファンを取り付けた構造となるため、冷却器が大きくなり、インバータが大型化するという問題があった。

また、下アーム２１に設けられた冷却フィン６０は上アーム１１と下アーム２１との接続箇所に配置されているため、上下アーム１１、２１のゲートＧの開閉動作、即ちインバータスイッチング動作により、冷却フィン６０の電位は、正極と同じになったり負極と同じになったりして、大きく変動し、その結果、冷却フィン６０から放射電波（以下、「ノイズ」ともいう）の発生、即ちエミッション（Ｅｍｉｓｓｉｏｎ）が起こる。そのため、例えばシールド材で囲む等の措置を施して放射電波をシールドする等のノイズ対策を施すことが必要となるが、冷却の関係もあり完全なシールドを行うことは困難であり、ノイズに対する耐量、即ちイミュニティ（Ｉｍｍｕｎｉｔｙ）耐量が低く、ノイズによる誤作動等の危険性があった。

さらに、主回路と、上アーム１１と下アーム２１のゲートＧの開閉を制御する制御回路とが混触構造となるため、設計や製造が複雑化して、装置の小型化を阻害すると共にコストの上昇を招いていた。

次に、従来のインバータの別の一例を図１１に示し説明する。図１１は、従来の３相ブリッジインバータの回路の要部を示す図である。図１１において、３１、３２、３３は出力線であり、５５は冷却フィンである。

図１１に示すように、この３相ブリッジインバータは、上下アーム１１、２１の双方に第１のＦＥＴデバイス１５が用いられた組を３組有している。そして、各々の組の上アーム１１のドレインＤはいずれも正極側電線１０に接続されている一方、下アーム２１のソースＳは、いずれも負極側電線２０に接続されている。そして、各組の上アーム１１のソースＳと下アーム２１のドレインＤに、お互いに独立した出力線３１、３２、３３が接続されている。

そして、３組の上アーム１１と下アーム２１の各ゲートＧに、図示しない制御回路から相互に１／３ずつタイミングをずらして所定の電圧が印加されることにより、各組の上アーム１１と下アーム２１が交互に開閉されて、これにより３本の出力線３１、３２、３３に３相交流を発生させるように構成されている。

このように、従来の３相ブリッジインバータにおいては、正極（Ｐ極）側の３個の各上アーム１１は放熱面のＤ電位を共通としているため、３個の各上アーム１１側のＦＥＴデバイス１５に設けられる冷却フィンを共通化することができる（１個の冷却フィン５５）。しかし、負極（Ｎ極）側の３個の各下アーム２１は放熱面のＤ電位が各組において異なるため、３個の各下アーム２１側のＦＥＴデバイス１５に設けられる冷却フィンは個別に設けることが必要となり（３個の冷却フィン６２、６３、６４）、前記と合わせ合計４個の冷却フィンが必要となる。このため、冷却用ファン取付け構造が複雑になり、３相ブリッジインバータが大型化するという問題があった。

そして、ハーフブリッジインバータの場合と同様に、上アーム１１と下アーム２１のゲートの開閉動作、即ちインバータスイッチング動作により、３個の冷却フィン６２、６３、６４の電位が変動するため、各冷却フィン６２、６３、６４からノイズが発生し、ノイズ対策を施すことが必要となるが、冷却の関係もあり完全なシールドを行うことは困難であり、イミュニティ耐量が低く、ノイズによる誤作動等の危険性があった。

また、ハーフブリッジインバータの場合と同じく、主回路と各ゲートＧの開閉を制御する制御回路が混触構造となるため、設計や製造が複雑化して、装置の小型化を阻害すると共にコストの上昇を招いていた。

上記した従来のハーフブリッジインバータや３相ブリッジインバータにおける問題点を解決するために、例えば、電位が変動しない側の半導体スイッチ素子のコレクタ面（上記のドレインに相当）を、冷却用フィンを備えた冷却体に直接接合し、変動する側の半導体スイッチ素子のコレクタ面は絶縁物を介して同じ冷却体に熱的に接合し、この際冷却体を共通とする発明や、低インピーダンスで結合されている別個の冷却体とするトランジスタインバータの発明等が提案されている（特許文献１）。
特開２０００−２６０９３７号公報

しかしながら、近年、より小型で高性能かつより安価なインバータを望むユーザーの要請は益々厳しくなってきており、前記した従来技術のインバータではこの要請に応えきれない状況となっている。

そこで、本発明は、より小型で、高密度実装が可能であり、インバータスイッチングに伴うノイズの発生を低減し、ノイズに対する耐量が高いハーフブリッジインバータや３相ブリッジインバータを、コストの上昇を招くことなく提供することを課題とする。

本発明は、上記の課題を解決することを目的としてなされたものであり、以下、各請求項の発明を説明する。

請求項１に記載の発明は、
表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
を組み合わせたハーフブリッジインバータであって、
前記第１のＦＥＴデバイスのドレインを正極側電線に接続し、併せて冷却フィンの電位を固定し、
前記第２のＦＥＴデバイスのソースを負極側電線に接続し、併せて冷却フィンの電位を固定していることを特徴とするハーフブリッジインバータである。

本請求項の発明においては、従来のように、上下各アームのＦＥＴデバイスとして、表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスを２個用いるのではなく、正極側電線に接続されるＦＥＴデバイスとして第１のＦＥＴデバイスを用いる一方、負極側電線に接続されるＦＥＴデバイスとして、表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート側に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスを用いている。

そして、第１のＦＥＴデバイスでは、ドレインを正極側電線に接続して正極（Ｐ極）電位をデバイス放熱面電位（Ｄ電位）とし、第２のＦＥＴデバイスでは、ソースを負極側電線に接続して負極（Ｎ極）電位をデバイス放熱面電位（Ｓ電位）として、各々の電位を固定している。そのため、インバータスイッチング動作時におけるエミッションを低減することができる。

エミッションを小さくすることにより、ノイズ対策が容易となり、イミュニティ耐量を高めることができるため、より小型で高性能なハーフブリッジインバータを低コストで提供することができる。

なお、回路的には、第１のＦＥＴデバイスのソースと第２のＦＥＴデバイスのドレインが接続され、さらにこの接続箇所に出力線が出力され、さらに第１のＦＥＴデバイスを正極側電線に接続し、第２のＦＥＴデバイスを負極側電線に接続させるようにすればよいため、これらの回路を設計し、実際に製作するに際して、主回路と制御回路の絶縁、分離がし易くなり、この面からもデバイスのエミッションが小さく、イミュニティ耐性が高い、優れた性能のハーフブリッジインバータを提供することができる。

請求項２に記載の発明は、
表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
を組み合わせたハーフブリッジインバータであって、
前記第２のＦＥＴデバイスのドレインは正極側電線に、前記第１のＦＥＴデバイスのソースは負極側電線に接続され、
さらに、前記第２のＦＥＴデバイスのソースと前記第１のＦＥＴデバイスのドレインは共に、２個のＦＥＴデバイス共通の冷却フィンに接続されている
ことを特徴とするハーフブリッジインバータである。

本請求項の発明においては、第１のＦＥＴデバイスと第２のＦＥＴデバイスを組み合わせ、正極側電線に接続されるＦＥＴデバイスとして第２のＦＥＴデバイスを用い、負極側電線に接続されるＦＥＴデバイスとして第１のＦＥＴデバイスを用いている。そして、第２のＦＥＴデバイスのドレインを正極側電線に、第１のＦＥＴデバイスのソースを負極側電線に接続することにより、上下アームデバイスの放熱面を共通化して、第２のＦＥＴデバイスのデバイス放熱面電位（Ｓ電位）と第１のＦＥＴデバイスのデバイス放熱面電位（Ｄ電位）とを同一電位（インバータ出力電位）とし、共通の１つの冷却フィンに接続している。そのため、冷却用ファンの取付け機構や冷却構造を簡略化することができる。

そして、このような端子配列とすることにより、高電位主回路側（パワー回路正極、負極およびインバータ出力）と低電位制御回路側（インバータゲートドライブ）とに分離可能なブリッジ構造とすることができ、インバータスイッチング動作時におけるエミッションを小さくして、イミュニティ耐量を高くすることができる。

また、第２のＦＥＴデバイスのソースと第１のＦＥＴデバイスのドレインは共に共通の冷却フィンに接続されており、この冷却フィンから出力線を取出すことにより、基板パターン配線による平面配線構造（２次元構造インバータ）から空中の空間スペースに配線を引き出した立体配線構造（３次元構造インバータ）を実現することが可能となるため、ハーフブリッジインバータの高密度化、小型化を図ることができる。

さらに、主回路と制御回路の絶縁、分離もし易く、回路の作成も容易となるため、これらの面からも優れたハーフブリッジインバータを提供することができる。

請求項３に記載の発明は、
表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
を組み合わせた３相ブリッジインバータであって、
各組とも、
前記第１のＦＥＴデバイスのドレインを正極側電線に接続し、併せて３個の第１のＦＥＴデバイスは冷却フィンを共通のものとしてその電位を固定し、
前記第２のＦＥＴデバイスのソースを負極側電線に接続し、併せて３個の第２のＦＥＴデバイスは冷却フィンを共通のものとしてその電位を固定していることを特徴とする３相ブリッジインバータである。

本請求項の発明においては、冷却フィンを共通のものとしてその電位を固定しているため、請求項１の発明と同じく正極側と負極側の２個の冷却フィンで充分であり、インバータスイッチング動作時におけるエミッションを低減することが出来る。

エミッションを小さくすることにより、ノイズ対策が容易となり、イミュニティ耐量を高めることができるため、エミッションが小さく、イミュニティ耐性が高い、より小型で高性能な３相ブリッジインバータを低コストで提供することができる。

請求項４に記載の発明は、
表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
を組み合わせた３相ブリッジインバータであって、
各組とも、
前記第２のＦＥＴデバイスのドレインは正極側電線に、前記第１のＦＥＴデバイスのソースは負極側電線に接続され、
さらに前記第２のＦＥＴデバイスのソースと前記第１のＦＥＴデバイスのドレインは共に、２個のＦＥＴデバイス共通の冷却フィンに接続されていることを特徴とする３相ブリッジインバータである。

本請求項の発明においては、請求項２の発明と同じく第１および第２、２つのＦＥＴデバイスの組毎に冷却フィンは１個で済む（合計３個）ため、冷却用ファン取付けを初めとして各種の構造が簡略となる。また、第２のＦＥＴデバイスのソースと第１のＦＥＴデバイスのドレインは共に共通の冷却フィンに接続されて下り、このフィンから出力線を取出すことにより、３次元回路構造を実現することができ、出力パターンの削減も図れるため、立体構造のインバータとして、高密度化、小型化することができる。また、回路の設計、敷設等も容易となる。この結果、より小型で高性能な３相ブリッジインバータを低コストで提供することができる。

本発明により、より小型化した、高密度実装が可能であり、インバータスイッチングに伴うノイズの発生を低減し、ノイズに対する耐量が高いハーフブリッジインバータや３相ブリッジインバータを、コストの上昇を招くことなく提供することができる。

以下、本発明をその最良の実施の形態に基づいて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。

（ＦＥＴデバイス）
最初に、本発明を実施の形態に基づいて説明するのに先立ち、各実施の形態で使用する２種のＦＥＴデバイスを、図１を参照しつつ説明する。図１において、１５は第１のＦＥＴデバイスであり、２５は第２のＦＥＴデバイスである。図１の（１）は第１のＦＥＴデバイス１５を表側から見た図およびＡ方向に矢視した図であり、（２）は第２のＦＥＴデバイスを表側から見た図およびＡ方向に矢視した図である。

第１のＦＥＴデバイス１５は、表面の端子配列が左側からゲートＧ、ドレインＤ、ソースＳの順であり、また矢視Ａで示す裏側の放熱面はドレインＤと絶縁されていない構造となっている。また、第２のＦＥＴデバイス２５は、表面の端子配列が左側からドレインＤ、ソースＳ、ゲートＧの順であり、また矢視Ａで示す裏側の放熱面はソースＳと絶縁されていない構造となっている。

（第１の実施の形態）
次に、本発明の第１の実施の形態に係るハーフブリッジインバータについて図面を参照しつつ説明する。第１の実施の形態は、前記第１のＦＥＴデバイスと第２のＦＥＴデバイスを用い、冷却フィンは２個あるが何れの冷却フィンの電位も固定されているハーフブリッジインバータに関する。

図２は、第１の実施の形態に係るハーフブリッジインバータの要部の回路図である。図２において、１１は第１のＦＥＴデバイス１５を用いた上アーム、２２は第２のＦＥＴデバイス２５を用いた下アームであり、５０は正極側電線１０に接続された上アーム側の冷却フィンであり、６１は負極側電線２０に接続された下アーム２２側の冷却フィンである。

第１の実施の形態に係るハーフブリッジインバータの場合、冷却フィンは上アーム１１と下アーム２２に各１個ずつ必要であること、および上アーム１１側の冷却フィン５０が正極側電線１０に接続されている点では、従来のハーフブリッジインバータ（図１０）と同じである。

しかしながら、第１の実施の形態のハーフブリッジインバータでは、下アーム２２側の冷却フィン６１は負極側電線に接続されて、冷却フィン６１の電位は常に負極と同じに固定されている。そのため、インバータスイッチング動作時におけるエミッションを低減することができる。エミッションを小さくすることにより、ノイズ対策が容易となり、イミュニティ耐量を高めることができるため、より小型で高性能なハーフブリッジインバータを提供することができる。

図３に、第１の実施の形態に係るハーフブリッジインバータの基本パターン構成を、図４に基本構成イメージを示す。図３および図４において、１９は正極側のパターン（配線）であり、２９は負極側のパターンであり、３９は出力側回路のパターンであり、７０は制御回路のパターンであり、８０は基板であり、８１は基板８０の貫通孔内に設けられた負極パターン（パターン２９と同電位）である。

図３および図４に示すように、このハーフブリッジインバータでは、基板８０の上左側に正極側のパターン１９を、下左側に負極側のパターン２９を形成し、さらに負極側のパターン２９は貫通孔内の負極パターン８１を介して基板８０の上にある下アーム２２に設けられた冷却フィン６１と接続されている。また、制御回路のパターン７０と出力側回路のパターン３９は図上各々基板８０の上右側と下右側に形成されている。

このように、第１の実施の形態に係るハーフブリッジインバータでは、主回路と制御回路が別々の位置に形成されているため、回路相互の電磁気的な影響の排除が容易となり、回路の設計、製造も容易となり、この面からも小型化、低コスト化に寄与する。

（第２の実施の形態）
次に、本発明の第２の実施の形態に係るハーフブリッジインバータについて図面を参照しつつ説明する。第２の実施の形態は、上アームと下アームの接続箇所に、上下のアーム共通の冷却フィンを１個設けたハーフブリッジインバータに関する。

図５は、第２の実施の形態のハーフブリッジインバータの要部の回路図である。図５において、１２は第２のＦＥＴデバイス２５を用いた上アームであり、２１は第１のＦＥＴデバイス１５を用いた下アームである。５６は上アーム１２と下アーム２１共通の冷却フィンであり、上アーム１２の第２のＦＥＴデバイス２５のソースと下アーム２１の第１のＦＥＴデバイス１５のドレインに接続されている。

第２の実施の形態に係るハーフブリッジインバータにおいて、上アーム１２のソースと下アーム２１のドレインに冷却フィンが接続されているため電位が固定されず、この冷却フィン５６から電波が放射される点は、従来のハーフブリッジインバータ（図１０）と同じである。

しかしながら、第２の実施の形態に係るハーフブリッジインバータでは、冷却フィン５６から出力線（ハーフブリッジインバータ）３０を直接引き出すことにより３次元回路構造とすることが出来るため、出力パターンの削減を図ることが可能となり、ハーフブリッジインバータを平面構造から立体構造にすることができ、高密度化が可能となり、ひいては装置の小型化に寄与することとなる。

また、上アーム１２と下アーム２１の冷却フィン５６は共通となるため、冷却フィンは１個で済む。このため、冷却用ファン取付け、発生電波のシールドをも含めて構造が簡単、製造が容易となり、この面からも装置の小型化、低コスト化につながる。

図６に、第２の実施の形態に係るハーフブリッジインバータの基本パターン構成を、図７に基本構成イメージを示す。図６と図７において、３０はハーフブリッジインバータの出力線であり、３８は冷却フィン５６に付設された出力端子である。

図７に示す様に、このハーフブリッジインバータでは、基板８０の上右側に正極側のパターン１９を、下右側に負極側のパターン２９を形成し、制御回路のパターン７０は基板８０の下左側に、出力端子３８は上アーム１２と下アーム２１共通の冷却フィン５６に接続され、さらに基板８０の上方かつ左側に設けられている。

このように、第２の実施の形態に係るハーフブリッジインバータでは、主回路と制御回路が別々の位置に形成されているため、回路の設計、製造も容易となり、この面からも小型化、低コスト化に寄与する。

（第３の実施の形態）
次に、本発明の第３の実施の形態に係る３相ブリッジインバータについて図面を参照しつつ説明する。第３の実施の形態は、前記第１の実施の形態とハーフブリッジインバータと３相ブリッジインバータという相違はあるが、第１の実施の形態と同様に上アーム側、下アーム側の何れの冷却フィンも電位が固定されている３相ブリッジインバータに関する。

図８は、第３の実施の形態の３相ブリッジインバータの要部の回路図である。図８において、３１、３２、３３は各々３組の出力線であり、６５は３個の下アーム２２共通の冷却フィンである。第３の実施の形態に係る３相ブリッジインバータの場合、３個の上アーム１１側の冷却フィン５５が共通化され、かつ正極側電線に接続されている点は、従来の３相ブリッジインバータ（図１１）と同じである。

しかしながら、３個の下アーム２２側の冷却フィン６５が共通化され、負極側電線に接続されている点では、従来の３相ブリッジインバータとは相違する。このため、上下冷却フィンの合計個数が減った（４個→２個）こともあり、冷却フィンの取付けが容易となり装置の小型化にも繋がる。また、冷却フィン６５の電位は常に負極と同じ、即ち一定であるため、電波の放射が少なくなり、その結果ＦＥＴデバイスのエミッションが小さくなり、イミュニティ耐量も高くなり、装置の高性能化に寄与する。

なお、第３の実施の形態に係る３相ブリッジインバータの基本パターン構成と基本構成イメージは、本質的には図３と図４に示す第１の実施の形態に係るものと同じであるため、それらを図示して説明することは省略する。

（第４の実施の形態）
次に、本発明の第４の実施の形態に係る３相ブリッジインバータについて図面を参照しつつ説明する。第４の実施の形態は、前記第２の実施の形態とハーフブリッジインバータと３相ブリッジインバータという相違はあるが、第２の実施の形態と同様に上アームと下アームの接続箇所に、上下のアーム共通の冷却フィンを設けている３相ブリッジインバータに関する。

図９は、第４の実施の形態に係る３相ブリッジインバータの要部の回路図である。図９において、５７、５８、５９は各々３組の上下アーム１２、２１共通の冷却フィンである。第４の実施の形態に係る３相ブリッジインバータは、各組の上下アーム１２、２１の冷却フィン５７、５８、５９が各々の組で共通化されているため、その取付けのみならず冷却ファンの取付け、発生した電波のシールド措置等も簡単かつ容易となり、装置の小型化、低コスト化にも繋がる。

なお、第４の実施の形態に係る３相ブリッジインバータの基本パターン構成と基本構成イメージは、本質的には図６と図７に示す第２の実施の形態に係るものと同じであるため、それらを図示して説明することは省略する。

以上、各実施の形態におけるインバータでは、トランジスタとしてＦＥＴデバイスを用いているが、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等、他の半導体素子であっても良い。

本発明に係るハーフブリッジインバータまたは３相ブリッジインバータに用いる第１のＦＥＴデバイスおよび第２のＦＥＴデバイスを表側から見た図である。 本発明の第１の実施の形態に係るハーフブリッジインバータの要部の回路図である。 本発明の第１の実施の形態に係るハーフブリッジインバータの基本パターン構成を示す図である。 本発明の第１の実施の形態に係るハーフブリッジインバータの基本構成イメージを示す図である。 本発明の第２の実施の形態に係るハーフブリッジインバータの要部の回路図である。 本発明の第２の実施の形態に係るハーフブリッジインバータの基本パターン構成を示す図である。 本発明の第２の実施の形態に係るハーフブリッジインバータの基本構成イメージを示す図である。 本発明の第３の実施の形態に係る３相ブリッジインバータの要部の回路図である。 本発明の第４の実施の形態に係る３相ブリッジインバータの要部の回路図である。 従来技術のハーフブリッジインバータの回路図である。 従来技術の３相ブリッジインバータの回路図である。

符号の説明

１０ 正極側電線
１１、１２ 上アーム
１５ 第１のＦＥＴデバイス
１９ 正極側のパターン
２０ 負極側電線
２１、２２ 下アーム
２５ 第２のＦＥＴデバイス
２９ 負極側のパターン
３０、３１、３２、３３ 出力線
３８ 出力端子
３９ 出力側回路のパターン
５０、５５、５６、５７、５８、５９、
６０、６１、６２、６３、６４、６５ 冷却フィン
７０ 制御回路のパターン
８０ 基板
８１ 負極パターン

Claims (4)

1. 表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
   表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
   を組み合わせたハーフブリッジインバータであって、
   前記第１のＦＥＴデバイスのドレインを正極側電線に接続し、併せて冷却フィンの電位を固定し、
   前記第２のＦＥＴデバイスのソースを負極側電線に接続し、併せて冷却フィンの電位を固定していることを特徴とするハーフブリッジインバータ。
2. 表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
   表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
   を組み合わせたハーフブリッジインバータであって、
   前記第２のＦＥＴデバイスのドレインは正極側電線に、前記第１のＦＥＴデバイスのソースは負極側電線に接続され、
   さらに、前記第２のＦＥＴデバイスのソースと前記第１のＦＥＴデバイスのドレインは共に、２個のＦＥＴデバイス共通の冷却フィンに接続されている
   ことを特徴とするハーフブリッジインバータ。
3. 表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
   表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
   を組み合わせた３相ブリッジインバータであって、
   各組とも、
   前記第１のＦＥＴデバイスのドレインを正極側電線に接続し、併せて３個の第１のＦＥＴデバイスは冷却フィンを共通のものとしてその電位を固定し、
   前記第２のＦＥＴデバイスのソースを負極側電線に接続し、併せて３個の第２のＦＥＴデバイスは冷却フィンを共通のものとしてその電位を固定していることを特徴とする３相ブリッジインバータ。
4. 表面の端子配列が、いずれか一方の側からゲート、ドレイン、ソースの順であり、裏側の放熱面がドレインと絶縁されていない構造を有する第１のＦＥＴデバイスと、
   表面の端子配列が、前記第１のＦＥＴデバイスにおけるゲート位置に対応する側からドレイン、ソース、ゲートの順であり、裏側の放熱面がソースと絶縁されていない構造を有する第２のＦＥＴデバイスと
   を組み合わせた３相ブリッジインバータであって、
   各組とも、
   前記第２のＦＥＴデバイスのドレインは正極側電線に、前記第１のＦＥＴデバイスのソースは負極側電線に接続され、
   さらに前記第２のＦＥＴデバイスのソースと前記第１のＦＥＴデバイスのドレインは共に、２個のＦＥＴデバイス共通の冷却フィンに接続されていることを特徴とする３相ブリッジインバータ。

Images