DE102019132141A1 - Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung - Google Patents

Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung Download PDF

Info

Publication number
DE102019132141A1
DE102019132141A1 DE102019132141.7A DE102019132141A DE102019132141A1 DE 102019132141 A1 DE102019132141 A1 DE 102019132141A1 DE 102019132141 A DE102019132141 A DE 102019132141A DE 102019132141 A1 DE102019132141 A1 DE 102019132141A1
Authority
DE
Germany
Prior art keywords
fin
gate
integrated circuit
dielectric material
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019132141.7A
Other languages
English (en)
Inventor
Leonard Guler
Nick Lindert
Biswajeet Guha
Swaminathan Sivakumar
Tahir Ghani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102019132141A1 publication Critical patent/DE102019132141A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Finnen-Trimm-Plug-Strukturen zum Weitergeben von Kanalspannung sind beschrieben. Bei einem Beispiel umfasst eine Integrierte-Schaltungs-Struktur eine Finne umfassend Silizium, wobei die Finne eine Oberseite und Seitenwände aufweist. Die Finne weißt einen Graben auf, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt trennt. Eine erste Gate-Struktur, umfassend eine Gate-Elektrode, ist über der Oberseite von und lateral benachbart zu den Seitenwänden des ersten Finnenabschnitts. Eine zweite Gate-Struktur, umfassend eine Gate-Elektrode, ist über der Oberseite von und lateral benachbart zu den Seitenwänden des zweiten Finnenabschnitts. Eine Isolationsstruktur ist in dem Graben der Finne, wobei die Isolationsstruktur zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur ist. Die Isolationsstruktur umfasst ein erstes dielektrisches Material, das ein ausgespartes zweites dielektrisches Material, das unterschiedlich zu dem ersten dielektrischen Material ist, lateral umgibt, wobei das ausgesparte zweite dielektrische Material eine Oxidationskatalysatorschicht lateral umgibt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der Offenbarung sind in dem Gebiet fortgeschrittener Integrierte-Schaltungs-Struktur-Herstellung und insbesondere Finnen-Trimm-Plug-Strukturen zum Weitergeben von Kanalspannung und Verfahren zum Herstellen von Finnen-Trimm-Plug-Strukturen zum Weitergeben von Kanalspannung.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen bei integrierten Schaltungen eine Antriebskraft hinter einer ständig wachsenden Halbleiterindustrie. Das Skalieren auf immer kleinere Merkmale ermöglicht erhöhte Dichten von funktionalen Einheiten auf der begrenzten Grundfläche von Halbleiterchips. Zum Beispiel erlaubt eine schrumpfende Transistorgröße die Einbringung einer erhöhten Anzahl von Speicher- oder Logik-Bauelementen auf einem Chip, was die Herstellung von Produkten mit erhöhter Kapazität ermöglicht. Das Streben nach immer höherer Kapazität ist jedoch nicht ohne Probleme. Die Notwendigkeit, die Performance jedes Bauelements zu optimieren, wird immer wichtiger.
  • Die Variabilität bei herkömmlichen und aktuell bekannten Herstellungsprozessen kann die Möglichkeit einschränken, sie weiter in den 10-Nanometer-Knoten- oder Unter-10-Nanometer-Knoten-Bereich auszudehnen. Folglich kann die Herstellung der funktionalen Komponenten, die für Knoten zukünftiger Technologie benötigt werden, die Einführung von neuen Methoden oder die Integration neuer Techniken in aktuelle Herstellungsprozesse oder anstelle von aktuellen Herstellungsprozessen erfordern.
  • Figurenliste
    • 1A und 1B stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Multi-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
    • 2A-2D stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Einzel-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
    • 3 stellt eine Querschnittsansicht einer Integrierte-Schaltungs-Struktur mit einer Finne mit einer Multi-Gate-Beabstandung zur lokalen Isolation dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 4A stellt eine Querschnittsansicht einer Integrierte-Schaltungs-Struktur mit einer Finne mit einer Einzel-Gate-Beabstandung zur lokalen Isolation dar, gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung.
    • 4B stellt eine Querschnittsansicht dar, die Positionen zeigt, wo eine Finnenisolationsstruktur anstelle einer Gate-Elektrode gebildet sein kann, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 5A-5C stellen verschiedene Tiefen-Möglichkeiten für einen Finnenschnitt dar, der unter Verwendung eines Finnen-Trimm-Isolationsansatzes erzeugt wird, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 6 stellt eine Draufsicht und eine entsprechende Querschnittsansicht entnommen entlang der Achse a-a' dar, die mögliche Optionen für die Tiefe von lokalen versus breiteren Positionen von Finnenschnitten innerhalb einer Finne zeigen, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 7A und 7B stellen Querschnittsansichten von verschiedenen Operationen bei einem Verfahren zum Auswählen von Finnen-Ende-Stressor-Positionen an Enden einer Finne, die einen breiten Schnitt aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung dar.
    • 8A und 8B stellen Querschnittsansichten von verschiedenen Operationen bei einem Verfahren zum Auswählen von Finnen-Ende-Stressor-Positionen an Enden einer Finne, die einen lokalen Schnitt aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung dar.
    • 9A-9H stellen Querschnittsansichten von verschiedenen Operationen bei einem Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur mit dielektrischen Finnen-Trimm-Plugs gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung dar.
    • 10 stellt eine Querschnittsansicht einer Struktur dar, die zu darstellenden Zwecken Finnen-Trimm-Plug-Strukturen an allen möglichen Stellen aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 11 stellt eine winkelige Ansicht einer Finne mit uniaxialer Druckbelastung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung dar.
    • 12A und 12B stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Einzel-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur in ausgewählten Gate-Leitungs-Schnittpositionen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
    • 13A-13C stellen Querschnittsansichten von verschiedenen Möglichkeiten für dielektrische Plugs für lokale Poly-Schneide- und Finnen-Trimm-Isolations- (FTI; fin trim isolation) Finnenschnitt-Positionen und Positionen nur für Poly-Schneiden für verschiedene Regionen der Struktur aus 12B dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 14 stellt eine Rechenvorrichtung gemäß einer Implementierung der Offenbarung dar.
    • 15 stellt einen Interposer dar, der ein oder mehrere Ausführungsbeispiele der Offenbarung umfasst.
    • 16 ist eine isometrische Ansicht einer mobilen Rechenplattform, die eine IC einsetzt, hergestellt gemäß einem oder mehreren der hierin beschriebenen Prozesse oder umfassend ein oder mehrere der hierin beschriebenen Merkmale, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
    • 17 stellt eine Querschnittsansicht eines an einem Flip-Chip befestigten Dies dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Eine fortschrittliche Herstellung einer Integrierte-Schaltungs-Struktur wird beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details ausgeführt, wie beispielsweise spezifische Integrations- und Material-Vorgaben, um ein tiefgreifendes Verständnis von Ausführungsbeispielen der vorliegenden Offenbarung bereitzustellen. Für einen Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Offenbarung ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen werden bekannte Merkmale, wie beispielsweise Entwurfslayouts integrierter Schaltungen, nicht detailliert beschrieben, um Ausführungsbeispiele der vorliegenden Offenbarung nicht unnötig unklar zu machen. Ferner wird darauf hingewiesen, dass die verschiedenen Ausführungsbeispiele, die in den Figuren gezeigt sind, veranschaulichende Darstellungen sind und nicht zwingend maßstabsgetreu gezeichnet sind.
  • Die folgende detaillierte Beschreibung ist in ihrem Wesen ausschließlich darstellend und soll die Ausführungsbeispiele des Gegenstands oder der Anmeldung und die Verwendungen solcher Ausführungsbeispiele nicht einschränken. Nach hiesigem Gebrauch bedeutet das Wort „beispielhaft“ „dienend als Beispiel, Fall oder Darstellung“. Irgendeine Implementierung, die hierin als beispielhaft beschrieben wird, soll nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Implementierungen aufgefasst werden. Ferner besteht keine Absicht, sich an irgendeine ausgedrückte oder implizierte Theorie zu binden, die in dem vorangehenden technischen Gebiet, dem Hintergrund, der kurzen Zusammenfassung oder der nachfolgenden detaillierten Beschreibung präsentiert wird.
  • Diese Beschreibung umfasst Bezugnahmen auf „ein einzelnes Ausführungsbeispiel“ oder „ein Ausführungsbeispiel“. Das Auftreten der Phrasen „bei einem einzigen Ausführungsbeispiel“ oder „bei einem Ausführungsbeispiel“ bezieht sich nicht notwendigerweise auf dasselbe Ausführungsbeispiel. Bestimmte Merkmale, Strukturen oder Charakteristika können in irgendeiner geeigneten Weise kombiniert werden, die dieser Offenbarung entspricht.
  • Terminologie. Die nachfolgenden Absätze geben Definitionen oder Kontext für Ausdrücke, die sich in dieser Offenbarung finden (einschließlich den beiliegenden Ansprüchen):
    • „Aufweisen.“ Dieser Ausdruck ist offen. Wie er in den beigefügten Ansprüchen verwendet wird, schließt dieser Ausdruck keine zusätzliche Struktur oder Schritte aus.
  • „Ausgebildet.“ Verschiedene Einheiten oder Komponenten können als „ausgebildet zum“ Ausführen einer Aufgabe oder mehrerer Aufgaben beschrieben oder beansprucht sein. In solchen Kontexten wird „ausgebildet zum“ verwendet, um eine Struktur zu bezeichnen, durch Anzeigen, dass die Einheiten oder Komponenten eine Struktur umfassen, die diese Aufgabe oder Aufgaben während der Operation ausführen. Als solches kann die Einheit oder Komponente derart bezeichnet sein, um ausgebildet zu sein, um die Aufgabe auszuführen, sogar wenn die spezifizierte Einheit oder Komponente momentan nicht in Betrieb ist (z.B. nicht eingeschaltet oder aktiv ist). Die Angabe, dass eine Einheit oder Schaltung oder Komponente „ausgebildet“ ist zum Ausführen von einer oder mehreren Aufgaben soll ausdrücklich nicht 35 U.S.C. §112 Absatz sechs für diese Einheit oder Komponente aufrufen.
  • „Erster“, „zweiter“, etc. Nach hiesigem Gebrauch werden diese Ausdrücke als Etiketten für Nomen verwendet, denen sie vorausgehen, und implizieren nicht irgendeine Art von Reihenfolge (z.B. räumlich, zeitlich, logisch, etc.).
  • „Gekoppelt“ - Die folgende Beschreibung bezieht sich auf Elemente oder Knoten oder Merkmale, die miteinander „gekoppelt“ sind. Wie hierin verwendet, außer ausdrücklich anders angegeben, bedeutet „gekoppelt“, dass ein Element oder Knoten oder Merkmal direkt oder indirekt mit einem anderen Element oder Knoten oder Merkmal verbunden ist (oder direkt oder indirekt mit demselben kommuniziert), und nicht notwendigerweise mechanisch.
  • Zusätzlich kann eine bestimmte Terminologie auch in der nachfolgenden Beschreibung ausschließlich zum Zweck der Referenz verwendet werden und soll nicht einschränkend sein. Zum Beispiel beziehen sich Ausdrücke wie „obere“, „untere“ und „oben“ und „unten“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke wie beispielsweise „vorne“, „hinten“, „Rück-“, „Seiten-“, „außen-“ und „innen-“ beschreiben die Ausrichtung oder eine Position oder beides von Abschnitten der Komponente innerhalb eines konsistenten aber beliebigen Bezugsrahmens, der Bezug nehmend auf den Text und die zugeordneten Zeichnungen deutlich gemacht wird, die die erörterte Komponente beschreiben. Eine solche Terminologie kann die Wörter umfassen, die vorangehend spezifisch erwähnt wurden, Ableitungen davon und Wörter ähnlicher Bedeutung.
  • „(Ver)Hindern“ - Wie hierin verwendet, wird (ver)hindern verwendet, um einen reduzierenden oder minimierenden Effekt zu beschreiben. Wenn eine Komponente oder ein Merkmal derart beschrieben wird, dass es eine Aktion, Bewegung oder einen Zustand (ver)hindert, kann es das Ergebnis oder Resultat oder den zukünftigen Zustand vollständig verhindern. Zusätzlich kann sich „(verhindern“ auch auf eine Reduzierung oder Verringerung des Ergebnisses, der Performance oder des Effekts beziehen, der anderweitig auftreten könnte. Wenn dementsprechend eine Komponente, ein Element oder ein Merkmal derart bezeichnet wird, dass es ein Ergebnis oder einen Zustand verhindert, muss es das Ergebnis oder den Zustand nicht vollständig verhindern oder eliminieren.
  • Hierin beschriebene Ausführungsbeispiele können auf eine Front-End-of-Line (FEOL) Halbleiter-Verarbeitung und -Strukturen ausgerichtet sein. FEOL ist der erste Abschnitt der Herstellung einer integrierten Schaltung (IC; integrated circuit), wo die individuellen Bauelemente (z.B. Transistoren, Kondensatoren, Widerstände, etc.) in dem Halbleitersubstrat oder der -Schicht strukturiert werden. FEOL deckt im Allgemeinen alles ab bis zu (aber nicht einschließlich) der Abscheidung von Metall-Verbindungsschichten. Nach der letzten FEOL-Operation ist das Ergebnis üblicherweise ein Wafer mit isolierten Transistoren (z.B. ohne irgendwelche Drähte).
  • Hierin beschriebene Ausführungsbeispiele können auf eine Back-End-of-Line (BEOL) Halbleiter-Verarbeitung und -Strukturen ausgerichtet sein. BEOL ist der zweite Abschnitt einer IC-Herstellung, wo die individuellen Bauelemente (z.B. Transistoren, Kondensatoren, Widerstände, etc.) mit einer Verdrahtung auf dem Wafer verbunden werden, z.B. der Metallisierungsschicht oder -Schichten. BEOL umfasst Kontakte, Isolierschichten (Dielektrika), Metallebenen und Bond-Positionen für Chip-zu-Package-Verbindungen. Bei dem BEOL-Teil der Herstellungsstufe werden Kontakte (Anschlussflächen), Verbindungsdrähte (interconnect wires), Vias und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können bei BEOL mehr als 10 Metallschichten hinzugefügt werden.
  • Nachstehend beschriebene Ausführungsbeispiele können auf FEOL-Verarbeitung und - Strukturen, BEOL-Verarbeitung und -Strukturen, oder sowohl FEOL- als auch BEOL-Verarbeitung und -Strukturen anwendbar sein. Genauer gesagt, obwohl ein exemplarisches Verarbeitungsschema dargestellt sein kann, das ein FEOL-Verarbeitungsszenario verwendet, können solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Auf ähnliche Weise, obwohl ein exemplarisches Verarbeitungsschema dargestellt sein kann, das ein BEOL-Verarbeitungsszenario verwendet, können solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein.
  • Gemäß einem oder mehreren hierin beschriebenen Ausführungsbeispielen wird Finnen-Trimm-Isolation (FTI; fin-trim isolation) und Einzel-Gate-Beabstandung für isolierte Finnen beschrieben. Nicht-planare Transistoren, die eine Finne aus Halbleitermaterial verwenden, die von einer Substratoberfläche hervorsteht, setzen eine Gate-Elektrode ein, die sich um zwei, drei oder sogar alle Seiten der Finne wickelt (d.h. Dual-Gate, Tri-Gate, Nanodraht-Transistoren). Source- und Drain-Regionen sind dann üblicherweise in der Finne gebildet oder als wieder gewachsene Abschnitte der Finne, auf jeder Seite der Gate-Elektrode. Um eine Source- oder Drain-Region eines ersten, nicht planaren Transistors von einer Source- oder Drain-Region eines benachbarten zweiten nicht-planaren Transistors zu isolieren, kann ein Zwischenraum oder Raum zwischen zwei benachbarten Finnen gebildet werden. Ein solcher Isolationszwischenraum erfordert in der Regel ein maskiertes Ätzen irgendeiner Art. Sobald sie isoliert sind, wird ein Gate-Stapel dann über den individuellen Finnen strukturiert, wiederum üblicherweise mit einem maskierten Ätzen irgendeiner Art (z.B. einem Leitungs-Ätzen oder einem Öffnungs-Ätzen, abhängig von der spezifischen Implementierung).
  • Ein potenzielles Problem bei den oben beschriebenen Finnen-Isolationstechniken ist, dass die Gates mit den Enden der Finnen nicht selbstausgerichtet sind, und eine Ausrichtung der Gate-Stapel-Struktur mit der Halbleiterfinnen-Struktur auf einer Überlagerung dieser zwei Strukturen basiert. Als solches werden lithographische Überlagerungstoleranzen in die Dimensionierung der Halbleiterfinne und des Isolationszwischenraums addiert, wobei die Finnen von größerer Länge und die Isolationszwischenräume größer sein müssen, als sie es anderweitig für eine gegebene Ebene einer Transistor-Funktionalität wären. Bauelement-Architekturen und Herstellungstechniken, die eine solche Überdimensionierung reduzieren, bieten daher höchst vorteilhafte Verbesserungen bei der Transistordichte.
  • Ein anderes potenzielles Problem mit den vorangehend beschriebenen Finnen-Isolationstechniken ist, dass Spannung in der Halbleiterfinne, die erwünscht ist zum Verbessern der Trägermobilität, aus der Kanalregion des Transistors verloren gehen kann, wo zu viele Finnen-Oberflächen während der Herstellung frei gelassen werden, wodurch erlaubt wird, dass sich die Finnen-Spannung entspannt. Bauelement-Architekturen und Herstellungstechniken, die höhere Pegel einer erwünschten Finnen-Spannung beibehalten, bieten daher vorteilhafte Verbesserungen bei der Performance von nicht planaren Transistoren.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung werden hierin Gate-Durchgangs-Finnenisolations-Architekturen und -Techniken beschrieben. Bei den dargestellten exemplarischen Ausführungsbeispielen sind nicht-planare Transistoren in einem mikroelektronischen Bauelement, wie beispielsweise einer integrierten Schaltung (IC; integrated circuit), voneinander auf eine Weise isoliert, die selbstausgerichtet mit Gate-Elektroden der Transistoren ist. Obwohl Ausführungsbeispiele der vorliegenden Offenbarung praktisch auf irgendeine IC anwendbar sind, die nicht-planare Transistoren verwendet, umfassen exemplarische ICs, sind aber nicht beschränkt auf, Mikroprozessorkerne, umfassend Logik- und Speicher- (SRAM) Abschnitte, RFICs (z.B. drahtlose ICs, umfassend digitale Basisband- und analoge Front-End-Module) und Leistungs-ICs.
  • Bei Ausführungsbeispielen sind zwei Enden von benachbarten Halbleiterfinnen elektrisch voneinander isoliert, mit einer Isolationsregion, die relativ zu Gate-Elektroden positioniert ist, mit der Verwendung von nur einer Strukturierungs-Maskenebene. Bei einem Ausführungsbeispiel wird eine einzelne Maske eingesetzt, um eine Mehrzahl von Opfer-Platzhalter-Streifen eines festen Abstands zu bilden, wobei einer erste Teilmenge der Platzhalterstreifen eine Position oder Abmessung von Isolationsregionen definiert, während eine zweite Teilmenge der Platzhalterstreifen eine Position oder Abmessung einer Gate-Elektrode definiert. Bei bestimmten Ausführungsbeispielen ist die erste Teilmenge von Platzhalterstreifen entfernt und Isolationsschnitte werden in die Halbleiterfinnen in den Öffnungen gemacht, die aus der Entfernung der ersten Teilmenge resultieren, während die zweite Teilmenge der Platzhalterstreifen schließlich durch Nicht-Opfer-Gate-ElektrodenStapel ersetzt wird. Da eine Teilmenge aus Platzhaltern, die für den Austausch der Gate-Elektrode verwendet wird, eingesetzt wird, um die Isolationsregionen zu bilden, wird das Verfahren und die daraus resultierende Architektur hierin als „Gate-Durchgangs-“ Isolation bezeichnet. Ein oder mehrere Gate-Durchgangs-Isolations-Ausführungsbeispiele, die hierin beschrieben sind, ermöglichen zum Beispiel möglicherweise höhere Transistordichten und höhere Pegel einer vorteilhaften Transistorkanal-Spannung.
  • Wenn die Isolation nach Platzierung oder Definition der Gate-Elektrode definiert ist, kann eine größere Transistordichte erreicht werden, da Finnen-Isolations-Dimensionierung und -Platzierung genau im Abstand zu den Gate-Elektroden gemacht werden können, so dass sowohl Gate-Elektroden als auch Isolationsregionen ganzzahlige Mehrfache eines minimalen Merkmalsabstands einer einzelnen Maskierungsebene sind. Bei weiteren Ausführungsbeispielen, bei denen die Halbleiterfinne eine Gitter-Fehlanpassung mit einem Substrat aufweist, auf dem die Finne angeordnet ist, werden größere Spannungsgrade beibehalten durch Definieren der Isolation nach Platzierung oder Definition der Gate-Elektrode. Für solche Ausführungsbeispiele sind andere Merkmale des Transistors (wie beispielsweise die Gate-Elektrode und hinzugefügte Source- oder Drain-Materialien), die vor Enden der Finne gebildet sind, definiert, um beim mechanischen Beibehalten der Finnenspannung zu helfen, nachdem ein Isolationsschnitt in die Finne gemacht wurde.
  • Um mehr Kontext zu geben, kann die Transistorskalierung von einer dichteren Packung von Zellen innerhalb des Chips profitieren. Momentan sind die meisten Zellen von ihren Nachbarn durch zwei oder mehr Dummy-Gates getrennt, die vergrabene Finnen haben. Die Zellen werden isoliert durch Ätzen der Finnen unter diesen zwei Dummy-Gates, die eine Zelle mit der anderen verbinden. Ein Skalieren kann wesentlich profitieren, wenn die Anzahl von Dummy-Gates, die benachbarte Zellen trennen, von zwei oder mehr auf eines reduziert werden können. Wie oben erklärt wurde, erfordert eine Lösung zwei oder mehr Dummy-Gates. Die Finnen unter den zwei oder mehr Dummy-Gates werden während einer Finnen-Strukturierung geätzt. Ein potentielles Problem bei einem solchen Ansatz ist, dass Dummy-Gates Raum auf dem Chip verbrauchen, der für die Zellen verwendet werden kann. Bei einem Ausführungsbeispiel ermöglichen die hierin beschriebenen Ansätze die Verwendung von nur einem einzelnen Dummy-Gate zum Trennen benachbarter Zellen.
  • Bei einem Ausführungsbeispiel ist ein Finnen-Trimm-Isolationsansatz als ein selbstausgerichtetes Strukturierungsschema implementiert. Hier werden die Finnen unter einem einzelnen Gate herausgeätzt. Somit können benachbarte Zellen durch ein einzelnes Dummy-Gate getrennt werden. Vorteile eines solchen Ansatzes können ein Sparen von Raum auf dem Chip und Erlauben von mehr Rechenleistung für einen gegebenen Bereich umfassen. Der Ansatz kann auch erlauben, dass ein Finnen-Trimmen bei einer Teil-Finnen-Abstands-Distanz ausgeführt wird.
  • 1A und 1B stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Multi-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
  • Bezugnehmend auf 1A ist eine Mehrzahl von Finnen 102 gezeigt, die eine Länge entlang einer ersten Richtung 104 aufweisen. Ein Gitter 106 mit Beabstandungen 107 dazwischen, die Positionen zum schließlichen Bilden einer Mehrzahl von Gate-Leitungen definieren, ist entlang einer zweiten Richtung 108 orthogonal zu der ersten Richtung 104 gezeigt.
  • Bezugnehmend auf 1B wird ein Abschnitt der Mehrzahl von Finnen 102 geschnitten (z. B. entfernt durch einen Ätzprozess), um Finnen 110 zu hinterlassen, die einen Schnitt 112 in denselben aufweisen. Eine Isolationsstruktur, die schließlich in dem Schnitt 112 gebildet wird, weist daher eine Abmessung von mehr als einer einzelnen Gate-Leitung auf, z.B. eine Abmessung von drei Gate-Leitungen 106. Dementsprechend werden Gate-Strukturen, die schließlich entlang der Positionen der Gate-Leitungen 106 gebildet werden, zumindest teilweise über einer Isolationsstruktur gebildet, die in dem Schnitt 112 gebildet ist. Somit ist der Schnitt 112 ein relativ breiter Finnenschnitt.
  • 2A-2D stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Einzel-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
  • Bezugnehmend auf 2A umfasst ein Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur ein Bilden einer Mehrzahl von Finnen 202, wobei einzelne der Mehrzahl von Finnen 202 eine längste Abmessung entlang einer ersten Richtung 204 aufweisen. Eine Mehrzahl von Gate-Strukturen 206 ist über der Mehrzahl von Finnen 202, wobei einzelne der Gate-Strukturen 206 eine längste Abmessung entlang einer zweiten Richtung 208 orthogonal zu der ersten Richtung 204 aufweisen. Bei einem Ausführungsbeispiel sind die Gate-Strukturen 206 Opfer- oder Dummy-Gate-Leitungen, z.B. hergestellt aus polykristallinem Silizium. Bei einem Ausführungsbeispiel ist die Mehrzahl von Finnen 202 Silizium-Finnen und ist durchgehend mit einem Abschnitt eines darunterliegenden Siliziumsubstrats.
  • Bezugnehmend auf 2B wird eine dielektrische Materialstruktur 210 zwischen benachbarten der Mehrzahl von Gate-Strukturen 206 gebildet.
  • Bezugnehmend auf 2C ist ein Abschnitt 212 von einer der Mehrzahl von Gate-Strukturen 206 entfernt, um einen Abschnitt 214 von jeder der Mehrzahl von Finnen 202 freizulegen. Bei einem Ausführungsbeispiel umfasst das Entfernen des Abschnitts 212 der einen der Mehrzahl von Gate-Strukturen 206 ein Verwenden eines lithographischen Fensters 216, das breiter ist als eine Breite 218 des Abschnitts 212 der einen der Mehrzahl von Gate-Strukturen 206.
  • Bezugnehmend auf 2D wird der freiliegende Abschnitt 214 von jeder der Mehrzahl von Finnen 202 entfernt, um eine Schnittregion 220 zu bilden. Bei einem Ausführungsbeispiel wird der freiliegende Abschnitt 214 von jeder der Mehrzahl von Finnen 202 unter Verwendung eines Trocken- oder Plasma-Ätzprozesses entfernt. Bei einem Ausführungsbeispiel umfasst das Entfernen des freiliegenden Abschnitts 214 von jeder der Mehrzahl von Finnen 202 ein Ätzen in eine Tiefe, die geringer ist als eine Höhe der Mehrzahl von Finnen 202. Bei einem solchen Ausführungsbeispiel ist die Tiefe größer als eine Tiefe von Source- oder Drain-Regionen bei der Mehrzahl von Finnen 202. Bei einem Ausführungsbeispiel ist die Tiefe tiefer als eine Tiefe eines aktiven Abschnitts der Mehrzahl von Finnen 202, um einen Isolationsspielraum bereitzustellen. Bei einem Ausführungsbeispiel wird der freiliegende Abschnitt 214 von jeder der Mehrzahl von Finnen 202 ohne Ätzen oder ohne Source- oder Drain-Regionen (wie beispielsweise epitaxiale Source- oder Drain-Regionen) der Mehrzahl von Finnen 202 wesentlich zu ätzen entfernt. Bei einem solchen Ausführungsbeispiel wird der freiliegende Abschnitt 214 von jeder der Mehrzahl von Finnen 202 ohne laterales Ätzen oder ohne Source- oder Drain-Regionen (wie beispielsweise epitaxiale Source- oder Drain-Regionen) der Mehrzahl von Finnen 202 wesentlich lateral zu ätzen entfernt.
  • Bei einem Ausführungsbeispiel wird die Schnittregion 220 schließlich mit einer Isolierschicht gefüllt, z.B. an Positionen des entfernten Abschnitts 214 von jeder der Mehrzahl von Finnen 202. Nachfolgend werden exemplarische Isolierschichten oder „Poly-Schnitt-“ oder „Plug-“ Strukturen beschrieben. Bei anderen Ausführungsbeispielen ist die Schnittregion 220 jedoch nur teilweise mit einer Isolierschicht gefüllt, in der dann eine leitfähige Struktur gebildet wird. Die leitfähige Struktur kann als eine lokale Verbindung verwendet werden. Bei einem Ausführungsbeispiel, vor einem Füllen der Schnittregion 220 mit einer Isolierschicht oder mit einer Isolierschicht, die eine lokale Verbindungstruktur häust, können Dotierstoffe durch eine Feststoffquellen-Dotierstoffschicht in den lokal geschnittenen Abschnitt der Finne oder Finnen durch die Schnittregion 220 implantiert oder geliefert werden.
  • 3 stellt eine Querschnittsansicht einer Integrierte-Schaltungs-Struktur mit einer Finne mit einer Multi-Gate-Beabstandung zur lokalen Isolation dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 3 weist eine Silizium-Finne 302 einen ersten Finnenabschnitt 304 lateral benachbart zu einem zweiten Finnenabschnitt 306 auf. Der erste Finnenabschnitt 304 wird von dem zweiten Finnenabschnitt 306 durch einen relativ breiten Schnitt 308 getrennt, wie beispielsweise in Zuordnung zu den 1A und 1B beschrieben wurde, wobei der relativ breite Schnitt 308 eine Breite X aufweist. Ein dielektrisches Füllmaterial 310 wird in dem relativ breiten Schnitt 308 gebildet und isoliert den ersten Finnenabschnitt 304 elektrisch von dem zweiten Finnenabschnitt 306. Eine Mehrzahl von Gate-Leitungen 312 ist über der Silizium-Finne 302, wobei jede der Gate-Leitungen ein Gate-Dielektrikum und einen Gate-Elektrodenstapel 314, eine dielektrische Abdeckungsschicht 316 und Seitenwand-Abstandhalter 318 umfassen kann. Zwei Gate-Leitungen (linke zwei Gate-Leitungen 312) belegen den relativ breiten Schnitt 308 und als solches ist der erste Finnenabschnitt 304 von dem zweiten Finnenabschnitt 306 durch effektiv zwei Dummy- oder inaktive Gates getrennt.
  • Im Gegensatz können Finnenabschnitte durch eine einzelne Gate-Distanz getrennt sein. Als ein Beispiel stellt 4A eine Querschnittsansicht einer Integrierte-Schaltungs-Struktur mit einer Finne mit einer Einzel-Gate-Beabstandung zur lokalen Isolation dar, gemäß einem anderen Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 4A weist eine Silizium-Finne 402 einen ersten Finnenabschnitt 404 lateral benachbart zu einem zweiten Finnenabschnitt 406 auf. Der erste Finnenabschnitt 404 ist von dem zweiten Finnenabschnitt 406 durch einen relativ schmalen Schnitt 408 getrennt, wie beispielsweise in Zuordnung zu den 2A-2D beschrieben wurde, wobei der relativ schmale Schnitt 408 eine Breite Y aufweist, wobei Y kleiner ist als X aus 3. Ein dielektrisches Füllmaterial 410 ist in dem relativ schmalen Schnitt 408 gebildet und isoliert den ersten Finnenabschnitt 404 elektrisch von dem zweiten Finnenabschnitt 406. Eine Mehrzahl von Gate-Leitungen 412 ist über der Silizium-Finne 402, wobei jede der Gate-Leitungen ein Gate-Dielektrikum und einen Gate-Elektrodenstapel 414, eine dielektrische Abdeckungsschicht 416 und Seitenwand-Abstandhalter 418 umfassen kann. Das dielektrische Füllmaterial 410 belegt die Position wo vorher eine einzelne Gate-Leitung war und als solches ist der erste Finnenabschnitt 404 von dem zweiten Finnenabschnitt 406 durch eine einzelne „eingesteckte“ (plugged) Gate-Leitung getrennt. Bei einem Ausführungsbeispiel verbleibt restliches Abstandhalter-Material 420 auf den Seitenwänden der Position des entfernten Gate-Leitungsabschnitts, wie abgebildet ist. Es wird darauf hingewiesen, dass andere Regionen der Finne 402 voneinander durch zwei oder sogar mehr inaktive Gate-Leitungen isoliert sein können (Region 422 mit drei inaktiven Gate-Leitungen), die durch einen früheren, breiteren Finnenschnitt-Prozess hergestellt wurden, wie nachfolgend beschrieben wird.
  • Bezugnehmend wiederum auf 4A ist eine Integrierte-Schaltungs-Struktur 1600 eine Finne 402, wie beispielsweise eine Silizium-Finne. Die Finne 402 weist eine längste Abmessung entlang einer ersten Richtung 450 auf. Eine Isolationsstruktur 410 trennt einen ersten oberen Abschnitt 404 der Finne 402 von einem zweiten oberen Abschnitt 406 der Finne 402 entlang der ersten Richtung 450. Die Isolationsstruktur 410 weist eine Mitte 411 entlang der ersten Richtung 450 auf.
  • Eine erste Gate-Struktur 412A ist über dem ersten oberen Abschnitt 404 der Finne 402, wobei die erste Gate-Struktur 412A eine längste Abmessung entlang einer zweiten Richtung 452 (z.B. in die Seite) orthogonal zu der ersten Richtung 450 aufweist. Eine Mitte 413A der ersten Gate-Struktur 412A ist von der Mitte 411 der Isolationsstruktur 410 durch einen Abstand entlang der ersten Richtung 450 beabstandet. Eine zweite Gate-Struktur 412B ist über dem ersten oberen Abschnitt 404 der Finne, wobei die zweite Gate-Struktur 412B eine längste Abmessung entlang der zweiten Richtung 452 aufweist. Eine Mitte 413B der zweiten Gate-Struktur 412B ist von der Mitte 413A der ersten Gate-Struktur 412A durch den Abstand entlang der ersten Richtung 450 beabstandet. Eine dritte Gate-Struktur 412C ist über dem zweiten oberen Abschnitt 406 der Finne 402, wobei die dritte Gate-Struktur 412C eine längste Abmessung entlang der zweiten Richtung 452 aufweist. Eine Mitte 413C der dritten Gate-Struktur 412C ist von der Mitte 411 der Isolationsstruktur 410 durch den Abstand entlang der ersten Richtung 450 beabstandet. Bei einem Ausführungsbeispiel weist die Isolationsstruktur 410 eine Oberseite im Wesentlichen koplanar mit einer Oberseite der ersten Gate-Struktur 412A, mit einer Oberseite der zweiten Gate-Struktur 412B und mit einer Oberseite der dritten Gate-Struktur 412C auf, wie gezeigt ist.
  • Bei einem Ausführungsbeispiel umfasst jede der ersten Gate-Struktur 412A, der zweiten Gate-Struktur 412B und der dritten Gate-Struktur 412C eine Gate-Elektrode 460 auf und zwischen Seitenwänden einer High-k-Gate-Dielektrikumsschicht 462, wie für die exemplarische dritte Gate-Struktur 412C dargestellt ist. Bei einem solchen Ausführungsbeispiel umfasst jede der ersten Gate-Struktur 412A, der zweiten Gate-Struktur 412B und der dritten Gate-Struktur 412C ferner eine isolierende Abdeckung 416 auf der Gate-Elektrode 460 und auf den Seitenwänden der High-k-Gate-Dielektrikumsschicht 462.
  • Bei einem Ausführungsbeispiel umfasst die Integrierte-Schaltungs-Struktur 400 ferner eine erste epitaxiale Halbleiterregion 464A auf dem ersten oberen Abschnitt 404 der Finne 402 zwischen der ersten Gate-Struktur 412A und der Isolationsstruktur 410. Eine zweite epitaxiale Halbleiterregion 464B ist auf dem ersten oberen Abschnitt 404 der Finne 402 zwischen der ersten Gate-Struktur 412A und der zweiten Gate-Struktur 412B. Eine dritte epitaxiale Halbleiterregion 464C ist auf dem zweiten oberen Abschnitt 406 der Finne 402 zwischen der dritten Gate-Struktur 412C und der Isolationsstruktur 410. Bei einem Ausführungsbeispiel umfassen die erste 464A, zweite 464B und dritte 464C epitaxiale Halbleiterregion Silizium und Germanium. Bei einem anderen Ausführungsbeispiel umfassen die erste 464A, zweite 464B und dritte 464C epitaxiale Halbleiterregion Silizium.
  • Bei einem Ausführungsbeispiel induziert die Isolationsstruktur 410 eine Spannung auf dem ersten oberen Abschnitt 404 der Finne 402 und auf dem zweiten oberen Abschnitt 406 der Finne 402. Bei einem Ausführungsbeispiel ist die Spannung eine Druckspannung. Bei einem anderen Ausführungsbeispiel ist die Spannung eine Zugspannung. Bei anderen Ausführungsbeispielen ist die Isolationsstruktur 410 eine teilweise füllende Isolierschicht, in der dann eine leitfähige Struktur gebildet wird. Die leitfähige Struktur kann als eine lokale Verbindung verwendet werden. Bei einem Ausführungsbeispiel, vor dem Bilden der Isolationsstruktur 410 mit einer Isolierschicht oder mit einer Isolierschicht, die eine lokale Verbindungsstruktur häust, werden Dotierstoffe durch eine Feststoffquellen-Dotierstoffschicht in einen lokal geschnittenen Abschnitt der Finne oder Finnen implantiert oder geliefert.
  • Bei einem anderen Aspekt sollte darauf hingewiesen werden, dass Isolationsstrukturen, wie beispielsweise die Isolationsstruktur 410, die oben beschrieben wurde, anstelle einer aktiven Gate-Elektrode an lokalen Positionen eines Finnenschnitts oder an breiteren Positionen eines Finnenschnitts gebildet sein können. Zusätzlich kann die Tiefe solcher lokalen oder breiteren Positionen eines Finnenschnittes auf variierende Tiefen innerhalb der Finne relativ zueinander gebildet sein. Bei einem ersten Beispiel stellt 4B eine Querschnittsansicht dar, die Positionen zeigt, wo eine Finnenisolationsstruktur anstelle einer Gate-Elektrode gebildet sein kann, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 4B ist eine Finne 480, wie beispielsweise eine Silizium-Finne, über einem Substrat 482 gebildet und kann durchgehend mit demselben sein. Die Finne 480 weist Finnen-Enden oder breite Finnenschnitte 484 auf, die z.B. zur Zeit der Finnen-Strukturierung gebildet werden können, wie beispielsweise bei einem Finnen-Trimmen-Zuletzt-Ansatz, wie oben beschrieben wurde. Die Finne 480 weist auch einen lokalen Schnitt 486 auf, wo ein Abschnitt der Finne 480 entfernt wird, z.B. unter Verwendung eines Finnen-Trimm-Isolationsansatzes, wo Dummy-Gates durch dielektrische Plugs ersetzt werden, wie vorangehend beschrieben wurde. Aktive Gate-Elektroden 488 sind über der Finne gebildet, und zu Darstellungszwecken sind sie leicht vor der Finne 480 gezeigt, mit der Finne 480 im Hintergrund, wobei die gestrichelten Linien Bereiche repräsentieren, die durch die Frontansicht verdeckt sind. Dielektrische Plugs 490 können an den Finnen-Enden oder breiten Finnenschnitten 484 gebildet sein, anstatt aktive Gates an solchen Positionen zu verwenden. Zusätzlich oder alternativ kann ein dielektrischer Plug 492 an dem lokalen Schnitt 486 gebildet sein, anstatt ein aktives Gate an einer solchen Position zu verwenden. Es wird darauf hingewiesen, dass epitaxiale Source- oder Drain-Regionen 494 auch an Positionen der Finnen 480 zwischen den aktiven Gate-Elektroden 488 und den Plugs 490 oder 492 gezeigt sind. Zusätzlich ist bei einem Ausführungsbeispiel die Oberflächenrauigkeit der Enden der Finne an dem lokalen Schnitt 486 rauer als die der Enden der Finne an einer Position eines breiteren Schnittes, wie in 4B abgebildet ist.
  • 5A-5C stellen verschiedene Tiefen-Möglichkeiten für einen Finnenschnitt dar, der unter Verwendung eines Finnen-Trimm-Isolationsansatzes erzeugt wird, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 5A ist eine Halbleiter-Finne 500, wie beispielsweise eine Silizium-Finne, über einem darunterliegenden Substrat 502 gebildet und kann durchgehend mit demselben sein. Die Finne 500 hat einen unteren Finnenabschnitt 500A und einen oberen Finnenabschnitt 500B, wie definiert durch die Höhe einer Isolierstruktur 504 relativ zu der Finne 500. Ein lokaler Finnenisolationsschnitt 506A trennt die Finne 500 in einen ersten Finnenabschnitt 510 und einen zweiten Finnenabschnitt 512. Bei dem Beispiel von 5A, wie entlang der Achse a-a' gezeigt ist, ist die Tiefe des lokalen Finnenisolationsschnittes 506A die gesamte Tiefe der Finne 500 zu dem Substrat 502.
  • Bezugnehmend auf 5B, bei einem zweiten Beispiel, wie entlang der Achse a-a' gezeigt ist, ist die Tiefe eines lokalen Finnenisolationsschnittes 506B tiefer als die gesamte Tiefe der Finne 500 zu dem Substrat 502. Das heißt, der Schnitt 506B erstreckt sich in das darunterliegende Substrat 502.
  • Bezugnehmend auf 5C, bei einem dritten Beispiel, wie entlang der Achse a-a' gezeigt ist, ist die Tiefe eines lokalen Finnenisolationsschnittes 506C weniger als die gesamte Tiefe der Finne 500, ist aber tiefer als eine obere Oberfläche der Isolationsstruktur 504. Bezugnehmend wiederum auf 5C, bei einem vierten Beispiel, wie entlang der Achse a-a' gezeigt ist, ist die Tiefe eines lokalen Finnenisolationsschnittes 506D kleiner als die gesamte Tiefe der Finne 500 und ist auf einer Ebene ungefähr koplanar mit einer oberen Oberfläche der Isolationsstruktur 504.
  • 6 stellt eine Draufsicht und eine entsprechende Querschnittsansicht entnommen entlang der Achse a-a' dar, die mögliche Optionen für die Tiefe von lokalen versus breiteren Positionen von Finnenschnitten innerhalb einer Finne zeigen, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezug nehmend auf 6 weisen die erste und zweite Halbleiterfinne 600 und 602, wie beispielsweise Silizium-Finnen, obere Finnenabschnitte 600B und 602B auf, die sich über eine Isolierstruktur 604 erstrecken. Sowohl die Finne 600 als auch 602 hat Finnen-Enden oder breite Finnenschnitte 606, die z.B. zur Zeit der Finnen-Strukturierung gebildet werden können, wie beispielsweise bei einem Finnen-Trimmen-Zuletzt-Ansatz, wie oben beschrieben wurde. Sowohl die Finne 600 als auch 602 weist auch einen lokalen Schnitt 608 auf, wo ein Abschnitt der Finne 600 oder 602 entfernt wird, z.B. unter Verwendung eines Finnen-Trimm-Isolationsansatzes, wo Dummy-Gates durch dielektrische Plugs ersetzt werden, wie vorangehend beschrieben wurde. Bei einem Ausführungsbeispiel ist die Oberflächenrauigkeit der Enden der Finnen 600 und 602 an dem lokalen Schnitt 608 rauer als die Enden der Finnen an einer Position von 606, wie in 6 gezeigt ist.
  • Bezug nehmend auf die Querschnittsansicht von 6 sind die unteren Finnenabschnitte 600A und 602A unter der Höhe der Isolierstruktur 604 sichtbar. Auch sichtbar in der Querschnittsansicht ist ein verbleibender Abschnitt 610 einer Finne, die bei einem Finnen-Trimmen-Zuletzt-Prozess vor der Bildung der Isolierstruktur 604 entfernt wurde, wie vorangehend beschrieben wurde. Obwohl er derart gezeigt ist, dass er über ein Substrat hervorsteht, könnte der verbleibende Abschnitt 610 auch auf der Ebene des Substrats sein oder in das Substrat, wie durch die zusätzlichen, exemplarischen breiten Schnitttiefen 620 gezeigt ist. Es wird darauf hingewiesen, dass die breiten Schnitte 606 für Finnen 600 und 602 auch auf den Ebenen sein können, die für Schnitttiefe 620 beschrieben sind, wobei Beispiele derselben gezeigt sind. Der lokale Schnitt 608 kann exemplarische Tiefen aufweisen, die den Tiefen entsprechen, die für 5A-5C beschrieben wurden, wie gezeigt ist.
  • Bei einem anderen Aspekt können die dielektrischen Plugs, die an Positionen von lokalen oder breiten Finnenschnitten gebildet sind, angepasst sein, um eine bestimmte Spannung auf die Finne oder den Finnenabschnitt bereitzustellen. Die dielektrischen Plugs können bei solchen Implementierungen als Finnen-Ende-Stressoren bezeichnet werden. In dem Fall, dass die dielektrischen Plugs an Positionen eines lokalen Finnenschnitts gebildet werden, können die dielektrischen Plugs als Finnen-Trimm-Plug-Strukturen bezeichnet werden. Solche Finnen-Trimm-Plug-Strukturen können Kanalspannung weitergeben.
  • Ein oder mehrere Ausführungsbeispiele richten sich auf die Herstellung von Finnenbasierten Halbleiterbauelementen. Eine Performance-Verbesserung für solche Bauelemente kann über eine Kanalspannung erzeugt werden, die durch einen Poly-Plug-Füllprozess induziert wird. Ausführungsbeispiele umfassen möglicherweise die Ausnutzung von Materialeigenschaften bei einem Poly-Plug-Füllprozess, um mechanische Spannung in einem Metall-Oxid-Halbleiter-Feldeffekttransistor- (MOSFET; Metal Oxide Field Effect Transistor) Kanal zu induzieren. Als Ergebnis kann eine induzierte Spannung die Mobilität und den Antriebsstrom des Transistors fördern. Zusätzlich kann ein hierin beschriebenes Verfahren einer Plug-Füllung die Beseitigung jeglicher Naht- oder Leerraum-Bildung während einer Abscheidung erlauben.
  • Um einen Kontext bereitzustellen, kann ein Manipulieren eindeutiger Materialeigenschaften einer Plug-Füllung, die an Finnen angrenzt, Spannung innerhalb des Kanals induzieren. Gemäß einem oder mehreren Ausführungsbeispielen wird durch Abstimmen der Zusammensetzungs-, Abscheidungs- und Nachbehandlungs-Bedingungen des Plug-Füllmaterials die Spannung in dem Kanal moduliert, um sowohl NMOS- als auch PMOS-Transistoren zu verbessern. Zusätzlich können solche Plugs tiefer in dem Finnensubstrat liegen, im Vergleich zu anderen üblichen Stressor-Techniken, wie beispielsweise epitaxiale Source oder Drains. Das Wesen der Plug-Füllung, einen solchen Effekt zu erreichen, beseitigt auch Nähte oder Leerräume während der Abscheidung und verringert bestimmte Defektmodi während des Prozesses.
  • Um weiteren Kontext bereitzustellen, gibt es gegenwärtig keine absichtliche Spannungs-Technik für Gate- (Poly-) Plugs. Die Spannungs-Verbesserung von traditionellen Stressoren, wie beispielsweise epitaxialer Source oder Drains, Dummy-Poly-Gate-Entfernung, Spannungs-Liner, etc. neigt leider dazu abzunehmen, wenn Bauelement-Abstände schrumpfen. Durch Adressieren von einem oder mehreren der oben genannten Probleme wird gemäß einem oder mehreren Ausführungsbeispielen der vorliegenden Offenbarung eine zusätzliche Quelle von Spannung in die Transistorstruktur eingebracht. Ein anderer möglicher Vorteil bei einem solchen Prozess kann die Eliminierung von Nähten oder Leerräumen innerhalb des Plugs sein, was bei anderen chemischen Gasphasenabscheidungsverfahren üblich sein kann.
  • 7A und 7B stellen Querschnittansichten von verschiedenen Operationen bei einem Verfahren zum Auswählen von Finnen-Ende-Stressor-Positionen an Enden einer Finne dar, die einen breiten Schnitt aufweist, z.B. als Teil eines Finnen-Trimmen-Zuletzt-Prozesses, wie oben beschrieben wurde, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 7A ist eine Finne 700, wie beispielsweise eine Silizium-Finne, über einem Substrat 702 gebildet und kann durchgehend mit demselben sein. Die Finne 700 weist Finnen-Enden oder breite Finnenschnitte 704 auf, die z.B. zur Zeit der Finnen-Strukturierung gebildet werden können, wie beispielsweise bei einem Finnen-Trimmen-Zuletzt-Ansatz, wie oben beschrieben wurde. Eine aktive Gate-Elektrodenposition 706 und Dummy-Gate-Elektrodenpositionen 708 sind über der Finne 700 gebildet, und zu Darstellungszwecken sind sie leicht vor der Finne 700 gezeigt, mit der Finne 700 im Hintergrund, wobei die gestrichelten Linien Bereiche repräsentieren, die durch die Frontansicht verdeckt sind. Es wird darauf hingewiesen, dass epitaxiale Source- oder Drain-Regionen 710 auch an Positionen der Finne 700 zwischen den Gate-Positionen 706 und 708 gezeigt sind. Zusätzlich ist ein Zwischenschicht-Dielektrikum 712 an Positionen der Finne 700 zwischen den Gate-Positionen 706 und 708 umfasst.
  • Bezugnehmend auf 7B werden die Gate-Platzhalterstrukturen oder Dummy-Gate-Positionen 708 entfernt, wodurch die Finnen-Enden oder breiten Finnenschnitte 704 freigelegt werden. Die Entfernung erzeugt Öffnungen 720, wo schließlich dielektrische Plugs gebildet werden können, z.B. dielektrische Finnen-Ende-Stressor-Plugs.
  • 8A und 8B stellen Querschnittsansichten von verschiedenen Operationen bei einem Verfahren zum Auswählen von Finnen-Ende- oder Finnen-Trimm-Stressor-Positionen an Enden einer Finne dar, die einen lokalen Schnitt aufweist, z.B. als Teil eines Finnen-Trimm-Isolierprozesses, wie oben beschrieben wurde, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 8A ist eine Finne 800, wie beispielsweise eine Silizium-Finne, über einem Substrat 802 gebildet und kann durchgehend mit demselben sein. Die Finne 800 weist einen lokalen Schnitt 804 auf, wo ein Abschnitt der Finne 800 entfernt wird, z.B. unter Verwendung eines Finnen-Trimm-Isolationsansatzes, wo ein Dummy-Gate entfernt wird und die Finne an einer lokalen Position geätzt wird, wie vorangehend beschrieben wurde. Aktive Gate-Elektrodenpositionen 806 und eine Dummy-Gate-Elektrodenposition 808 sind über der Finne 800 gebildet, und zu Darstellungszwecken sind sie leicht vor der Finne 800 gezeigt, mit der Finne 800 im Hintergrund, wobei die gestrichelten Linien Bereiche repräsentieren, die durch die Frontansicht verdeckt sind. Es wird darauf hingewiesen, dass epitaxiale Source- oder Drain-Regionen 810 auch an Positionen der Finne 800 zwischen den Gate-Positionen 806 und 808 gezeigt sind. Zusätzlich ist ein Zwischenschicht-Dielektrikum 812 an Positionen der Finne 800 zwischen den Gate-Positionen 806 und 808 umfasst.
  • Bezugnehmend auf 8B werden die Gate-Platzhalterstrukturen oder Dummy-Gate-Elektroden-Positionen 808 entfernt, wodurch die Finnen-Enden mit dem lokalem Schnitt 804 freigelegt werden. Die Entfernung erzeugt eine Öffnung 820, wo schließlich ein dielektrischer Plug gebildet wird, z.B. ein dielektrischer Finnen-Ende-Stressor-Plug.
  • Bei einem anderen Aspekt wird eine FTI-Öffnung mit einem Silizium-(Si)-Film gefüllt oder teilweise gefüllt, und ein katalytischer Oxidationsprozess (Cat-OX) wird verwendet, um das Si in Siliziumoxid oder Siliziumdioxid umzuwandeln. Diese Umwandlung kann mit einer SiO2-Volumenvergrößerung einhergehen, die eine Spannung auf ein angrenzendes Bauelement erzeugt. Als ein Beispiel stellen 9A-9H Querschnittsansichten von verschiedenen Operationen bei einem Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur mit dielektrischen Finnen-Trimm-Plugs gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung dar. Für jede abgebildete Operation ist eine Finnenschnitt-Querschnittsansicht mit einer entsprechenden Gate-Schnitt-Querschnittsansicht gezeigt.
  • Bezugnehmend auf 9A umfasst eine Startstruktur 900 eine Finne 904, wie beispielsweise eine Silizium-Finne. Die Finne 904 umfasst einen oberen Finnenabschnitt 904A über einem unteren oder Teil-Finnenabschnitt 904B. Der untere Finnenabschnitt 904B ist innerhalb einer Isolationsschicht 902, wie beispielsweise einer GrabenIsolationsstruktur. Obwohl nicht abgebildet, kann unter dem unteren Finnenabschnitt 904B und der Isolationsschicht 902 ein Substrat sein.
  • Die Strukturen werden über Abschnitten des oberen Finnenabschnitts 904A gebildet und legen einen oberen Finnenabschnitt 904A frei. Zum Beispiel sind bei einem Ausführungsbeispiel die Strukturen Dummy- oder permanente Gate-Strukturen, umfassend eine Gate-Elektrode 908, eine isolierende Gate-Abdeckung oder Hartmaske 910 und Gate-Abstandhalter 906. Bei einem anderen Ausführungsbeispiel sind die Strukturen Dummy- oder permanente Grabenkontaktstrukturen, umfassend einen Grabenkontakt oder Grabenkontakt-Platzhalter 908, eine isolierende Grabenabdeckung oder Hartmaske 910 und dielektrische Abstandhalter 906. In dem ersteren Fall wird eine Öffnung zwischen zwei unmittelbar benachbarten Gate-Strukturen gebildet. In dem letzteren Fall wird eine Öffnung gebildet, z.B. durch Entfernen einer Austausch-Gate-Struktur zwischen den beiden Grabenkontaktstrukturen, um einen Abschnitt des oberen Finnenabschnitts 904A freizulegen. Permanente Gate-Elektrodenpositionen (nicht in 9A abgebildet) sind weiter auf äußeren Seiten des Grabenkontakts oder des Grabenkontakt-Platzhalters 908.
  • Bezug nehmend auf 9B wird der freiliegende Abschnitt des oberen Finnenabschnitts 904A geätzt, um einen Graben 912 zu bilden, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt (abgedeckt durch die linken und rechten Strukturen, die in dem Gate-Schnitt von 9B abgebildet sind) trennt. Bei einem Ausführungsbeispiel wird ein anisotroper Trocken- oder Plasma-Ätzprozess verwendet, um den Graben 912 zu bilden.
  • Bezug nehmend auf 9C ist eine dielektrische Liner-Schicht 914 über der Struktur von 9B gebildet. Bei einem Ausführungsbeispiel ist oder umfasst die dielektrische Liner-Schicht 914 Siliziumnitrid.
  • Bezugnehmend auf 9D ist eine Schicht umfassend Silizium 916 über der Struktur von 9C gebildet. Bei einem Ausführungsbeispiel ist oder umfasst die Schicht umfassend Silizium 916 amorphes Silizium.
  • Bezugnehmend auf 9E ist die Schicht umfassend Silizium 916 innerhalb des Grabens 912 ausgespart, um eine ausgesparte Schicht umfassend Silizium 916A zu bilden. Bei einem Ausführungsbeispiel ist die Schicht umfassend Silizium 916 durch Bilden einer Hartmaskenschicht, wie beispielsweise einer Kohlenstoff-basierten Hartmaskenschicht, in dem Graben 912 auf der Schicht umfassend Silizium 916 ausgespart. Die Hartmaskenschicht wird dann auf eine Ebene innerhalb des Grabens 912 vertieft. Die Abschnitte der Schicht umfassend Silizium 916, die nicht durch die ausgesparte Hartmaskenschicht abgedeckt sind, werden dann entfernt, um die ausgesparte Schicht umfassend Silizium 916A zu bilden.
  • Bezugnehmend wiederum auf 9E wird dann eine Oxidationskatalysatorschicht 918 in dem Graben 912 und auf der vertieften Schicht umfassend Silizium 916A gebildet. Bei einem Ausführungsbeispiel ist oder umfasst die Oxidationskatalysatorschicht 918 Aluminiumoxid. Bei einem anderen Ausführungsbeispiel ist oder umfasst die Oxidationskatalysatorschicht 918 Lanthanoxid.
  • Bezugnehmend auf 9F wird die ausgesparte Schicht umfassend Silizium 916A bei Vorliegen der Oxidationskatalysatorschicht 918 oxidiert. Bei einem Ausführungsbeispiel ist der Oxidationsprozess ein Prozess, der Silizium oxidieren kann, jedoch mit einer Rate, die wesentlich durch das Vorliegen einer Oxidationskatalysatorschicht 918 verbessert wird. Bei einem solchen Ausführungsbeispiel wird der Oxidationsprozess verbessert, um die ausgesparte Schicht umfassend Silizium 916A schnell zu oxidieren, um eine Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B zu bilden. Bei einem Ausführungsbeispiel wird die Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B gebildet, ohne irgendwelche anderen freiliegenden Silizium-Merkmale, wie beispielsweise freiliegende Finnenabschnitte, die nicht die Oxidationskatalysatorschicht 918 umfassen, zu oxidieren (oder nur sehr minimal zu oxidieren). Bei einem Ausführungsbeispiel umfasst der Oxidationsprozess ein Nassoxidationstempern, z.B. ein Erwärmen der Struktur bei Vorliegen von Wasser oder Wasserdampf.
  • Bei einem Ausführungsbeispiel ist das Volumen der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B größer als das Volumen der ausgesparten Schicht umfassend Silizium 916A aufgrund der Ausdehnung des Films bei einer Einbringung von Sauerstoff. Bei einem Ausführungsbeispiel drückt die effektiv ausgedehnte Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B gegen Enden der oberen Silizium-Finnenabschnitte, die nach einer Graben 912 -Bildung verbleiben. Bei einem solchen Ausführungsbeispiel stellt der Effekt den oberen Silizium-Finnenabschnitten, die nach einer Graben 912 -Bildung verbleiben, eine Druckspannung bereit. Bei einem Ausführungsbeispiel ist das Volumen der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B etwa 30% größer als das Volumen der ausgesparten Schicht umfassend Silizium 916A, aufgrund der Ausdehnung des Films bei einer Einbringung von Sauerstoff. Bei einem Ausführungsbeispiel schließt die ausgedehnte Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B einen Abschnitt 918A innerhalb der ausgedehnten Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B ein, wie abgebildet ist.
  • Bezug nehmend auf 9G umfasst das Verfahren ein Entfernen von Abschnitten der Oxidationskatalysatorschicht 918, nicht umfassend Abschnitt 918A, der innerhalb der ausgedehnten Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B eingeschlossen ist. Bei einem Ausführungsbeispiel wird ein Entfernen der Abschnitte der Oxidationskatalysatorschicht 918 derart durchgeführt, dass ein Abschnitt der Oxidationskatalysatorschicht 918 übriggelassen wird, um über der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B zu verbleiben, wie abgebildet ist. Bei anderen Ausführungsbeispielen wird jedoch nur der Abschnitt 918A, der innerhalb der vertikalen Naht der ausgedehnten Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B eingeschlossen ist, beibehalten, wodurch die oberen Oberflächen der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B freigelegt werden.
  • Bezug nehmend auf 9H wird der Rest des Grabens 912 mit einem dielektrischen Füllmaterial 920 gefüllt. Bei einem Ausführungsbeispiel wird das dielektrische Füllmaterial 920 auf dem Abschnitt der Oxidationskatalysatorschicht 918 gebildet, der übrig gelassen ist, um über der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B zu verbleiben, wie abgebildet ist. Bei einem anderen Ausführungsbeispiel wird das dielektrische Füllmaterial 920 auf dem Abschnitt 918A der Oxidationskatalysatorschicht, der innerhalb der vertikalen Naht der ausgedehnten Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B eingeschlossen ist, und auf freiliegenden oberen Oberflächen der Siliziumoxid- oder Siliziumdioxid-Graben-Liner-Schicht 916B gebildet. Bei einem Ausführungsbeispiel wird das dielektrische Füllmaterial 920 unter Verwendung eines Deckschichtabscheidungs- und Planarisierungsansatzes gebildet. Bei einem Ausführungsbeispiel stoppt die Planarisierung auf Überladungsabschnitten der dielektrischen Liner-Schicht 914, wie abgebildet ist. Bei anderen Ausführungsbeispielen entfernt die Planarisierung Überladungsabschnitte der dielektrischen Liner-Schicht 914. Bei einem Ausführungsbeispiel ist das dielektrische Füllmaterial 920 aus einem Material wie beispielsweise, aber nicht beschränkt auf Siliziumoxid, Siliziumdioxid, Siliziumoxynitrid oder Siliziumnitrid zusammengesetzt, oder umfasst dieses.
  • Bezugnehmend wiederum auf 9A-9H umfasst eine Integrierte-Schaltungs-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung eine Finne 904, umfassend Silizium, wobei die Finne 904 eine Oberseite und Seitenwände aufweist. Die Finne weißt einen Graben 912 auf, der einen ersten Finnenabschnitt (links 904A und einen zweiten Finnenabschnitt (rechts 904A) trennt. Eine erste Struktur 906/908/910, wie beispielsweise eine erste Gate-Struktur umfassend eine Gate-Elektrode (oder alternativ eine erste Grabenkontaktstruktur oder Platzhalterstruktur), ist über der Oberseite und lateral benachbart zu den Seitenwänden des ersten Finnenabschnitts (links 904A). Eine zweite Struktur 906/908/910, wie beispielsweise eine zweite Gate-Struktur, umfassend eine Gate-Elektrode (oder alternativ eine zweite Grabenkontaktstruktur oder Platzhalterstruktur), ist über der Oberseite von und lateral benachbart zu den Seitenwänden des zweiten Finnenabschnitts (rechts 904A).
  • Bezug nehmend auf 9H ist eine Isolationsstruktur in dem Graben 912 der Finne 904. Die Isolationsstruktur zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur. Die Isolationsstruktur umfasst ein erstes dielektrisches Material 914, das ein ausgespartes zweites dielektrisches Material 916B, das unterschiedlich zu dem ersten dielektrischen Material 914 ist, lateral umgibt. Das ausgesparte zweite dielektrische Material 916B umgibt lateral eine Oxidationskatalysatorschicht 918A.
  • Bei einem Ausführungsbeispiel umfasst die Oxidationskatalysatorschicht 918A Aluminiumoxid. Bei einem anderen Ausführungsbeispiel umfasst die Oxidationskatalysatorschicht 918A Lanthanoxid.
  • Bei einem Ausführungsbeispiel umfasst die Isolationsstruktur ferner ein drittes dielektrisches Material 920, das lateral durch einen oberen Abschnitt des ersten dielektrischen Materials 914 umgeben ist. Das dritte dielektrische Material 920 ist auf einer oberen Oberfläche der Oxidationskatalysatorschicht 918 oder 918A. Bei einem solchen Ausführungsbeispiel ist das dritte dielektrische Material 920 auf nur einer oberen Oberfläche der Oxidationskatalysatorschicht 918, wie abgebildet ist. Bei einem anderen Ausführungsbeispiel ist das dritte dielektrische Material 920 ferner auf einer oberen Oberfläche des zweiten dielektrischen Materials 916B und auf dem Abschnitt 918A der Oxidationskatalysatorschicht, eingeschlossen durch das zweite dielektrische Material 916B.
  • Bei einem Ausführungsbeispiel weist die Oxidationskatalysatorschicht 918/918A eine obere Oberfläche über einer oberen Oberfläche des zweiten dielektrischen Materials 916B auf, wie abgebildet ist. Bei einem anderen Ausführungsbeispiel (nicht abgebildet) weist die Oxidationskatalysatorschicht 918A eine obere Oberfläche auf, die koplanar mit einer oberen Oberfläche des zweiten dielektrischen Materials 916B ist. Bei einem anderen Ausführungsbeispiel (nicht abgebildet) weist die Oxidationskatalysatorschicht 918A eine obere Oberfläche unter einer oberen Oberfläche des zweiten dielektrischen Materials 916B auf.
  • Als eine beispielhafte Struktur stellt 10 eine Querschnittsansicht einer Struktur dar, die zu darstellenden Zwecken Finnen-Trimm-Plug-Strukturen an allen möglichen (maximalen) Stellen aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezug nehmend auf 10 umfasst eine Integrierte-Schaltungs-Struktur 1000 einen oberen Finnenabschnitt 904A, der Strukturen (wie beispielsweise Gate-Strukturen) 1002 darauf aufweist, die Hartmaskenschichten 1004 umfassen können. Isolationsstrukturen, die in Gräben zwischen oberen Finnenabschnitten 904A gebildet werden, umfassen das zweite dielektrische Material 916B und die Oxidationskatalysatorschicht, die einen Abschnitt 918A aufweist, der in einer Naht des zweiten dielektrischen Materials 916B eingeschlossen ist.
  • Wie vorangehend beschrieben wurde, wird darauf hingewiesen, dass Poly-Plug-Spannungseffekte ein Vorteil für PMOS-Transistoren (z.B. Kanal-Druckspannung) sein können. Gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung ist eine Halbleiterfinne eine uniaxial gespannte Halbleiterfinne. Die uniaxial gespannte Halbleiterfinne kann mit Druckspannung uniaxial gespannt sein. Zum Beispiel stellt 11 eine winkelige Ansicht einer Finne mit uniaxialer Druckspannung gemäß einem oder mehreren Ausführungsbeispielen der vorliegenden Offenbarung dar.
  • Bezugnehmend auf 11 weist eine Halbleiterfinne 1100 eine diskrete Kanalregion (C) angeordnet auf derselben auf. Eine Source-Region (S) und eine Drain-Region (D) sind in der Halbleiterfinne 1100 auf jeder Seite der Kanalregion (C) angeordnet. Die diskrete Kanalregion der Halbleiterfinne 1100 hat eine Stromfluss-Richtung entlang der Richtung einer uniaxialen Druckspannung (Pfeile zeigen in Richtung zueinander und von den Enden 1102 und 1104), von der Source-Region (S) zu der Drain-Region (D). Dementsprechend können hierin beschriebene Ausführungsbeispiele implementiert sein, um eine Transistormobilität und einen Antriebsstrom zu verbessern, was schneller performende Schaltungen und Chips erlaubt.
  • Bei einem anderen Aspekt kann es eine Beziehung zwischen Positionen, wo Gate-Leitungs-Schnitte (Poly-Schnitte) gemacht werden und lokale Finnen-Trimm-Isolations-(FTI-) Finnenschnitte gemacht werden, geben. Bei einem Ausführungsbeispiel werden lokale FTI-Finnenschnitte nur an Positionen gemacht, wo Poly-Schnitte gemacht werden. Bei einem solchen Ausführungsbeispiel jedoch wird ein FTI-Schnitt nicht notwendigerweise an jeder Position gemacht, wo ein Poly-Schnitt gemacht wird.
  • 12A und 12B stellen Draufsichten dar, die verschiedene Operationen bei einem Verfahren zum Strukturieren von Finnen mit einer Einzel-Gate-Beabstandung zum Bilden einer lokalen Isolationsstruktur in ausgewählten Gate-Leitungs-Schnittpositionen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung repräsentieren.
  • Bezugnehmend auf 12A umfasst ein Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur ein Bilden einer Mehrzahl von Finnen 1202, wobei einzelne der Mehrzahl von Finnen 1202 eine längste Abmessung entlang einer ersten Richtung 1204 aufweisen. Eine Mehrzahl von Gate-Strukturen 1206 ist über der Mehrzahl von Finnen 1202, wobei einzelne der Gate-Strukturen 1206 eine längste Abmessung entlang einer zweiten Richtung 1208 orthogonal zu der ersten Richtung 1204 aufweisen. Bei einem Ausführungsbeispiel sind die Gate-Strukturen 1206 Opfer- oder Dummy-Gate-Leitungen, z.B. hergestellt aus polykristallinem Silizium. Bei einem Ausführungsbeispiel ist die Mehrzahl von Finnen 1202 Silizium-Finnen und durchgehend mit einem Abschnitt eines darunterliegenden Siliziumsubstrats.
  • Bezugnehmend wieder auf 12A wird ein dielektrische Materialstruktur 1210 zwischen benachbarten der Mehrzahl von Gate-Strukturen 1206 gebildet. Abschnitte 1212 und 1213 von zwei der Mehrzahl von Gate-Strukturen 1206 werden entfernt, um Abschnitte von jeder der Mehrzahl von Finnen 1202 freizulegen. Bei einem Ausführungsbeispiel umfasst das Entfernen der Abschnitte 1212 und 1213 der zwei der Gate-Strukturen 1206 ein Verwenden eines lithographischen Fensters, das breiter ist als eine Breite von jedem der Abschnitte 1212 und 1213 der Gate-Strukturen 1206. Der freiliegende Abschnitt von jeder der Mehrzahl von Finnen 1202 an Position 1212 wird entfernt, um eine Schnittregion 1220 zu bilden. Bei einem Ausführungsbeispiel wird der freiliegende Abschnitt von jeder der Mehrzahl von Finnen 1202 unter Verwendung eines Trocken- oder Plasma-Ätzprozesses entfernt. Der freiliegende Abschnitt von jeder der Mehrzahl von Finnen 1202 an Position 1213 wird im Hinblick auf eine Entfernung maskiert. Bei einem Ausführungsbeispiel repräsentiert die Region 1212/1220 sowohl einen Poly-Schnitt als auch einen lokalen FTI-Finnenschnitt. Die Position 1213 stellt jedoch nur einen Poly-Schnitt dar.
  • Bezugnehmend auf 12B werden die Position 1212/1220 des Poly-Schnittes und lokalen FTI- Finnenschnittes und die Position 1213 des Poly-Schnittes mit Isolierstrukturen 1230 gefüllt, wie beispielsweise dielektrischen Plugs. Nachfolgend werden exemplarische Isolierstrukturen oder „Poly-Schnitt-“ oder „Plug-“ Strukturen beschrieben.
  • 13A-13C stellen Querschnittsansichten von verschiedenen Möglichkeiten für dielektrische Plugs für Poly-Schnitt- und lokale FTI-Finnenschnitt-Positionen und Positionen nur für Poly-Schneiden für verschiedene Regionen der Struktur von 12B dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 13A ist eine Querschnittsansicht eines Abschnitts 1300A des dielektrischen Plugs 1230 an einer Position 1213 entlang der Achse a-a' der Struktur aus 12B gezeigt. Der Abschnitt 1300A des dielektrischen Plugs 1230 ist auf einer ungeschnittenen Finne 1202 und zwischen dielektrischen Materialstrukturen 1210 gezeigt.
  • Bezugnehmend auf 13B ist eine Querschnittsansicht eines Abschnitts 1300B des dielektrischen Plugs 1230 an einer Position 1212 entlang der Achse b-b' der Struktur aus 12B gezeigt. Der Abschnitt 1300B des dielektrischen Plugs 1230 ist auf einer Schnitt-Finnen-Position 1220 und zwischen dielektrischen Materialstrukturen 1210 gezeigt.
  • Bezugnehmend auf 13C ist eine Querschnittsansicht eines Abschnitts 1300C des dielektrischen Plugs 1230 an einer Position 1212 entlang der Achse c-c' der Struktur von 12B gezeigt. Der Abschnitt 1300C des dielektrischen Plugs 1230 ist auf einer Grabenisolationsstruktur 1302 zwischen Finnen 1202 und zwischen dielektrischen Materialstrukturen 1210 gezeigt. Bei einem Ausführungsbeispiel, wobei Beispiele desselben oben beschrieben werden, umfasst die Grabenisolationsstruktur 1302 eine erste Isolierschicht 1302A, eine zweite Isolierschicht 1302B und ein isolierendes Füllmaterial 1302C auf der zweiten Isolierschicht 1302B.
  • Wie durchgehend in der vorliegenden Anmeldung beschrieben, kann ein Substrat aus einem Halbleitermaterial zusammengesetzt sein, das einem Herstellungsprozess widerstehen kann und in dem Ladung migrieren kann. Bei einem Ausführungsbeispiel ist ein hierin beschriebenes Substrat ein Bulk-Substrat, zusammengesetzt aus einer kristallinen Silizium-, Silizium/Germanium- oder Germanium-Schicht dotiert mit einem Ladungsträger, wie beispielsweise aber nicht beschränkt auf Phosphor, Arsen, Bor oder eine Kombination derselben, um eine aktive Region zu bilden. Bei einem Ausführungsbeispiel ist die Konzentration von Silizium-Atomen in einem solchen Bulk-Substrat größer als 97%. Bei einem anderen Ausführungsbeispiel ist ein Bulk-Substrat aus einer epitaxialen Schicht zusammengesetzt, gewachsen auf einem einzelnen kristallinen Substrat, z.B. einer epitaxialen Siliziumschicht, die auf einem Bor-dotierten monokristallinen Bulk-Silizium-Substrat gewachsen ist. Ein Bulk-Substrat kann alternativ aus einem Material der Gruppe III-V zusammengesetzt sein. Bei einem Ausführungsbeispiel ist ein Bulk-Substrat aus einem III-V Material zusammengesetzt, wie beispielsweise aber nicht beschränkt auf Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indiumgalliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumphosphid oder eine Kombination derselben. Bei einem Ausführungsbeispiel ist ein Bulk-Substrat aus einem III-V Material zusammengesetzt und die Ladungsträger-Dotierstoff-Verunreinigungsatome sind solche wie beispielsweise, aber nicht beschränkt auf Kohlenstoff, Silizium, Germanium, Sauerstoff, Schwefel, Selen oder Tellur.
  • Wie durchgehend in der vorliegenden Anmeldung beschrieben ist, können Isolationsregionen, wie beispielsweise Flache-Graben-Isolationsregionen oder Teilfinnen-Isolationsregionen aus einem Material zusammengesetzt sein, das geeignet ist zum schließlichen elektrischen Isolieren, oder zum Beitragen zur Isolierung von Abschnitten einer permanenten Gate-Struktur von einem darunter liegenden Bulk-Substrat oder zum Isolieren aktiver Regionen, die innerhalb eines darunter liegenden Bulk-Substrat gebildet sind, wie beispielsweise Isolieren finnenaktiver Regionen. Zum Beispiel umfasst bei einem Ausführungsbeispiel eine Isolationsregion eine oder mehrere Schichten eines dielektrischen Materials, wie beispielsweise aber nicht beschränkt auf Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid, Kohlenstoff-dotiertes Siliziumnitrid oder eine Kombination derselben.
  • Wie durchgehend in der vorliegenden Anmeldung beschrieben ist, können Gate-Leitungen oder Gate-Strukturen aus einem Gate-Elektrodenstapel zusammengesetzt sein, der eine Gate-Dielektrikum-Schicht und eine Gate-Elektrodenschicht umfasst. Bei einem Ausführungsbeispiel ist die Gate-Elektrode des Gate-Elektrodenstapels aus einem Metall-Gate zusammengesetzt und die Gate-Dielektrikum-Schicht ist aus einem High-k-Material zusammengesetzt. Zum Beispiel umfasst bei einem Ausführungsbeispiel die dielektrische Gate-Schicht ein Material, wie beispielsweise aber nicht beschränkt auf Hafniumoxid, Hafniumoxynitrid, Hafniumsilikat, Lanthanoxid, Zirkoniumoxid, Zirkoniumsilikat, Tantaloxid, Barium-Strontium-Titanat, Barium-Titanat, Strontium-Titanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid, Blei-Zink-Niobat oder einer Kombination derselben. Ferner kann ein Abschnitt der Gate-Dielektrikumsschicht eine Schicht aus nativem Oxid umfassen, gebildet aus den oberen paar Schichten eines Halbleitersubstrats. Bei einem Ausführungsbeispiel umfasst die Gate-Dielektrikum-Schicht einen oberen High-k-Abschnitt und einen unteren Abschnitt, umfassend ein Oxid aus einem Halbleitermaterial. Bei einem Ausführungsbeispiel umfasst die Gate-Dielektrikum-Schicht einen oberen Abschnitt aus Hafniumoxid und einen unteren Abschnitt aus Siliziumdioxid oder Siliziumoxynitrid. Bei einigen Implementierungen ist ein Abschnitt des Gate-Dielektrikums eine „U“-förmige Struktur, umfassend einen unteren Abschnitt im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandabschnitte, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind.
  • Bei einem Ausführungsbeispiel umfasst eine Gate-Elektrode eine Metallschicht, wie beispielsweise, aber nicht beschränkt auf Metallnitride, Metallcarbide, Metallsilizide, Metallaluminide, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähige Metalloxide. Bei einem spezifischen Ausführungsbeispiel umfasst die Gate-Elektrode ein Nicht-Arbeitsfunktions-Einstellungs-Füllmaterial gebildet über einer Metall-Arbeitsfunktions-Einstellungs-Schicht. Die Gate-Elektrodenschicht kann aus einem P-Typ-Arbeitsfunktionsmetall oder einem N-Typ-Arbeitsfunktionsmetall bestehen, abhängig davon, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Implementierungen kann die Gate-Elektrodenschicht aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine leitfähige Füllschicht ist. Für einen PMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Ruthenium, Palladium, Platin, Cobalt, Nickel und leitfähige Metalloxide, z. B. Rutheniumoxid, sind aber nicht darauf beschränkt. Eine P-Typ-Metallschicht ermöglicht die Bildung einer PMOS-Gate-Elektrode mit einer Arbeitsfunktion, die zwischen etwa 4,9 eV und etwa 5,2 eV ist. Für einen NMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle, wie beispielsweise Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid, sind aber nicht darauf beschränkt. Eine N-Typ-Metallschicht ermöglicht die Bildung einer NMOS-Gate-Elektrode mit einer Arbeitsfunktion, die zwischen etwa 3,9 eV und etwa 4,2 eV ist. Bei einigen Implementierungen kann die Gate-Elektrode aus einer „U“-förmigen Struktur bestehen, die einen unteren Abschnitt, der im Wesentlichen parallel zu der Oberfläche des Substrats ist, und zwei Seitenwandabschnitte umfasst, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei einer anderen Implementierung kann zumindest eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandabschnitte im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats umfasst. Bei weiteren Implementierungen der Offenbarung kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die auf einer oder mehreren planaren, nicht U-förmigen Schichten gebildet sind.
  • Wie durchgehend in der vorliegenden Anmeldung beschrieben ist, können Abstandhalter, die Gate-Leitungen oder Elektrodenstapeln zugeordnet sind, ein Material umfassen, das geeignet ist zum schließlichen elektrischen Isolieren, oder zum Beitragen zur Isolation von einer permanenten Gate-Struktur von benachbarten leitfähigen Kontakten, wie beispielsweise selbstjustierten Kontakten. Zum Beispiel umfassen bei einem Ausführungsbeispiel die Abstandhalter ein dielektrisches Material, wie beispielsweise aber nicht beschränkt auf Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder Kohlenstoff-dotiertes Siliziumnitrid.
  • Bei einem Ausführungsbeispiel können hierin beschriebene Ansätze das Bilden einer Kontaktstruktur umfassen, die im Wesentlichen sehr gut mit einer bestehenden Gate-Struktur ausgerichtet ist, während die Verwendung einer lithographischen Operation mit übermäßig engem Ausrichtungsbudget eliminiert wird. Bei einem solchen Ausführungsbeispiel ermöglicht dieser Ansatz die Verwendung eines intrinsisch hoch selektiven Nassätzens (z.B. versus Trocken- oder Plasma-Ätzen), um Kontaktöffnungen zu erzeugen. Bei einem Ausführungsbeispiel wird eine Kontaktstruktur durch Verwenden einer existierenden Gate-Struktur in Kombination mit einer Kontakt-Plug-Lithographieoperation gebildet. Bei einem solchen Ausführungsbeispiel ermöglicht der Ansatz die Beseitigung des Bedarfs nach einer ansonsten kritischen Lithographieoperation zum Erzeugen einer Kontaktstruktur, wie sie bei anderen Ansätzen verwendet wird. Bei einem Ausführungsbeispiel wird ein Graben-Kontaktgitter nicht separat strukturiert, sondern zwischen Poly- (Gate-) Leitungen gebildet. Zum Beispiel wird bei einem solchen Ausführungsbeispiel ein Graben-Kontaktgitter nach der Gate-Gitter-Strukturierung aber vor dem Gate-Gitter-Schneiden gebildet.
  • Ferner kann eine Gate-Stapel-Struktur durch einen Austausch-Gate-Prozess hergestellt werden. Bei einem solchen Schema kann ein Dummy-Gate-Material, wie beispielsweise Polysilizium- oder Siliziumnitrid-Säulenmaterial entfernt und durch permanentes Gate-Elektrodenmaterial ersetzt werden. Bei einem solchen Ausführungsbeispiel wird eine permanente Gate-Dielektrikum-Schicht auch bei diesem Prozess gebildet, und wird nicht aus einer vorangehenden Verarbeitung durchgetragen. Bei einem Ausführungsbeispiel werden Dummy-Gates durch einen Trockenätz- oder Nassätzprozess entfernt. Bei einem Ausführungsbeispiel bestehen Dummy-Gates aus polykristallinem Silizium oder amorphem Silizium und werden mit einem Trockenätzprozess entfernt, umfassend die Verwendung von SF6. Bei einem anderen Ausführungsbeispiel bestehen Dummy-Gates aus polykristallinem Silizium oder amorphem Silizium und werden mit einem Nassätzprozess entfernt, umfassend die Verwendung wässrigem NH4OH oder Tetramethylammoniumhydroxid. Bei einem Ausführungsbeispiel umfassen Dummy-Gates Siliziumnitrid und werden mit einem Nassätzen entfernt, umfassend flüssige Phosphorsäure.
  • Bei einem Ausführungsbeispiel betrachten einer oder mehrere der hierin beschriebenen Ansätze im Wesentlichen einen Dummy- und Austausch-Gate-Prozess in Kombination mit einem Dummy- und Austausch-Kontakt-Prozess, um eine Struktur zu erhalten. Bei einem solchen Ausführungsbeispiel wird der Austausch-Kontakt-Prozess nach dem Austausch-Gate-Prozess ausgeführt, um ein Tempern bei hoher Temperatur von zumindest einem Abschnitt des permanenten Gate-Stapels zu erlauben. Zum Beispiel wird bei einem solchen spezifischen Ausführungsbeispiel ein Tempern von zumindest einem Abschnitt der permanenten Gate-Strukturen, z.B. nachdem eine Gate-Dielektrikum-Schicht gebildet ist, bei einer höheren Temperatur als ungefähr 600 Grad Celsius ausgeführt. Das Tempern wird vor der Bildung der permanenten Kontakte ausgeführt.
  • Bei einigen Ausführungsbeispielen platziert die Anordnung einer Halbleiterstruktur oder eines -Bauelements einen Gate-Kontakt über Abschnitten einer Gate-Leitung oder eines Gate-Stapels über Isolationsregionen. Solch eine Anordnung kann jedoch als ineffiziente Verwendung von Layout-Raum betrachtet werden. Bei einem anderen Ausführungsbeispiel weist ein Halbleiterbauelement Kontaktstrukturen auf, die Abschnitte einer Gate-Elektrode kontaktieren, die über einer aktiven Region gebildet ist. Im Allgemeinen, vor dem (z.B. zusätzlich zu dem) Bilden einer Gate-Kontaktstruktur (wie beispielsweise eines Vias) über einem aktiven Abschnitt eines Gates und in derselben Schicht wie ein Grabenkontakt-Via, umfassen ein oder mehrere Ausführungsbeispiele der vorliegenden Offenbarung zuerst das Verwenden eines Gate-ausgerichteten Grabenkontakt-Prozesses. Ein solcher Prozess kann implementiert sein zum Bilden von Graben-Kontaktstrukturen zur Halbleiterstrukturherstellung, z.B. zur Herstellung integrierter Schaltungen. Bei einem Ausführungsbeispiel wird eine GrabenKontaktstruktur als ausgerichtet mit einer bestehenden Gate-Struktur gebildet. Im Gegensatz dazu umfassen andere Ansätze üblicherweise einen zusätzlichen Lithographieprozess mit einer engen Registrierung einer lithographischen Kontaktstruktur mit einer existierenden Gate-Struktur in Kombination mit selektiven Kontakt-Ätzungen. Zum Beispiel kann ein anderer Prozess die Strukturierung eines Poly- (Gate-) Gitters mit einer separaten Strukturierung von Kontaktmerkmalen umfassen.
  • Abstandsteilungsverarbeitungs- und Strukturierungs-Schemata können implementiert sein, um hierin beschriebene Ausführungsbeispiele zu ermöglichen, oder können als Teil von hierin beschriebenen Ausführungsbeispielen umfasst sein. Abstandsteilungs-Strukturierung bezieht sich üblicherweise auf eine Abstands-Halbierung, Abstands-Viertelung, etc. Abstandsteilungs-Schemata können auf eine FEOL-Verarbeitung, BEOL-Verarbeitung oder sowohl FEOL- (Bauelement) als auch BEOL- (Metallisierung) Verarbeitung anwendbar sein. Gemäß einem oder mehreren hierin beschriebenen Ausführungsbeispielen wird eine optische Lithographie zuerst implementiert, um unidirektionale Leitungen (z.B. entweder strikt unidirektional oder überwiegend unidirektional) in einem vordefinierten Abstand zu drucken. Abstandsteilungs-Verarbeitung wird dann als eine Technik zum Erhöhen der Leitungsdichte implementiert.
  • Bei einem Ausführungsbeispiel wird der Ausdruck „Gitterstruktur“ für Finnen, Gate-Leitungen, Metall-Leitungen, ILD-Leitungen oder Hartmasken-Leitungen hierin verwendet, um Bezug auf eine Gitterstruktur mit engem Abstand zu nehmen. Bei einem solchen Ausführungsbeispiel ist der enge Abstand nicht direkt durch eine ausgewählte Lithographie erreichbar. Zum Beispiel kann eine Struktur basierend auf einer ausgewählten Lithographie zuerst gebildet werden, aber der Abstand (pitch) kann durch die Verwendung einer Abstandhalter-Masken-Strukturierung halbiert werden, wie im Stand der Technik bekannt ist. Weiter kann der Originalabstand durch eine zweite Runde einer Abstandhalter-Masken-Strukturierung geviertelt werden. Dementsprechend können hierin beschriebene gitterartige Strukturen Metall-Leitungen, ILD-Leitungen oder Hartmasken-Leitungen aufweisen, die mit einem im Wesentlichen konsistenten Abstand beabstandet sind, und eine im Wesentlichen konsistente Breite aufweisen. Zum Beispiel wäre bei einigen Ausführungsbeispielen die Abstands-Variation innerhalb von zehn Prozent und die Breiten-Variation wäre innerhalb von zehn Prozent, und bei einigen Ausführungsbeispielen wäre die Abstands-Variation innerhalb von fünf Prozent und die Breiten-Variation wäre innerhalb von fünf Prozent. Die Struktur kann durch einen Abstands-Halbierungs- oder Abstands-Viertelungs- oder einen anderen AbstandsTeilungs-Ansatz hergestellt werden. Bei einem Ausführungsbeispiel ist die Gitterung nicht notwendigerweise mit einem einzelnen Abstand.
  • Es wird darauf hingewiesen, dass nicht alle Aspekte der oben beschriebenen Prozesse praktiziert werden müssen, um in das Wesen und den Schutzbereich der Ausführungsbeispiele der vorliegenden Offenbarung zu fallen. Zum Beispiel müssen bei einem Ausführungsbeispiel Dummy-Gates nicht immer vor dem Herstellen der Gate-Kontakte über aktiven Abschnitten der Gate-Stapel gebildet werden. Die oben beschriebenen Gate-Stapel können tatsächlich permanente Gate-Stapel sein, wie sie anfänglich gebildet wurden. Auch können die hierin beschriebenen Prozesse verwendet werden, um ein oder eine Mehrzahl von Halbleiterbauelementen herzustellen. Die Halbleiterbauelemente können Transistoren oder ähnliche Bauelemente sein. Zum Beispiel sind bei einem Ausführungsbeispiel die Halbleiterbauelemente Metall-Oxid-Halbleiter-(MOS-; metal-oxide semiconductor) Transistoren für Logik oder Speicher, oder sind Bipolartransistoren. Auch bei einem Ausführungsbeispiel weisen die Halbleiterbauelemente eine dreidimensionale Architektur, wie beispielsweise ein Trigate-Bauelement, ein unabhängig zugegriffenes Doppel-Gate-Bauelement oder einen FIN-FET auf. Ein oder mehrere Ausführungsbeispiele können insbesondere nützlich sein zum Herstellen von Halbleiterbauelementen bei einem 10-Nanometer- (10 nm) Technologie-Knoten oder Unter-10-Nanometer- (10 nm) Technologie-Knoten.
  • Zusätzliche oder dazwischenliegende Operationen für eine FEOL-Schicht- oder Struktur-Herstellung können mikroelektronische Standard-Herstellungsprozesse umfassen, wie beispielsweise Lithografie, Ätzen, Dünnfilm-Abscheidung, Planarisierung (wie beispielsweise chemisch mechanisches Polieren (CMP)), Diffusion, Metrologie, die Verwendung von Opferschichten, die Verwendung von Ätzstoppschichten, die Verwendung von Planarisierungsstoppschichten oder irgendeine andere zugeordnete Aktion mit mikroelektronischer Komponentenherstellung. Es wird ferner darauf hingewiesen, dass die für die vorangehenden Prozessflüsse beschriebenen Prozessoperationen in alternativen Sequenzen ausgeführt werden können, und nicht jede Operation ausgeführt werden muss oder zusätzliche Prozessoperationen ausgeführt werden können, oder beides.
  • Hierin offenbarte Ausführungsbeispiele können verwendet werden, um eine breite Vielzahl von unterschiedlichen Typen von integrierten Schaltungen oder mikroelektronischen Bauelementen herzustellen. Beispiele solcher integrierten Schaltungen umfassen, sind aber nicht beschränkt auf Prozessoren, Chipsatz-Komponenten, Graphik-Prozessoren, digitale Signalprozessoren, Microcontroller und ähnliches. Bei anderen Ausführungsbeispielen kann ein Halbleiterspeicher hergestellt werden. Ferner können die integrierten Schaltungen oder andere mikroelektronische Bauelemente in einer Vielzahl von elektronischen Bauelementen verwendet werden, die in der Technik bekannt sind. Zum Beispiel in Computersystemen (z.B. Desktop, Laptop, Server), Mobiltelefonen, persönlicher Elektronik, etc. Die integrierten Schaltungen können mit einem Bus und anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz, etc. gekoppelt sein. Jeder aus dem Prozessor, dem Speicher und dem Chipsatz kann potenziell unter Verwendung der hierin offenbarten Ansätze hergestellt werden.
  • 14 stellt eine Rechenvorrichtung 1400 gemäß einer Implementierung der Offenbarung dar. Die Rechenvorrichtung 1400 häust eine Platine 1402. Die Platine 1402 kann eine Anzahl von Komponenten umfassen, umfassend aber nicht beschränkt auf einen Prozessor 1404 und zumindest einen Kommunikationschip 1406. Der Prozessor 1404 ist physisch und elektrisch mit der Platine 1402 gekoppelt. Bei einigen Implementierungen ist der zumindest eine Kommunikationschip 1406 auch physisch und elektrisch mit der Platine 1402 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 1406 Teil des Prozessors 1404.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 1400 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 1402 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf einen flüchtigen Speicher (z.B. DRAM), einen nichtflüchtigen Speicher (z.B. ROM), einen Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS (global positioning system; globales Positionierungssystem) -Bauelement, einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera, und eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) und so weiter.).
  • Der Kommunikationschip 1406 ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 1400. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 1406 kann irgendeine Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 1400 kann eine Mehrzahl von Kommunikationschips 1406 umfassen. Zum Beispiel kann ein erster Kommunikationschip 1406 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 1406 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 1404 der Rechenvorrichtung 1400 umfasst einen Integrierte-Schaltungs-Die, der innerhalb des Prozessors 1404 gepackaget ist. Bei einigen Implementierungen von Ausführungsbeispielen der Offenbarung umfasst der Integrierte-Schaltungs-Die des Prozessors eine oder mehrere Strukturen, wie Integrierte-Schaltungs-Strukturen, aufgebaut gemäß Implementierungen der Offenbarung. Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder einen Abschnitt einer Vorrichtung oder beides beziehen, die/der elektronische Daten aus Registern oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern oder Speicher oder beidem gespeichert werden können.
  • Der Kommunikationschip 1406 umfasst auch einen Integrierte-Schaltungs-Die, der innerhalb des Kommunikationschips 1406 gepackaget ist. Gemäß einer anderen Implementierung der Offenbarung ist der Integrierte-Schaltungs-Die des Kommunikationschips gemäß Implementierungen der Offenbarung gebaut.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 1400 gehäust ist, einen Integrierte-Schaltungs-Die enthalten, der gemäß Implementierungen von Ausführungsbeispielen der Offenbarung eingebaut ist.
  • Bei verschiedenen Ausführungsbeispielen kann die Rechenvorrichtung 1400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 1400 irgendein anderes elektronisches Bauelement sein, das Daten verarbeitet.
  • 15 stellt einen Interposer 1500 dar, der ein oder mehrere Ausführungsbeispiele der Offenbarung umfasst. Der Interposer 1500 ist ein dazwischenliegendes Substrat, das verwendet wird, um ein erstes Substrat 1502 zu einem zweiten Substrat 1504 zu überbrücken. Das erste Substrat 1502 kann zum Beispiel ein Integrierte-Schaltungs-Die sein. Das zweite Substrat 1504 kann zum Beispiel ein Speichermodul, eine Computerhauptplatine oder ein anderer Integrierte-Schaltungs-Die sein. Im Allgemeinen ist es der Zweck eines Interposers 1500, eine Verbindung zu einem weiteren Abstand auszubreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 1500 einen Integrierte-Schaltungs-Die mit einem Kugelgitterarray- (BGA; ball grid array) 1506 koppeln, das nachfolgend mit dem zweiten Substrat 1504 gekoppelt werden kann. Bei einigen Ausführungsbeispielen sind das erste und zweite Substrat 1502/1504 an gegenüberliegenden Seiten des Interposers 1500 angebracht. Bei anderen Ausführungsbeispielen sind das erste und zweite Substrat 1502/1504 an derselben Seite des Interposers 1500 angebracht. Und bei weiteren Ausführungsbeispielen sind drei oder mehr Substrate mittels des Interposers 1500 verbunden.
  • Der Interposer 1500 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial gebildet sein, wie beispielsweise Polyimid. Bei weiteren Implementierungen kann der Interposer aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien aufweisen können, die oben zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien.
  • Der Interposer kann Metall-Verbindungen 1508 und Vias 1510 umfassen, umfassend aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 1512. Der Interposer 1500 kann ferner eingebettete Bauelemente 1514 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren und Elektrostatische-Entladungs (ESD; electrostatic discharge) -Bauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz- (RF-) Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und MEMS-Bauelemente können ebenfalls auf dem Interposer 1500 gebildet sein. Gemäß Ausführungsbeispielen der Offenbarung können hierin offenbarte Vorrichtungen oder Verfahren bei der Herstellung des Interposers 1500 oder bei der Herstellung von Komponenten umfasst in dem Interposer 1500 verwendet werden.
  • 16 ist eine isometrische Ansicht einer mobilen Rechenplattform 1600, die eine integrierten Schaltung (IC) einsetzt, hergestellt gemäß einem oder mehreren der hierin beschriebenen Prozesse oder umfassend ein oder mehrere der hierin beschriebenen Merkmale, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Die mobile Rechenplattform 1600 kann irgendeine tragbare Vorrichtung sein, die für jede aus einer elektronischen Datenanzeige, elektronischen Datenverarbeitung und drahtlosen, elektronischen Datenübertragung ausgebildet ist. Zum Beispiel kann die mobile Rechenplattform 1600 irgendeines von einem Tablet, einem Smartphone, einem Laptop-Computer, etc. sein und umfasst einen Anzeigebildschirm 1605, bei dem das beispielhafte Ausführungsbeispiel ein Touchscreen (kapazitiv, induktiv, resistiv, etc.), ein integriertes System 1610 auf Chipebene (SoC) oder Package-Ebene und eine Batterie 1613 ist. Wie dargestellt ist, je größer die Ebene der Integration in dem System 1610 ist, ermöglicht durch eine höhere Transistorpackdichte, desto größer der Abschnitt der mobilen Rechenplattform 1600, der durch die Batterie 1613 oder nichtflüchtigen Speicher belegt sein kann, wie beispielsweise ein Solid-State-Laufwerk, oder desto größer der Transistorgate-Zählwert für eine verbesserte Plattform-Funktionalität. Ähnlich, je größer die Trägermobilität jedes Transistors in dem System 1610, desto größer die Funktionalität. Als solches können hierin beschriebene Techniken Performance- und Formfaktor-Verbesserungen bei der mobilen Rechenplattform 1600 ermöglichen.
  • Das integrierte System 1610 ist ferner in der auseinandergezogenen Ansicht 1620 dargestellt. Bei dem exemplarischen Ausführungsbeispiel umfasst die gepackagte Vorrichtung 1677 zumindest einen Speicherchip (z.B. RAM) oder zumindest einen Prozessorchip (z.B. einen Multi-Kern-Mikroprozessor und/oder Graphikprozessor), hergestellt gemäß einem oder mehreren der hierin beschriebenen Prozesse oder umfassend eines oder mehrere der hierin beschriebenen Merkmale. Die gepackagte Vorrichtung 1677 ist ferner mit der Platine 1660 gekoppelt, zusammen mit einem oder mehreren aus einer integrierten Leistungsmanagement-Schaltung (PMIC; power management integrated circuit) 1615, einer integrierten RF (drahtlos) -Schaltung (RFIC; RF integrated circuit) 1625 umfassend einen Breitband-RF-(Drahtlos-) Sender und/oder -Empfänger (z.B. umfassend ein digitales Basisband- und ein analoges Front-End-Modul, das ferner einen Leistungsverstärker auf einem Sendepfad und einen rauscharmen Verstärker auf einem Empfangspfad umfasst), und einer Steuerung derselben 1611. Funktional führt die PMIC 1615 eine Batterieleistungsregelung, DC-zu-DC-Umwandlung, etc. aus, und hat somit einen Eingang, der mit der Batterie 1613 und mit einem Ausgang gekoppelt ist, was eine Stromversorgung an alle anderen funktionalen Module bereitstellt. Wie weiter dargestellt ist, umfasst bei dem exemplarischen Ausführungsbeispiel die RFIC 1625 einen Ausgang, der mit einer Antenne gekoppelt ist, um irgendeine Anzahl von drahtlosen Standards oder Protokollen zu implementieren oder bereitzustellen, umfassend aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Bei alternativen Implementierungen kann jedes dieser Platinenebenen-Module auf separaten ICs integriert sein, gekoppelt mit dem Package-Substrat der gepackagten Vorrichtung 1677 oder innerhalb einer einzelnen IC (SoC), gekoppelt mit dem Package-Substrat der gepackagten Vorrichtung 1677.
  • Bei einem anderen Aspekt werden die Halbleiter-Packages zum Schützen eines Integrierte-Schaltungs- (IC-) Chips oder Dies verwendet und auch, um dem Die eine elektrische Schnittstelle zu der externen Schaltungsanordnung bereitzustellen. Mit dem zunehmenden Bedarf nach kleineren elektronischen Bauelementen werden Halbleiterpackages entworfen, um sogar noch kompakter zu sein und müssen eine größere Schaltungsdichte unterstützen. Ferner führt der Bedarf nach Bauelementen mit besserer Performance zu einem Bedarf an einem verbesserten Halbleiterpackage, das ein dünnes Packagingprofil und geringe Gesamt-Verwölbung ermöglicht, die kompatibel mit einer nachfolgenden Anordnungs-Verarbeitung ist.
  • Bei einem Ausführungsbeispiel wird ein Drahtbonden an ein Keramik- oder organisches Package-Substrat-Substrat verwendet. Bei einem anderen Ausführungsbeispiel wird ein C4-Prozess verwendet, um einen Die an einem Keramik- oder organischen Package-Substrat zu befestigen. Genauer gesagt können C4-Lötkugel-Verbindungen implementiert werden, um Flip-Chip-Verbindungen zwischen Halbleiterbauelementen und Substraten bereitzustellen. Eine Flip-Chip- oder Controlled Collapse Chip Connection (C4) ist ein Typ einer Befestigung verwendet für Halbleiterbauelemente, wie beispielsweise Integrierte-Schaltungs- (IC-) Chips, MEMS oder Komponenten, die Lötkugeln (solder bump) anstelle von Drahtbonden verwenden. Die Lötkugeln werden auf die C4-Anschlussflächen abgeschieden, die auf der oberen Seite des Substrat-Packages angeordnet sind. Um das Halbleiterbauelement an dem Substrat zu befestigen, wird es mit der aktiven Seite nach unten gewandt auf den Befestigungsbereich umgedreht. Die Lötkugeln werden verwendet, um das Halbleiterbauelement direkt mit dem Substrat zu verbinden.
  • 17 stellt eine Querschnittsansicht eines an einem Flip-Chip befestigten Dies dar, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Bezugnehmend auf 17 umfasst eine Vorrichtung 1700 einen Die 1702, wie beispielsweise eine integrierte Schaltung (IC), hergestellt gemäß einem oder mehreren der hierin beschriebenen Prozesse oder umfassend ein oder mehrere der hierin beschriebenen Merkmale, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Der Die 1702 umfasst metallisierte Anschlussflächen 1704 auf demselben. Ein Package-Substrat 1706, wie beispielsweise ein Keramik- oder organisches Substrat, umfasst Verbindungen 1708 auf demselben. Der Die 1702 und das Package-Substrat 1706 sind elektrisch durch Lötkugeln 1710 verbunden, die mit den metallisierten Anschlussflächen 1704 und den Verbindungen 1708 gekoppelt sind. Ein Unterfüllmaterial 1712 umgibt die Lötkugeln 1710.
  • Das Verarbeiten eines Flip-Chips kann ähnlich zu einer herkömmlichen IC-Herstellung sein, mit einigen zusätzlichen Operationen. Nahe dem Ende des Herstellungsprozesses werden die Befestigungsanschlussflächen metallisiert, um sie aufnahmebereiter für Lötmittel zu machen. Dies besteht üblicherweise aus mehreren Behandlungen. Ein kleiner Lötmittel-Punkt wird dann auf jede metallisierte Anschlussfläche abgeschieden. Die Chips werden dann wie üblich aus dem Wafer geschnitten. Um den Flip-Chip in eine Schaltung anzubringen, wird der Chip umgedreht, um die Lötkontaktstelle nach unten auf die Verbinder auf der darunterliegenden Elektronik oder Schaltungsplatine zu bringen. Das Lötmittel wird dann wieder aufgeschmolzen, um eine elektrische Verbindung zu erzeugen, üblicherweise unter Verwendung eines Ultraschall- oder alternativ eines Reflow-Löt-Prozesses. Dies hinterlässt auch einen kleinen Raum zwischen der Schaltungsanordnung des Chips und der darunterliegenden Befestigung. In den meisten Fällen wird dann ein elektrisch isolierendes Adhäsionsmittel „unterfüllt“, um eine stärkere mechanische Verbindung bereitzustellen, eine Wärmebrücke bereitzustellen und sicherzustellen, dass die Lötverbindungen nicht durch differentielle Erwärmung des Chips und des Rests des Systems belastet werden.
  • Bei anderen Ausführungsbeispielen werden neuere Packaging- und Die-zu-Die-Verbindungs-Ansätze, wie beispielsweise Silizium-Durchkontaktierungen (TSV; through silicon via) und Silizium-Interposer implementiert, um ein Hochleistung-Mehrchipmodul (MCM; Multi-Chip Module) und ein System-in-einem-Package (SiP; System in Package) herzustellen, das eine integrierte Schaltung (IC) einsetzt, hergestellt gemäß einem oder mehreren der hierin beschriebenen Prozesse oder umfassend ein oder mehrere der hierin beschriebenen Merkmale, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • Somit umfassen Ausführungsbeispiele der vorliegenden Offenbarung Finnen-Trimm-Plug-Strukturen zum Weitergeben von Kanalspannung und Verfahren zum Herstellen von Finnen-Trimm-Plug-Strukturen zum Weitergeben von Kanalspannung.
  • Obwohl spezifische Ausführungsbeispiele oben beschrieben wurden, sollen diese Ausführungsbeispiele nicht den Schutzbereich der vorliegenden Offenbarung einschränken, auch wenn nur ein einzelnes Ausführungsbeispiel im Hinblick auf ein bestimmtes Merkmal beschrieben ist. Beispiele von Merkmalen, die in der Offenbarung bereitgestellt sind, sollen darstellend sein und nicht einschränkend, außer anderweitig angegeben. Die obige Beschreibung soll solche Alternativen, Modifikationen und Entsprechungen abdecken, wie sie für einen Fachmann auf dem Gebiet offensichtlich wären, der den Vorteil der vorliegenden Offenbarung hat.
  • Der Schutzbereich der vorliegenden Offenbarung umfasst jegliches Merkmal oder Kombination von Merkmalen, die hierin offenbart sind (entweder explizit oder implizit) oder irgendeine Verallgemeinerung davon, ob dadurch irgendwelche oder alle der hierin adressierten Probleme verringert werden oder nicht. Dementsprechend können neue Ansprüche während der Verfolgung der vorliegenden Anmeldung (oder einer Anmeldung, die die Priorität derselben beansprucht) für irgendeine solche Kombination von Merkmalen formuliert werden. Genauer gesagt, Bezug nehmend auf die beiliegenden Ansprüche, können Merkmale aus abhängigen Patentansprüchen mit jenen der unabhängigen Ansprüche kombiniert werden und Merkmale aus entsprechenden unabhängigen Ansprüchen können auf irgendeine geeignete Weise kombiniert werden und nicht nur in den spezifischen Kombinationen, die in den beigefügten Ansprüchen aufgezählt sind.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele. Die verschiedenen Merkmale der unterschiedlichen Ausführungsbeispiele können verschieden mit einigen Merkmalen kombiniert werden, die umfasst sind, und andere können ausgeschlossen werden, um für eine Vielzahl von unterschiedlichen Anmeldungen zu passen.
  • Beispielhaftes Ausführungsbeispiel 1: Eine Integrierte-Schaltungs-Struktur umfasst eine Finne umfassend Silizium, wobei die Finne eine Oberseite und Seitenwände aufweist. Die Finne weißt einen Graben auf, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt trennt. Eine erste Gate-Struktur, umfassend eine Gate-Elektrode, ist über der Oberseite von und lateral benachbart zu den Seitenwänden des ersten Finnenabschnitts. Eine zweite Gate-Struktur, umfassend eine Gate-Elektrode, ist über der Oberseite von und lateral benachbart zu den Seitenwänden des zweiten Finnenabschnitts. Eine Isolationsstruktur ist in dem Graben der Finne, wobei die Isolationsstruktur zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur ist. Die Isolationsstruktur umfasst ein erstes dielektrisches Material, das ein ausgespartes zweites dielektrisches Material, das unterschiedlich zu dem ersten dielektrischen Material ist, lateral umgibt, wobei das ausgesparte zweite dielektrische Material eine Oxidationskatalysatorschicht lateral umgibt.
  • Beispielhaftes Ausführungsbeispiel 2: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 1, wobei die Oxidationskatalysatorschicht Aluminiumoxid umfasst.
  • Ausführungsbeispiel 3: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 2, wobei die Oxidationskatalysatorschicht Lanthanoxid umfasst.
  • Beispielhaftes Ausführungsbeispiel 4: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 1, 2 oder 3, wobei die Isolationsstruktur ferner ein drittes dielektrisches Material umfasst, das lateral durch einen oberen Abschnitt des ersten dielektrischen Materials umgeben ist, wobei das dritte dielektrische Material auf einer oberen Oberfläche der Oxidationskatalysatorschicht ist.
  • Beispielhaftes Ausführungsbeispiel 5: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 4, wobei das dritte dielektrische Material ferner auf einer oberen Oberfläche des zweiten dielektrischen Materials ist.
  • Beispielhaftes Ausführungsbeispiel 6: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 1, 2, 3, 4 oder 5, wobei die Oxidationskatalysatorschicht eine obere Oberfläche koplanar mit einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  • Beispielhaftes Ausführungsbeispiel 7: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 1, 2, 3, 4 oder 5, wobei die Oxidationskatalysatorschicht eine obere Oberfläche über einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  • Beispielhaftes Ausführungsbeispiel 8: Eine Integrierte-Schaltungs-Struktur umfasst eine Finne umfassend Silizium, wobei die Finne eine Oberseite und Seitenwände aufweist, wobei die Oberseite eine längste Abmessung entlang einer Richtung aufweist. Eine erste Isolationsstruktur ist über einem ersten Ende der Finne. Eine Gate-Struktur umfasst eine Gate-Elektrode über der Oberseite von und lateral benachbart zu den Seitenwänden einer Region der Finne, wobei die Gate-Struktur von der ersten Isolationsstruktur entlang der Richtung beabstandet ist. Eine zweite Isolierstruktur ist über einem zweiten Ende der Finne, das zweite Ende gegenüberliegend zu dem ersten Ende. Die zweite Isolationsstruktur ist von der Gate-Struktur entlang der Richtung beabstandet, wobei die erste Isolationsstruktur und die zweite Isolationsstruktur beide ein erstes dielektrisches Material umfassen, das lateral ein ausgespartes zweites dielektrisches Material, das unterschiedlich zu dem ersten dielektrischen Material ist, umgibt. Das ausgesparte zweite dielektrische Material umgibt lateral eine Oxidationskatalysatorschicht.
  • Beispielhaftes Ausführungsbeispiel 9: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, wobei die Isolationsstruktur ferner ein drittes dielektrisches Material umfasst, das lateral durch einen oberen Abschnitt des ersten dielektrischen Materials umgeben ist, wobei das dritte dielektrische Material auf einer oberen Oberfläche der Oxidationskatalysatorschicht ist.
  • Beispielhaftes Ausführungsbeispiel 10: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 9, wobei das dritte dielektrische Material ferner auf einer oberen Oberfläche des zweiten dielektrischen Materials ist.
  • Beispielhaftes Ausführungsbeispiel 11: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9 oder 10, wobei die Oxidationskatalysatorschicht eine obere Oberfläche koplanar mit einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  • Beispielhaftes Ausführungsbeispiel 12: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9 oder 10, wobei die Oxidationskatalysatorschicht eine obere Oberfläche über einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  • Beispielhaftes Ausführungsbeispiel 13: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11 oder 12, wobei die erste und die zweite Isolationsstruktur eine Druckspannung auf der Finne induzieren.
  • Beispielhaftes Ausführungsbeispiel 14: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12 oder 13, wobei die Gate-Elektrode eine P-Typ-Gate-Elektrode ist.
  • Beispielhaftes Ausführungsbeispiel 15: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12, 13 oder 14, wobei die erste Isolationsstruktur eine Breite entlang der Richtung aufweist, die Gate-Struktur die Breite entlang der Richtung aufweist, und die zweite Isolationsstruktur die Breite entlang der Richtung aufweist.
  • Beispielhaftes Ausführungsbeispiel 16: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 15, wobei eine Mitte der Gate-Struktur von einer Mitte der ersten Isolationsstruktur durch einen Abstand entlang der Richtung beabstandet ist, und eine Mitte der zweiten Isolationsstruktur von der Mitte der Gate-Struktur durch den Abstand entlang der Richtung beabstandet ist.
  • Beispielhaftes Ausführungsbeispiel 17: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12, 13, 14, 15 oder 16, wobei die erste und die zweite Isolationsstruktur beide in einem entsprechenden Graben in einer Zwischenschicht-Dielektrikumsschicht sind.
  • Beispielhaftes Ausführungsbeispiel 18: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12, 13, 14, 15, 16 oder 17, ferner umfassend eine erste Source- oder Drain-Region zwischen der Gate-Struktur und der ersten Isolationsstruktur; und eine zweite Source- oder Drain-Region zwischen der Gate-Struktur und der zweiten Isolationsstruktur.
  • Beispielhaftes Ausführungsbeispiel 19: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 18, wobei die erste und die zweite Source- oder Drain-Region eingebettete Source- oder Drain-Regionen sind, die Silizium und Germanium umfassen.
  • Beispielhaftes Ausführungsbeispiel 20: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18 oder 19, wobei die Gate-Struktur ferner eine High-k-Dielektrikumsschicht zwischen der Gate-Elektrode und der Finne und entlang Seitenwänden der Gate-Elektrode umfasst.
  • Beispielhaftes Ausführungsbeispiel 21: Die Integrierte-Schaltungs-Struktur gemäß beispielhaftem Ausführungsbeispiel 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 oder 20, wobei die Oxidationskatalysatorschicht Aluminiumoxid oder Lanthanoxid umfasst.
  • Beispielhaftes Ausführungsbeispiel 22: Ein Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur umfasst ein Bilden einer Finne umfassend Silizium, ein Freilegen eines Abschnitts der Finne, ein Ätzen des Abschnitts der Finne, um einen Graben zu bilden, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt trennt, ein Bilden einer Silizium-umfassenden Schicht in dem Graben, ein Bilden einer Oxidationskatalysatorschicht auf der Silizium-umfassenden Schicht; und Oxidieren der Silizium-umfassenden Schicht bei Vorhandensein der Oxidationskatalysatorschicht.
  • Beispielhaftes Ausführungsbeispiel 23: Das Verfahren gemäß beispielhaftem Ausführungsbeispiel 22, ferner Umfassend ein Aussparen der Silizium-umfassenden Schicht in dem Graben vor einem Bilden der Oxidationskatalysatorschicht.
  • Beispielhaftes Ausführungsbeispiel 24: Das Verfahren gemäß beispielhaftem Ausführungsbeispiel 22 oder 23, wobei ein Oxidieren der Silizium-umfassenden Schicht bei Vorhandensein der Oxidationskatalysatorschicht ein Verwenden eines Nassoxidationsprozesses umfasst.

Claims (24)

  1. Eine Integrierte-Schaltungs-Struktur, umfassend: eine Finne, umfassend Silizium, die Finne umfassend eine Oberseite und Seitenwände, wobei die Finne einen Graben aufweist, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt trennt; eine erste Gate-Struktur, umfassend eine Gate-Elektrode über der Oberseite und lateral benachbart zu den Seitenwänden des ersten Finnenabschnitts; eine zweite Gate-Struktur, umfassend eine Gate-Elektrode über der Oberseite und lateral benachbart zu den Seitenwänden des zweiten Finnenabschnitts; und eine Isolationsstruktur in dem Graben der Finne, wobei die Isolationsstruktur zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur ist, die Isolationsstruktur umfassend ein erstes dielektrisches Material, das lateral ein ausgespartes zweites dielektrisches Material umgibt, das unterschiedlich zu dem ersten dielektrischen Material ist, wobei das ausgesparte zweite dielektrische Material lateral eine Oxidationskatalysatorschicht umgibt.
  2. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 1, wobei die Oxidationskatalysatorschicht Aluminiumoxid umfasst.
  3. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 1, wobei die Oxidationskatalysatorschicht Lanthanoxid umfasst.
  4. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 1, 2 oder 3, wobei die Isolationsstruktur ferner ein drittes dielektrisches Material umfasst, das lateral durch einen oberen Abschnitt des ersten dielektrischen Materials umgeben ist, wobei das dritte dielektrische Material auf einer oberen Oberfläche der Oxidationskatalysatorschicht ist.
  5. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 4, wobei das dritte dielektrische Material ferner auf einer oberen Oberfläche des zweiten dielektrischen Materials ist.
  6. Die Integrierte-Schaltungs-Struktur gemäß einem der vorangehenden Ansprüche, wobei die Oxidationskatalysatorschicht eine obere Oberfläche koplanar mit einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  7. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 1-5, wobei die Oxidationskatalysatorschicht eine obere Oberfläche über einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  8. Eine Integrierte-Schaltungs-Struktur, umfassend: eine Finne umfassend Silizium, wobei die Finne eine Oberseite und Seitenwände aufweist, wobei die Oberseite eine längste Abmessung entlang einer Richtung aufweist; eine erste Isolationsstruktur über einem ersten Ende der Finne; eine Gate-Struktur umfassend eine Gate-Elektrode über der Oberseite und lateral benachbart zu den Seitenwänden einer Region der Finne, wobei die Gate-Struktur von der ersten Isolationsstruktur entlang der Richtung beabstandet ist; und eine zweite Isolationsstruktur über einem zweiten Ende der Finne, wobei das zweite Ende gegenüber dem ersten Ende ist, die zweite Isolationsstruktur von der Gate-Struktur entlang der Richtung beabstandet ist, die erste Isolationsstruktur und die zweite Isolationsstruktur beide umfassend ein erstes dielektrisches Material, das lateral ein ausgespartes zweites dielektrisches Material umgibt, das unterschiedlich zu dem ersten dielektrischen Material ist, wobei das ausgesparte zweite dielektrische Material lateral eine Oxidationskatalysatorschicht umgibt.
  9. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 8, wobei die Isolationsstruktur ferner ein drittes dielektrisches Material umfasst, das lateral durch einen oberen Abschnitt des ersten dielektrischen Materials umgeben ist, wobei das dritte dielektrische Material auf einer oberen Oberfläche der Oxidationskatalysatorschicht ist.
  10. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 9, wobei das dritte dielektrische Material ferner auf einer oberen Oberfläche des zweiten dielektrischen Materials ist.
  11. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 8, 9 oder 10, wobei die Oxidationskatalysatorschicht eine obere Oberfläche koplanar mit einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  12. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 8, 9 oder 10, wobei die Oxidationskatalysatorschicht eine obere Oberfläche über einer oberen Oberfläche des zweiten dielektrischen Materials aufweist.
  13. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-12, wobei die erste und die zweite Isolationsstruktur eine Druckspannung auf der Finne induzieren.
  14. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-13, wobei die Gate-Elektrode eine P-Typ-Gate-Elektrode ist.
  15. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-14, wobei die erste Isolationsstruktur eine Breite entlang der Richtung aufweist, die Gate-Struktur die Breite entlang der Richtung aufweist, und die zweite Isolationsstruktur die Breite entlang der Richtung aufweist.
  16. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 15, wobei eine Mitte der Gate-Struktur von einer Mitte der ersten Isolationsstruktur durch einen Abstand entlang der Richtung beabstandet ist, und eine Mitte der zweiten Isolationsstruktur von der Mitte der Gate-Struktur durch den Abstand entlang der Richtung beabstandet ist.
  17. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-16, wobei die erste und die zweite Isolationsstruktur beide in einem entsprechenden Graben in einer Zwischenschicht-Dielektrikumsschicht sind.
  18. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-17, ferner umfassend: eine erste Source- oder Drain-Region zwischen der Gate-Struktur und der ersten Isolationsstruktur; und eine zweite Source- oder Drain-Region zwischen der Gate-Struktur und der zweiten Isolationsstruktur.
  19. Die Integrierte-Schaltungs-Struktur gemäß Anspruch 18, wobei die erste und die zweite Source- oder Drain-Region eingebettete Source- oder Drain-Regionen sind, die Silizium und Germanium aufweisen.
  20. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-19, wobei die Gate-Struktur ferner eine High-k-Dielektrikumsschicht zwischen der Gate-Elektrode und der Finne und entlang Seitenwänden der Gate-Elektrode umfasst.
  21. Die Integrierte-Schaltungs-Struktur gemäß einem der Ansprüche 8-20, wobei die Oxidationskatalysatorschicht Aluminiumoxid oder Lanthanoxid umfasst.
  22. Ein Verfahren zum Herstellen einer Integrierte-Schaltungs-Struktur, das Verfahren umfassend: Bilden einer Finne umfassend Silizium; Freilegen eines Abschnitts der Finne; Ätzen des Abschnitts der Finne, um einen Graben zu bilden, der einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt trennt; Bilden einer Silizium-umfassenden Schicht in dem Graben; Bilden einer Oxidationskatalysatorschicht auf der Silizium-umfassenden Schicht; und Oxidieren der Silizium-umfassenden Schicht bei Vorhandensein der Oxidationskatalysatorschicht.
  23. Das Verfahren gemäß Anspruch 22, ferner umfassend: Aussparen der Silizium-umfassenden Schicht in dem Graben vor einem Bilden der Oxidationskatalysatorschicht.
  24. Das Verfahren gemäß Anspruch 22 oder 23, wobei ein Oxidieren der Silizium-umfassenden Schicht bei Vorhandensein der Oxidationskatalysatorschicht ein Verwenden eines Nassoxidationsprozesses umfasst.
DE102019132141.7A 2019-01-04 2019-11-27 Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung Pending DE102019132141A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/240,166 US11538937B2 (en) 2019-01-04 2019-01-04 Fin trim plug structures having an oxidation catalyst layer surrounded by a recessed dielectric material
US16/240,166 2019-01-04

Publications (1)

Publication Number Publication Date
DE102019132141A1 true DE102019132141A1 (de) 2020-07-09

Family

ID=71104446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019132141.7A Pending DE102019132141A1 (de) 2019-01-04 2019-11-27 Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung

Country Status (3)

Country Link
US (2) US11538937B2 (de)
CN (1) CN111415988A (de)
DE (1) DE102019132141A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220093590A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Selective growth self-aligned gate endcap (sage) architectures without fin end gap
US20220406938A1 (en) * 2021-06-21 2022-12-22 Intel Corporation Binary metallic alloy source and drain (bmas) for non-planar transistor architectures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953975B2 (en) * 2013-07-19 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming STI regions in integrated circuits
US10141312B2 (en) * 2015-10-20 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor devices including insulating materials in fins
CN113659004B (zh) * 2015-11-26 2023-12-19 联华电子股份有限公司 半导体元件及其制作方法
TWI724207B (zh) * 2017-07-19 2021-04-11 聯華電子股份有限公司 半導體裝置及其製程
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
US10269654B1 (en) * 2018-02-06 2019-04-23 Globalfoundries Inc. Methods, apparatus and system for replacement contact for a finFET device
KR102458311B1 (ko) * 2018-04-11 2022-10-24 삼성전자주식회사 집적회로 소자
US10411128B1 (en) * 2018-05-22 2019-09-10 International Business Machines Corporation Strained fin channel devices

Also Published As

Publication number Publication date
US20230089815A1 (en) 2023-03-23
US20200220016A1 (en) 2020-07-09
US11538937B2 (en) 2022-12-27
CN111415988A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102019121697A1 (de) Integrierte Gate-Rundum-Schaltungsstrukturen mit asymmetrischen Source- und Drain-Kontaktstrukturen
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE112015006962T5 (de) Hybride tri-gate- und nanodraht-cmos-vorrichtungsarchitektur
DE102020107015A1 (de) Source- oder drain-strukturen mit vertikalen gräben
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE112017008331T5 (de) Vertikal gestapelte Transistorbauelemente mit Isolationswandstrukturen, die einen elektrischen Leiter umfassen
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE102020130392A1 (de) Integrierte schaltkreisstrukturen mit rundum-gate, die vorrichtungen mit einem elektrischen source/drain-substrat-kontakt aufweisen
DE112015006960T5 (de) Lang-kanal-mos-transistoren für kriechverlustarme anwendungen auf einem kurz-kanal-cmos-chip
DE102019114022A1 (de) Source- oder Drainstrukturen mit Kontaktätzstoppschicht