KR100870292B1 - 다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법 - Google Patents

다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법 Download PDF

Info

Publication number
KR100870292B1
KR100870292B1 KR20067006736A KR20067006736A KR100870292B1 KR 100870292 B1 KR100870292 B1 KR 100870292B1 KR 20067006736 A KR20067006736 A KR 20067006736A KR 20067006736 A KR20067006736 A KR 20067006736A KR 100870292 B1 KR100870292 B1 KR 100870292B1
Authority
KR
South Korea
Prior art keywords
die
thermoelectric
elements
thermoelectric elements
carrier substrate
Prior art date
Application number
KR20067006736A
Other languages
English (en)
Other versions
KR20060083426A (ko
Inventor
시리람 라마나탄
사라 김
리차드 스콧 리스트
그레고리 크라이슬러
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060083426A publication Critical patent/KR20060083426A/ko
Application granted granted Critical
Publication of KR100870292B1 publication Critical patent/KR100870292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전류가 열전기 소자를 흐를 때 다이로부터 열을 펌핑 배출시키도록 다이 상에 형성된 열전기 소자를 구비하는 마이크로전자 어셈블리가 제공된다. 하나의 실시예에서, 열전기 소자는 다이의 액티브 측 상의 도전성 상호접속 소자들 사이에서 통합된다. 다른 실시예에서는, 열전기 소자는 다이의 후방측 상에 존재하고 다이의 전방측 상의 캐리어 기판에 전기적으로 접속된다. 추가 실시예에서, 열전기 소자는 제2 기판 상에 형성되어 다이로 전사된다.
열전기 소자, 마이크로전자 어셈블리, 소자 접속, 반도체 제조, 기판

Description

다이를 냉각시키는 열전기 소자를 구비한 마이크로전자 어셈블리 및 그 제조 방법{A MICROELECTRONIC ASSEMBLY HAVING THERMOELECTRIC ELEMENTS TO COOL A DIE AND A METHOD OF MAKING THE SAME}
본 발명은 일반적으로는 마이크로전자 다이를 구비한 마이크로전자 어셈블리에 관한 것으로, 특히 그러한 어셈블리의 마이크로전자 다이를 냉각하는데 이용되는 시스템에 관한 것이다.
프로세서 및 처리 소자와 같은 반도체 디바이스가 지속적으로 더 높은 데이터 레이트 및 더 높은 주파수로 동작함에 따라, 일반적으로 더 큰 전류를 소비하고 더 많은 열을 발생시킨다. 다른 것들 중에서도, 신뢰성 때문에, 이들 디바이스의 동작을 특정 온도 범위내에서 유지하는 것이 바람직하다. 종래의 열 전달 메커니즘은 그러한 디바이스의 동작을 더 낮은 전력 레벨, 더 낮은 데이터 레이트 및/또는 더 낮은 동작 주파수에 한정시켰다. 종래의 열 전달 메커니즘은 열적 제한뿐만 아니라, 크기 및 위치 한정으로 인해 열 전달 성능을 제한시켰다.
본 발명은 첨부된 도면을 참조한 예를 통해 설명된다.
도 1은 본 발명의 하나의 실시예에 따라 마이크로전자 어셈블리를 제조하도 록 부분적으로 처리되는 웨이퍼 기판의 일부의 측단면도이다.
도 2는 부분적으로 처리된 웨이퍼 기판의 유전층에 개구가 에칭되고 하나의 열전기 소자가 개구에 형성된 후의, 도 1과 유사한 도이다.
도 3은 부분적으로 처리된 웨이퍼의 집적 회로 상의 다른 컴포넌트뿐만 아니라, 반대의 도핑 도전형을 가지는 다른 열전기 소자 및 도 2에 형성된 열전기 소자가 형성된 후의, 도 1과 유사한 도이다.
도 4는 웨이퍼가 최종적으로 처리되어, 개별적인 다이로 개별화되고, 하나의 다이가 캐리어 기판 상에 플립되어 캐리어 기판에 장착됨으로써 본 발명의 하나의 실시예에 따른 마이크로전자 어셈블리의 제조를 종료한 후의, 도 3과 유사한 도이다.
도 5는 개별화된 다이의 액티브 측에 대향하는 측 상에 열전기 컴포넌트를 구비하고 다이의 액티브 측 상의 패키지 기판에 와이어본딩되는 본 발명의 다른 실시예에 따른 마이크로전자 어셈블리를 나타내는 측면도이다.
도 6은 짧은 플러그가 다이의 대향하는 반대측 상에 형성된 도전성 상호접속 소자와 다이의 한 측의 열전기 소자를 전기적으로 접속시킨다는 점에서 도 5의 실시예와 상이한, 본 발명의 추가 실시예에 따른 마이크로전자 어셈블리를 나타내는 측면도이다.
도 7은 본 발명의 추가 실시예에 따른 마이크로전자 어셈블리를 제조하는데 이용되는, 하나는 액티브 집적 회로를 운반하고 다른 하나는 열전지 소자를 운반하는 2개의 웨이퍼 기판의 측면도이다.
도 8은 열전기 소자가 집적 회로 상의 컨택트 패드에 대해 배치되고 부착된 후의, 도 7과 유사한 도이다.
도 9는 도 8의 어셈블리가 개별적인 조각으로 개별화되고 집적 회로 및 히트 싱크(heat sink)가 각각의 조각에 장착된 후의, 도 8과 유사한 도이다.
전류가 열전기 소자(thermoelectric element)들을 통해 흐를 때 다이로부터 열을 방출시키도록 열전기 소자가 다이 상에 형성된 마이크로전자 어셈블리가 제공된다. 하나의 실시예에서, 열전기 소자는 다이의 액티브 측 상의 도전성 상호접속 소자들 사이에서 통합된다. 다른 실시예에서는, 열전기 소자는 다이의 후방측 상에 존재하고 다이의 전방측 상의 캐리어 기판에 전기적으로 접속된다. 추가 실시예에서, 열전기 소자는 제2 기판 상에 형성되어 다이로 전사된다.
첨부된 도면의 도 1은 본 발명의 하나의 실시예에 따라 마이크로전자 어셈블리를 제조하도록 부분적으로 처리된 웨이퍼(10)의 일부를 예시하고 있다. 웨이퍼(10)는 웨이퍼 기판(12), 집적 회로(14), 및 유전체 재료(16)를 포함한다.
웨이퍼 기판(10)은 통상 실리콘 또는 다른 반도체 재료로 만들어진다. 집적 회로(14)는 웨이퍼 기판(12)의 내부 또는 그 위에 형성되는 집적 회로 소자(18)를 포함한다. 집적 회로 소자(18)는 트랜지스터, 커패시터, 다이오드, 등을 포함한다. 집적 회로(14)는 복수의 교대 유전체층 및 금속층을 더 포함한다. 금속층은 전력 면(20) 및 그라운드 면(22)을 포함한다. 집적 회로(14)는 전력 컨택트(24P), 그라운드 컨택트(24G), 및 신호 컨택트(24I)를 포함한 컨택트 패드(24)를 더 포함 한다.
추가적으로, 집적 회로(14)의 유전체 층에 플러그, 비아, 및 금속 라인은 전기 링크(26)를 형성하고, 단지 소수의 전기 링크(26)만이 도시되어 있다.
전기 링크(26)는 전력 컨택트 패드(24P)를 전력 면(20)에 상호접속시키는 전력 전기 링크(26P1), 및 전력 면(20)을 집적 회로 소자(18)와 상호접속시키는 전력 전기 링크(26P2)를 포함한다. 그럼으로써, 전력 컨택트 패드(24P), 전력 전기 링크(26P1), 전력 면(20), 및 전력 전기 링크(26P2)를 통해 하나 이상의 집적 회로 소자(18)에 전력이 제공될 수 있다.
전기 링크(26)는 그라운드 컨택트 패드(24G)를 그라운드 면(22)에 상호접속시키는 그라운드 전기 링크(26G1), 및 그라운드 면(22)을 집적 회로 소자(18)에 상호접속시키는 그라운드 전기 링크(26G2)를 포함한다. 그럼으로써, 그라운드 컨택트 패드(24G), 그라운드 전기 링크(26G1), 그라운드 면(22), 및 그라운드 전기 링크(26G2)를 통해 하나 이상의 집적 회로 소자(18)에 그라운드가 제공될 수 있다.
하나의 전기 링크(26I)는 신호 컨택트 패드(24I)를 하나 이상의 집적 회로 소자(18)에 상호접속시키고, 전력 면(20) 및 그라운드 면(22) 양쪽으로부터 분리된다. 신호 전기 링크(26I)와 같은 더 많은 신호 전기 링크를 통해 신호가 집적 회로 소자(18)에 제공될 수 있다.
유전체 재료(16)는 집적 회로(14) 상의 층에 형성된다. 유전체 재료(16)는 처음에는 컨택트 패드(24)를 덮는다. 그리고나서, 제1 개구(28)가 유전체 재료(16)에서 에칭되어, 전력 컨택트 패드(24P)의 영역을 노출시킨다.
도 2에 예시된 바와 같이, 열전기 소자(30)는 도 1의 개구(28)에서 순차적으로 형성된다. 열전기 소자(30)의 층들은 무전해 도금되거나 스퍼터링되고, 확산 배리어층(32), p-도핑된 Bi2Te3, Bi2Te3 및 Sb2Te3의 합금, 또는 Si 및 Ge의 합금과 같은 p-도핑된 반도체 재료(34), 및 확산 배리어층(36)을 포함하며, 이들은 서로의 상부 상에 순차적으로 형성된다.
도 3에 예시된 바와 같이, 다른 열전기 소자(40)는 전력 컨택트 패드(24P) 상의 열전기 소자(30)에 인접하여 형성된다. 열전기 소자(40)는 열전기 소자(30)가 형성된 후에 유전체 재료(16)에 형성된 개구에 형성된다. 열전기 소자(40)에 대한 개구를 형성하기 위해, 포토레지스트 층은 유전체 재료(16) 상에 형성되고, 개구는 열전기 소자(40)가 형성되어야 할 곳 위의 포토레지스트 층에서 마스킹된다. 포토레지스트 층을 마스크로서 이용하여, 열전기 소자(40)가 형성되어야 할 개구가 유전체 재료(16)에서 에칭된다. 열전기 소자(40)는 서로의 상부에 순차적으로 형성된, 확산 배리어 층(42), n-도핑된 Sb2Te3, Bi2Te3 및 Sb2Te3의 합금, 또는 Si 및 Ge의 합금과 같은 n-도핑된 반도체 재료(44), 및 확산 배리어 층(46)을 포함한다. 그러므로, 열전기 소자(40)는 반도체 재료(34)가 p-도핑된 것이고 반면에 반도체 재료(44)는 n-도핑된 것이라는 것을 제외하고는, 열전기 소자(30)와 동일하다.
도전성 스페이서 컴포넌트(48, 50)는 그라운드 및 신호 컨택트 패드(24G, 24I) 상에 각각 순차적으로 형성된다. 도전성 스페이서 컴포넌트(48, 50)가 형성 되는 개구는 유전체 재료(16) 및 열전기 소자(30, 40) 상에 포토레지스트 층을 형성하고, 포토레지스트 층을 마스킹한 후, 마스킹된 포토레지스트 층의 개구를 이용하여 유전체 재료(16)에서 도전성 스페이서 컴포넌트(48, 50)가 형성되어야 할 개구를 에칭함으로써 에칭된다. 도전성 스페이서 컴포넌트(48, 50)는 통상 금속으로 만들어진다.
도전성 상호접속 소자(54)는 순차적으로 형성되고, 각각이 열전기 소자(30, 또는 40) 또는 도전성 스페이서 컴포넌트(48 또는 50)의 각각의 하나 위에 형성된다. 도전성 상호접속 소자(54)는 공통 면에 있는 상부 표면(56)이 유전체 재료(16)의 상부 면 상에 있도록, 유전체 재료(16)를 넘치도록 배치된다.
웨이퍼(10)의 일부만이 도 1 내지 3에 예시되어 있다. 그러나, 웨이퍼는 각각이 열전기 소자(30, 40), 도전성 스페이서 컴포넌트(48, 50), 및 도전성 상호접속 소자(54)의 동일한 레이아웃을 가지는, 웨이퍼에 걸쳐 x- 및 y-방향으로 연장하는 로우 및 칼럼으로 형성되는 복수의 집적 회로(14)를 포함한다는 것은 자명하다.
웨이퍼(10)는 개별적인 다이로 순차적으로 다이싱되거나 개별화되고, 각 다이는 각각의 집적 회로 및 관련 접속을 수반한다. 각 다이는 도 3에 예시된 웨이퍼(10)의 일부에 표현된 컴포넌트를 포함할 것이다.
도 4는 패키지 기판(60)의 형태로 캐리어 기판 상에 플립되고 배치되는 하나의 그러한 다이(10A)를 예시하고 있다. 패키지 단자(62)는 패키지 기판(60)의 상부 표면 상에 형성된다. 도전성 상호접속 소자(54)의 각각의 하나는 각 패키지 단자(62)와 접촉하고 있다.
다이(10A) 및 패키지 기판(60)을 포함하는 전체 마이크로전자 어셈블리(64)는 노에 삽입되어, 도전성 상호접속 소자(54)를 리플로우시킨다. 도전성 상호접속 소자(54)가 연화되고 용융되며, 순차적으로 냉각되어 고화되도록 허용된다. 그리고나서, 각 도전성 상호접속 소자(54)는 각 패키지 단자(62)에 부착됨으로써, 다이(10A)를 패키지 기판(60)에 장착하고 다이(10A) 및 패키지 기판(60)을 전기적으로 상호접속시킨다.
이용시, 전력은 패키지 기판(60)을 통해, 그리고 패키지 단자(62A) 중 하나를 통해 열전기 소자(30)에 제공될 수 있다. 전류는 p-도핑된 반도체 재료(34)를 통해 다이를 향해 흐른다. 열전기의 기술분야에서 자명한 바와 같이, p-도핑된 반도체 재료를 통해 흐르는 전류는 전류가 흐르는 방향의 반대 방향으로 열이 펌핑되도록 유발한다. 그럼으로써, 열은 열전기 소자(30)를 통해 패키지 기판(60)을 향하여 집적 회로(14)로부터 펌핑 배출된다. 열전기 소자(30)를 통해 흐르는 전류는 두 갈래로 나누어진다. 전류의 한 부분은 전력을 일부 집적 회로 소자(18)에게 제공하지만, 전류의 일부는 전력 컨택트 패드(24P)를 통해, 그리고나서 열전기 소자(40)를 통해 패키지 단자(62B)에 흐른다. n-도핑된 반도체 재료(44)를 통해 흐르는 전류는 전류가 흐르는 방향으로 열이 펌핑 배출되도록 유발한다. n-도핑된 반도체 재료(44)를 통해 흐르는 전류는 집적 회로(14)로부터 떨어지도록 흐르고, 따라서 열을 집적 회로(14)로부터 펌핑 배출한다.
다른 실시예에서, 열전기 소자에 전력을 제공하는 전력 컨택트 패드는 회로에 전력을 제공하는 전력 컨택트 패드와 분리된다. 이것은 열전기 유닛에 대한 분 리된 제어를 허용할 것이다. 그러한 구성은 회로에 제공되는 전압을 유지하고 열전기 모듈에 의해 제공된 전력에 의해 전압이 영향을 받을 필요가 없는 경우에 유용하다.
그러므로, p-도핑된 반도체 재료(34) 및 n-도핑된 반도체 재료(44) 모두는 집적 회로(14)로부터 열을 펌핑 배출한다는 것을 알 수 있다. 따라서, 국부화된 냉각이 집적 회로(14)에 제공될 수 있다. 열전기 소자(30, 40)를 포함하는 구조와 같은 더 많은 구조는 집적 회로(14)에 걸쳐 원하는 위치에 형성되고, 여기에서 추가 냉각이 요구될 수 있다. 유의할 점은, 전류를 열전기 소자(30, 40)에게 제공하는 패키지 단자(62)의 동일한 어레이가 전력, 그라운드 및 신호를 집적 회로(14)에 제공한다는 점이다. 더 유의할 점은, 요구되는 곳에 냉각이 제공된다는 점이다. 집적 회로의 x-y 방향의 특정 영역이 전력을 요구하는 경우, 전력은 동일한 영역에 열전기 소자를 통해 제공된다. 특정 영역에서의 전력 요구의 증가는 그 특정 영역에서 생성되는 열의 증가와 대응하게 된다. 특정 영역에서의 전력 증가는 그 특정 영역에서 열전기 소자를 통해 흐르는 전류의 증가와 대응할 것이다. 그럼으로써, 특정 영역에서 생성되는 열의 증가가 있는 경우에, 그 특정 영역에서 열전기 소자를 통해 흐르는 전류가 증가한다.
도 5는 패키지 기판(72)의 형태로 된 캐리어 기판, 패키지 기판(72) 상에 장착된 다이(74), 다이(74) 상의 열전기 소자(76), 집적된 열 확산기(78), 및 히트 싱크(80)를 포함하는 다른 마이크로 전자 어셈블리(70)를 예시하고 있다. 다이(74)는 도전성 상호접속 소자(82)를 통해 패키지 기판(72)에 장착되고 전기적으 로 접속된다.
열전기 소자(76)는 도 3의 열전기 소자(30, 40)와 동일한 방식으로 형성된다. 일부 열전기 소자(76)는 p-도핑된 반도체 재료를 가지고 있고, 일부는 n-도핑된 반도체 재료를 가지고 있다. 열전기 소자(76)는 전류가 이를 통해 흐를 때 다이의 상부 표면으로부터 집적된 열 확산기(78)를 통해 열이 펌핑되도록 배열된다.
집적된 열 확산기(78)는 열전기 소자(76)와 직접적인 접촉을 하고 있고, 히트 싱크(80)는 집적된 열 확산기(76) 상에 배치된다. 통상적으로 알려진 바와 같이, 히트 싱크(80)는 베이스, 및 주위 대기로 열이 대류될 수 있고 베이스로부터 연장되는 복수의 핀을 포함한다.
열전기 소자(76)에 전류가 제공되거나 이로부터 도전 이탈되도록 하는 와이어본딩 와이어(84)가 제공된다. 각 와이어본딩 와이어(84)는 다이(74)의 상부 표면 상의 패드에 접속되는 하나의 단부를 구비하고, 패드는 제1 열전기 소자(76)에 접속된다. 각 와이어본딩 와이어(84)의 반대 단부는 패키지 기판(72) 상의 패키지 단자에 본딩된다. 전류는 패키지 단자로부터 각 와이어본딩 와이어(84) 및 각 컨택트를 통해 그리고 제1 열전기 소자(76)를 통해 흐른다. 그리고나서, 전류는 짝수 개수의 열전기 소자(76)를 통해 흐르고, 와이어본딩 와이어(84)의 다른 하나를 통해 패키지 기판(72)에 리턴한다.
도 6은 본 발명의 추가 실시예에 따른 마이크로전자 어셈블리(86)를 예시하고 있다. 마이크로전자 어셈블리(86)는 도 5의 마이크로전자 어셈블리(70)와 동일하고, 유사한 참조번호는 유사한 컴포넌트를 나타낸다. 주된 차이는 마이크로전자 어셈블리(86)가 도 5의 다이(74)보다 훨씬 더 얇은 다이(88)를 포함한다. 짧은 플러그(90)는 다이(88)를 통해 형성된다. 일부 열전기 소자(76)는 플러그(90)의 각각의 하나 및 도전성 상호접속 소자(82)의 각각의 하나와 정렬된다. 전류는 각 도전성 상호접속 소자(82) 및 각 플러그(90)를 통해 각 열전기 소자(76)에 제공될 수 있다. 그리고나서, 전류는 짝수 개의 열전기 소자(76)를 통해 흐르고, 서로 정렬된 플러그(90)의 다른 하나 및 도전성 상호접속 소자(82)의 다른 하나를 통해 리턴한다.
도 7 내지 8은 마이크로전자 어셈블리의 제조를 예시하고 있고, 열전기 소자는 분리된 기판 상에 제조되어 웨이퍼 레벨에서 집적 회로에 전달된다. 그리고나서, 조합 웨이퍼는 개별적인 조각들로 개별화된다.
구체적으로는 도 7를 참조하면, 웨이퍼 기판(96), 웨이퍼 기판(96) 상에 형성된 집적 회로(98), 및 집적 회로(98) 상에 형성된 컨택트 패드(100)를 구비하는 웨이퍼(94)가 제공된다. 도 7은 도 3의 열전기 소자(30, 40)와 유사한 방식으로 그 위에 열전기 소자(104)가 형성된 전달 기판(102)을 예시하고 있다. 도 7은 스페이서(160)의 형태로 된 상호접속 구조를 예시하고 있다. 열전기 소자(104) 및 스페이서(106)는 그 위에 형성된 도전성 상호접속 소자(108)를 구비하고 있다.
도 7에 예시된 바와 같이, 각 도전성 상호접속 소자(108)는 컨택트 패드(100)의 각각의 하나와 접촉하게 된다. 그리고나서, 도전성 상호접속 소자(108)는 열적 리플로우 프로세스에 의해 컨택트 패드(100)에 부착된다. 웨이퍼 기판(96, 102)을 포함하는 조합 웨이퍼(110)가 제공된다.
이제, 도 9를 참조한다. 도 8의 조합 웨이퍼(110)는 분리된 조각(112)으로 개별화된다. 그러므로, 웨이퍼(96)는 조각(96A, 96B)으로 분리되고, 웨이퍼(102)는 조각(102A, 102B)으로 분리된다. 조각(112)은 동일하고, 각각은 각각의 집적 회로(98)를 포함한다. 조각(102A, 102B)의 상부 레벨에서 금속화가 제공된다. 조각은 지지 기판 상에 장착되어 지지 기판에 와이어본딩된다. 다르게는, 조각(102A, 102B)은 가늘어질 수 있고, 조각(102A, 102B)의 관통-비아는 금속화를 지지 기판에 전기적으로 접속할 수 있다.
그리고나서, 집적된 열 확산기(114)는 조각(96A)의 웨이퍼 기판 부분의 후방측, 즉 집적 회로(98)에 대향하여 장착될 수 있고, 히트 싱크(116)는 집적된 열 확산기(114)에 대해 배치되고 장착될 수 있다.
특정 예로 된 실시예들이 설명되고 첨부된 도면에서 도시되었지만, 그러한 실시예들은 단지 예시적인 것에 불과하고 본 발명을 제한하는 것이 아니며, 변형이 본 기술분야의 숙련자들에게 발생할 수 있으므로 본 발명은 도시되고 설명된 특정 구성 및 배열로 제한되지 않는다는 것은 자명하다.

Claims (40)

  1. 삭제
  2. 삭제
  3. 마이크로전자 어셈블리로서,
    다이 기판;
    상기 다이 기판 상에 형성된 집적 회로 - 상기 다이 기판 및 집적 회로는 조합되어 다이를 형성하고, 상기 집적 회로는 트랜지스터를 포함함 -; 및
    상기 다이의 한쪽에 형성되는 복수의 열전기 소자 - 상기 복수의 열전기 소자는 상기 집적 회로를 상기 다이 기판과 상기 열전기 소자들 사이에 개재하여 상기 열전기 소자들을 통해 전류가 흐를 때 열을 상기 다이로 부터 펌핑 배출 (pump away)하기 위한 것임-;
    를 포함하고,
    상기 집적 회로는 상기 열전기 소자들에 접속된 전력면(power plane)을 포함하고, 상기 열전기 소자들을 통해 상기 전력면에 전력이 제공되는, 마이크로전자 어셈블리.
  4. 제3항에 있어서,
    각각의 열전기 소자 상에 형성된 전력 도전성 상호접속 소자
    를 더 포함하는 마이크로전자 어셈블리.
  5. 제4항에 있어서,
    상기 전력 도전성 상호접속 소자들의 컨택트 표면들의 평면에 컨택트 표면들을 갖는 복수의 그라운드 및 신호 도전성 상호접속 소자
    를 더 포함하는 마이크로전자 어셈블리.
  6. 제5항에 있어서,
    캐리어 기판 및 상기 캐리어 기판상의 복수의 캐리어 기판 랜드
    를 더 포함하고,
    각각의 도전성 상호접속 소자는 각각의 캐리어 기판 랜드에 대해 배치되는, 마이크로전자 어셈블리.
  7. 제3항에 있어서,
    상기 열전기 소자들을 둘러싸는 유전체 재료
    를 더 포함하는 마이크로전자 어셈블리.
  8. 제3항에 있어서, 상기 열전기 소자들은 쌍으로 되어 있고, 각각의 쌍은 p-도핑된 개별 열전기 소자 및 n-도핑된 개별 열전기 소자를 포함하며, 상기 다이 상에 형성된 복수의 링크 소자를 더 포함하고, 각각의 링크 소자는 개별 쌍의 2개의 열전기 소자들을 상호접속시키는, 마이크로전자 어셈블리.
  9. 제3항에 있어서, 상기 열전기 소자들은 상기 집적 회로를 상기 다이 기판과의 사이에 개재하여 상기 다이의 한쪽에 형성되고, 상기 열전기 소자들을 둘러싸는 유전체 재료를 더 포함하는 마이크로전자 어셈블리.
  10. 제8항에 있어서, 캐리어 기판 및 상기 캐리어 기판상의 복수의 캐리어 기판 랜드를 더 포함하고, 각각의 링크 소자는 각각의 캐리어 기판 랜드에 대해 배치되는, 마이크로전자 어셈블리.
  11. 제3항에 있어서, 상기 열전기 소자들은 상기 다이 기판을 상기 집적 회로와의 사이에 개재하여 상기 다이의 한쪽에 형성되는, 마이크로전자 어셈블리.
  12. 제11항에 있어서,
    상기 열전기 소자들을 둘러싸는 유전체 재료
    를 더 포함하는 마이크로전자 어셈블리.
  13. 제11항에 있어서, 상기 열전기 소자들은 쌍으로 되어 있고, 각각의 쌍은 p-도핑된 개별 열전기 소자 및 n-도핑된 개별 열전기 소자를 포함하며, 상기 다이 상에 형성된 복수의 링크 소자를 더 포함하고, 각각의 링크 소자는 개별 쌍의 2개의 상호접속 소자를 상호접속시키는, 마이크로전자 어셈블리.
  14. 제11항에 있어서,
    캐리어 기판을 더 포함하고, 상기 다이는 상기 캐리어 기판에 장착되며, 상기 열전기 소자들은 상기 캐리어 기판으로부터 전력을 수신하도록 상기 캐리어 기판에 전기적으로 접속되는, 마이크로전자 어셈블리.
  15. 제14항에 있어서,
    상기 캐리어 기판상의 복수의 캐리어 기판 랜드, 상기 열전기 소자들에 접속된 복수의 열전기 랜드, 및 복수의 와이어본딩 와이어를 더 포함하고, 각각의 와이어는 개별 캐리어 기판 랜드에 부착된 한 부분 및 개별 열전기 랜드에 부착된 다른 부분을 갖는, 마이크로전자 어셈블리.
  16. 제15항에 있어서, 상기 열전기 랜드들은 상기 다이 기판상에 형성되는, 마이크로전자 어셈블리.
  17. 제16항에 있어서, 상기 다이 기판과의 사이에 상기 집적 회로를 개재하여 상기 다이의 한쪽에 부착된 복수의 도전성 상호접속 소자를 더 포함하고, 각각의 도전성 상호접속 소자는 상기 캐리어 기판 랜드들의 각각의 것과 접촉하고 있는, 마이크로전자 어셈블리.
  18. 제11항에 있어서, 상기 다이 기판과의 사이에 상기 집적 회로를 개재하여 상기 다이의 한쪽에 부착된 복수의 도전성 상호접속 소자를 더 포함하고, 각각의 도전성 상호접속 소자는 복수의 캐리어 기판 랜드 중 하나와 접촉하는, 마이크로전자 어셈블리.
  19. 제18항에 있어서, 상기 다이 내에 복수의 열전기 비아(thermoelectric vias)를 더 포함하고, 제1 복수의 상기 도전성 상호접속 소자가 상기 집적 회로를 제1 복수의 상기 캐리어 기판 랜드와 접속시키며, 제2 복수의 상기 도전성 상호접속 소자가 상기 열전기 비아들을 통해 상기 열전기 소자들에 접속되는, 마이크로전자 어셈블리.
  20. 제19항에 있어서, 상기 열전기 소자들 중의 적어도 하나는 상기 열전기 비아 들 중의 하나 및 상기 도전성 상호접속 소자들 중의 하나와 정렬되는, 마이크로전자 어셈블리.
  21. 제3항에 있어서, 상기 다이상의 복수의 다이 랜드, 및 각각이 개별 다이 랜드 상에 있는 복수의 제1 확산 배리어 층을 더 포함하고, 각각의 열전기 소자는 개별 확산 배리어 층 상에 형성되는, 마이크로전자 어셈블리.
  22. 제21항에 있어서, 상기 제1 확산 배리어 층들의 각각의 것과의 사이에 개별 열전기 소자를 개재하여 상기 열전기 소자들 중의 적어도 하나 상에 적어도 하나의 제2 확산 배리어 층
    을 더 포함하는 마이크로전자 어셈블리.
  23. 제21항에 있어서, 상기 열전기 소자들은 상기 집적 회로를 상기 다이 기판과의 사이에 개재하여 상기 다이의 한쪽에 형성되는, 마이크로전자 어셈블리.
  24. 제22항에 있어서, 상기 열전기 소자들은 상기 다이 기판을 상기 집적 회로와의 사이에 개재하여 상기 다이의 한쪽에 형성되는, 마이크로전자 어셈블리.
  25. 제24항에 있어서, 캐리어 기판을 더 포함하고, 상기 다이는 상기 캐리어 기판에 장착되며, 상기 열전기 소자들은 상기 캐리어 기판으로부터 전력을 수신하도록 상기 캐리어 기판에 전기적으로 접속되는, 마이크로전자 어셈블리.
  26. 제3항에 있어서, 상기 다이와의 사이에 상기 열전기 소자들을 개재하여 상기 열전기 소자들에 열적으로 결합되는 열전도성 플레이트를 더 포함하는 마이크로전자 어셈블리.
  27. 제26항에 있어서, 상기 열전도성 플레이트로부터 열이 전도하여 주위 공기로 대류 방출되도록 상기 열전도성 플레이트로부터 연장되는 복수의 핀(fins)을 더 포함하는 마이크로전자 어셈블리.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR20067006736A 2003-10-08 2004-10-06 다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법 KR100870292B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/682,137 2003-10-08
US10/682,137 US7034394B2 (en) 2003-10-08 2003-10-08 Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same

Publications (2)

Publication Number Publication Date
KR20060083426A KR20060083426A (ko) 2006-07-20
KR100870292B1 true KR100870292B1 (ko) 2008-11-25

Family

ID=34422445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20067006736A KR100870292B1 (ko) 2003-10-08 2004-10-06 다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법

Country Status (7)

Country Link
US (2) US7034394B2 (ko)
JP (1) JP4903048B2 (ko)
KR (1) KR100870292B1 (ko)
CN (1) CN100442486C (ko)
HK (1) HK1099129A1 (ko)
TW (1) TWI241882B (ko)
WO (1) WO2005036642A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158917A (ja) * 2003-11-25 2005-06-16 Sharp Corp 電子ヒートポンプ装置、レーザ部品、光ピックアップおよび電子機器
US7589417B2 (en) * 2004-02-12 2009-09-15 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
US7290596B2 (en) * 2004-10-20 2007-11-06 University Of Maryland Thermal management of systems having localized regions of elevated heat flux
US7654311B2 (en) * 2004-10-20 2010-02-02 University Of Maryland Thermal management of systems having localized regions of elevated heat flux
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
EP1840980A1 (en) * 2006-03-31 2007-10-03 STMicroelectronics S.r.l. Structure comprising Peltier cells integrated on a semiconductor substrate and corresponding manufacturing process
US7825324B2 (en) 2006-12-29 2010-11-02 Alcatel-Lucent Usa Inc. Spreading thermoelectric coolers
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US20090071525A1 (en) * 2007-09-17 2009-03-19 Lucent Technologies, Inc. Cooling Hot-Spots by Lateral Active Heat Transport
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
TWI405361B (zh) * 2008-12-31 2013-08-11 Ind Tech Res Inst 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
JP5481104B2 (ja) * 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI407545B (zh) * 2009-08-19 2013-09-01 Ind Tech Res Inst 整合熱電元件與晶片的封裝體
JP2011138879A (ja) * 2009-12-28 2011-07-14 Nec Toshiba Space Systems Ltd デバイス設置構造
US9601677B2 (en) * 2010-03-15 2017-03-21 Laird Durham, Inc. Thermoelectric (TE) devices/structures including thermoelectric elements with exposed major surfaces
US9276080B2 (en) * 2012-03-09 2016-03-01 Mcube, Inc. Methods and structures of integrated MEMS-CMOS devices
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
FR2977976A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Rousset Procede de generation d'energie electrique au sein d'une structure integree tridimensionnelle, et dispositif de liaison correspondant
ITRM20110472A1 (it) * 2011-09-09 2013-03-10 Consorzio Delta Ti Res Componenti microelettronici, in particolare circuiti cmos, comprendenti elementi termoelettrici di raffreddamento ad effetto seebeck/peltier, integrati nella loro struttura.
US8604867B2 (en) * 2011-11-28 2013-12-10 Qualcomm Incorporated Energy harvesting in integrated circuit packages
US9190595B2 (en) * 2012-07-20 2015-11-17 Qualcomm Incorporated Apparatus and method for harvesting energy in an electronic device
WO2015014563A1 (en) * 2013-07-30 2015-02-05 Harman Becker Automotive Systems Gmbh Electronic module
TWI514528B (zh) 2013-10-04 2015-12-21 Lextar Electronics Corp 半導體晶片結構
US10468330B2 (en) * 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
KR102187108B1 (ko) * 2013-12-12 2020-12-04 삼성전자주식회사 반도체 칩 및 이를 포함하는 전자 시스템
MA40285A (fr) * 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
US9746889B2 (en) 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
US11177317B2 (en) * 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
WO2019066155A1 (ko) * 2017-09-29 2019-04-04 한국과학기술원 2d 열감 제공 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230497B1 (en) 1999-12-06 2001-05-15 Motorola, Inc. Semiconductor circuit temperature monitoring and controlling apparatus and method
JP2001257388A (ja) * 2000-02-04 2001-09-21 Internatl Business Mach Corp <Ibm> 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
US20020024154A1 (en) * 2000-07-03 2002-02-28 Reiko Hara Thermoelectric module
US20030122245A1 (en) * 2000-11-30 2003-07-03 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224253A (ja) * 1984-04-20 1985-11-08 Fujitsu Ltd 半導体装置およびその製造方法
DE3935610A1 (de) * 1989-10-26 1991-05-02 Messerschmitt Boelkow Blohm Monolithisch integrierbares peltier-kuehlelement
JPH11135692A (ja) * 1997-10-31 1999-05-21 Sony Corp 集積回路
JPH11214598A (ja) * 1998-01-23 1999-08-06 Takeshi Aoki 大規模集積回路（ｌｓｉ）チップの冷却方法
US6388185B1 (en) * 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230497B1 (en) 1999-12-06 2001-05-15 Motorola, Inc. Semiconductor circuit temperature monitoring and controlling apparatus and method
JP2001257388A (ja) * 2000-02-04 2001-09-21 Internatl Business Mach Corp <Ibm> 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
US20020113289A1 (en) * 2000-02-04 2002-08-22 Cordes Michael James Method and apparatus for thermal management of integrated circuits
US6614109B2 (en) 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US20020024154A1 (en) * 2000-07-03 2002-02-28 Reiko Hara Thermoelectric module
US20030122245A1 (en) * 2000-11-30 2003-07-03 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication

Also Published As

Publication number Publication date
KR20060083426A (ko) 2006-07-20
WO2005036642A2 (en) 2005-04-21
US7537954B2 (en) 2009-05-26
US20060097383A1 (en) 2006-05-11
TW200514494A (en) 2005-04-16
CN100442486C (zh) 2008-12-10
CN1890803A (zh) 2007-01-03
HK1099129A1 (en) 2007-08-03
WO2005036642A3 (en) 2005-08-25
US7034394B2 (en) 2006-04-25
TWI241882B (en) 2005-10-11
JP2007507909A (ja) 2007-03-29
US20050077619A1 (en) 2005-04-14
JP4903048B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
KR100870292B1 (ko) 다이를 냉각시키는 열전기 소자를 구비한 마이크로전자어셈블리 및 그 제조 방법
JP4464974B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
US10014279B2 (en) Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities
US7421778B2 (en) Method of making an electronic assembly
US9082633B2 (en) Multi-die integrated circuit structure with heat sink
US20060197181A1 (en) Semiconductor device, stacked structure, and manufacturing method
US7723759B2 (en) Stacked wafer or die packaging with enhanced thermal and device performance
US20060086449A1 (en) Semiconductor device having element portion and control circuit portion
US7759789B2 (en) Local area semiconductor cooling system
US20030186486A1 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US10403510B2 (en) Method of fabricating a carrier-less silicon interposer using photo patterned polymer as substrate
KR102492530B1 (ko) 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
US7279796B2 (en) Microelectronic die having a thermoelectric module
US20030183943A1 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
WO2022222015A1 (en) Semiconductor package
JP2012142486A (ja) 半導体装置
JPH09181212A (ja) モジュール素子用のコラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee