JP4464974B2 - ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 - Google Patents

ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 Download PDF

Info

Publication number
JP4464974B2
JP4464974B2 JP2006553163A JP2006553163A JP4464974B2 JP 4464974 B2 JP4464974 B2 JP 4464974B2 JP 2006553163 A JP2006553163 A JP 2006553163A JP 2006553163 A JP2006553163 A JP 2006553163A JP 4464974 B2 JP4464974 B2 JP 4464974B2
Authority
JP
Japan
Prior art keywords
die
metal layer
thermoelectric module
thermoelectric
thermoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006553163A
Other languages
English (en)
Other versions
JP2007523478A (ja
Inventor
ラマナサン，シュリラム
クライスラー，グレゴリー
トール，スティーヴン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007523478A publication Critical patent/JP2007523478A/ja
Application granted granted Critical
Publication of JP4464974B2 publication Critical patent/JP4464974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、概して、マイクロエレクトロニクスダイを有するマイクロエレクトロニクスアセンブリ（組立体）に関し、より具体的には、このようなアセンブリにおけるマイクロエレクトロニクスダイを冷却するために用いられるシステムに関する。
プロセッサ及び処理用素子等の半導体素子は、動作するデータ転送速度及び周波数が継続的に高くなるに連れ、一般に、ますます大きな電流を消費し、ますます多くの熱を発生する。これらの素子の動作が或る温度範囲に維持されることが、特に信頼性の観点から望ましい。従来からの熱伝導機構では、このような素子の動作は、より低い電力レベル、より低いデータ転送速度、及び／又はより低い周波数に制限されてきた。また、従来からの熱伝導機構では、熱伝導能力は熱限界だけでなく、大きさや配置の制約のために制限されてきた。
本発明は、電流が熱電素子を流れるとき、熱をダイから排出するようにダイに形成された熱電素子を有するマイクロエレクトロニクスアセンブリを提供することを目的とする。
本発明の一実施形態において、熱電素子がダイのアクティブ面に設けられた導電性相互接続要素間に集積される。他の実施形態においては、熱電素子がダイの裏側に形成され、ダイの表側に接する台基板に電気的に接続される。さらに他の実施形態においては、熱電素子が第２の基板に形成され、ダイに移設される。
図面を参照して本発明の実施形態について説明する。図１は本発明の実施形態に従ったマイクロエレクトロニクスアセンブリを製造するように部分的に処理されるウェハ10の一部分を例示している。ウェハ10はウェハ基板12、集積回路14、及び誘電体16を有する。
ウェハ基板12は典型的にはシリコン又はその他の半導体から成る。集積回路14は、ウェハ基板12の内部及び表面に形成される集積回路素子18を有する。集積回路素子18はトランジスタ、キャパシタ、ダイオード等を有する。集積回路14はさらに、複数の交互に設けられた誘電層及び金属層を有する。金属層は電源面20及びグラウンド面22を有する。集積回路14はさらに、電源接点24P、グラウンド接点24G、及び信号接点24Iを含む接点パッド24を有する。
さらに、集積回路14の誘電層内のプラグ、ビア、及び金属配線が電気的接続26を形成している。なお、図には僅かな電気的接続26しか示されていない。
電気的接続26は、電源接点パッド24Pを電源面20に相互接続する電源電気的接続26P1、及び電源面20を集積回路素子18に相互接続する電源電気的接続26P2を有する。このように電源は、電源接点パッド24P、電源電気的接続26P1、電源面20、及び電源電気的接続26P2を介して、１つ又は複数の集積回路素子18に供給され得る。
電気的接続26は、グラウンド接点パッド24Gをグラウンド面22に相互接続するグラウンド電気的接続26G1、及びグラウンド面22を集積回路素子18に相互接続するグラウンド電気的接続26G2を有する。このようにグラウンドは、グラウンド接点パッド24G、グラウンド電気的接続26G1、グラウンド面22、及びグラウンド電気的接続26G2を介して、１つ又は複数の集積回路素子18に供給され得る。
信号電気的接続26Iは、信号接点パッド24Iを１つ又は複数の集積回路素子18に相互接続しており、電源面20及びグラウンド面22のどちらにも接続されない。信号は、信号電気的接続26I等のより多くの信号電気的接続を介して集積回路素子18に供給され、また、集積回路素子18から供給され得る。
誘電体16は集積回路14を覆う層に形成される。誘電体16は初期的には接点パッド24を覆う。そして、第1の開口28が、電源接点パッド24Pの一部の領域を露出させるように、誘電体16にエッチングされる。
図２に例示されるように、続いて図１の開口28内に熱電素子30が形成される。熱電素子30の層は無電解メッキ又はスパッタにより形成されてもよく、そして、順番に他の上面に形成される拡散バリア層32、例えばｐ型にドープされたBi2Te3、Bi2Te3及びSb2Te3の合金、又はSi及びGeの合金等のｐ型半導体34、並びに拡散バリア層36を有してもよい。
図３に例示されるように、別の熱電素子40が電源接点パッド24P上に熱電素子30に近接して形成される。熱電素子40は、熱電素子30が形成された後に誘電体16に形成された開口内に形成される。熱電素子40用の開口を形成するため、フォトレジスト層が誘電体16を覆うように形成され、熱電素子40が形成される場所上のフォトレジスト層に開口がマスキングされる。そして、フォトレジスト層をマスクとして用いて、熱電素子40が形成される開口が誘電体16にエッチングされる。熱電素子40は、順番に他の上面に形成される拡散バリア層42、例えばｎ型にドープされたSb2Te3、Bi2Te3及びSb2Te3の合金、又はSi及びGeの合金等のｎ型半導体44、並びに拡散バリア層46を有する。熱電素子40はこのように、半導体34がｐ型であるのに対し半導体44がｎ型であることを除いて、熱電素子30と同じである。
続いて、導電性スペーサ部品48及び50が、それぞれ、グラウンド接点パッド24G及び信号接点パッド24I上に形成される。導電性スペーサ部品48及び50が形成される開口は、次のようにエッチングされてもよい。すなわち、誘電体16並びに熱電素子30及び40を覆うようにフォトレジスト層を形成し、フォトレジスト層をマスキングし、そして、マスキングされたフォトレジスト層の開口を用いることによって、導電性スペーサ部品48及び50が形成される開口が誘電体16にエッチングされてもよい。導電性スペーサ部品48及び50は典型的には金属から成る。
続いて、導電性相互接続要素54の各々が、熱電素子30若しくは40、又は導電性スペーサ部品48若しくは50の内の、それぞれの１つの上に形成される。導電性相互接続要素54は、それらに共通の面である上面56が誘電体16の上面より上になるように、誘電体16より盛り上がった高さを有する。
図１乃至３には、ウェハ10の一部分のみが例示されている。しかし、ウェハは、ウェハ全域をｘ方向及びｙ方向に広がる行及び列状に形成される複数の集積回路14を有する。そして、各々の集積回路は、同一配置の熱電素子30及び40、導電性スペーサ部品48及び50、並びに導電性相互接続要素54を有する。
ウェハ10は続いて、各々のダイがそれぞれの集積回路及び関連する接続を携えるように、さいの目にダイシングされる。すなわち、個々のダイに分離される。各々のダイは図３に例示されたウェハ10の部分に表される構成要素を有する。
図４は、パッケージ基板60の形態をとる台基板上に裏返して置かれた、１つの上記ダイ10Aを例示している。パッケージ端子62がパッケージ基板60の上表面に形成されている。各々の導電性相互接続要素54がそれぞれのパッケージ端子62に接触している。
ダイ10A及びパッケージ基板60を含む全体のマイクロエレクトロニクスアセンブリ70が、その後、導電性相互接続要素54をリフローする加熱炉に挿入される。導電性相互接続要素54は柔らかくなり融解し、続いて冷却されて再び凝固する。そして、各々の導電性相互接続要素54はそれぞれのパッケージ端子62に取り付けられ、その結果、ダイ10Aがパッケージ基板60に実装され、ダイ10Aとパッケージ基板60とが電気的に相互接続される。
使用時には、パッケージ基板60、１つのパッケージ端子62Aを介して熱電素子30に電力が供給される。電流はｎ型半導体44を介してダイに向かって流れる。熱電技術から理解されるように、ｎ型半導体を流れる電流によって、電流が流れる方向とは反対方向に熱が排出される。その結果、熱は集積回路14から熱電素子を介してパッケージ基板60に向けて排出される。熱電素子30を流れる電流は分岐される。電流の一部は集積回路素子18の幾つかに電力を供給し、一方で、電流のある部分は電源接点パッド24P、そして熱電素子40を介してパッケージ端子62Bに流れる。ｐ型半導体34を流れる電流によって、電流が流れる方向に熱が排出される。ｐ型半導体34を流れる電流は集積回路14から流れ出るため、熱が集積回路14から排出される。
他の実施形態において、電力を熱電素子に供給する電源接点パッドは電力を回路に供給する電源接点パッドから分離されてもよい。これは熱電ユニットを別々に制御することを可能にする。このような構成は、回路に供給される電圧を維持し、該電圧が熱電モジュールに供給される電力によって影響されないようにする必要がある場合に有益である。
以上より、ｐ型半導体34及びｎ型半導体44の双方が、集積回路14から熱を排出することがわかる。このようにして、集積回路14を局所的に冷却することが可能になる。熱電素子30及び40を含む構造等、より多くの構造が集積回路14全域にわたって、追加冷却が要求され得る所望の位置に形成されてもよい。また、特筆すべきは、熱電素子30及び40に電流を供給するパッケージ端子62と同一の配列が、集積回路14への電源、グラウンド及び信号をも供給することである。さらに、所望の場所を冷却することが可能になる。集積回路のｘ−ｙ方向にある特定の領域が電力を必要とするとき、電力は同一領域の熱電素子を介して供給される。特定領域での電力要求の増加は、該特定領域で発生する熱の増加と一致する。特定領域での電力の増加はまた、熱電素子を介して該特定領域に流れ込む電流の増加と一致する。このように、特定領域で発生する熱が増加するとき、特定領域に流れ込む電流が増加することになる。
図５は、パッケージ基板72の形態をとる台基板、パッケージ基板72に実装されたダイ74、ダイ74上の熱電素子76、一体化されたヒートスプレッダ78、及びヒートシンク80を有する別のマイクロエレクトロニクスアセンブリ70を例示している。ダイ74は導電性相互接続要素82を介してパッケージ基板72に実装され、電気的に接続されている。
熱電素子76は図３の熱電素子30及び40と同じ手法で形成される。一部の熱電素子76はｐ型半導体を有し、一部はｎ型半導体を有する。熱電素子76は、電流が当該熱電素子を流れるとき、熱がダイ74の上面から一体化ヒートスプレッダ78に向かって排出されるように配置される。
一体化ヒートスプレッダ78は熱電素子76と直接接触し、ヒートシンク80は一体化ヒートスプレッダ78上に位置する。一般に、ヒートシンク80は基盤及び、基盤から延在し熱を周囲の空気に移動させる多数のフィンを有する。
ワイヤーボンディング配線84が、それを介して電流が熱電素子76に供給され、かつ導き出されるように設けられる。各々のワイヤーボンディング配線84の一端はダイ74の上面にあるパッドに接続され、このパッドは第1の熱電素子76に接続されている。そして、各々のワイヤーボンディング配線84の他端はパッケージ基板72のパッケージ端子に接続される。電流は、パッケージ端子からそれぞれのワイヤーボンディング配線84及びそれぞれの接点、第１の熱電素子76を介して流れる。電流は、偶数個の熱電素子76を介して流れ、別のワイヤーボンディング配線84を介してパッケージ基板72に戻ることができる。
図６は本発明に係るさらに他の実施形態に従ったマイクロエレクトロニクスアセンブリ86を例示している。マイクロエレクトロニクスアセンブリ86は図５のマイクロエレクトロニクスアセンブリ70と同様であり、似通った参照符号は似通った構成要素を表している。主な相違点は、マイクロエレクトロニクスアセンブリ86は図５のダイ74より遙かに薄いダイ88を有している。短いプラグ90がダイ88を貫通して形成される。幾つかの熱電素子76はそれぞれのプラグ90及びそれぞれの導電性相互接続要素82と揃えて配置される。電流はそれぞれの導電性相互接続要素82及びそれぞれのプラグ90を介してそれぞれの熱電素子76に供給され得る。電流は、偶数個の熱電素子76を流れ、互いに揃えて配置された別のプラグ90及び別の導電性相互接続要素82を介して戻ることができる。
図７及び８は、熱電素子が別の基板に製造され、その後ウェハレベルで集積回路に移設されるマイクロエレクトロニクスアセンブリの製造を例示している。結合ウェハはそれから個々のダイに分離される。
特に図７を参照すると、ウェハ基板96、ウェハ基板96に形成された集積回路98、及び集積回路98に形成された接点パッド100を有するウェハ94が提供される。図７はまた、移設基板102を例示しており、移設基板102は図３の熱電素子30及び40と同様の手法で形成された熱電素子104を有する。図７はまた、スペーサ106の形態をとる相互接続構造を例示している。熱電素子104及びスペーサ106は、それらの上に形成された導電性相互接続要素108を有する。
図７に例示されるように、各々の導電性相互接続要素108はそれぞれの接点パッド100に接触させられる。そして熱的リフロー処理によって、導電性相互接続要素108は接点パッド100に取り付けられる。ウェハ基板96及び102を有する結合ウェハ110がもたらされる。
次に図９を参照する。図８の結合ウェハは別々の断片112に分離される。ウェハ96はこうして断片96A及び96Bに分離され、ウェハ102は断片102A及び102Bに分離される。それぞれの断片112は同一であり、各々がそれぞれの集積回路98を有する。断片102A及び102Bの上段には金属化が施される。それら断片は支持基板上に実装され、支持基板にワイヤーボンディングされ得る。あるいは、断片102A及び102Bが薄化され、断片102A及び102B内の貫通ビアを介して、金属化された層を支持基板に電気的に接続してもよい。
そして、一体化ヒートスプレッダ114がウェハ基板の断片96A部分の裏面、すなわち集積回路の反対側、に実装され、ヒートシンク116が一体化ヒートスプレッダに対して配置・実装され得る。
図１０は、本発明の他の実施形態に従って部分的に製造されたマイクロエレクトロニクスアセンブリ120の構成要素を例示している。マイクロエレクトロニクスアセンブリ120の構成要素は、ダイ122、熱伝導性金属ヒートスプレッダ124、第１の複数の導電性銅部材126、第２の複数の導電性銅部材128、及び複数の熱電素子130を含む。
ダイ122は上述のように、例えば図５を参照して、先ずパッケージ基板に図５を参照して説明されたように実装される。マイクロエレクトロニクス回路はこのようにしてダイ122の支持基板の表側に形成される。続いて、第１の銅部材126が、例えばめっきによって、支持基板の裏側に形成される。
電気絶縁体の薄膜がヒートスプレッダ124の表面に形成される。第２の複数の部材128が、例えばめっきによって、電気絶縁体薄膜の表面に形成される。続いて、熱電素子130が第２の複数の部材128の表面に形成される。１つのｐ型熱電素子130A及び１つのｎ型熱電素子130Bが第２の複数の部材128のぞれぞれの１つに形成される。
ヒートスプレッダ124は熱電素子130が図１０に示されるのと反対側になるように裏返される。熱電素子130は第１の複数の部材126上に位置決めされる。そして、熱電素子130が第１の複数の部材126に接触するまで、ダイ122とヒートスプレッダ124とが互いに向かって相対的に移動される。第１の複数の部材126は、熱電素子群130が部材126及び128で直列接続されるように、熱電素子群130間に欠けていた接続を提供する。
このようにして、熱電回路がダイ122上、及びダイ122とヒートスプレッダ124との間に直接形成されることが理解される。熱電素子130は高温、且つダイ122のマイクロエレクトロニクス回路に損傷を与える原因となり得る処理条件で製造される。しかしながら、熱電素子130を先ずは別個のヒートスプレッダ125に作成し、その後で熱電素子130をダイ122に配置することにより、ダイ122への損傷は回避され得る。
図１１は、本発明のさらなる実施形態に従ったマイクロエレクトロニクスアセンブリ140を例示しており、このアセンブリ140はパッケージ基板142、ダイ144、熱伝導性金属ヒートスプレッダ145、銅の金属層146、熱電モジュール148、及び熱的接合部材150を有する。
ダイ144は、その支持基板の表側に形成されたマイクロエレクトロニクス回路を有する。ダイ144は一般的に100μm未満の厚さまで薄化される。相互接続要素151がダイ144の表側に形成され、ダイ144をパッケージ基板142に電気的且つ構造的に接続するために用いられる。ダイ144及びパッケージ基板142は、故に、図５を参照して述べられたダイ74及びパッケージ基板72と同様である。金属層146がダイ144の支持基板の裏側にめっきされる。金属層146には開口部が設けられ、熱電モジュール148が開口部内に作成される。
使用時において、熱電モジュール148とダイ144との間の金属層146は、ダイ144のマイクロエレクトロニクス回路によって生成された高温点から熱を拡散させる役割を果たす。図１２は、ダイ144の領域に複数の高温点152A及び152Bが形成され得ることを例示している。高温点152A及び152Bのそれぞれの上に、それぞれの熱電モジュール148A及び148Bが作られている。熱電モジュール148A及び148Bは、かなり多量の熱を除去できるように、高温点152A及び152Bと比較してかなり大きい。高温点152A及び152Bと比較して熱電モジュール148A及び148Bがこのような大きさであるにもかかわらず、熱電素子148A及び148Bの外側の領域は、高温点152A及び152Bからの熱をさらに除去することが可能である。なぜならば、高温点からの熱は、シリコン、及びそれぞれの熱電モジュール148A又は148Bとそれぞれの高温点152A又は152Bとの間の金属層（図１１の146）の部分を流れるに連れて横方向に拡散されるからである。
再び図１１を参照して、続いて、熱電モジュール148及び金属層146を覆う接合部材150が形成され、ヒートスプレッダ145が熱的接合部材150に対して設置される。金属層146を介して伝導し、熱電モジュール148によって送られる熱は、接合部材150及びヒートスプレッダ145を介して伝導されて周囲の空気に移される。
熱電モジュール148には、それに電力を供給する電源ケーブル154が接続される。この実施形態では、開口156がヒートスプレッダ145を貫通して形成され、ケーブル154は開口156を貫通して伸張している。
ある特定の実施形態について図面を用いながら述べてきたが、これらの実施形態は単に例示であって本発明を限定する物ではない。また、当業者は変更を加えることができるものであり、本発明は上述の特定の構成や配置に限定されるものではない。
本発明の実施形態に従った、マイクロエレクトロニクスアセンブリを製造するように部分的に処理されるウェハ基板の一部分の断面図である。 部分的に処理されるウェハ基板の誘電体層に開口がエッチングされ、１つの熱電素子が開口内に形成された後の、図１と同様の断面図である。 部分的に処理されるウェハ基板の集積回路上に、図２で形成された熱電素子、及びそれとは反対導電型を有する別の熱電素子が他の部品とともに形成された後の、図１と同様の断面図である。 本発明の実施形態に従ったマイクロエレクトロニクスアセンブリの製造を完了するように、ウェハが最終的に処理され、個々のダイに分離され、1つのダイが台基板上に裏返して実装された後の、図３と同様の断面図である。 本発明の他の実施形態に従った、分離されたダイのアクティブ面とは反対側の表面にあり、ダイのアクティブ面に接するパッケージ基板にワイヤー接続された熱電部品を有するマイクロエレクトロニクスアセンブリを表す側面図である。 本発明の他の実施形態に従った、短いプラグがダイの一方の面にある熱電素子をダイの反対側のアクティブ面に形成された導電性相互接続要素と電気的に接続する点で図５の実施形態と異なるマイクロエレクトロニクスアセンブリを表す側面図である。 本発明の他の実施形態に従ったマイクロエレクトロニクスアセンブリを製造するために用いられる、作動集積回路を支持するウェハ基板、及び熱電素子を支持するウェハ基板の、２つのウェハ基板を表す側面図である。 熱電素子が集積回路の接続パッドに対向配置されて取り付けられた後の図７と同様の側面図である。 図８のアセンブリが個々の断片に分離され、その１つに集積回路及びヒートシンクが実装された後の、図８と同様の側面図である。 熱電モジュールの部分がダイとヒートスプレッダ上に形成され、ヒートスプレッダがダイに接して配置されて熱電モジュールが完成する、本発明の他の実施形態に従ったエレクトロニクスアセンブリの構成要素を表す上面図である。 熱を高温点から熱電モジュールに拡散させるように金属層がダイの裏面にめっきされた、本発明の他の実施形態に従ったマイクロエレクトロニクスアセンブリを表す断面図である。 高温点と高温点を冷却する熱電モジュールとの相対的な大きさを表す上面図である。

Claims (11)

  1. マイクロエレクトロニクスアセンブリの製造方法であって：
    表面及びそれと反対側の裏面を有する半導体ダイに対し、該裏面上に直接的に金属層を形成する工程；
    前記金属層に開口部を形成する工程；
    前記金属層の前記開口部内に熱電モジュールを形成する工程であり、前記金属層が該熱電モジュールと前記ダイの前記裏面との間に存在する、工程；及び
    前記熱電モジュールにヒートスプレッダを熱的に結合させる工程；
    を有する製造方法。
  2. 前記金属層がめっきされるところの請求項１に記載の製造方法。
  3. 前記金属層が銅を含むところの請求項１に記載の製造方法。
  4. 前記熱電モジュールは、前記ダイの第１領域の上のみに形成され、前記ダイの第２領域に対して該第１領域を選択的に冷却することを可能にさせるところの請求項１に記載の製造方法。
  5. 前記ダイ上のマイクロエレクトロニクス回路が、動作時に、前記第１領域内に高温点を発生するところの請求項４に記載の製造方法。
  6. 前記金属層が前記高温点から前記熱電モジュールへの熱を拡散するところの請求項５に記載の製造方法。
  7. 表面及びそれと反対側の裏面を有する半導体ダイ；
    前記ダイの前記裏面上に形成され、開口部を有する金属層；
    前記金属層の前記開口部内の熱電モジュールであり、前記金属層が該熱電モジュールの第１の面と前記ダイの前記裏面との間に存在する熱電モジュール；及び
    前記熱電モジュールの前記第１の面とは反対側の第２の面上に形成された金属ヒートスプレッダ；
    を有するマイクロエレクトロニクスアセンブリ。
  8. 前記金属層が銅を含むところの請求項７に記載のマイクロエレクトロニクスアセンブリ。
  9. 前記熱電モジュールは、前記ダイの第１領域の上のみに形成され、前記ダイの第２領域に対して該第１領域を選択的に冷却することを可能にさせるところの請求項７に記載のマイクロエレクトロニクスアセンブリ。
  10. 前記ダイ上のマイクロエレクトロニクス回路が、動作時に、前記第１領域内に高温点を発生するところの請求項９に記載のマイクロエレクトロニクスアセンブリ。
  11. 前記金属層が前記高温点から前記熱電モジュールへの熱を拡散するところの請求項１０に記載のマイクロエレクトロニクスアセンブリ。
JP2006553163A 2004-02-12 2005-02-02 ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法 Expired - Fee Related JP4464974B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/778,514 US7589417B2 (en) 2004-02-12 2004-02-12 Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
PCT/US2005/003440 WO2005081313A2 (en) 2004-02-12 2005-02-02 A microelectronic assembly having thermoelectric elements to cool a die and a method of making the same

Publications (2)

Publication Number Publication Date
JP2007523478A JP2007523478A (ja) 2007-08-16
JP4464974B2 true JP4464974B2 (ja) 2010-05-19

Family

ID=34838194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553163A Expired - Fee Related JP4464974B2 (ja) 2004-02-12 2005-02-02 ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法

Country Status (5)

Country Link
US (1) US7589417B2 (ja)
JP (1) JP4464974B2 (ja)
CN (1) CN1914725B (ja)
TW (1) TWI324818B (ja)
WO (1) WO2005081313A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100257871A1 (en) * 2003-12-11 2010-10-14 Rama Venkatasubramanian Thin film thermoelectric devices for power conversion and cooling
US7523617B2 (en) * 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US8063298B2 (en) * 2004-10-22 2011-11-22 Nextreme Thermal Solutions, Inc. Methods of forming embedded thermoelectric coolers with adjacent thermally conductive fields
WO2006113607A2 (en) * 2005-04-18 2006-10-26 Nextreme Thermal Solutions Thermoelectric generators for solar conversion and related systems and methods
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP5522943B2 (ja) * 2008-01-29 2014-06-18 京セラ株式会社 熱電モジュール
TWI405361B (zh) * 2008-12-31 2013-08-11 Ind Tech Res Inst 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
US20110132000A1 (en) * 2009-12-09 2011-06-09 Deane Philip A Thermoelectric Heating/Cooling Structures Including a Plurality of Spaced Apart Thermoelectric Components
CN102194811B (zh) * 2010-03-05 2012-12-05 中芯国际集成电路制造(上海)有限公司 热电装置
FR2963165A1 (fr) 2010-07-22 2012-01-27 St Microelectronics Crolles 2 Procede de generation d'energie electrique dans un dispositif semi-conducteur, et dispositif correspondant
US8492788B2 (en) * 2010-10-08 2013-07-23 Guardian Industries Corp. Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same
FR2966268B1 (fr) * 2010-10-18 2013-08-16 St Microelectronics Rousset Procédé comprenant une détection d'une remise en boitier d'un circuit intégré après une mise en boitier initiale, et circuit intégré correspondant.
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
CN102800636B (zh) * 2012-08-28 2015-02-18 中国科学院微电子研究所 电子元件封装体及其制造方法
DE102012110021A1 (de) * 2012-10-19 2014-04-24 Bpe E.K. Multifunktions-Mikroelektronikbauteil und Herstellungsverfahren dafür
WO2014159572A1 (en) * 2013-03-14 2014-10-02 Gmz Energy Inc. Thermoelectric device fabrication using direct bonding
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9941458B2 (en) * 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US10068875B2 (en) 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US11152279B2 (en) * 2018-03-26 2021-10-19 Raytheon Company Monolithic microwave integrated circuit (MMIC) cooling structure
US20230268244A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation in power ic using pyroelectric materials

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483341A (en) * 1982-12-09 1984-11-20 Atlantic Richfield Company Therapeutic hypothermia instrument
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
JP2937791B2 (ja) * 1995-03-14 1999-08-23 日本電気株式会社 ペルチエクラーク
US5712448A (en) * 1996-02-07 1998-01-27 California Institute Of Technology Cooling device featuring thermoelectric and diamond materials for temperature control of heat-dissipating devices
JPH10200208A (ja) * 1997-01-09 1998-07-31 Nec Corp 半導体レーザーモジュール
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
SE515158C2 (sv) 1999-02-10 2001-06-18 Ericsson Telefon Ab L M Halvledaranordning med jordanslutning via en ej genomgående plugg
US6230497B1 (en) 1999-12-06 2001-05-15 Motorola, Inc. Semiconductor circuit temperature monitoring and controlling apparatus and method
US6455930B1 (en) * 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6528907B2 (en) * 2000-04-07 2003-03-04 Mirae Corporation Linear motor
US6424533B1 (en) * 2000-06-29 2002-07-23 International Business Machines Corporation Thermoelectric-enhanced heat spreader for heat generating component of an electronic device
US6700053B2 (en) 2000-07-03 2004-03-02 Komatsu Ltd. Thermoelectric module
US6548894B2 (en) 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
US6512291B2 (en) * 2001-02-23 2003-01-28 Agere Systems Inc. Flexible semiconductor device support with integrated thermoelectric cooler and method for making same
US6634770B2 (en) * 2001-08-24 2003-10-21 Densen Cao Light source using semiconductor devices mounted on a heat sink
DE10238843B8 (de) * 2002-08-20 2008-01-03 Infineon Technologies Ag Halbleiterbauelement
US7034394B2 (en) * 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same

Also Published As

Publication number Publication date
TWI324818B (en) 2010-05-11
US20050178423A1 (en) 2005-08-18
WO2005081313A3 (en) 2005-11-24
CN1914725B (zh) 2011-11-23
JP2007523478A (ja) 2007-08-16
CN1914725A (zh) 2007-02-14
TW200529398A (en) 2005-09-01
US7589417B2 (en) 2009-09-15
WO2005081313A2 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
JP4464974B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
JP4903048B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
US10014279B2 (en) Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities
US7421778B2 (en) Method of making an electronic assembly
US9214403B2 (en) Stacked semiconductor package
JP5808345B2 (ja) 熱管理のための微細加工されたピラーフィン
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
US7759789B2 (en) Local area semiconductor cooling system
US11955406B2 (en) Temperature control element utilized in device die packages
US6710448B2 (en) Bonding pad structure
US20030183943A1 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TWI475651B (zh) 半導體裝置與相關方法
US7279796B2 (en) Microelectronic die having a thermoelectric module
JP2012142486A (ja) 半導体装置
JP4371946B2 (ja) 半導体装置及びその基板接続構造
CN113035802A (zh) 半导体封装结构及其形成方法
JP2010141175A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4464974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees