JP2007305810A - 半導体基板、および半導体装置ならびにその半導体装置の製造方法 - Google Patents

Abstract

【課題】ＭＥＭＳに代表される、半導体基板の一部を薄厚化したダイアフラム構造や梁構造を有する半導体基板を個々の半導体装置に分割する際、分割の品質を低下させることなく、加工タクトの向上を可能とする半導体基板、および半導体装置ならびにその半導体装置の製造方法を提供する。
【解決手段】半導体基板１には、縦方向および横方向に桝目状に、ダイアフラム構造を有する複数の半導体デバイス２が形成され、各半導体デバイス２を個々に分割する直交する分割ライン４のうち、一方の平行する分割ライン４上のみに連続して、異方性エッチングによりＶ溝３が形成されている。
【選択図】図２

Description

本発明は、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）に代表される、半導体基板の一部を薄厚化したダイアフラム構造や梁構造を有する半導体基板、およびこの半導体基板を分割して製造される半導体装置ならびにその製造方法に関するものである。

上記ＭＥＭＳにより製造される、一部を薄厚化したダイアフラム構造や梁構造を有する半導体装置に、ＭＥＭＳ圧力センサやＭＥＭＳ加速度センサがあり、このようなセンサ類は、一般的に半導体ウェハプロセスにおいて複数の上記ダイアフラム構造や梁構造が同時に形成された後に、個々に分割されて製造される。この分割は、ダイヤモンドやＣＢＮの粒子をボンド材で保持させた環状のダイシングソーを高速回転させて破砕加工する手法が最も一般的に用いられる。このダイシングソーによる加工は、破砕屑の洗浄および摩擦熱の冷却のために切削水を流しながら行われるため、またダイアフラム構造や梁構造は脆弱な構造であるため、ダイシングソーによる加工時の切削水圧力によりダイアフラム構造や梁構造が破壊されてしまうという課題があった。

近年、このような課題を解決する方法として、レーザ光による加工が注目されてきており、その一例が、例えば特許文献１に開示されている。
この特許文献１に開示されているレーザ光による製造方法は、半導体ウェハ内に多光子吸収による改質領域を形成し、この改質領域を起点とした劈開にて分割している。多光子吸収とは、光子のエネルギーが材料の吸収のバンドギャップよりも小さい場合、つまり光学的に透過となる場合でも、光の強度を非常に大きくすると材料に吸収が生じる現象であり、半導体ウェハの内部にレーザ光の集光点をあわせることで多光子吸収の現象を引き起こし、半導体ウェハの内部に改質領域を形成する。そして、形成した改質領域を起点として、ダイシングレーンに沿って、基板を容易に割ることで、切削水を必要としない分割を可能としている。

このレーザ加工方法について、図面に基づいて説明する。図９は被レーザ加工物である半導体基板の分割ラインおよびその周辺を示す平面図、図１０はレーザ加工中の図９に示すＣ−Ｃ’断面図である。図９および図１０において、１０１は半導体基板、１０２は半導体基板１０１に形成された半導体装置を構成する半導体デバイス（半導体素子）、１０４は半導体デバイス１０２の分割ライン、１０８はレーザ光、１０９は改質領域、１１０は改質領域１０９を起点として生じた切断部（クラック）を示している。

以下、レーザ加工方法の工程を説明する。
まず、レーザ光１０８を半導体基板１０１の内部に集光点をあわせ、所定の厚み方向に多光子吸収を生じさせる。

次に、多光子吸収を連続的、または断続的に生じさせながら、レーザ光１０８を分割ライン１０４の中心に沿って走査させることにより、半導体基板１０１の内部に、分割ライン１０４に沿った改質領域１０９を形成し、切断部１１０を形成する。

次に、半導体基板１０１の両端に同時に外力をかけて、改質領域１０９を起点として半導体基板１０１を割り、半導体装置を形成する。このとき、改質領域１０９を起点として、切断部１１０が形成されているため、比較的小さな外力で、半導体基板１０１を容易に割ることができる。なお、特に半導体基板１０１が薄い場合は、特に外力を与えないでも、自然に厚み方向に割れる。

また上記レーザ加工による方法以外に、切削水圧力によりダイアフラム構造や梁構造が破壊されてしまうという課題を解決する他の方法として、分割ライン上に予め異方性エッチングなどで溝を形成しておき、加工部分の厚みを抑える方法がある。この方法は、例えば特許文献２に開示されている。

特許文献２に開示されている製造方法では、まず方位面（１００）面の半導体基板に、縦方向および横方向に分割ラインを開口するようにエッチング保護膜を形成し、その後、異方性エッチング処理を行う。このエッチング処理では、方位面（１１１）面でエッチングが止まるため、傾斜確度５４．７度のＶ溝が形成される。次に、Ｖ溝が拡張するように半導体基板に外力を加えて、Ｖ溝に沿って半導体基板を分割し、個々の半導体装置を形成する。
特許第３４０８８０５号公報 特開２００１−１２７００８号公報

しかしながら、特許文献１に開示されているレーザ加工方法では、半導体基板１０１が厚い場合においては、一回の走査による改質領域１０９では分割できないため、複数回レーザ加工を実施して、複数の改質領域１０９を厚み方向に平行に形成する必要があり、加工にかかるタクトの増加につながるという課題がある。

また、特許文献２に開示されているＶ溝を形成する製造方法では、以下の課題がある。
分割ラインの縦方向および横方向にＶ溝が交差する部分においては、異方性エッチングの侵食が他の部分と異なるため、過剰にエッチングを行うと、方位面（１１１）面でエッチングが止まらず、例えば方位面（２１１）面にエッチングが進行する。すなわち、例えばＶ溝よりも深いエッチングを要するダイアフラム構造を形成する工程と同時にＶ溝を形成しようとした場合、Ｖ溝の交差部分が過剰にエッチングされ、半導体基板を貫通してしまうため、半導体基板の強度が極端に劣化し、ハンドリング時に半導体基板が破損してしまう。

そこで、本発明は、半導体基板の一部を薄厚化したダイアフラム構造や梁構造を有する半導体基板を個々の半導体装置に分割する際において、分割の品質を低下させることなく、加工タクトの向上を可能とする、すわなち、レーザ加工の走査回数を抑えることができ、且つ強度劣化による破損のない半導体基板、および半導体装置ならびにその半導体装置の製造方法を提供することを目的とするものである。

上記課題を解決するために、本発明のうち請求項１に記載の半導体基板は、縦方向および横方向に桝目状に、複数の半導体装置を構成する半導体素子が形成され、前記複数の半導体素子を個々に分割するために設定された、縦方向および横方向の分割ラインのうち、一方向の平行する分割ライン上のみに連続して溝が形成されていることを特徴とするものである。

また請求項２に記載の半導体基板は、請求項１に記載の半導体基板であって、前記分割ラインに沿って前記半導体基板を分割して形成される半導体装置は、ダイアフラム構造を有する半導体装置であることを特徴とするものである。

また請求項３に記載の半導体基板は、請求項１または請求項２に記載の半導体基板であって、前記分割ラインに形成されている溝は、Ｖ溝であることを特徴とする。
また請求項４に記載の半導体装置の製造方法は、半導体基板に縦方向および横方向に桝目状に形成された、複数の半導体装置を構成する半導体素子を個々に分割して半導体装置を製造する方法であって、前記複数の半導体素子を個々に分割するために設定された縦方向および横方向の分割ラインのうち、一方向の平行する分割ライン上のみに連続して、エッチングにより溝を形成する工程と、前記縦方向および横方向の分割ラインに沿ってそれぞれ、レーザ光を前記半導体基板の内部に焦点をあわせて照射して、半導体基板の内部に改質領域を形成する工程と、前記半導体基板に外力を加えることにより、縦方向および横方向の分割ラインに沿って半導体基板を分割して個々の半導体装置を形成する工程とを有することを特徴とするものである。

また請求項５に記載の半導体装置の製造方法は、請求項４に記載の半導体装置の製造方法であって、前記半導体基板の内部に改質領域を形成する工程において、前記溝が形成された分割ラインに沿ってレーザ光を走査する回数が、溝の無い分割ラインに沿ってレーザ光を走査する回数よりも少ないことを特徴とする。

また請求項６に記載の半導体装置の製造方法は、請求項４または請求項５に記載の半導体装置の製造方法であって、前記一方向の平行する分割ライン上のみに溝を形成する工程が、前記半導体基板にダイアフラム構造を形成する異方性エッチングにより同時に行われることを特徴とするものである。

また請求項７に記載の半導体装置の製造方法は、請求項４〜請求項６のいずれかに記載の半導体装置の製造方法であって、前記分割ラインに形成する溝は、Ｖ溝とすることを特徴とする。
また請求項８に記載の半導体装置は、請求項４〜請求項７のいずれかの半導体装置の製造方法により製造される半導体装置であって、個々の半導体装置の裏面側において対向する２辺のみに、面取りがされていることを特徴とするものである。

また請求項９に記載の半導体装置は、請求項８に記載の半導体装置であって、前記半導体装置内にダイアフラム構造が形成されていることを特徴とするものである。
また請求項１０に記載の半導体装置は、請求項８または請求項９に記載の半導体装置であって、前記面取りが形成された対向する２辺は、前記半導体装置の長辺であることを特徴とするものである。

本発明の半導体基板は、縦方向および横方向に直交する分割ラインのうち一方向の平行する分割ライン上のみに溝が形成されていることにより、溝が形成された分割ライン部分の半導体基板の厚みが薄く、切り欠き状になっており、劈開などによる分割を行う際の応力が集中しやすい構造とすることができ、よって後工程である半導体基板を個々の半導体装置に分割する工程において、半導体基板を個々の半導体装置に分割するための起点となる半導体基板内部に改質領域を形成する際にレーザ光を走査する回数を、溝を形成していない分割ラインと比較して少なくすることができ、その結果、加工タクトを短くすることができ、また直進性の良い安定した分割を可能にできる、という効果を有している。

また本発明の半導体装置の製造方法は、縦方向および横方向に直交する分割ラインのうち一方の平行する分割ライン上のみに、溝を連続するようにエッチングで形成するため、エッチングの制御が極めて難しい溝の交差部分ができないので、極めて容易に安定した溝を形成でき、また連続した溝の形成された分割ラインに沿って個々の半導体装置に分割するため、溝を形成しない場合に比較して、容易に直進性に優れた分割を行うことができる、という効果を有している。

また本発明の半導体装置の製造方法は、半導体基板を個々の半導体装置に分割する工程において、半導体基板を個々の半導体装置に分割するための起点となる半導体基板内部に改質領域を形成する際、溝が形成された分割ラインに沿ってレーザ光を走査する回数が、溝の無い分割ラインに沿ってレーザ光を走査する回数よりも少なくても、直進性のよい安定した分割が可能であり、分割ラインに溝が形成されていない場合と比較して加工タクトを短縮することができる、という効果を有している。

さらに本発明の半導体装置の製造方法は、溝の形成はダイアフラム構造を形成する異方性エッチング工程と同時に行われるため、特に工程が増加せず、コストアップや、リードタイムが増加しない、という効果を有している。

また本発明の半導体装置は、裏面側の対向する二辺に面取りがされているため、その後工程である基板実装の際、半導体装置と基板の接着に用いるダイボンド材が半導体装置の側面へ這い上がることを抑制することができ、また残りの二辺側には面取りを行わないことで、短辺側の半導体装置裏面の面積を減少させることがなく、ダイボンド時の接着面積を確保できる、という効果を有している。

また本発明の半導体装置は、長辺側に面取りがされているため、半導体装置の抗折強度の低下につながる長辺のチッピングが抑制され、機械的強度の優れた半導体装置が得られ、また短辺側には面取りを行わないことで、短辺側の半導体装置裏面の面積を減少させることがなく、ダイボンド時の接着面積を確保できる、という効果を有している。

以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態における複数の半導体素子が形成された半導体基板の平面図、図２は図１の拡大図、図３および図４はそれぞれ図２におけるＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。

図１〜図４において、１はＳｉ単結晶からなる半導体基板、２は半導体装置を構成する半導体デバイス（半導体素子）、３はＶ溝（溝の一例）、４は分割ライン、５はダイアフラムを示しており、図３のＡ−Ａ’断面図は、横方向の分割ライン４に沿った半導体基板１の断面図、図４のＢ−Ｂ’断面図は、ダイアフラム５が形成された半導体デバイス２に沿った横方向の半導体基板１の断面図である。

図１および図２に示すように、半導体基板１には、縦方向および横方向に桝目状に複数の半導体デバイス２が形成されており、半導体デバイス２には、それぞれダイアフラム５が形成されている。

また複数の半導体デバイス２は、分割ライン４で区切られている。ここで分割ライン４は、半導体基板１から、半導体デバイス２を個々に分割する際に設定される分割領域である。そして、分割ライン４は、縦方向および横方向に直交する（交差する）ように形成されており、これら直交する分割ラインのうち、縦方向または横方向の一方の平行する分割ライン（図では縦方向の分割ライン）上のみにＶ溝３が形成されている。これらＶ溝３は、例えば傾斜角度が５４．７度となる方位面（１１１）面で形成されている。

次に、図５を参照して、本発明の半導体装置の製造方法を説明する。図５は、図４に示すＢ−Ｂ’断面図を用いた本発明の半導体装置の製造方法の工程を順にを示す断面図である。図５において、６はエッチングマスク、７はエキスパンドテープ、８はレーザ光、９は改質領域、１０は改質領域を起点としたクラック（切断部）、１１は半導体基板１から個々の半導体デバイス２を切り出した後の半導体装置を示している。

まず、「縦方向の平行する分割ライン上のみに連続して、異方性エッチングによりＶ溝を形成する工程」を実行する。
すなわち、まず図５（ａ）に示すように、複数の半導体デバイス２が形成され、個々の半導体デバイス２を分割するための分割ライン（図示せず）が設定された半導体基板１に、エッチングマスク６を形成する。エッチングマスク６は、ダイアフラム５およびＶ溝３を形成したい領域が開口するように形成する。このとき、Ｖ溝３を形成するためのエッチングマスク６の開口は、一方の平行する分割ライン４上のみに形成する。

ここで、例えばエッチングマスク６は、シリコン酸化膜などの材料をＣＶＤ法を用いて形成した後、リソグラフィ技術でパターニングして形成する。なお、図示していないが、このとき半導体デバイス２が形成された面には全面にエッチングマスクを残しておく。

次に、図５（ｂ）に示すように、ダイアフラム５およびＶ溝３を異方性エッチングにより形成する。ここで、異方性エッチング液としては、例えばＫＯＨ溶液や、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液が使用される。このとき、Ｖ溝３は一方の平行する分割ライン４上のみに形成されるので、交差するパターンをもたない。よって、Ｓｉ単結晶基板からなる半導体基板１のエッチングは、交差パターン部分の異常侵食がなく、方位面（１１１）面で確実に進行が止まるため、エッチング深さの異なるダイアフラム５と、Ｖ溝３を同時に形成しても、傾斜角５４．７度となる深さでストップさせることができる。つまりＶ溝３の深さと幅は、エッチングマスク６の開口幅で決定できる。

次に図５（ｃ）に示すように、エッチングマスク６を除去する。エッチングマスク６の除去には、例えばＢＨＦ溶液を用いる。ここで、エッチングマスク６を除去しているが、特に必要なければ、エッチングマスク６は残しておいても構わない。

続いて、「直交する分割ラインに沿ってそれぞれ、レーザ光を半導体基板の内部に焦点をあわせて照射して、半導体基板の内部に改質領域を形成する工程」を実行する。
すなわち、まず図５（ｄ）に示すように、エキスパンドテープ７に半導体基板１をマウントする。

次に、図５（ｅ）に示すように、直交する分割ライン４に沿ってそれぞれ、レーザ光８を半導体基板１の内部に焦点をあわせて照射して、半導体基板１の内部に改質領域９を形成する。このとき、縦方向のレーザ光８の走査は、Ｖ溝３のライン上に沿って実施し、改質領域９から発生するマイクロクラックがＶ溝３に進展するように実施する。

最後に、「半導体基板に外力を加えることにより、直交する分割ラインに沿って半導体基板を個々の半導体装置に分割する工程」を実行する。
すなわち、図５（ｆ）に示すように、エキスパンドテープ７に外力を加えて、直交する分割ライン４に沿ってそれぞれ形成された改質領域９からクラック１０を進展させて半導体基板１を分割し、個々の半導体装置１１を形成する。

ここで、半導体基板１が厚い場合、レーザ光８の走査を複数回行って改質領域９を複数形成することにより、分割を容易にすることができるが、図６（ａ），（ｂ）に示すように、Ｖ溝３が形成されている分割ライン４に沿ってレーザ光８を走査する回数は、Ｖ溝３が形成されていない分割ライン４に沿ってレーザ光８を走査する回数より少なくても、分割が可能である。

図６（ａ）は、上記半導体基板１のＢ−Ｂ’断面の拡大図であり、Ｖ溝３が形成された分割ライン４に沿って形成された、レーザ光８の走査回数を２回としたときの深さ方向の改質領域９ａ，９ｂを示し、また図６（ｂ）は、ダイアフラム５が形成された半導体デバイス２に沿った縦方向の半導体基板１のＣ−Ｃ’断面の拡大図であり、Ｖ溝３が形成されていない分割ライン４に沿って形成された、レーザ光８の走査回数を３回としたときの深さ方向の改質領域９ａ，９ｂ，９ｃを示している。

このようにして、個々に分割された半導体装置１１は、図７に示すように、ダイアフラム構造を有する半導体装置となる。
以上のように、半導体基板１の構成および半導体装置１１の製造方法によれば、半導体基板１を個々の半導体装置１１に分割するための起点となる改質領域９を形成する際、Ｖ溝３が形成された分割ライン４に沿ってレーザ光８を走査する回数を、Ｖ溝３の無い分割ライン４に沿ってレーザ光８を走査する回数よりも少なくすることができ、加工タクトを短くすることができ、また直進性の良い安定した分割を可能にできる。

また直交する分割ライン４のうち一方の平行する分割ライン上のみに、Ｖ溝３を連続するようにエッチングで形成するため、エッチングの制御が極めて難しいＶ溝３の交差部分ができないことにより、極めて容易に安定したＶ溝３を形成でき、また連続したＶ溝３が形成された分割ライン４に沿って個々の半導体装置１１に分割するため、Ｖ溝３を形成しない場合と比較して、容易に直進性に優れた分割を行うことができる。

またＶ溝３の形成は、ダイアフラム構造を形成する異方性エッチング工程と同時に行われるため、特に工程の増加がなく、コストアップや、リードタイムが増加することを回避できる。

図７に、分割された後の半導体装置の平面図、横断面図、縦断面図を示す。図７において、１１は個々に分割された後の半導体装置、１２はＶ溝の頂点を起点に分割された際にできる面取りであり、個々の半導体装置１１の裏面側において対向する２辺のみに、面取り１２が形成されている。

図７に示すように、Ｖ溝３が形成された部分に相当する面取り１２の部分は、半導体装置１１の長辺側に配置している。すなわち、Ｖ溝３を形成する分割ライン４として、半導体装置１１の長辺側に沿った分割ラインを選択し、Ｖ溝３を形成している。

一般的に半導体装置は長細いと折れやすいが、折れる際の起点は、長辺側にできたクラックであり、長辺側を面取りすることで、起点となるクラックが無くなるため半導体装置の抗折強度は、飛躍的に向上する。すなわち、半導体装置１１の抗折強度の低下につながる長辺のチッピングが抑制され、機械的強度の優れた半導体装置１１を得ることができる。

図８に本発明の半導体装置が基板に実装されている状態の断面図を示す。図８において、１３は実装基板、１４は実装基板１３と半導体装置１１を接着するためのダイボンド材である。

通常、半導体装置１１と実装基板１３との接着はダイボンド材１４で行われるが、接着の際には半導体装置１１の側面への這い上がりを制御するために、ダイボンド材１４の塗布量を厳しく制御する必要がある。図８に示すように、半導体装置１１に面取り１２が施されている場合、ダイボンド材の半導体装置１１の側面への這い上がりは、面取り１２の表面張力によって抑制されるため、従来よりも極めて容易に管理が可能である。また残りの二辺側（短辺側）には面取りを行わないことで、短辺側の半導体装置１１の裏面の面積を減少させることがなく、ダイボンド時の接着面積を確保できる。

なお、本実施の形態では、半導体基板１および半導体装置１１にダイアフラム構造を形成しているが、特にダイアフラム構造でなくても勿論構わない。
また本実施の形態では、直交する分割ラインのうち、縦方向または横方向の一方の平行する分割ライン上のみに形成されている溝を、Ｖ溝としているが、Ｖ溝に限ることはなく、Ｕ溝とすることも可能である。また溝を異方性エッチングにより形成しているが、ドライエッチングにより形成することも可能である。

本発明の半導体基板、および半導体装置ならびにその半導体装置の製造方法は、シリコン基板や、化合物半導体基板の分割において、加工コストの増加や、加工の品質を低下させることなく、半導体装置を製造するのに適し、特にダイアフラム構造を有するＭＥＭＳセンサ等を製造する際の分割として有用である。

本発明の実施の形態における半導体基板の平面図である。 同半導体基板の分割ライン周辺を示す平面図である。 図２におけるＡ−Ａ’断面図である。 図２におけるＢ−Ｂ’断面図である。 本発明の実施の形態における半導体装置の製造方法の工程を順に示す半導体基板の断面図である。 同半導体装置の製造方法を示す断面図である。 本発明の実施の形態における半導体装置の平面図および縦・横断面図である。 同半導体装置が実装された半導体基板の断面図である。 従来の半導体基板の平面図である。 従来の半導体装置の製造方法を示す断面図である。

符号の説明

１ 半導体基板
２ 半導体デバイス
３ Ｖ溝
４ 分割ライン
５ ダイアフラム
６ エッチングマスク
７ エキスパンドテープ
８ レーザ光
９，９ａ，９ｂ，９ｃ 改質領域
１０ クラック
１１ 半導体装置
１２ 面取り
１３ 実装基板
１４ ダイボンド材

Claims (10)

1. 縦方向および横方向に桝目状に、複数の半導体装置を構成する半導体素子が形成され、
   前記複数の半導体素子を個々に分割するために設定された、縦方向および横方向の分割ラインのうち、一方向の平行する分割ライン上のみに連続して溝が形成されていること
   を特徴とする半導体基板。
2. 前記分割ラインに沿って前記半導体基板を分割して形成される半導体装置は、ダイアフラム構造を有する半導体装置であること
   を特徴とする請求項１に記載の半導体基板。
3. 前記分割ラインに形成されている溝は、Ｖ溝であること
   を特徴とする請求項１または請求項２に記載の半導体基板。
4. 半導体基板に縦方向および横方向に桝目状に形成された、複数の半導体装置を構成する半導体素子を個々に分割して半導体装置を製造する方法であって、
   前記複数の半導体素子を個々に分割するために設定された縦方向および横方向の分割ラインのうち、一方向の平行する分割ライン上のみに連続して、エッチングにより溝を形成する工程と、
   前記縦方向および横方向の分割ラインに沿ってそれぞれ、レーザ光を前記半導体基板の内部に焦点をあわせて照射して、半導体基板の内部に改質領域を形成する工程と、
   前記半導体基板に外力を加えることにより、縦方向および横方向の分割ラインに沿って半導体基板を分割して個々の半導体装置を形成する工程と
   を有すること
   を特徴とする半導体装置の製造方法。
5. 前記半導体基板の内部に改質領域を形成する工程において、前記溝が形成された分割ラインに沿ってレーザ光を走査する回数が、溝の無い分割ラインに沿ってレーザ光を走査する回数よりも少ないこと
   を特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記一方向の平行する分割ライン上のみに溝を形成する工程が、前記半導体基板にダイアフラム構造を形成する異方性エッチングにより同時に行われること
   を特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
7. 前記分割ラインに形成する溝は、Ｖ溝とすること
   を特徴とする請求項４〜請求項６のいずれかに記載の半導体装置の製造方法。
8. 前記請求項４〜請求項７のいずれかの半導体装置の製造方法により製造される半導体装置であって、
   個々の半導体装置の裏面側において対向する２辺のみに、面取りがされていること
   を特徴とする半導体装置。
9. 前記半導体装置内にダイアフラム構造が形成されていること
   を特徴とする請求項８に記載の半導体装置。
10. 前記面取りが形成された対向する２辺は、前記半導体装置の長辺であること
    を特徴とする請求項８または請求項９に記載の半導体装置。

Images