JP2007268704A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007268704A5 JP2007268704A5 JP2007046717A JP2007046717A JP2007268704A5 JP 2007268704 A5 JP2007268704 A5 JP 2007268704A5 JP 2007046717 A JP2007046717 A JP 2007046717A JP 2007046717 A JP2007046717 A JP 2007046717A JP 2007268704 A5 JP2007268704 A5 JP 2007268704A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- structural layer
- structural
- microstructure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007046717A JP5178026B2 (ja) | 2006-03-10 | 2007-02-27 | 微小構造体、半導体装置、及び微小構造体の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006066786 | 2006-03-10 | ||
| JP2006066786 | 2006-03-10 | ||
| JP2007046717A JP5178026B2 (ja) | 2006-03-10 | 2007-02-27 | 微小構造体、半導体装置、及び微小構造体の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007268704A JP2007268704A (ja) | 2007-10-18 |
| JP2007268704A5 true JP2007268704A5 (enExample) | 2010-04-02 |
| JP5178026B2 JP5178026B2 (ja) | 2013-04-10 |
Family
ID=38672023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007046717A Expired - Fee Related JP5178026B2 (ja) | 2006-03-10 | 2007-02-27 | 微小構造体、半導体装置、及び微小構造体の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5178026B2 (enExample) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2129619A2 (en) | 2007-04-04 | 2009-12-09 | Qualcomm Mems Technologies, Inc. | Eliminate release etch attack by interface modification in sacrificial layers |
| JP4853530B2 (ja) | 2009-02-27 | 2012-01-11 | 株式会社豊田中央研究所 | 可動部を有するマイクロデバイス |
| JP6587870B2 (ja) * | 2015-09-01 | 2019-10-09 | アズビル株式会社 | 微細機械装置およびその製造方法 |
| JP6646018B2 (ja) * | 2016-09-02 | 2020-02-14 | ダイセルポリマー株式会社 | 金属成形体の粗面化方法 |
| CN113764261B (zh) * | 2020-10-15 | 2023-08-22 | 腾讯科技(深圳)有限公司 | 空桥结构及其制作方法、超导量子芯片及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3489273B2 (ja) * | 1995-06-27 | 2004-01-19 | 株式会社デンソー | 半導体力学量センサの製造方法 |
| JP3050163B2 (ja) * | 1997-05-12 | 2000-06-12 | 日本電気株式会社 | マイクロアクチュエータおよびその製造方法 |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3855598B2 (ja) * | 2000-05-11 | 2006-12-13 | セイコーエプソン株式会社 | 光スイッチングユニット、光スイッチングデバイス、光ガイド、および光スイッチングユニットの製造方法、映像表示装置 |
| US6531331B1 (en) * | 2002-07-16 | 2003-03-11 | Sandia Corporation | Monolithic integration of a MOSFET with a MEMS device |
| JP2004212637A (ja) * | 2002-12-27 | 2004-07-29 | Fuji Photo Film Co Ltd | 光変調素子及び平面表示素子 |
| FR2857002B1 (fr) * | 2003-07-04 | 2005-10-21 | Commissariat Energie Atomique | Procede de desolidarisation d'une couche utile et composant obtenu par ce procede |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
-
2007
- 2007-02-27 JP JP2007046717A patent/JP5178026B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009033135A5 (enExample) | ||
| JP2008311621A5 (enExample) | ||
| ATE445912T1 (de) | Solarzellenmarkierverfahren und solarzelle | |
| JP2009260295A5 (ja) | 半導体基板の作製方法 | |
| JP2009135453A5 (enExample) | ||
| JP2011100981A5 (ja) | 半導体装置の作製方法 | |
| JP2007268704A5 (enExample) | ||
| JP2009228135A5 (enExample) | ||
| JP2008177553A5 (enExample) | ||
| JP2018093169A5 (enExample) | ||
| JP2008311633A5 (enExample) | ||
| JP2008077074A5 (enExample) | ||
| JP2015015401A5 (enExample) | ||
| JP2009135455A5 (enExample) | ||
| JP2010109361A5 (ja) | 半導体基板の作製方法 | |
| JP2008252068A5 (enExample) | ||
| JP2008270780A5 (enExample) | ||
| JP2010103515A5 (enExample) | ||
| JP2016016432A (ja) | 表面改質方法及び表面改質金属部材 | |
| ATE501523T1 (de) | Selektive bildung einer verbindung, die ein halbleitermaterial und ein metallmaterial in einem substrat enthält, mit hilfe einer germaniumoxydschicht | |
| JP2019137880A5 (enExample) | ||
| JP2009194374A5 (ja) | Soi基板の作製方法 | |
| JP2010109356A5 (enExample) | ||
| JP2009253240A5 (enExample) | ||
| JP2012049397A5 (enExample) |