JP2007228183A - オペアンプ装置 - Google Patents
オペアンプ装置 Download PDFInfo
- Publication number
- JP2007228183A JP2007228183A JP2006045757A JP2006045757A JP2007228183A JP 2007228183 A JP2007228183 A JP 2007228183A JP 2006045757 A JP2006045757 A JP 2006045757A JP 2006045757 A JP2006045757 A JP 2006045757A JP 2007228183 A JP2007228183 A JP 2007228183A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- operational amplifier
- terminal
- amplifier device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45692—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors in series with a capacitor coupled to the LC by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】本発明にかかるオペアンプ装置は、デジタル値で制御信号を受信する制御信号入力端子Din1、Din2と、差動増幅回路の差動対を構成する第1及び第2のトランジスタQ1、Q2と、差動対に所定の電流を供給する定電流回路と、定電流回路と第1のトランジスタQ1との間に配置され、第1の電位差を生成する第1の抵抗と、定電流回路と第2のトランジスタとの間に配置され、第2の電位差を生成する第2の抵抗とを有し、制御信号入力端子で受信した制御信号に応じて第1の電位差と第2の電位差とを変更するものである。
【選択図】図2
Description
以下、図面を参照して本発明の実施の形態について説明する。実施の形態1にかかるオペアンプ装置10及びその周辺回路のブロック図を図1に示す。図1に示すように、本実施の形態のオペアンプ装置10は、2つの入力端子(入力端子VIN+、VIN−)と1つの出力端子(出力端子VOUT)とを有し、接地端子GNDが第1の電位(例えば、接地電位)に接続されており、電源端子VCCが第2の電位(例えば、電源PWR)に接続されている。また、入力端子VIN+と入力端子VIN−との間の電圧差を調整するデジタル値の制御信号が外部装置(例えば、マイコン(マイクロコンピュータ)11)から入力される制御信号入力端子Din1、Din2とを有している。
実施の形態2にかかるオペアンプ装置20の回路図を図3に示す。実施の形態1にかかるオペアンプ装置10では、差動対に電流を供給する接点と2つのトランジスタの間に接続される抵抗の比を変更して入力オフセット電圧を制御していた。これに対し、実施の形態2にかかるオペアンプ装置20は、差動対を構成する2つのトランジスタの一方の端子(例えば、コレクタ端子)と接地端子GNDとの間に接続される抵抗の比率を変化させることで入力オフセット電圧を制御する。ここで、実施の形態1と実施の形態2とで同じ構成要素については、同一の符号を付して説明を省略する。
実施の形態3にかかるオペアンプ装置30の回路図を図4に示す。実施の形態3にかかるオペアンプ装置30は、2入力(入力端子VIN+、VIN−)2出力(出力端子VOUT+、VOUT−)のオペアンプとして動作する。なお、本実施の形態では、入力端子VIN+、VIN−、出力端子VOUT+、VOUT−には何も接続していない。
11 マイコン
12 増幅部
13 出力部
14 電流制御回路
15 データバッファ
16 基準クロックバッファ
17 データ同期回路
18 パラレル変換器
20 オペアンプ装置
21 増幅部
30 オペアンプ装置
VIN 入力端子
VOUT 出力端子
Din1、Din2 制御信号入力端子
Claims (14)
- 外部装置からデジタル値で制御信号を受信する制御信号入力端子と、
差動増幅回路の差動対を構成する第1及び第2のトランジスタと、
前記差動対に所定の電流を供給する定電流回路と、
前記定電流回路と前記第1のトランジスタとの間に配置され、第1の電位差を生成する第1の抵抗と、
前記定電流回路と前記第2のトランジスタとの間に配置され、第2の電位差を生成する第2の抵抗とを有し、
前記制御信号入力端子で受信した前記制御信号に応じて前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比を変更するオペアンプ装置。 - 前記第1及び第2の抵抗は、前記第1及び第2のトランジスタの間に直列に接続された抵抗であって、前記抵抗のうち、前記差動対に電流を供給する前記定電流回路と前記第1のトランジスタとの間に接続される抵抗を第1の抵抗とし、前記定電流回路と前記第2のトランジスタとの間に接続される抵抗を第2の抵抗とすることを特徴とする請求項1に記載のオペアンプ装置。
- 前記定電流回路は、複数の定電流回路を有し、前記複数の定電流回路のそれぞれは、前記抵抗を任意の比率で分割する点に接続され、前記制御信号に基づき、前記複数の定電流回路のうち少なくとも1つが前記所定の電流を前記差動対に供給することを特徴とする請求項1又は2に記載のオペアンプ装置。
- 前記第1、第2の抵抗は、前記定電流回路が出力する電流値と前記第1及び第2の抵抗の抵抗値とに基づき両端に前記第1、第2の電位差を生成することを特徴とする請求項1に記載のオペアンプ装置。
- 前記オペアンプ装置は、シリアルデータとして送信される前記制御信号に応じて前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比を変更することを特徴とする請求項1に記載のオペアンプ装置。
- 前記オペアンプ装置は、パラレルデータとして送信される前記制御信号に応じて前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比を変更することを特徴とする請求項1に記載のオペアンプ装置。
- 外部装置からデジタル値で制御信号を受信する制御信号入力端子と、
差動増幅回路の差動対を構成する第1及び第2のトランジスタと、
前記第1のトランジスタに流れる電流の大きさに応じて第1の電位を生成する第1の抵抗と、
前記第2のトランジスタに流れる電流の大きさに応じて第2の電位を生成する第2の抵抗とを有し、
前記制御信号入力端子で受信した前記制御信号に応じて前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比を変更するオペアンプ装置。 - 前記第1の抵抗は、前記第1のトランジスタと第1の電位との間に直列に接続された抵抗であり、前記第2の抵抗は、前記第2のトランジスタと前記第1の電位との間に直列に接続された抵抗であることを特徴とする請求項8に記載のオペアンプ装置。
- 前記第1及び第2の抵抗を任意の比率に分割する点のそれぞれに接続される複数のスイッチ回路を有し、前記制御信号に応じて前記複数のスイッチ回路を導通状態あるいは非導通状態とすることで、前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比率を変更することを特徴とする請求項9に記載のオペアンプ装置。
- 差動増幅回路の差動対を構成する第1及び第2のトランジスタと、
前記第1のトランジスタの一方の端子と第2のトランジスタの一方の端子とに接続され、デジタル値の制御信号に応じて、前記第1のトランジスタの一方の端子の電位を第1の電位とし、前記第2のトランジスタの一方の端子の電位を第2の電位とする制御部とを有するオペアンプ装置。 - 前記制御部は、前記第1のトランジスタの一方の端子と前記第2のトランジスタの一方の端子との間に接続される抵抗と、前記第1及び第2のトランジスタに電流を供給する定電流回路とを有し、前記定電流回路は、前記制御信号に応じて前記抵抗を任意の比率で分割する点から前記差動対に電流を供給することを特徴とする請求項10に記載のオペアンプ装置。
- 前記第1の電位は、前記抵抗のうち前記定電流回路が接続される接続点と前記第1のトランジスタの一方の端子との間に接続される第1の抵抗の抵抗値と前記第1のトランジスタに流れる電流とに基づき設定され、前記第2の電位は、前記抵抗のうち前記定電流回路が接続される接続点と前記第2のトランジスタの一方の端子との間に接続される第2の抵抗の抵抗値と前記第2のトランジスタに流れる電流とに基づき設定されることを特徴とする請求項11に記載のオペアンプ装置。
- 前記制御部は、前記第1のトランジスタの一方の端子に接続される第1の抵抗と、前記第2のトランジスタの一方の端子に接続される第2の抵抗と、前記第1及び第2の抵抗をそれぞれ任意の比率で分割する点に接続される複数のスイッチ回路とを有し、前記制御信号に応じて前記複数のスイッチ回路を導通状態あるいは非導通状態とすることで、前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値との比率を変更することを特徴とする請求項10に記載のオペアンプ装置。
- 前記第1の電位は、前記第1の抵抗の抵抗値と前記第1のトランジスタに流れる電流とに基づき設定され、前記第2の電位は、前記第2の抵抗の抵抗値と前記第2のトランジスタに流れる電流とに基づき設定されることを特徴とする請求項13に記載のオペアンプ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045757A JP4837395B2 (ja) | 2006-02-22 | 2006-02-22 | オペアンプ装置 |
TW096102454A TW200733545A (en) | 2006-02-22 | 2007-01-23 | Operational amplifier |
US11/708,053 US7545213B2 (en) | 2006-02-22 | 2007-02-20 | Operational amplifier |
KR1020070018004A KR100875402B1 (ko) | 2006-02-22 | 2007-02-22 | 연산 증폭기 |
CN2007100058178A CN101026359B (zh) | 2006-02-22 | 2007-02-25 | 运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045757A JP4837395B2 (ja) | 2006-02-22 | 2006-02-22 | オペアンプ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228183A true JP2007228183A (ja) | 2007-09-06 |
JP4837395B2 JP4837395B2 (ja) | 2011-12-14 |
Family
ID=38427567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045757A Expired - Fee Related JP4837395B2 (ja) | 2006-02-22 | 2006-02-22 | オペアンプ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7545213B2 (ja) |
JP (1) | JP4837395B2 (ja) |
KR (1) | KR100875402B1 (ja) |
CN (1) | CN101026359B (ja) |
TW (1) | TW200733545A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723997A (zh) * | 2012-05-30 | 2012-10-10 | 深圳光启创新技术有限公司 | 光信号发射终端 |
US8736369B2 (en) | 2012-06-26 | 2014-05-27 | Allegro Microsystems, Llc | Electronic circuit for adjusting an offset of a differential amplifier |
TWI600271B (zh) * | 2016-11-04 | 2017-09-21 | 茂達電子股份有限公司 | 運算放大器及降低其偏移電壓的方法 |
US11609283B2 (en) | 2021-03-23 | 2023-03-21 | Allegro Microsystems, Llc | Electrical offset compensating in a magnetoresistance bridge |
US11953565B2 (en) | 2021-03-23 | 2024-04-09 | Allegro Microsystems, Llc | Electrical offset compensating in a bridge using more than four magnetoresistance elements |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284032A (ja) * | 1990-03-30 | 1991-12-13 | Komatsu Ltd | 光通信装置の信号伝送性能評価装置 |
JPH04135304A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | 半導体集積回路 |
JPH09246885A (ja) * | 1996-03-05 | 1997-09-19 | Fujitsu Ltd | 入力回路及びオペアンプ回路並びに半導体集積回路装置 |
JPH1188071A (ja) * | 1997-07-09 | 1999-03-30 | Denso Corp | オフセット電圧補正回路 |
JP2002076971A (ja) * | 2000-06-28 | 2002-03-15 | Trw Inc | ワイヤレス電気通信マルチキャリア受信機アーキテクチャ |
JP2007533266A (ja) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ,インコーポレイテッド | 直流オフセット補正システム及び方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462003A (en) * | 1983-01-10 | 1984-07-24 | Sony/Tektronix | Variable gain amplifier |
US6445251B1 (en) * | 1998-09-30 | 2002-09-03 | Conexant Systems, Inc. | Variable gain amplifier with high linearity and low noise |
US6734736B2 (en) * | 2001-12-28 | 2004-05-11 | Texas Instruments Incorporated | Low power variable gain amplifier |
-
2006
- 2006-02-22 JP JP2006045757A patent/JP4837395B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-23 TW TW096102454A patent/TW200733545A/zh unknown
- 2007-02-20 US US11/708,053 patent/US7545213B2/en not_active Expired - Fee Related
- 2007-02-22 KR KR1020070018004A patent/KR100875402B1/ko not_active IP Right Cessation
- 2007-02-25 CN CN2007100058178A patent/CN101026359B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284032A (ja) * | 1990-03-30 | 1991-12-13 | Komatsu Ltd | 光通信装置の信号伝送性能評価装置 |
JPH04135304A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | 半導体集積回路 |
JPH09246885A (ja) * | 1996-03-05 | 1997-09-19 | Fujitsu Ltd | 入力回路及びオペアンプ回路並びに半導体集積回路装置 |
JPH1188071A (ja) * | 1997-07-09 | 1999-03-30 | Denso Corp | オフセット電圧補正回路 |
JP2002076971A (ja) * | 2000-06-28 | 2002-03-15 | Trw Inc | ワイヤレス電気通信マルチキャリア受信機アーキテクチャ |
JP2007533266A (ja) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ,インコーポレイテッド | 直流オフセット補正システム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101026359A (zh) | 2007-08-29 |
CN101026359B (zh) | 2010-09-08 |
US20070194847A1 (en) | 2007-08-23 |
TW200733545A (en) | 2007-09-01 |
US7545213B2 (en) | 2009-06-09 |
KR20070085170A (ko) | 2007-08-27 |
KR100875402B1 (ko) | 2008-12-23 |
JP4837395B2 (ja) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
US7528636B2 (en) | Low differential output voltage circuit | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
JP4837395B2 (ja) | オペアンプ装置 | |
JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
JP2004350273A (ja) | 電圧モード電流補助式プリエンファシスドライバ | |
JP3832943B2 (ja) | 定電流源回路とそれを用いたディジタル/アナログ変換回路 | |
JP2002314397A (ja) | 差動信号出力回路 | |
KR20110114470A (ko) | 반도체 장치 | |
JP3953009B2 (ja) | トランスコンダクタンス調整回路 | |
JP4792933B2 (ja) | 電流制御回路およびled駆動用半導体集積回路 | |
JPH11135725A (ja) | 半導体集積回路 | |
US6583746B2 (en) | A/D converter with high speed input circuit | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
JP4885633B2 (ja) | 送信装置およびそれを利用した伝送装置ならびに電子機器 | |
JP2008027141A (ja) | 定電圧回路 | |
JPWO2004032319A1 (ja) | 温度補償機能付き差動増幅器 | |
JP2008072234A (ja) | ドライバ回路 | |
JPH11312931A (ja) | gmセルおよびこれを用いたカレントインターポレーションA/D変換器 | |
JP4429475B2 (ja) | オペアンプ回路 | |
JP4753968B2 (ja) | 半導体集積回路 | |
JP2003338550A (ja) | 半導体基準電圧発生回路 | |
JP2008028578A (ja) | 受信装置およびそれを利用した伝送装置ならびに電子機器 | |
TW556070B (en) | Low operation-voltage constant-current circuit | |
JP3282408B2 (ja) | 演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |