JP4429475B2 - オペアンプ回路 - Google Patents
オペアンプ回路 Download PDFInfo
- Publication number
- JP4429475B2 JP4429475B2 JP2000142960A JP2000142960A JP4429475B2 JP 4429475 B2 JP4429475 B2 JP 4429475B2 JP 2000142960 A JP2000142960 A JP 2000142960A JP 2000142960 A JP2000142960 A JP 2000142960A JP 4429475 B2 JP4429475 B2 JP 4429475B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- bias
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器全般に広く使用されている基本動作回路であり入力電圧範囲が広く出力振幅を電源電圧までとることのできるレイル・ツー・レイル(RAIL to RAIL)型オペアンプ回路に関するものである。
【０００２】
近年の電子回路は、低消費電力化、低ノイズ化のために、低電源電圧化が要求されている。電子回路を構成するオペアンプ回路を低電源電圧化しようとすると、入力電圧範囲が狭くなる。このようなオペアンプ回路をボルテージホロア接続した場合、正負電源電圧範囲いっぱいの出力振幅が得られない。このため、入力電圧範囲を正負電源電圧範囲まで広げたレイル・ツー・レイル型オペアンプ回路が用いられるようになってきている。そして、このようなオペアンプ回路において、同相信号除去比と周波数特性の向上が要求されている。
【０００３】
【従来の技術】
図３は、従来のレイル・ツー・レイル型オペアンプ回路１０の回路図である。
オペアンプ回路１０の反転入力端子（負入力端子）１１には第１入力電圧ＶＩＮ−が印加され、非反転入力端子（正入力端子）１２には第２入力電圧ＶＩＮ＋が印加されている。両入力端子１１，１２は第１差動対１３を構成するＰチャネルＭＯＳトランジスタＱ１，Ｑ２のゲートに接続され、両トランジスタＱ１，Ｑ２はソースが互いに接続され、その接続点は両トランジスタＱ１，Ｑ２にバイアス電流を供給する第１電流源１４を介して高電位電源ＶＤに接続されている。また、両入力端子１１，１２は第２差動対１５を構成するＮチャネルＭＯＳトランジスタＱ３，Ｑ４のゲートに接続され、両トランジスタＱ３，Ｑ４のソースは互いに接続され、その接続点は両トランジスタＱ３，Ｑ４にバイアス電流を供給する第２電流源１６を介して低電位電源ＧＮＤに接続されている。
【０００４】
トランジスタＱ１，Ｑ２のドレインは、第１カレントミラー回路１７を構成する一対のＮＭＯＳトランジスタＱ５，Ｑ６を介して低電位電源ＧＮＤに接続されている。両トランジスタＱ５，Ｑ６はゲートが互いに接続され、その接続点はトランジスタＱ５のドレインに接続されている。
【０００５】
トランジスタＱ６のドレインは出力段のＮＭＯＳトランジスタＱ７のゲートに接続されている。トランジスタＱ７のソースは低電位電源ＧＮＤに接続され、ドレインは抵抗Ｒ１を介して高電位電源ＶＤに接続されている。更に、トランジスタＱ７のドレインは出力端子１８に接続されている。
【０００６】
トランジスタＱ３，Ｑ４のドレインは、第２及び第３カレントミラー回路１９，２０に接続されいてる。第２カレントミラー回路１９は一対のＰＭＯＳトランジスタＱ８，Ｑ９により構成され、トランジスタＱ３のドレインはトランジスタＱ８を介して高電位電源ＶＤに接続されている。トランジスタＱ９のソースは高電位電源ＶＤに接続され、ドレインはトランジスタＱ６のドレインに接続されている。
【０００７】
第３カレントミラー回路２０は一対のＰＭＯＳトランジスタＱ１０，Ｑ１１により構成され、トランジスタＱ４のドレインはトランジスタＱ１０を介して高電位電源ＶＤに接続されている。トランジスタＱ１１のソースは高電位電源ＶＤに接続され、ドレインはトランジスタＱ５のドレインに接続されている。
【０００８】
第１及び第２電流源１４，１６は、図示しない制御回路により、図４に示すように入力電圧ＶＩＮ（ＶＩＮ＋，ＶＩＮ−）に応じてバイアス電流Ｉ１，Ｉ２を流すように制御される。
【０００９】
即ち、第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋が低電圧の時にはトランジスタＱ１，Ｑ２による第１差動対１３にて出力段のトランジスタＱ５，Ｑ６を駆動し、入力電圧ＶＩＮ＋，ＶＩＮ−が高電圧の時にはトランジスタＱ３，Ｑ４による第２差動対１５にてトランジスタＱ５，Ｑ６を駆動している。
【００１０】
このように、第１及び第２電流源１４，１６のバイアス電流Ｉ１，Ｉ２の電流値の合計を常に一定とするように制御する。これにより、出力段のトランジスタＱ５，Ｑ６にそれぞれ流れる電流Ｉ５，Ｉ６は、入力電圧ＶＩＮ＋，ＶＩＮ−に電位差が無い場合、それらの電位に関わらず一定電流となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、第１差動対１３のトランジスタＱ１，Ｑ２に流れる電流は直接出力段のトランジスタＱ５，Ｑ６に供給されるのに対して、第２差動対１５のトランジスタＱ３，Ｑ４に流れる電流は第２及び第３カレントミラー回路１９，２０を介してトランジスタＱ５，Ｑ６に供給される。このため、過渡的には、第２及び第３カレントミラー回路１９，２０の動作時間分だけ第１及び第２差動対１３，１５からトランジスタＱ５，Ｑ６への伝達時間に差が生じ、それによりトランジスタＱ５，Ｑ６に流れる電流は定電流とならない。
【００１２】
従って、両入力電圧ＶＩＮ＋，ＶＩＮ−の電位差をゼロに保ちそれらの電圧絶対値を変化させた場合、第１及び第２電流源１４，１６の動作／非動作を切替える時に、電流Ｉ５，Ｉ６が過渡的に変動し、出力段トランジスタＱ７に流れる電流が変動する。これにより、オペアンプ回路１１の同相信号除去比（ＣＭＲＲ）の低下を招いていた。
【００１３】
また、第１電流源１４と第２電流源１６の両方を使用している領域、即ち第１及び第２差動対１３，１５のトランジスタＱ１〜Ｑ４が機能している領域においては、第１電流源１４による出力段制御と、第２電流源１６による出力段制御が同時に行われている。従って、この領域においては、第２電流源１６側による出力段制御は、第１電流源１４側に対し入出力間に反応の遅れを生じる。このことは、アンプ回路全体としての周波数特性を低下させる原因となる。
【００１４】
本発明は上記問題点を解決するためになされたものであって、その目的は同相信号除去比と周波数特性の向上を図ることのできるレイル・ツー・レイル型オペアンプ回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、第１差動対の第１及び第２トランジスタと、第２差動対の第３及び第４トランジスタは出力段の第５及び第６トランジスタに接続される。制御回路は、第１及び第２バイアス電流の合計値を一定に、かつ第２，第３及び第４バイアス電流の値を同一とするように前記第１乃至第４電流源を制御する。これにより、第１及び第２入力電圧が同一電圧である場合に、それら電圧の絶対値に関わらず第５及び第６トランジスタへ流れる電流が一定になる。
【００１６】
なお、請求項２に記載の発明のように、前記第５及び第６トランジスタを同一抵抗値を有する抵抗素子に置換えることで、動作速度が速くなる。
また、制御回路は、請求項３に記載の発明のように、前記第１及び第２電流源の合計電流値と同一の定電流を流す定電流源と、前記第１及び第２入力電圧と基準電圧を比較し、その比較結果に基づいて前記定電流源の電流を前記バイアス電流に対応する第１の電流と前記第２乃至第４バイアス電流に対応する第２の電流とに分配する分配回路とを備える。
【００１７】
また、トランジスタの全て又は一部は、請求項４に記載の発明のように、ＮチャネルＭＯＳトランジスタがＮＰＮバイポーラトランジスタに、ＰチャネルＭＯＳトランジスタがＰＮＰバイポーラトランジスタに置換えられる。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１及び図２に従って説明する。
図１は、本実施形態のレイル・ツー・レイル型オペアンプ回路３０の回路図である。
【００１９】
オペアンプ回路３０の反転入力端子（負入力端子）３１には第１入力電圧ＶＩＮ−が印加され、非反転入力端子（正入力端子）３２には第２入力電圧ＶＩＮ＋が印加されている。両入力端子３１，３２は第１差動対３３を構成するＰチャネルＭＯＳトランジスタＱ２１，Ｑ２２のゲートに接続され、両トランジスタＱ２１，Ｑ２２はソースが互いに接続され、その接続点は両トランジスタＱ２１，Ｑ２２にバイアス電流を供給する第１電流源３４を介して高電位電源ＶＤに接続されている。また、両入力端子３１，３２は第２差動対３５を構成するＮチャネルＭＯＳトランジスタＱ２３，Ｑ２４のゲートに接続され、両トランジスタＱ２３，Ｑ２４のソースは互いに接続され、その接続点は両トランジスタＱ２３，Ｑ２４にバイアス電流を供給する第２電流源３６を介して低電位電源ＧＮＤに接続されている。
【００２０】
トランジスタＱ２１，Ｑ２２のドレインは、第１カレントミラー回路３７を構成する一対のＮＭＯＳトランジスタＱ２５，Ｑ２６のドレインにそれぞれ接続されている。それらトランジスタＱ２５，Ｑ２６のドレインには、トランジスタＱ２３，Ｑ２４のドレインが接続されている。
【００２１】
即ち、第１入力電圧ＶＩＮ−がゲートに印加されるトランジスタＱ２１，Ｑ２３のドレインは互いに接続され、その接続点は出力段のトランジスタＱ２５のドレインに接続されている。また、第２入力電圧ＶＩＮ＋がゲートに印加されるトランジスタＱ２２，Ｑ２４のドレインは互いに接続され、その接続点は出力段のトランジスタＱ２６のドレインに接続されている。
【００２２】
両トランジスタＱ２５，Ｑ２６はゲートが互いに接続され、その接続点はトランジスタＱ２５のドレインに接続されている。トランジスタＱ２５のソースは低電位電源ＧＮＤに接続され、ドレインは第３電流源３８を介して高電位電源ＶＤに接続されている。トランジスタＱ２６のソースは低電位電源ＧＮＤに接続され、ドレインは第４電流源３９を介して高電位電源ＶＤに接続されている。
【００２３】
トランジスタＱ２６のドレインは最終出力段のＮＭＯＳトランジスタＱ２７のゲートに接続されている。トランジスタＱ２７のソースは低電位電源ＧＮＤに接続され、ドレインは抵抗Ｒ１１を介して高電位電源ＶＤに接続されている。更に、トランジスタＱ２７のドレインは出力端子４０に接続されている。
【００２４】
第１及び第２電流源３４，３６は、図２の制御回路４１により、図４に示すように入力電圧ＶＩＮ（ＶＩＮ＋，ＶＩＮ−）に応じて流すバイアス電流Ｉ１１，Ｉ１２の合計値が一定値となるように制御される。第３及び第４電流源３８，３９は、制御回路４１により、第２電流源３６のバイアス電流Ｉ１２と実質的に同一の電流Ｉ１３，Ｉ１４を流すように制御される。
【００２５】
次に、上記のように構成されたオペアンプ回路３０の動作原理を説明する。
第１電流源３４が流すバイアス電流Ｉ１１は、第１差動対３３のトランジスタＱ２１，Ｑ２２を介して第１カレントミラー回路３７のトランジスタＱ２５，Ｑ２６に供給される。同様に、第２電流源３６が流すバイアス電流Ｉ１２は、第２差動対３５のトランジスタＱ２３，Ｑ２４を介して第１カレントミラー回路３７のトランジスタＱ２５，Ｑ２６に供給される。
【００２６】
従って、第１電流源３４と第２電流源３６による電流は合流し、それらの接続点から電流Ｉａ，Ｉｂが出力段のトランジスタＱ２５，Ｑ２６へ供給される。
第１電流源３４と第２電流源３６は、その電流値の合計が常に一定となるように制御されている。更に、第２〜第４電流源３６，３８，３９は、実質的に同一の電流Ｉ１２〜Ｉ１４を流すように制御されている。
【００２７】
第１電流源３４と第２電流源３６との合計電流をＩＲとして、正負入力電圧が同一な場合の電流Ｉ２５及びＩ２６を、図中の矢印の向きを電流の正方向として解析する。
【００２８】
（１）Ｉ１２＝０の場合
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１１＝ＩＲ
となり、
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝０
となる。そして、同一電圧値の第１及び第２入力電圧ＶＩＮ＋，ＶＩＮ−が供給されているため、第１差動対３３のトランジスタＱ２１，Ｑ２２は同一値の電流を流す。従って、
Ｉａ＝０．５×ＩＲ
Ｉｂ＝０．５×ＩＲ
ゆえに、
Ｉ２５＝０．５×ＩＲ
Ｉ２６＝０．５×ＩＲ
となる。
【００２９】
（２）Ｉ１１＝Ｉ１２の場合、同様に
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１１＝Ｉ１２＝０．５×ＩＲ
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝０．５×ＩＲ
従って、
Ｉａ＝０
Ｉｂ＝０
ゆえに、
Ｉ２５＝Ｉ１３＝０．５×ＩＲ
Ｉ２６＝Ｉ１４＝０．５×ＩＲ
となる。
【００３０】
（３）Ｉ１１＝０の場合、同様に
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１２＝ＩＲ
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝ＩＲ
従って、
Ｉａ＝０．５×（−ＩＲ）
Ｉｂ＝０．５×（−ＩＲ）
ゆえに、
Ｉ２５＝Ｉ１３＝０．５×ＩＲ
Ｉ２６＝Ｉ１４＝０．５×ＩＲ
となる。
【００３１】
以上のように、出力段トランジスタＱ２５，Ｑ２６への電流Ｉ２５，Ｉ２６は、第１電流源３４の電流Ｉ１１と第２電流源３６の電流Ｉ１２への分配比によらず一定となる。
【００３２】
そして、本実施形態では、第１電流源３４の電流Ｉ１１は第１差動対３３を介して出力段のトランジスタＱ２５，Ｑ２６に伝えられ、第２電流源３６の電流Ｉ１２は第２差動対３５を介してトランジスタＱ２５，Ｑ２６に伝えられる。これにより、第１電流源３４の電流Ｉ１１に基づく出力段トランジスタＱ２５，Ｑ２６の制御と、第２電流源３６の電流Ｉ１２に基づく出力段制御とに時間差が生じないため、同相信号除去比が従来に比べて向上する。
【００３３】
次に、本実施形態のオペアンプ回路３０の詳細を図２に従って説明する。
先ず、制御回路４１の構成を説明する。
制御回路４１は、一定の電流ＩＲを流す定電流源５１と、その電流ＩＲを第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋の電位に基づいて第１及び第２電流源３４，３６のバイアス電流Ｉ１１，Ｉ１２を制御するためのバイアス電流制御回路５２を含む。
【００３４】
バイアス電流制御回路５２は、ＮＭＯＳトランジスタＱ３１，Ｑ３２，Ｑ３３により構成され、それらのソースは定電流源５１を介して低電位電源ＧＮＤに接続されている。第１トランジスタＱ３１のゲートには基準電圧ＶＲが印加され、第２トランジスタＱ３２のゲートには第１入力電圧ＶＩＮ−が印加され、第３トランジスタＱ３３のゲートには第２入力電圧ＶＩＮ＋が印加されている。これにより、バイアス電流制御回路５２は、基準電圧ＶＲと第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋とを比較し、一定電流ＩＲを第１及び第２電流源３４，３６に分配する。
【００３５】
第１トランジスタＱ３１のドレインはＰＭＯＳトランジスタＱ３４，Ｑ３５を介して高電位電源ＶＤに接続されている。トランジスタＱ３４はゲートにバイアス電圧ＶＢが印加され、トランジスタＱ３５はゲートとドレインがトランジスタＱ３４を介して接続されている。また、トランジスタＱ３５のゲートは第１電流源３４に接続されている。
【００３６】
第２及び第３トランジスタＱ３２，Ｑ３３のドレインは互いに接続され、その接続点はＰＭＯＳトランジスタＱ３６，Ｑ３７を介して高電位電源ＶＤに接続されている。トランジスタＱ３６はゲートにバイアス電圧ＶＢが印加され、トランジスタＱ３７はゲートとドレインがトランジスタＱ３６を介して接続されている。また、トランジスタＱ３７のゲートはトランジスタＱ３８と第３及び第４電流源３８，３９に接続されている。
【００３７】
トランジスタＱ３８はソースが高電位電源ＶＤに接続され、ドレインがＰＭＯＳトランジスタＱ３９を介して第２電流源３６に接続されている。トランジスタＱ３８はトランジスタＱ３７とともにカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流と実質的に同一値の電流を第２電流源３６に供給する。
【００３８】
第１電流源３４は、ＰＭＯＳトランジスタＱ４１，Ｑ４２から構成され、トランジスタＱ４１のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４２を介して第１差動対３３に接続されている。トランジスタＱ４１のゲートは制御回路４１のトランジスタＱ３５のゲートに接続されている。これによりトランジスタＱ４１はトランジスタＱ３５とカレントミラー回路を構成し、バイアス電流制御回路５２の第１トランジスタＱ３１に流れる電流と実質的に同一値のバイアス電流Ｉ１１を流す。
【００３９】
第２電流源３６は、ＮＭＯＳトランジスタＱ４３，Ｑ４４から構成されている。トランジスタＱ４３のソースは低電位電源ＧＮＤに接続され、ドレインは制御回路４１のトランジスタＱ３９を介してトランジスタＱ３８のドレインに接続されている。トランジスタＱ４３のゲートはドレインに接続されるとともにトランジスタＱ４４のゲートに接続されている。そのトランジスタＱ４４のソースは低電位電源ＧＮＤに接続され、ドレインは第２差動対３５に接続されている。これにより、トランジスタＱ４３，Ｑ４４はカレントミラー回路を構成し、トランジスタＱ３８に流れる電流、即ちバイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１２を流す。
【００４０】
第３電流源３８は、ＰＭＯＳトランジスタＱ４５，Ｑ４６から構成され、トランジスタＱ４５のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４６を介してトランジスタＱ２５に接続されている。トランジスタＱ４５のゲートは制御回路４１のトランジスタＱ３７のゲートに接続されている。これによりトランジスタＱ４５はトランジスタＱ３７とカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１３を流す。
【００４１】
第４電流源３９は、ＰＭＯＳトランジスタＱ４７，Ｑ４８から構成され、トランジスタＱ４７のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４８を介してトランジスタＱ２６に接続されている。トランジスタＱ４７のゲートは制御回路４１のトランジスタＱ３７のゲートに接続されている。これによりトランジスタＱ４７はトランジスタＱ３７とカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１４を流す。
【００４２】
それぞれゲートにバイアス電圧ＶＢを受けるトランジスタＱ３４，Ｑ３６，Ｑ３９，Ｑ４２，Ｑ４６，Ｑ４８は、高電位電源ＶＤに接続されたトランジスタＱ３５，Ｑ４１からなるカレントミラー回路と、トランジスタＱ３７，Ｑ３８，Ｑ４５，Ｑ４７からなるカレントミラー回路とに対するカスケード段を構成している。
【００４３】
次に、上記の構成によるオペアンプ回路３０の静的状態（第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋が同一電圧）における動作を説明する。
尚、定電流源５１の電流ＩＲの値をＡとし、第１及び第２差動対３３，３５のトランジスタＱ２１〜Ｑ２４と出力段のトランジスタＱ２５，Ｑ２６に流れる電流をそれぞれＩ２１〜Ｉ２６とする。
【００４４】
・基準電圧ＶＲ＞入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲは第１トランジスタＱ３１側へ多く分配される。例えば、第１トランジスタＱ３１の通過電流値を０．８Ａ，第２及び第３トランジスタＱ３２，Ｑ３３の通過電流値の合計を０．２Ａとする。
【００４５】
第１トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラー回路により第１差動対３３のトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、トランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２１＝Ｉ２２＝０．４Ａとなる。
【００４６】
第２及び第３トランジスタＱ３２，Ｑ３３の通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーにより第２差動対３５のトランジスタＱ２３，Ｑ２４へ供給される。トランジスタＱ２１，Ｑ２２と同様にトランジスタＱ２３，Ｑ２４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．１Ａとなる。
【００４７】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．２Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
となり、
となる。
【００４８】
・基準電圧ＶＲ＝入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲは第１トランジスタＱ３１側と第２及び第３トランジスタＱ３２，Ｑ３３側とに均等に分配される。
【００４９】
トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラーによりトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、第１差動対３３のトランジスタトランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２１＝Ｉ２２＝０．２５Ａ となる。
【００５０】
トランジスタＱ３２及びＱ３３通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーによりトランジスタＱ３，Ｑ４へ供給される。トランジスタＱ１，Ｑ２と同様にトランジスタＱ３，Ｑ４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．２５Ａ となる。
【００５１】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．５Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
となり、
となる。
【００５２】
・基準電圧ＶＲ＜入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲはトランジスタＱ３１側へ少なく分配される。例えば、第１トランジスタＱ３１の通過電流を０．２Ａ，第２及び第３トランジスタＱ３２，Ｑ３３の通過電流の合計を０．８Ａとする。
【００５３】
第１トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラーにより第１差動対３３のトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、トランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２２＝Ｉ２１＝０．１Ａとなる。
【００５４】
第２及び第３トランジスタＱ３２，Ｑ３３の通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーにより第２差動対３５のトランジスタＱ２３，Ｑ２４へ供給される。トランジスタＱ２１，Ｑ２２と同様にトランジスタＱ２３，Ｑ２４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．４Ａとなる。
【００５５】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．８Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
となり、
となる。
【００５６】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）第１及び第２差動対３３，３５にバイアス電流を供給する第１及び第２電流源３４，３６と、出力段のトランジスタＱ５，Ｑ６にバイアス電流を供給する第３及び第４電流源３８，３９とを、第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋の電位に基づいて、第１及び第２電流源３４，３５のバイアス電流Ｉ１１，Ｉ１２の合計値が一定となるように、かつ第２乃至第４電流源３５，３８，３９のバイアス電流Ｉ１２，Ｉ１３，Ｉ１４が同一値となるように制御するようにした。その結果、出力段のトランジスタＱ２５，Ｑ２６に流れる電流Ｉ２５，Ｉ２６を第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋に関わらず一定にすることができ、同相信号除去比を向上させることができる。
【００５７】
（２）第１入力電圧ＶＩＮ−を受ける第１及び第２差動対３３，３５のトランジスタＱ２１，Ｑ２３を出力段のトランジスタＱ２５に直接接続し、第２入力電圧ＶＩＮ＋を受ける第１及び第２差動対３３，３５のトランジスタＱ２２，Ｑ２４を出力段のトランジスタＱ２６に直接接続した。その結果、第１及び第２差動対３３，３５による出力段制御に時間差が生じないため、周波数特性を向上させることができる。
【００５８】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記実施形態において、出力段のトランジスタＱ２５，Ｑ２６を同一抵抗値を有する抵抗素子に置換えて実施しても良く、これによりオペアンプ回路の動作を速くすることができる。また、その場合、出力段トランジスタＱ７と同様に、抵抗と第３電流源３８の間にゲートが接続された出力段トランジスタを備えることで、反転出力信号を得る、即ち相補出力端子をオペアンプ回路を提供することができる。
【００５９】
○上記実施形態のトランジスタの全て又は一部を、ＮチャネルＭＯＳトランジスタをＮＰＮバイポーラトランジスタに、ＰチャネルＭＯＳトランジスタをＰＮＰバイポーラトランジスタに置換えて実施しても良い。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、出力段の第５及び第６トランジスタに流れる電流を第１及び第２入力電圧に関わらず一定にすることができるため、同相信号除去比を向上させることができる。
【００６１】
また、第１及び第２入力電圧を受ける第１及び第２差動対のトランジスタを出力段の第５及び第６トランジスタに直接接続したため、第１及び第２差動対による出力段制御に差が生じないため、周波数特性を向上させることができる。
【図面の簡単な説明】
【図１】 一実施形態のオペアンプ回路の回路図である。
【図２】 一実施形態の詳細な回路図である。
【図３】 従来のオペアンプ回路の回路図である。
【図４】 バイアス電流の分配制御例を示す波形図である。
【符号の説明】
３３，３５ 第１及び第２差動対
３４，３６，３８，３９ 第１〜第４電流源
４１ 制御回路
５１ 定電流源
５２ 分配回路
Ｉ１１〜Ｉ１４ 第１〜第４バイアス電流
Ｑ２１〜Ｑ２６ 第１〜第６トランジスタ
ＶＩＮ− 第１入力電圧
ＶＩＮ＋ 第２入力電圧
ＶＲ 基準電圧
【発明の属する技術分野】
本発明は、電子機器全般に広く使用されている基本動作回路であり入力電圧範囲が広く出力振幅を電源電圧までとることのできるレイル・ツー・レイル(RAIL to RAIL)型オペアンプ回路に関するものである。
【０００２】
近年の電子回路は、低消費電力化、低ノイズ化のために、低電源電圧化が要求されている。電子回路を構成するオペアンプ回路を低電源電圧化しようとすると、入力電圧範囲が狭くなる。このようなオペアンプ回路をボルテージホロア接続した場合、正負電源電圧範囲いっぱいの出力振幅が得られない。このため、入力電圧範囲を正負電源電圧範囲まで広げたレイル・ツー・レイル型オペアンプ回路が用いられるようになってきている。そして、このようなオペアンプ回路において、同相信号除去比と周波数特性の向上が要求されている。
【０００３】
【従来の技術】
図３は、従来のレイル・ツー・レイル型オペアンプ回路１０の回路図である。
オペアンプ回路１０の反転入力端子（負入力端子）１１には第１入力電圧ＶＩＮ−が印加され、非反転入力端子（正入力端子）１２には第２入力電圧ＶＩＮ＋が印加されている。両入力端子１１，１２は第１差動対１３を構成するＰチャネルＭＯＳトランジスタＱ１，Ｑ２のゲートに接続され、両トランジスタＱ１，Ｑ２はソースが互いに接続され、その接続点は両トランジスタＱ１，Ｑ２にバイアス電流を供給する第１電流源１４を介して高電位電源ＶＤに接続されている。また、両入力端子１１，１２は第２差動対１５を構成するＮチャネルＭＯＳトランジスタＱ３，Ｑ４のゲートに接続され、両トランジスタＱ３，Ｑ４のソースは互いに接続され、その接続点は両トランジスタＱ３，Ｑ４にバイアス電流を供給する第２電流源１６を介して低電位電源ＧＮＤに接続されている。
【０００４】
トランジスタＱ１，Ｑ２のドレインは、第１カレントミラー回路１７を構成する一対のＮＭＯＳトランジスタＱ５，Ｑ６を介して低電位電源ＧＮＤに接続されている。両トランジスタＱ５，Ｑ６はゲートが互いに接続され、その接続点はトランジスタＱ５のドレインに接続されている。
【０００５】
トランジスタＱ６のドレインは出力段のＮＭＯＳトランジスタＱ７のゲートに接続されている。トランジスタＱ７のソースは低電位電源ＧＮＤに接続され、ドレインは抵抗Ｒ１を介して高電位電源ＶＤに接続されている。更に、トランジスタＱ７のドレインは出力端子１８に接続されている。
【０００６】
トランジスタＱ３，Ｑ４のドレインは、第２及び第３カレントミラー回路１９，２０に接続されいてる。第２カレントミラー回路１９は一対のＰＭＯＳトランジスタＱ８，Ｑ９により構成され、トランジスタＱ３のドレインはトランジスタＱ８を介して高電位電源ＶＤに接続されている。トランジスタＱ９のソースは高電位電源ＶＤに接続され、ドレインはトランジスタＱ６のドレインに接続されている。
【０００７】
第３カレントミラー回路２０は一対のＰＭＯＳトランジスタＱ１０，Ｑ１１により構成され、トランジスタＱ４のドレインはトランジスタＱ１０を介して高電位電源ＶＤに接続されている。トランジスタＱ１１のソースは高電位電源ＶＤに接続され、ドレインはトランジスタＱ５のドレインに接続されている。
【０００８】
第１及び第２電流源１４，１６は、図示しない制御回路により、図４に示すように入力電圧ＶＩＮ（ＶＩＮ＋，ＶＩＮ−）に応じてバイアス電流Ｉ１，Ｉ２を流すように制御される。
【０００９】
即ち、第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋が低電圧の時にはトランジスタＱ１，Ｑ２による第１差動対１３にて出力段のトランジスタＱ５，Ｑ６を駆動し、入力電圧ＶＩＮ＋，ＶＩＮ−が高電圧の時にはトランジスタＱ３，Ｑ４による第２差動対１５にてトランジスタＱ５，Ｑ６を駆動している。
【００１０】
このように、第１及び第２電流源１４，１６のバイアス電流Ｉ１，Ｉ２の電流値の合計を常に一定とするように制御する。これにより、出力段のトランジスタＱ５，Ｑ６にそれぞれ流れる電流Ｉ５，Ｉ６は、入力電圧ＶＩＮ＋，ＶＩＮ−に電位差が無い場合、それらの電位に関わらず一定電流となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、第１差動対１３のトランジスタＱ１，Ｑ２に流れる電流は直接出力段のトランジスタＱ５，Ｑ６に供給されるのに対して、第２差動対１５のトランジスタＱ３，Ｑ４に流れる電流は第２及び第３カレントミラー回路１９，２０を介してトランジスタＱ５，Ｑ６に供給される。このため、過渡的には、第２及び第３カレントミラー回路１９，２０の動作時間分だけ第１及び第２差動対１３，１５からトランジスタＱ５，Ｑ６への伝達時間に差が生じ、それによりトランジスタＱ５，Ｑ６に流れる電流は定電流とならない。
【００１２】
従って、両入力電圧ＶＩＮ＋，ＶＩＮ−の電位差をゼロに保ちそれらの電圧絶対値を変化させた場合、第１及び第２電流源１４，１６の動作／非動作を切替える時に、電流Ｉ５，Ｉ６が過渡的に変動し、出力段トランジスタＱ７に流れる電流が変動する。これにより、オペアンプ回路１１の同相信号除去比（ＣＭＲＲ）の低下を招いていた。
【００１３】
また、第１電流源１４と第２電流源１６の両方を使用している領域、即ち第１及び第２差動対１３，１５のトランジスタＱ１〜Ｑ４が機能している領域においては、第１電流源１４による出力段制御と、第２電流源１６による出力段制御が同時に行われている。従って、この領域においては、第２電流源１６側による出力段制御は、第１電流源１４側に対し入出力間に反応の遅れを生じる。このことは、アンプ回路全体としての周波数特性を低下させる原因となる。
【００１４】
本発明は上記問題点を解決するためになされたものであって、その目的は同相信号除去比と周波数特性の向上を図ることのできるレイル・ツー・レイル型オペアンプ回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、第１差動対の第１及び第２トランジスタと、第２差動対の第３及び第４トランジスタは出力段の第５及び第６トランジスタに接続される。制御回路は、第１及び第２バイアス電流の合計値を一定に、かつ第２，第３及び第４バイアス電流の値を同一とするように前記第１乃至第４電流源を制御する。これにより、第１及び第２入力電圧が同一電圧である場合に、それら電圧の絶対値に関わらず第５及び第６トランジスタへ流れる電流が一定になる。
【００１６】
なお、請求項２に記載の発明のように、前記第５及び第６トランジスタを同一抵抗値を有する抵抗素子に置換えることで、動作速度が速くなる。
また、制御回路は、請求項３に記載の発明のように、前記第１及び第２電流源の合計電流値と同一の定電流を流す定電流源と、前記第１及び第２入力電圧と基準電圧を比較し、その比較結果に基づいて前記定電流源の電流を前記バイアス電流に対応する第１の電流と前記第２乃至第４バイアス電流に対応する第２の電流とに分配する分配回路とを備える。
【００１７】
また、トランジスタの全て又は一部は、請求項４に記載の発明のように、ＮチャネルＭＯＳトランジスタがＮＰＮバイポーラトランジスタに、ＰチャネルＭＯＳトランジスタがＰＮＰバイポーラトランジスタに置換えられる。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１及び図２に従って説明する。
図１は、本実施形態のレイル・ツー・レイル型オペアンプ回路３０の回路図である。
【００１９】
オペアンプ回路３０の反転入力端子（負入力端子）３１には第１入力電圧ＶＩＮ−が印加され、非反転入力端子（正入力端子）３２には第２入力電圧ＶＩＮ＋が印加されている。両入力端子３１，３２は第１差動対３３を構成するＰチャネルＭＯＳトランジスタＱ２１，Ｑ２２のゲートに接続され、両トランジスタＱ２１，Ｑ２２はソースが互いに接続され、その接続点は両トランジスタＱ２１，Ｑ２２にバイアス電流を供給する第１電流源３４を介して高電位電源ＶＤに接続されている。また、両入力端子３１，３２は第２差動対３５を構成するＮチャネルＭＯＳトランジスタＱ２３，Ｑ２４のゲートに接続され、両トランジスタＱ２３，Ｑ２４のソースは互いに接続され、その接続点は両トランジスタＱ２３，Ｑ２４にバイアス電流を供給する第２電流源３６を介して低電位電源ＧＮＤに接続されている。
【００２０】
トランジスタＱ２１，Ｑ２２のドレインは、第１カレントミラー回路３７を構成する一対のＮＭＯＳトランジスタＱ２５，Ｑ２６のドレインにそれぞれ接続されている。それらトランジスタＱ２５，Ｑ２６のドレインには、トランジスタＱ２３，Ｑ２４のドレインが接続されている。
【００２１】
即ち、第１入力電圧ＶＩＮ−がゲートに印加されるトランジスタＱ２１，Ｑ２３のドレインは互いに接続され、その接続点は出力段のトランジスタＱ２５のドレインに接続されている。また、第２入力電圧ＶＩＮ＋がゲートに印加されるトランジスタＱ２２，Ｑ２４のドレインは互いに接続され、その接続点は出力段のトランジスタＱ２６のドレインに接続されている。
【００２２】
両トランジスタＱ２５，Ｑ２６はゲートが互いに接続され、その接続点はトランジスタＱ２５のドレインに接続されている。トランジスタＱ２５のソースは低電位電源ＧＮＤに接続され、ドレインは第３電流源３８を介して高電位電源ＶＤに接続されている。トランジスタＱ２６のソースは低電位電源ＧＮＤに接続され、ドレインは第４電流源３９を介して高電位電源ＶＤに接続されている。
【００２３】
トランジスタＱ２６のドレインは最終出力段のＮＭＯＳトランジスタＱ２７のゲートに接続されている。トランジスタＱ２７のソースは低電位電源ＧＮＤに接続され、ドレインは抵抗Ｒ１１を介して高電位電源ＶＤに接続されている。更に、トランジスタＱ２７のドレインは出力端子４０に接続されている。
【００２４】
第１及び第２電流源３４，３６は、図２の制御回路４１により、図４に示すように入力電圧ＶＩＮ（ＶＩＮ＋，ＶＩＮ−）に応じて流すバイアス電流Ｉ１１，Ｉ１２の合計値が一定値となるように制御される。第３及び第４電流源３８，３９は、制御回路４１により、第２電流源３６のバイアス電流Ｉ１２と実質的に同一の電流Ｉ１３，Ｉ１４を流すように制御される。
【００２５】
次に、上記のように構成されたオペアンプ回路３０の動作原理を説明する。
第１電流源３４が流すバイアス電流Ｉ１１は、第１差動対３３のトランジスタＱ２１，Ｑ２２を介して第１カレントミラー回路３７のトランジスタＱ２５，Ｑ２６に供給される。同様に、第２電流源３６が流すバイアス電流Ｉ１２は、第２差動対３５のトランジスタＱ２３，Ｑ２４を介して第１カレントミラー回路３７のトランジスタＱ２５，Ｑ２６に供給される。
【００２６】
従って、第１電流源３４と第２電流源３６による電流は合流し、それらの接続点から電流Ｉａ，Ｉｂが出力段のトランジスタＱ２５，Ｑ２６へ供給される。
第１電流源３４と第２電流源３６は、その電流値の合計が常に一定となるように制御されている。更に、第２〜第４電流源３６，３８，３９は、実質的に同一の電流Ｉ１２〜Ｉ１４を流すように制御されている。
【００２７】
第１電流源３４と第２電流源３６との合計電流をＩＲとして、正負入力電圧が同一な場合の電流Ｉ２５及びＩ２６を、図中の矢印の向きを電流の正方向として解析する。
【００２８】
（１）Ｉ１２＝０の場合
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１１＝ＩＲ
となり、
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝０
となる。そして、同一電圧値の第１及び第２入力電圧ＶＩＮ＋，ＶＩＮ−が供給されているため、第１差動対３３のトランジスタＱ２１，Ｑ２２は同一値の電流を流す。従って、
Ｉａ＝０．５×ＩＲ
Ｉｂ＝０．５×ＩＲ
ゆえに、
Ｉ２５＝０．５×ＩＲ
Ｉ２６＝０．５×ＩＲ
となる。
【００２９】
（２）Ｉ１１＝Ｉ１２の場合、同様に
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１１＝Ｉ１２＝０．５×ＩＲ
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝０．５×ＩＲ
従って、
Ｉａ＝０
Ｉｂ＝０
ゆえに、
Ｉ２５＝Ｉ１３＝０．５×ＩＲ
Ｉ２６＝Ｉ１４＝０．５×ＩＲ
となる。
【００３０】
（３）Ｉ１１＝０の場合、同様に
Ｉ１１＋Ｉ１２＝ＩＲにより、
Ｉ１２＝ＩＲ
Ｉ１２＝Ｉ１３＝Ｉ１４により、
Ｉ１２＝Ｉ１３＝Ｉ１４＝ＩＲ
従って、
Ｉａ＝０．５×（−ＩＲ）
Ｉｂ＝０．５×（−ＩＲ）
ゆえに、
Ｉ２５＝Ｉ１３＝０．５×ＩＲ
Ｉ２６＝Ｉ１４＝０．５×ＩＲ
となる。
【００３１】
以上のように、出力段トランジスタＱ２５，Ｑ２６への電流Ｉ２５，Ｉ２６は、第１電流源３４の電流Ｉ１１と第２電流源３６の電流Ｉ１２への分配比によらず一定となる。
【００３２】
そして、本実施形態では、第１電流源３４の電流Ｉ１１は第１差動対３３を介して出力段のトランジスタＱ２５，Ｑ２６に伝えられ、第２電流源３６の電流Ｉ１２は第２差動対３５を介してトランジスタＱ２５，Ｑ２６に伝えられる。これにより、第１電流源３４の電流Ｉ１１に基づく出力段トランジスタＱ２５，Ｑ２６の制御と、第２電流源３６の電流Ｉ１２に基づく出力段制御とに時間差が生じないため、同相信号除去比が従来に比べて向上する。
【００３３】
次に、本実施形態のオペアンプ回路３０の詳細を図２に従って説明する。
先ず、制御回路４１の構成を説明する。
制御回路４１は、一定の電流ＩＲを流す定電流源５１と、その電流ＩＲを第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋の電位に基づいて第１及び第２電流源３４，３６のバイアス電流Ｉ１１，Ｉ１２を制御するためのバイアス電流制御回路５２を含む。
【００３４】
バイアス電流制御回路５２は、ＮＭＯＳトランジスタＱ３１，Ｑ３２，Ｑ３３により構成され、それらのソースは定電流源５１を介して低電位電源ＧＮＤに接続されている。第１トランジスタＱ３１のゲートには基準電圧ＶＲが印加され、第２トランジスタＱ３２のゲートには第１入力電圧ＶＩＮ−が印加され、第３トランジスタＱ３３のゲートには第２入力電圧ＶＩＮ＋が印加されている。これにより、バイアス電流制御回路５２は、基準電圧ＶＲと第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋とを比較し、一定電流ＩＲを第１及び第２電流源３４，３６に分配する。
【００３５】
第１トランジスタＱ３１のドレインはＰＭＯＳトランジスタＱ３４，Ｑ３５を介して高電位電源ＶＤに接続されている。トランジスタＱ３４はゲートにバイアス電圧ＶＢが印加され、トランジスタＱ３５はゲートとドレインがトランジスタＱ３４を介して接続されている。また、トランジスタＱ３５のゲートは第１電流源３４に接続されている。
【００３６】
第２及び第３トランジスタＱ３２，Ｑ３３のドレインは互いに接続され、その接続点はＰＭＯＳトランジスタＱ３６，Ｑ３７を介して高電位電源ＶＤに接続されている。トランジスタＱ３６はゲートにバイアス電圧ＶＢが印加され、トランジスタＱ３７はゲートとドレインがトランジスタＱ３６を介して接続されている。また、トランジスタＱ３７のゲートはトランジスタＱ３８と第３及び第４電流源３８，３９に接続されている。
【００３７】
トランジスタＱ３８はソースが高電位電源ＶＤに接続され、ドレインがＰＭＯＳトランジスタＱ３９を介して第２電流源３６に接続されている。トランジスタＱ３８はトランジスタＱ３７とともにカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流と実質的に同一値の電流を第２電流源３６に供給する。
【００３８】
第１電流源３４は、ＰＭＯＳトランジスタＱ４１，Ｑ４２から構成され、トランジスタＱ４１のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４２を介して第１差動対３３に接続されている。トランジスタＱ４１のゲートは制御回路４１のトランジスタＱ３５のゲートに接続されている。これによりトランジスタＱ４１はトランジスタＱ３５とカレントミラー回路を構成し、バイアス電流制御回路５２の第１トランジスタＱ３１に流れる電流と実質的に同一値のバイアス電流Ｉ１１を流す。
【００３９】
第２電流源３６は、ＮＭＯＳトランジスタＱ４３，Ｑ４４から構成されている。トランジスタＱ４３のソースは低電位電源ＧＮＤに接続され、ドレインは制御回路４１のトランジスタＱ３９を介してトランジスタＱ３８のドレインに接続されている。トランジスタＱ４３のゲートはドレインに接続されるとともにトランジスタＱ４４のゲートに接続されている。そのトランジスタＱ４４のソースは低電位電源ＧＮＤに接続され、ドレインは第２差動対３５に接続されている。これにより、トランジスタＱ４３，Ｑ４４はカレントミラー回路を構成し、トランジスタＱ３８に流れる電流、即ちバイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１２を流す。
【００４０】
第３電流源３８は、ＰＭＯＳトランジスタＱ４５，Ｑ４６から構成され、トランジスタＱ４５のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４６を介してトランジスタＱ２５に接続されている。トランジスタＱ４５のゲートは制御回路４１のトランジスタＱ３７のゲートに接続されている。これによりトランジスタＱ４５はトランジスタＱ３７とカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１３を流す。
【００４１】
第４電流源３９は、ＰＭＯＳトランジスタＱ４７，Ｑ４８から構成され、トランジスタＱ４７のソースは高電位電源ＶＤに接続され、ドレインはバイアス電圧ＶＢを受けるトランジスタＱ４８を介してトランジスタＱ２６に接続されている。トランジスタＱ４７のゲートは制御回路４１のトランジスタＱ３７のゲートに接続されている。これによりトランジスタＱ４７はトランジスタＱ３７とカレントミラー回路を構成し、バイアス電流制御回路５２の第２及び第３トランジスタＱ３２，Ｑ３３に流れる電流の合計値と実質的に同一値のバイアス電流Ｉ１４を流す。
【００４２】
それぞれゲートにバイアス電圧ＶＢを受けるトランジスタＱ３４，Ｑ３６，Ｑ３９，Ｑ４２，Ｑ４６，Ｑ４８は、高電位電源ＶＤに接続されたトランジスタＱ３５，Ｑ４１からなるカレントミラー回路と、トランジスタＱ３７，Ｑ３８，Ｑ４５，Ｑ４７からなるカレントミラー回路とに対するカスケード段を構成している。
【００４３】
次に、上記の構成によるオペアンプ回路３０の静的状態（第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋が同一電圧）における動作を説明する。
尚、定電流源５１の電流ＩＲの値をＡとし、第１及び第２差動対３３，３５のトランジスタＱ２１〜Ｑ２４と出力段のトランジスタＱ２５，Ｑ２６に流れる電流をそれぞれＩ２１〜Ｉ２６とする。
【００４４】
・基準電圧ＶＲ＞入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲは第１トランジスタＱ３１側へ多く分配される。例えば、第１トランジスタＱ３１の通過電流値を０．８Ａ，第２及び第３トランジスタＱ３２，Ｑ３３の通過電流値の合計を０．２Ａとする。
【００４５】
第１トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラー回路により第１差動対３３のトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、トランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２１＝Ｉ２２＝０．４Ａとなる。
【００４６】
第２及び第３トランジスタＱ３２，Ｑ３３の通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーにより第２差動対３５のトランジスタＱ２３，Ｑ２４へ供給される。トランジスタＱ２１，Ｑ２２と同様にトランジスタＱ２３，Ｑ２４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．１Ａとなる。
【００４７】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．２Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
【００４８】
・基準電圧ＶＲ＝入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲは第１トランジスタＱ３１側と第２及び第３トランジスタＱ３２，Ｑ３３側とに均等に分配される。
【００４９】
トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラーによりトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、第１差動対３３のトランジスタトランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２１＝Ｉ２２＝０．２５Ａ となる。
【００５０】
トランジスタＱ３２及びＱ３３通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーによりトランジスタＱ３，Ｑ４へ供給される。トランジスタＱ１，Ｑ２と同様にトランジスタＱ３，Ｑ４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．２５Ａ となる。
【００５１】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．５Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
【００５２】
・基準電圧ＶＲ＜入力電圧ＶＩＮ＋，ＶＩＮ−の場合、定電流ＩＲはトランジスタＱ３１側へ少なく分配される。例えば、第１トランジスタＱ３１の通過電流を０．２Ａ，第２及び第３トランジスタＱ３２，Ｑ３３の通過電流の合計を０．８Ａとする。
【００５３】
第１トランジスタＱ３１の通過電流はトランジスタＱ３５，Ｑ４１のカレントミラーにより第１差動対３３のトランジスタＱ２１，Ｑ２２へと供給される。静的状態であることから、入力端子電圧ＶＩＮ＋，ＶＩＮ−は同一電圧であり、トランジスタＱ２１，Ｑ２２は入力電流を均等に分配する。これによりＩ２２＝Ｉ２１＝０．１Ａとなる。
【００５４】
第２及び第３トランジスタＱ３２，Ｑ３３の通過電流は、トランジスタＱ３７，Ｑ３８，Ｑ４３，Ｑ４４のカレントミラーにより第２差動対３５のトランジスタＱ２３，Ｑ２４へ供給される。トランジスタＱ２１，Ｑ２２と同様にトランジスタＱ２３，Ｑ２４は入力電流を均等に分配する。これにより、Ｉ２４＝Ｉ２３＝０．４Ａとなる。
【００５５】
トランジスタＱ３８と同時にトランジスタＱ４５，Ｑ４７もミラーし、Ｉ１３＝Ｉ１４＝０．８Ａとなる。
出力段への電流Ｉ２５，Ｉ２６はそれぞれ前記電流を加減算し、
【００５６】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）第１及び第２差動対３３，３５にバイアス電流を供給する第１及び第２電流源３４，３６と、出力段のトランジスタＱ５，Ｑ６にバイアス電流を供給する第３及び第４電流源３８，３９とを、第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋の電位に基づいて、第１及び第２電流源３４，３５のバイアス電流Ｉ１１，Ｉ１２の合計値が一定となるように、かつ第２乃至第４電流源３５，３８，３９のバイアス電流Ｉ１２，Ｉ１３，Ｉ１４が同一値となるように制御するようにした。その結果、出力段のトランジスタＱ２５，Ｑ２６に流れる電流Ｉ２５，Ｉ２６を第１及び第２入力電圧ＶＩＮ−，ＶＩＮ＋に関わらず一定にすることができ、同相信号除去比を向上させることができる。
【００５７】
（２）第１入力電圧ＶＩＮ−を受ける第１及び第２差動対３３，３５のトランジスタＱ２１，Ｑ２３を出力段のトランジスタＱ２５に直接接続し、第２入力電圧ＶＩＮ＋を受ける第１及び第２差動対３３，３５のトランジスタＱ２２，Ｑ２４を出力段のトランジスタＱ２６に直接接続した。その結果、第１及び第２差動対３３，３５による出力段制御に時間差が生じないため、周波数特性を向上させることができる。
【００５８】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記実施形態において、出力段のトランジスタＱ２５，Ｑ２６を同一抵抗値を有する抵抗素子に置換えて実施しても良く、これによりオペアンプ回路の動作を速くすることができる。また、その場合、出力段トランジスタＱ７と同様に、抵抗と第３電流源３８の間にゲートが接続された出力段トランジスタを備えることで、反転出力信号を得る、即ち相補出力端子をオペアンプ回路を提供することができる。
【００５９】
○上記実施形態のトランジスタの全て又は一部を、ＮチャネルＭＯＳトランジスタをＮＰＮバイポーラトランジスタに、ＰチャネルＭＯＳトランジスタをＰＮＰバイポーラトランジスタに置換えて実施しても良い。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、出力段の第５及び第６トランジスタに流れる電流を第１及び第２入力電圧に関わらず一定にすることができるため、同相信号除去比を向上させることができる。
【００６１】
また、第１及び第２入力電圧を受ける第１及び第２差動対のトランジスタを出力段の第５及び第６トランジスタに直接接続したため、第１及び第２差動対による出力段制御に差が生じないため、周波数特性を向上させることができる。
【図面の簡単な説明】
【図１】 一実施形態のオペアンプ回路の回路図である。
【図２】 一実施形態の詳細な回路図である。
【図３】 従来のオペアンプ回路の回路図である。
【図４】 バイアス電流の分配制御例を示す波形図である。
【符号の説明】
３３，３５ 第１及び第２差動対
３４，３６，３８，３９ 第１〜第４電流源
４１ 制御回路
５１ 定電流源
５２ 分配回路
Ｉ１１〜Ｉ１４ 第１〜第４バイアス電流
Ｑ２１〜Ｑ２６ 第１〜第６トランジスタ
ＶＩＮ− 第１入力電圧
ＶＩＮ＋ 第２入力電圧
ＶＲ 基準電圧
Claims (4)
- 第１及び第２入力電圧をそれぞれ受ける第１の型の第１及び第２トランジスタからなる第１差動対と、
前記第１及び第２入力電圧をそれぞれ受ける第２の型の第３及び第４トランジスタからなる第２差動対と、
前記第１入力電圧により制御される前記第１及び第３トランジスタの出力を受ける第５トランジスタと、
前記第２入力電圧により制御される前記第２及び第４トランジスタの出力を受ける第６トランジスタと、
前記第１差動対に第１バイアス電流を供給する第１電流源と、
前記第２差動対に第２バイアス電流を供給する第２電流源と、
前記第５トランジスタに第３バイアス電流を供給する第３電流源と、
前記第６トランジスタに第４バイアス電流を供給する第４電流源と、
前記第１及び第２入力電圧が入力され、前記第１及び第２バイアス電流の合計値を一定に、かつ第２，第３及び第４バイアス電流の値を同一とするように前記第１乃至第４電流源を制御する制御回路と、
を備えたことを特徴とするオペアンプ回路。 - 前記第５及び第６トランジスタを同一抵抗値を有する抵抗素子に置換えたことを特徴とする請求項１に記載のオペアンプ回路。
- 前記制御回路は、
前記第１及び第２電流源の合計電流値と同一の定電流を流す定電流源と、
前記第１及び第２入力電圧と基準電圧を比較し、その比較結果に基づいて前記定電流源の電流を前記バイアス電流に対応する第１の電流と前記第２乃至第４バイアス電流に対応する第２の電流とに分配する分配回路と
を備えたことを特徴とする請求項１又は２に記載のオペアンプ回路。 - 前記トランジスタの全て又は一部を、ＮチャネルＭＯＳトランジスタをＮＰＮバイポーラトランジスタに、ＰチャネルＭＯＳトランジスタをＰＮＰバイポーラトランジスタに置換えたことを特徴とする請求項１に記載のオペアンプ回路。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142960A JP4429475B2 (ja) | 2000-05-16 | 2000-05-16 | オペアンプ回路 |
| US09/769,249 US6605993B2 (en) | 2000-05-16 | 2001-01-26 | Operational amplifier circuit |
| KR1020010013616A KR100731226B1 (ko) | 2000-05-16 | 2001-03-16 | 연산 증폭기 회로 |
| FR0103594A FR2809244B1 (fr) | 2000-05-16 | 2001-03-16 | Circuit d'amplificateur operationnel |
| FR0114593A FR2814554B1 (fr) | 2000-05-16 | 2001-11-12 | Circuit d'amplificateur operationnel |
| FR0114592A FR2814608B1 (fr) | 2000-05-16 | 2001-11-12 | Circuit d'amplificateur operationnel |
| FR0114590A FR2814609B1 (fr) | 2000-05-16 | 2001-11-12 | Circuit d'amplificateur operationnel |
| US10/453,671 US6919766B2 (en) | 2000-05-16 | 2003-06-04 | Operational amplifier circuit |
| US10/453,812 US6794940B2 (en) | 2000-05-16 | 2003-06-04 | Operational amplifier circuit |
| KR1020060102248A KR100742803B1 (ko) | 2000-05-16 | 2006-10-20 | 연산 증폭기 회로 |
| KR1020070022749A KR100719419B1 (ko) | 2000-05-16 | 2007-03-08 | 아날로그 스위치 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142960A JP4429475B2 (ja) | 2000-05-16 | 2000-05-16 | オペアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326547A JP2001326547A (ja) | 2001-11-22 |
| JP4429475B2 true JP4429475B2 (ja) | 2010-03-10 |
Family
ID=18649840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000142960A Expired - Fee Related JP4429475B2 (ja) | 2000-05-16 | 2000-05-16 | オペアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4429475B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4819583B2 (ja) * | 2006-06-13 | 2011-11-24 | Ｈｏｙａ株式会社 | Ｏｔａ回路 |
| CN103687536B (zh) * | 2011-06-20 | 2017-03-08 | 加利福尼亚大学董事会 | 神经元记录系统 |
-
2000
- 2000-05-16 JP JP2000142960A patent/JP4429475B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326547A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313662B1 (en) | High speed low voltage differential signal driver having reduced pulse width distortion | |
| US20020175739A1 (en) | Duty cycle integrator with tracking common mode feedback control | |
| US20050007150A1 (en) | Semiconductor integrated circuit | |
| JPH077340A (ja) | 全差動増幅器 | |
| JP2002314397A (ja) | 差動信号出力回路 | |
| KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
| US20050184805A1 (en) | Differential amplifier circuit | |
| EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
| US6344769B1 (en) | Precision differential switched current source | |
| JPH1127064A (ja) | Ｃｍｏｓレール−レール間入出力増幅器 | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| JP4429475B2 (ja) | オペアンプ回路 | |
| JP2002237730A (ja) | 電力増幅回路 | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JP2002344261A (ja) | Ｃｍｏｓ演算増幅回路 | |
| JP3863355B2 (ja) | オペアンプ回路のバイアス電流制御方法、オペアンプ回路及び半導体装置 | |
| US6809589B2 (en) | Low voltage large swing/high linearity analog buffer with servo amplifier and feedback loop | |
| JP2018019223A (ja) | シングル差動変換回路 | |
| US7579911B2 (en) | Semiconductor circuit | |
| US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| KR20180108496A (ko) | 차동 증폭 회로 | |
| JP2006313438A (ja) | 基準電圧生成回路 | |
| JPH11312931A (ja) | ｇｍセルおよびこれを用いたカレントインターポレーションＡ／Ｄ変換器 | |
| JP4627106B2 (ja) | オペアンプ回路、電流出力回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4429475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |