JP2007183847A - Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法 - Google Patents

Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法 Download PDF

Info

Publication number
JP2007183847A
JP2007183847A JP2006002046A JP2006002046A JP2007183847A JP 2007183847 A JP2007183847 A JP 2007183847A JP 2006002046 A JP2006002046 A JP 2006002046A JP 2006002046 A JP2006002046 A JP 2006002046A JP 2007183847 A JP2007183847 A JP 2007183847A
Authority
JP
Japan
Prior art keywords
chip
correction amount
film substrate
antenna circuit
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006002046A
Other languages
English (en)
Other versions
JP4961745B2 (ja
Inventor
Katsumi Yasuda
克己 安田
Kazutaka Nagano
和孝 長野
Taichi Inoue
太一 井上
Shoji Morita
将司 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP2006002046A priority Critical patent/JP4961745B2/ja
Publication of JP2007183847A publication Critical patent/JP2007183847A/ja
Application granted granted Critical
Publication of JP4961745B2 publication Critical patent/JP4961745B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】高速でかつ高精度にICチップをフィルム基板上に移載することを可能とする。
【解決手段】アンテナ回路を撮像する第1の撮像手段と、前記第1の撮像手段により取得した画像データを解析して検出したアンテナ回路の位置と該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求める第1の画像処理手段と、同期ローラ上に保持されたICチップを撮像する第2の撮像手段と、前記第2の撮像手段により取得した画像データを解析して検出した前記同期ローラ上のICチップの位置と該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める第2の画像処理手段と、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御する制御手段とを有する。
【選択図】図2

Description

本発明は、本発明は、ICチップ実装体製造およびICチップ実装体の移載位置制御方法に関する。
最近、RFID(Radio Frequency Identification:電波方式認識)カードと称されるICチップ実装体が登場している。これは、内部にメモリと小型のアンテナとを有しており、リーダアンテナと非接触で情報の伝達を行うことによって、メモリに必要な情報を記録し、必要に応じてリーダライタなどの通信機器で情報の記録、書き換え、読み出しを短時間で行えるものである。
このRFIDカードのようなICチップ実装体の製造装置として、例えば、一面に粘着性を有するベースシートをコンベアによって搬送し、この粘着面にアンテナ回路及びICチップが形成された回路シートを貼り合わせ、さらに一面に粘着性を有するカバーシートを貼り合わせることによってICチップ実装体を製造するものが提案されている(例えば、特許文献1参照)。
また、一面に接着剤が塗布されたベースシートをコンベアによって搬送し、この粘着面に上述と同様の回路シートを貼り合わせ、さらに接着剤を介してカバーシートを貼り合わせることによってICチップ実装体を製造するものや、一面にアンテナ回路が形成されたフィルム基板をコンベアによって搬送し、このアンテナ回路と接続するようにICチップを搭載することによってICチップ実装体を製造するものなども提案されている(例えば、特許文献2、3参照)。
しかしながら、上記従来のICチップ実装体の製造装置では、以下の問題が残されている。すなわち、従来のICチップ実装体の製造装置では、フィルム基板上にICチップを搭載する際に、ベースシートまたはフィルム基板を一時的に止めてから回路シートまたはICチップを貼り合わせている。したがって、ICチップ実装体の製造速度を上げるのが困難である。
これに対して、我々は、すでに、ICチップ実装体を高速で製造することができるICチップ実装体の製造方法及びICチップ実装体の製造装置を提案した(特許文献4参照)。
特開2003−6596号公報 特開2003−58848号公報 特開2003−168099号公報 特開2005−209144号公報
特許文献4に記載のICチップ実装体製造装置の構成を図7乃至図10を参照して概略説明する。これらの図において、CCDカメラ22(図7)によってフィルム基板3上に所定の間隔毎に形成されたアンテナ回路3aを撮像し、該撮像により取得した画像データを解析することにより上記フィルム基板上のアンテナ回路3aの位置ばらつきを補正するための補正量を検出すると共に、CCDカメラ64(図8)によって同期ローラ61上のICチップ4を撮像し、該撮像により取得した画像データを解析してICチップ4の位置ずれの補正量を検出する。両補正量を元に制御部17(図10)の補正制御部92において、同期ローラ61の位置補正量を演算し、同期ローラ61に連結されたアライメントステージ63を駆動して同期ローラ61の位置、すなわちICチップ4の移載位置を補正するように構成されている。
このようなICチップ実装体製造装置では、高速移動するフィルム基板の位置を高精度に検出し、リアルタイで位置補正を実施する必要があるが、特許文献4に記載のICチップ実装体製造装置ではCCDカメラ22、64による位置検出、及び、位置補正量演算の具体低的な方法が開示されていない。
本発明は、このような事情に鑑みてなされたものであり、高速でかつ高精度にICチップをフィルム基板上に移載することができるICチップ実装体製造装置およびICチップ実装体製造装置の移載位置制御方法を提供することを目的とする。
上記目的を達成するために、本発明に係るICチップ実装体製造装置の移載位置制御方法は、一面に一定の間隔でアンテナ回路が形成されたフィルム基板を搬送手段により等速で搬送し、前記アンテナ回路と接続するように該フィルム基板上に前記一定の間隔でICチップを前記フィルム基板に沿って同期ローラにより移動させつつ搭載するICチップ実装体製造装置の移載位置制御方法において、前記フィルム基板上に形成されたアンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求め、かつ前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求めるとともに、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御することを特徴とする。
上記構成からなる本発明に係るICチップ実装体製造装置の移載位置制御方法では、前記フィルム基板上に形成されたアンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求め、かつ前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める。
そして、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御する。
したがって、フィルム基板を搬送した状態で、フィルム基板に沿ってICチップを同期ローラにより移動させつつフィルム基板上のアンテナ回路の移載位置に搭載する際に、フィルム基板上に形成されたアンテナ回路の位置のばらつきと、同期ローラ上に保持されたICチップの位置のばらつきの位置補正を、同期ローラの位置補正を行うだけで、フィルム基板の搬送を一時的に停止させずに行うことができ、それ故高速でかつ高精度にICチップをフィルム基板上に移載することが可能となる。
また、本発明に係るICチップ実装体製造装置の移載位置制御方法は、前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整することを特徴とする。
上記構成からなる本発明に係るICチップ実装体製造装置の移載位置制御方法では、前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整する。
したがって、前記フィルム基板の搬送方向の補正量に含まれる誤差の蓄積により、アンテナ回路の位置を撮像手段により取得した画像データから位置検出を行う場合に検出不能となる事態を回避することができる。
また、本発明に係るICチップ実装体製造装置の移載位置制御方法は、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行うことを特徴とする。
上記構成からなる本発明に係るICチップ実装体製造装置の移載位置制御方法では、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行う。
したがって、フィルム基板上のICチップ移載位置が同期ローラの真下にきたときにICチップを位置合わせすることができる。これにより同期ローラ部のアライメント機構には、前記フィルム基板の搬送方向と直交する方向についてのみアライメント機能を持たせればよく、ICチップ実装体製造装置の構成を簡素化することができる。
また、本発明に係るICチップ実装体製造装置は、一面に一定の間隔でアンテナ回路が形成されたフィルム基板を搬送手段により等速で搬送し、前記アンテナ回路と接続するように該フィルム基板上に前記一定の間隔でICチップを前記フィルム基板に沿って同期ローラにより移動させつつ搭載するICチップ実装体製造装置において、前記フィルム基板上に形成されたアンテナ回路を撮像する第1の撮像手段と、前記第1の撮像手段により取得した画像データを解析して前記アンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求める第1の画像処理手段と、前記同期ローラ上に保持されたICチップを撮像する第2の撮像手段と、前記第2の撮像手段により取得した画像データを解析して前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める第2の画像処理手段と、前記第1、第2の画像処理手段の出力を取り込み、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御する制御手段とを有することを特徴とする。
上記構成からなるICチップ実装体製造装置では、第1の撮像手段により前記フィルム基板上に形成されたアンテナ回路を撮像し、第1の画像処理手段は、前記第1の撮像手段により取得した画像データを解析して前記アンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求める。
また、第2の撮像手段により前記同期ローラ上に保持されたICチップを撮像し、第2の画像処理手段は、前記第2の撮像手段により取得した画像データを解析して前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める。
制御手段は、前記第1、第2の画像処理手段の出力を取り込み、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御する。
したがって、したがって、フィルム基板を搬送した状態で、フィルム基板に沿ってICチップを同期ローラにより移動させつつフィルム基板上のアンテナ回路の移載位置に搭載する際に、フィルム基板上に形成されたアンテナ回路の位置のばらつきと、同期ローラ上に保持されたICチップの位置のばらつきの位置補正を、同期ローラの位置補正を行うだけで、フィルム基板の搬送を一時的に停止させずに行うことができ、それ故高速でかつ高精度にICチップをフィルム基板上に移載することが可能となる。
また、本発明に係るICチップ実装体製造装置は、前記制御手段は、前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整することを特徴とする。
上記構成からなるICチップ実装体製造装置では、前記制御手段は、前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整する。
したがって、前記フィルム基板の搬送方向の補正量に含まれる誤差の蓄積により、アンテナ回路の位置を撮像手段により取得した画像データから位置検出を行う場合に検出不能となる事態を回避することができる。
また、本発明に係るICチップ実装体製造装置は、前記制御手段は、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行うことを特徴とする。
上記構成からなるICチップ実装体製造装置では、前記制御手段は、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行う。
したがって、フィルム基板上のICチップ移載位置が同期ローラの真下にきたときにICチップを位置合わせすることができる。これにより同期ローラ部のアライメント機構には、前記フィルム基板の搬送方向と直交する方向についてのみアライメント機能を持たせればよく、ICチップ実装体製造装置の構成を簡素化することができる。
以上説明したように、本発明によれば、ICチップをフィルム基板上に高速でかつ高精度に移載することが可能となる。
という効果が得られる。
以下、本発明の実施形態を、図面を参照して説明する。本発明の実施形態の説明に先立ち、従来のICチップ実装体製造装置の全体構成を図7〜図10を参照して説明する。
このICチップ実装体製造装置1は、図7に示すように、フィルム基板3を収容するフィルム基板収容部11と、フィルム基板3にICチップ4を搭載する位置に接着剤を塗布する接着剤印刷部12と、フィルム基板3の所定位置にICチップ4を搭載するICチップ搭載部13と、接着剤を乾燥させるヒータ14と、ICチップ4が搭載されたフィルム基板3の表面に貼り合わせるカバーシート貼り合わせ部15と、カバーシート5が貼り合わされたフィルム基板3を巻き取る製品巻取り部16と、これらを制御する制御部17とで構成されている。
フィルム基板収容部11は、図3に示すフィルム基板3のロール21を収容すると共にフィルム基板3が一定速度かつ一定張力になるように制御部17により制御されている。また、このフィルム基板収容部11から送り出されたフィルム基板3が、接着剤印刷部12に向かって連続搬送されるように構成されている。
接着剤印刷部12は、CCDカメラ22と、接着剤をフィルム基板3の所定位置に塗布する印刷部23とを備えている。接着剤6を塗布する位置は、CCDカメラ22によって確認され、制御部17によりコントロールされている。また、この接着剤印刷部12から送り出されたフィルム基板3が、ICチップ搭載部13に向かって水平方向に連続搬送されるように構成されている。
ICチップ搭載部13は、ICチップ4を搬送されたフィルム基板3に搭載する4組の搭載装置25を備えている。
この搭載装置25は、収納しているICチップを一定速度で搬送するICチップ供給部26と、ICチップ供給部26から搬送されたICチップを同期ローラ28の周面に形成された吸着孔の位置まで搬送するロータリーヘッド部27と、同期ローラ部28とによって構成されている。
同期ローラ部28は、図8に示すように、同期ローラ61と、同期ローラ61を動作させる駆動モータ62と、同期ローラ61によるICチップ4の搭載位置を補正するアライメントステージ63と、同期ローラ61上のICチップ4を撮像するCCDカメラ64とを備えている。
同期ローラ61には、その周方向に吸着孔61aが等間隔で5箇所形成されており、ロータリーヘッド部27によって搬送されたICチップ4を吸着、保持するような構成となっている。
駆動モータ62は、制御部17により同期ローラ61が72°ずつ同期ローラ61の中心軸を回転中心としてインデックス動作を行うような構成となっている。このインデックス動作によって、同期ローラ61の吸着孔61aは、図9に示すように、側面視において位置Sc(ロータリーヘッド部27を構成する円盤プレート上におけるICチップ4がリリースされ位置)と重なる位置Seと、位置Sf〜Siとで一時的に停止する様に構成されている。
アライメントステージ63は、X軸モータ65及びY軸モータ66を有している。このアライメントステージ63は、CCDカメラ22によるフィルム基板3上のアンテナ回路3aの位置情報とCCDカメラ64によるICチップ4の位置情報とを基に制御部17が算出した補正量によってX軸モータ65及びY軸モータ66が適宜駆動して補正する。
なお、4組の搭載装置25のうち、フィルム基板収容部11から最も離間した位置に配されている1組は、他の3組のICチップ搭載部13によってICチップ4が搭載されなかったアンテナ回路3a(図3参照)上にICチップ4を搭載するためのバックアップ専用である。すなわち、ICチップ4が裏面であったためにICチップ供給部26内のリターンフィーダに排出されたり、不良であったために同期ローラ61の吸着孔61aに設置されずに、アンテナ回路3a上に搭載できなかったときに、バックアップ用の1組からICチップ4を供給してアンテナ回路3a上に搭載するように構成されている。
ヒータ14は、ICチップ4が搭載されたフィルム基板3に塗布された接着剤を乾燥、温熱処理を行う。
貼り合わせ部15は、ICチップ4が搭載されたフィルム基板3とカバーフィルム5とを貼り合わせるボンディングローラ71と、カバーフィルム5のローラ72を収容するカバーフィルム収容部73とを備えている。
ボンディングローラ71は、製品巻取り部16と共にフィルム基板収容部11からフィルム基板3を搬送する搬送部となっており、カバーフィルム収容部73からカバーフィルムを引き出して、フィルム基板3とカバーフィルム5とを貼り合わせるような構成となっている。
製品巻取り部16は、カバーフィルムを貼り合わせることによって製造されたIDタグ(ICチップ実装体)を巻き取ってロール75として収容するように構成されている。
制御部17は、図10に示すように、フィルム基板収容部11、ボンディングローラ71及び製品巻取り部16の駆動を制御する駆動制御部81と、接着剤印刷部12の駆動を制御する印刷制御部82と、ヒータ14の駆動を制御するヒータ制御部83と、ICチップ供給部26の振動を制御する振動制御部84と、同期ローラ部28及びロータリーヘッド部27のインデックス動作を制御する動作制御部85と、CCDカメラ22、34、35、64によって撮像されたそれぞれの画像の画像処理を行う画像処理部86、87、88、89と、画像処理部88によって処理された画像からロータリーヘッド部27のθ軸回転ギアを制御する回転補正制御部91と、画像処理部89によって処理された画像から補正量を同期ローラ部28のアライメントステージ63に送信する補正制御部92と、画像処理部87によって処理された画像からICチップ4の表裏を判定してICチップ供給部26を制御する表裏判定部93とを備えている。
次に本発明の実施形態について説明する。以下の本発明の実施形態に係るICチップ実装体製造装置の説明において、図7〜図10に示す従来のICチップ実装体製造装置の各構成要素と同一の要素については同一の参照符号を付し、重複する説明は省略する。
本発明の実施形態に係るICチップ実装体製造装置の要部である搭載装置25の一部の構成を図1に示す。図1に示す構成が図9に示す構成と異なる点は、CCDカメラ22と、ストロボ照明201を設けたことと、CCDカメラ22と同期ローラ61の間に接着剤印刷部12(図示せず)を設置したことであり、他の構成は同様である。
CCDカメラ22により、面支持ローラ101で支持された状態の搬送中のフィルム基板3をストロボ照明201によりストロボ発光させた状態で撮影する。
次に図2に図10における制御部17に相当する機能を有する制御部17Aの構成を示す。制御部17Aは、図示してないが、図10における制御部17と共通する構成要素を有しており、図2では、発明部分に関係がある部分のみ構成を示している。制御部17Aは、画像処理部86、89と、トリガ発生部202と、補正制御部92とを有している。
CCD22(本発明の第1の撮像手段に相当)は、フィルム基板3上に形成されたアンテナ回路3aを撮像する機能を有している。
画像処理部86(本発明の第1の画像処理手段に相当)はCCD22により取得した画像データを解析してアンテナ回路3aの位置を検出し、該検出したアンテナ回路3aの位置とフィルム基板3上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求める機能を有している。
CCD64(本発明の第2の撮像手段に相当)は、同期ローラ61上に保持されたICチップ4を撮像する機能を有している。
画像処理部89(本発明の第2の画像処理手段に相当)は、CCD64により取得した画像データを解析して同期ローラ61上に保持されたICチップ4の位置を検出し、該検出したICチップ4の位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める機能を有している。
補正制御部92(本発明の制御手段に相当)画像処理部86、画像処理部89の出力を取り込み、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップ4の移載位置の補正量とし、該補正量だけ同期ローラ61の位置を補正するように制御する機能を有している。
面支持ローラ101(図1参照)を駆動するモータより出力される駆動パルスが面支持ローラ部100よりトリガ発生部202に出力されるようになっている。
トリガ発生部202は、駆動パルスをカウントし、フィルム基板3上に形成されたアンテナ回路3aの間隔(ピッチ)に相当する駆動パルスのカウント数n毎にトリガ信号を生成し、画像処理部86、89に出力する機能を有している。
制御部17Aは、〔1〕CCDカメラ22によるフィルム基板3上のアンテナ位置補正量検出、〔2〕CCDカメラ64によるICチップ4の位置補正量検出、〔3〕補正制御部92による同期ローラ61の位置補正量演算及び位置補正制御の各処理を行う。次に各処理について説明する。
〔1〕アンテナ位置補正量検出処理
アンテナ位置補正量検出処理は、以下の手順で行われる。
(1)図1に示した面支持ローラ101は駆動パルスに同期してー定角度ずつ回転するモータにより駆動され、その駆動パルスは制御部17A内のトリガ発生部202にも送出られる。
(2)トリガ発生部202では駆動パルスをカウントし、フィルム基板3上の素子間隔に相当するカウント数n毎に画像を取り込むタイミングを指示する画像入力トリガ信号を生成して、画像処理部86に送る。
(3)画像入力トリガ信号を受けた画像処理部86は、露光開始信号をCCDカメラ22に送出すると共に、発光信号をストロボ照明201に送出して、ストロボ発光した瞬間の画像データを取得する。
なお、一般的な工業用CCDカメラの露光開始信号に対する応答速度は数マイクロ秒以下、また、ストロボ照明として良く利用されるキセノンフラッシュランプの応答速度は5〜10マイクロ秒と高速であるため、入力画像データは画像入力トリガと同時刻の画像とみなすことができる。
(4)CCDカメラ22はフィルム基板4のICチップ移載部4b付近を撮像するように設置されており、図3に示すようなフィルム基板の場合、図4に示すような画像データが撮影される。画像処理部86は画像データを解析して、ICチップ移載部4bの中心位置を検出し、あらかじめ定められた基準位置(同期ローラ部28のアライメントステージ63(図8参照)がニュートラル位置で移載できる位置)との差から、補正量Xs、Ysを算出して補正制御部92に送信する。
〔2〕ICチップ位置補正量検出処理
次に、ICチップ位置補正量検出処理について説明する。ICチップ位置補正量検出処理は、以下の手順で行われる。
(1)同期ローラ61は吸着孔61aのピッチ毎に間敵送りされており、停止するごとに同期ローラ部28からトリガ発生部202に停止信号が送られる。
(2)トリガ発生部202は停年信号毎に、画像入力トリガ信号を生成して画像処理部89に送る。
(3)画像入力トリガ信号を受けた画像処理部89は、露光開始信号をCCDカメラ64送出して、ICチップ4の画像データを取得する。
なお、ICチップ4は静止状態であるため、フィルム基板3の場合のようなストロボ照明は必要ない。
(4)画像処理部89は入力された画像データを解析して、ICチップ4の中心位置を検出し、予め定められた吸着孔61aの中心位置との差から補正量Xc、Ycを算出して補正制御部92に出力する(図5に画像データの例を示す)。
〔3〕補正制御部92による補正量演算及び位置補正制御処理
次に、補正制御部92による補正量演算及び位置補正制御処理について説明する。補正量演算及び位置補正制御処理は、以下の手順で行われる。
以下、図6に示す補正制御部92のブロック図を元に説明する。
(1)画像処理部86から送信されたアンテナ位置ずれ補正量Xs,Ys、および、画像処理部89から送信されたICチップ位置ずれ補正量Xc,YcはそれぞれFIFOバッファ203a,203b,204a,204bに蓄積される。
(2)データ読み出し制御部205は対になるアンテナ位置ずれ補正量とICチップ位置ずれ補正量が揃った時点で、それぞれのデータを読み出す。すなわち、移搭対象となるICチップ4が図1に示す回転位置Sgに到着したタイミングで、FIFOバッファ203a,203b,204a,204にある先頭データを取出す。
(3)読み出したデータXsとXcを加算してX軸補正値とし、また、読み出したデータYsとYcを加算してY軸補正値としてこれらの補正値に基づいて同期ローラ部28の補正動作、すなわちアライメントステージ63をX軸及びY軸方向に位置調整(位置補正制御)を行う。
以上に説明した本発明の実施形態に係るICチップ実装体製造装置によれば、フィルム基板を搬送した状態で、フィルム基板に沿ってICチップを同期ローラにより移動させつつフィルム基板上のアンテナ回路の移載位置に搭載する際に、フィルム基板上に形成されたアンテナ回路の位置のばらつきと、同期ローラ上に保持されたICチップの位置のばらつきの位置補正を、同期ローラの位置補正を行うだけで、フィルム基板の搬送を一時的に停止させずに行うことができ、それ故高速でかつ高精度にICチップをフィルム基板上に移載することが可能となる。
次に、補正制御部92における画像入力トリガピッチ補正値演算について説明する。
先に説明したように、アンテナ位置補正量検出処理では面支持ローラ101の駆動パルスのカウント数n毎に画像入力を行うことによってフィルム基板3を一定間隔で撮像する。しかし、フィルム基板3上のIDタグ2の配列ピッチが1パルス当たりの移動量で割り切れない場合や、フィルム基板3の伸び等によって、配列ピッチが駆動パルスnカウント相当の移動量に対してオフセットを持つ場合がある。 このような場合、徐々に誤差が蓄積してICピッチ移載位置3bがCCDカメラ22の視野から外れてしまい検出不可能になる畏れがある。
上記の問題を解決するために、補正制御部92内の、画像入力トリガピッチ補正値演算部206において、アンテナ位置ずれ補正量xsを元に、次回のXsの絶対値が小さくなるようなカウント数nの補正値を演算して、トリガ発生部202に反映する。
これにより、フィルム基板の搬送方向の補正量に含まれる誤差の蓄積により、アンテナ回路の位置を撮像手段により取得した画像データから位置検出を行う場合に検出不能となる事態を回避することができる。
次に本発明の他の実施形態に係るICチップ実装体製造装置について説明する。
これまでの本発明の実施形態に係るICチップ実装体製造装置では、同期ローラ部28による位置補正はXY2軸のアライメントステージ63を用いているが、X方向(基板搬送方向)の補正は同期ローラ61の動作タイミングを調整することによっても実現できる。すなわち、X軸補正値がプラスの場合は同期ローラ61を回転位置Sgから起動するタイミングを早め、マイナス場合は遅らせることにより、フィルム基板3のICチップ移載位置3bが、同期ローラ61の真下にきたときにICチップ4を位置合わせすることができる。これにより同期ローラ部28のアライメント機構がY軸のみでよくなり構造を簡素化することができる。
本発明の実施形態に係るICチップ実装体製造装置の要部である搭載装置25の一部の構成を示す図。 本発明の実施形態に係るICチップ実装体製造装置の制御部の構成を示すブロック図。 フィルム基板を示す平面図。 フィルム基板のアンテナ回路を撮像した画像データの一例を示す説明図。 同期ローラに保持されたICチップを撮像した画像データの一例を示す説明図。 図2における補正成魚部の具体的構成を示すブロック図。 ICチップ実装体製造装置を示す概略側面図。 図7における同期ローラ部を示す斜視図。同期 同期ローラ部を示す概略正面図。 図7の制御部を示すブロック図。
符号の説明
1 ICチップ実装体製造装置
3 フィルム基板
4 ICチップ
11 フィルム基板収容部(搬送部)
13 ICチップ搭載部
15 カバーフィルム貼り合わせ部
16 製品巻取り部(搬送部)
22、64 CCDカメラ
25 搭載装置
26 ICチップ供給部
28 同期ローラ部
71 ボンディングローラ(搬送部)
100 面支持ローラ部(面支持部)
61a、101a 吸着孔(吸着機構)
61 同期ローラ

Claims (6)

  1. 一面に一定の間隔でアンテナ回路が形成されたフィルム基板を搬送手段により等速で搬送し、
    前記アンテナ回路と接続するように該フィルム基板上に前記一定の間隔でICチップを前記フィルム基板に沿って同期ローラにより移動させつつ搭載するICチップ実装体製造装置の移載位置制御方法において、
    前記フィルム基板上に形成されたアンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求め、かつ前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求めるとともに、
    前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御することを特徴とするICチップ実装体製造装置の移載位置制御方法。
  2. 前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整することを特徴とする請求項1に記載のICチップ実装体製造装置の移載位置制御方法。
  3. 前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行うことを特徴とする請求項1または2のいずれかに記載のICチップ実装体製造装置の移載位置制御方法。
  4. 一面に一定の間隔でアンテナ回路が形成されたフィルム基板を搬送手段により等速で搬送し、
    前記アンテナ回路と接続するように該フィルム基板上に前記一定の間隔でICチップを前記フィルム基板に沿って同期ローラにより移動させつつ搭載するICチップ実装体製造装置において、
    前記フィルム基板上に形成されたアンテナ回路を撮像する第1の撮像手段と、
    前記第1の撮像手段により取得した画像データを解析して前記アンテナ回路の位置を検出し、該検出したアンテナ回路の位置と前記フィルム基板上におけるICチップの移載位置である予め定められた該アンテナ回路が位置すべき第1の基準位置との差から第1の位置補正量を求める第1の画像処理手段と、
    前記同期ローラ上に保持されたICチップを撮像する第2の撮像手段と、
    前記第2の撮像手段により取得した画像データを解析して前記同期ローラ上に保持されたICチップの位置を検出し、該検出したICチップの位置と予め定められた該ICチップが保持されるべき第2の基準位置との差から第2の位置補正量を求める第2の画像処理手段と、
    前記第1、第2の画像処理手段の出力を取り込み、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量だけ前記同期ローラの位置を補正するように制御する制御手段と、
    を有することを特徴とするICチップ実装体製造装置。
  5. 前記制御手段は、前記第1の位置補正量のうちの前記フィルム基板の搬送方向の補正量に含まれる誤差が最小となるように、次回の前記アンテナ回路の位置検出を行う検出タイミングを調整することを特徴とする請求項4に記載のICチップ実装体製造装置。
  6. 前記制御手段は、前記第1の位置補正量と前記第2の位置補正量とを加算した値をICチップの移載位置の補正量とし、該補正量のうち前記フィルム基板の搬送方向の補正量についての補正を、前記同期ローラの動作タイミングを調整することにより行うことを特徴とする請求項4または5のいずれかに記載のICチップ実装体製造装置。

JP2006002046A 2006-01-10 2006-01-10 Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法 Expired - Fee Related JP4961745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002046A JP4961745B2 (ja) 2006-01-10 2006-01-10 Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002046A JP4961745B2 (ja) 2006-01-10 2006-01-10 Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法

Publications (2)

Publication Number Publication Date
JP2007183847A true JP2007183847A (ja) 2007-07-19
JP4961745B2 JP4961745B2 (ja) 2012-06-27

Family

ID=38339875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002046A Expired - Fee Related JP4961745B2 (ja) 2006-01-10 2006-01-10 Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法

Country Status (1)

Country Link
JP (1) JP4961745B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080795A (ja) * 2011-10-03 2013-05-02 Sinfonia Technology Co Ltd Icチップ実装体の製造装置
WO2021132611A1 (ja) * 2019-12-26 2021-07-01 サトーホールディングス株式会社 Icチップ搭載装置、icチップ搭載方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178540A (ja) * 1987-01-20 1988-07-22 Seiko Instr & Electronics Ltd Icのマウント装置
JPH10320054A (ja) * 1997-05-22 1998-12-04 Sony Corp チップ部品装着装置及び該チップ部品装着装置によるチップ部品と回路基板との位置合わせ方法
JP2003281491A (ja) * 2002-03-19 2003-10-03 Toray Eng Co Ltd インターポーザー搭載方法およびインターポーザー搭載装置
JP2005209144A (ja) * 2003-12-26 2005-08-04 Shinko Electric Co Ltd Icチップ実装体の製造方法及び製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178540A (ja) * 1987-01-20 1988-07-22 Seiko Instr & Electronics Ltd Icのマウント装置
JPH10320054A (ja) * 1997-05-22 1998-12-04 Sony Corp チップ部品装着装置及び該チップ部品装着装置によるチップ部品と回路基板との位置合わせ方法
JP2003281491A (ja) * 2002-03-19 2003-10-03 Toray Eng Co Ltd インターポーザー搭載方法およびインターポーザー搭載装置
JP2005209144A (ja) * 2003-12-26 2005-08-04 Shinko Electric Co Ltd Icチップ実装体の製造方法及び製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080795A (ja) * 2011-10-03 2013-05-02 Sinfonia Technology Co Ltd Icチップ実装体の製造装置
WO2021132611A1 (ja) * 2019-12-26 2021-07-01 サトーホールディングス株式会社 Icチップ搭載装置、icチップ搭載方法

Also Published As

Publication number Publication date
JP4961745B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4904237B2 (ja) 基板処理装置、表面実装機、印刷機、検査機、及び塗布機
JP4403449B2 (ja) 電子部品装着装置及び電子部品装着方法
US7488619B2 (en) Method and apparatus for manufacturing IC chip packaged device
CN105848462B (zh) 部件安装装置及部件安装方法
JP6727768B2 (ja) 基板作業装置
JP4607679B2 (ja) 電子部品実装装置における吸着ノズルの部品吸着位置確認方法および電子部品実装装置
JP2008198730A (ja) 表面実装機、スクリーン印刷装置及び実装ライン
JP4961745B2 (ja) Icチップ実装体製造装置およびicチップ実装体の移載位置制御方法
JP2009212251A (ja) 部品移載装置
JP2003318599A (ja) 部品実装方法及び部品実装装置
JP2008053382A (ja) 実装機
JP2010050337A (ja) 表面実装機
JP5977579B2 (ja) 基板作業装置
JP2005064026A (ja) 部品装着装置
CN108370662B (zh) 安装头的移动误差检测装置及元件安装装置
JP5347576B2 (ja) 電子部品実装装置
JP2002009494A (ja) 部品実装システムにおける基板認識方法及び同装置
CN108432361B (zh) 安装头的移动误差检测装置及元件安装装置
JP3564191B2 (ja) 実装機の位置補正方法及びその装置
JP2001267335A (ja) 電子部品搭載装置および電子部品搭載方法
JP2008218697A (ja) 部品実装装置
JP4967607B2 (ja) Icチップ実装体の製造装置
JP2005276992A (ja) 部品認識装置、表面実装機、及び、部品検査装置
JP2000276600A (ja) 電子部品搭載装置の画像認識装置
JP2011023424A (ja) 電子部品の実装装置及び実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees