JP2007183628A - 横電界方式の液晶表示装置用アレイ基板とその製造方法 - Google Patents

横電界方式の液晶表示装置用アレイ基板とその製造方法 Download PDF

Info

Publication number
JP2007183628A
JP2007183628A JP2006345345A JP2006345345A JP2007183628A JP 2007183628 A JP2007183628 A JP 2007183628A JP 2006345345 A JP2006345345 A JP 2006345345A JP 2006345345 A JP2006345345 A JP 2006345345A JP 2007183628 A JP2007183628 A JP 2007183628A
Authority
JP
Japan
Prior art keywords
patterns
pattern
electrode
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006345345A
Other languages
English (en)
Other versions
JP4718433B2 (ja
Inventor
Do-Sung Kim
ドソン キム
Byung-Chul Ahn
ビュンチョル アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007183628A publication Critical patent/JP2007183628A/ja
Application granted granted Critical
Publication of JP4718433B2 publication Critical patent/JP4718433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract


【課題】本発明は、液晶表示装置に係り、特に、高輝度及び広視野角を具現する横電界方式の液晶表示装置用アレイ基板とその製造方法に関する。
【解決手段】本発明は、基板と；前記基板上に、第１方向に形成されたゲート配線と；前記基板上に、第２方向に形成されたデータ配線と；前記ゲート配線及びデータ配線に連結された薄膜トランジスタと；プレート状であって、第１透明導電性物質で前記基板上に形成される共通電極と；前記共通電極の上部に、第２透明導電性物質で構成されて、前記第２方向に沿って形成されて、相互に離隔された第１及び第２パターンと、前記第１及び第２パターンを連結して、前記第１及び第２パターンに斜めに形成されて相互に離隔する多数の第３パターンとを含むことを特徴とする横電界方式の液晶表示装置用アレイ基板を提供する。これによって、開口率、視野角及び輝度が改善される。
【選択図】図５

Description

本発明は、液晶表示装置に係り、特に、高輝度及び広視野角を具現する横電界方式の液晶表示装置用アレイ基板とその製造方法に関する。
一般の液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。
従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
現在は、薄膜トランジスタと薄膜トランジスタに連結された画素電極が行列方式で配列された能動行列液晶表示装置(ＡＭ−ＬＣＤ、以下、液晶表示装置と称する)が解像度及び動画像の具現能力が優れていて最も注目を浴びている。
液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極が上下に印加される電場によって液晶を駆動する方式であって、透過率と開口率等の特性が優れる。
ところが、上下に印加される電場による液晶駆動は、視野角特性が優れない短所がある。従って、このような短所を克服するために、新しい技術が提案されている。後述する液晶表示装置は、横電界による液晶駆動方法であって、視野角特性が優れる長所がある。
以下、図１を参照して、一般の横電界方式の液晶表示装置を詳しく説明する。
図１は、一般の横電界方式の液晶表示装置の断面を示した拡大断面図である。
図１に示したように、一般の横電界方式の液晶表示装置５は、向かい合う第１基板１０及び第２基板４０と、両基板間に介される液晶層Ｌを含む。
第１基板１０には、多数の画素Ｐごとに薄膜トランジスタＴと、共通電極３０及び画素電極３２が構成される。
薄膜トランジスタＴは、ゲート電極１４と、ゲート電極１４の上部に絶縁膜１６を間に積層された半導体層１８と、半導体層１８の上部に相互に離隔して構成されたソース電極２０及びドレイン電極２２とを含む。
共通電極３０と画素電極３２は、透明な材質で形成されて、同一基板上に、相互に平行に離隔して構成される。
図面には示してないが、画素Ｐの一側に沿って延長されたゲート配線(図示せず)と、これとは垂直な方向に延長されたデータ配線(図示せず)が構成されて、共通電極１８に電圧を印加する共通配線(図示せず)が構成される。
第２基板４０には、ゲート配線(図示せず)及びデータ配線(図示せず)と薄膜トランジスタＴに対応する一面にブラックマトリックス４２が構成されて、画素Ｐに対応してカラーフィルター４４ａ、４４ｂが構成される。
液晶層ＬＣは、共通電極３０と画素電極３２の水平電界４５によって動作される。
以下、図２を参照して、横電界方式の液晶表示装置を構成するアレイ基板の構成を説明する。
図２は、従来の第１例による横電界方式の液晶表示装置用アレイ基板の構成を概略的に示した平面図である。
図２に示したように、基板１０上に一方向に延長されたゲート配線１２と、ゲート配線１２とは垂直に交差して画素領域Ｐを定義するデータ配線２４が構成される。
また、ゲート配線１２とは平行に離隔して画素領域Ｐを横切る共通配線１５を構成する。
ゲート配線１２とデータ配線２４の交差地点には、ゲート配線１２に連結されたゲート電極１４、ゲート電極１４の上部の半導体層１８、半導体層１８の上部のソース電極２０及びドレイン電極２２を含む薄膜トランジスタＴが構成される。
画素領域Ｐには、共通配線１５と接触しながら画素領域Ｐに垂直に延長された共通電極３０が構成されて、ドレイン電極２２と接触しながら共通電極３０と平行に離隔された位置に延長された画素電極３２が構成される。
前述したような構成は、輝度を確保するために共通電極３０と画素電極３２を透明電極で形成するが、実際は、共通電極３０と画素電極３２が透明だとしても、電極自体を開口領域として使用することはできない。
これは、一般の横電界構造では、両電極３０、３２間に発生した電界が両電極３０、３２のエッジ部までのみ影響を与えるため、両電極３０、３２のエッジ部のみ開口領域として使用される。従って、輝度面からするとまだ不足である。
このような問題を改善するために、以下、図３のＡＨ-ＩＰＳ(advanced horizontal in-plane switching)方式の液晶表示装置用アレイ基板が提案されている。
すなわち、一般の構成より画素電極の間隔を狭く構成して、画素電極の下部にプレート状の共通電極を構成する構造である。
このような構成は、画素電極の上部に位置する液晶も精密に制御することによって上下及び左右１８０°の広視野角と共に対角線方向の視野角でも色の相変移が無く、高い明暗比を得ることを特徴とする。
図３は、従来の第２例による横電界方式の液晶表示装置用アレイ基板の一画素領域を示しており、所謂、ＡＨ-ＩＰＳ方式の液晶表示装置用アレイ基板である。
図３に示したように、従来のＡＨ-ＩＰＳ方式の液晶表示装置用アレイ基板は、透明な絶縁基板５０の第１方向に位置したゲート配線５４と、ゲート配線５４と交差する第２方向に位置したデータ配線７２を含む。
ゲート配線５４とデータ配線７２の交差地点には、ゲート配線５４に連結されるゲート電極５６と、ゲート電極５６の上部の半導体層６２と、アクティブ層６２の上部に位置してデータ配線７２と接触するソース電極６８と、これとは所定間隔離隔されたドレイン電極７０とを含む薄膜トランジスタＴが構成される。半導体層６２は、アクティブ層(図示せず)とアクティブ層の上部のオーミックコンタクト層(図示せず)を含む。
ゲート配線５４とデータ配線７２が交差して定義される画素領域Ｐには、プレート状の共通電極５２が構成されて、共通電極５２の上部には、多数の垂直部が離隔された形状でパターニングされた画素電極７８が構成される。
画素電極７８の上下には、第１パターン７８ａ及び第２パターン７８ｂを備えて、多数の垂直部で構成される画素電極７８を連結して、画素電極７８は、第２パターン７８ｂによって薄膜トランジスタＴに連結される。
前述した構成は、下部の共通電極５２と上部の画素電極７８間に発生する電界によって液晶層(図示せず)を駆動して、共通電極５２と画素電極７８間が大変近くなる効果によって電界は、画素電極７８の中心に位置する液晶(図示せず)までも正常動作させる。
従って、一般の横電界方式の液晶表示装置に比べて透過領域が増加して、高い輝度を有する長所がある。
図４Ａと図４Ｂは、各々図３のＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿って切断した断面図である。
図４Ａと図４Ｂに示したように、基板５０に画素領域Ｐが定義されて、画素領域Ｐの一側に薄膜トランジスタＴが構成される。薄膜トランジスタＴは、ゲート配線５４に連結されるゲート電極５６と、ゲート電極５６の上部の半導体層６２と、アクティブ層６２の上部に位置してデータ配線７２と接触するソース電極６８と、これとは所定間隔離隔されたドレイン電極７０とを含む。
画素領域Ｐの両側には、データ配線７２が構成されて、画素領域Ｐにプレート状の共通電極５２が形成される。また、共通電極５２の上部にゲート絶縁膜５８と保護膜７４を間に棒状の多数の画素電極(図３の７８)が形成される。
ところが、画素電極７８と共通電極５２の重なる面積が広いために、画素電極７８と共通電極５２間に発生する補助用量も増加する。すなわち、従来の第１例のような構造に比べて補助用量の大きさが５倍程度であって、これによって、薄膜トランジスタＴの大きさも大きくする。結果的に、開口領域を蚕食して輝度を低下する問題がある。
また、前述したように、画素電極を垂直な方向に配列すると、左右の視野角特性が改善されるが、上下及び対角線方向の視野角特性は、改善されずに視野角特性が悪い問題がある。
本発明は、前述したような問題を解決するために提案されており、本発明の第１構造は、画素電極を横の方向に対して０〜４５°の傾きを有するように横に配置する。一方、画素電極と共通電極間に３〜４程度の低い誘電率値を有する絶縁膜を構成する。
本発明の第２構造は、データ配線と画素電極間に光を遮断する手段をさらに構成する。
また、本発明による横電界方式のアレイ基板を構成するにおいて、工程を単純化する方法及びゲート金属の逆テーパー現象を防ぐための方法を提供する。
本発明は、前述したような目的を達成するために、基板と；前記基板上に第１方向に形成されたゲート配線と；前記基板上に第２方向に形成されたデータ配線と；前記ゲート配線及びデータ配線に連結された薄膜トランジスタと；プレート状であって、第１透明導電性物質で前記基板上に形成される共通電極と；前記共通電極の上部に第２透明導電性物質で構成されて、前記第２方向に沿って形成されて、相互に離隔された第１及び第２パターンと前記第１及び第２パターンを連結して、前記第１及び第２パターンに斜めに形成され相互に離隔する多数の第３パターンとを含むことを特徴とする横電界方式の液晶表示装置用アレイ基板を提供する。
前記共通電極と画素電極間に形成されて、約３ないし４の誘電率を有する絶縁膜をさらに含む。
前記絶縁膜は、酸化シリコンＳｉＯ２、ベンゾシクロブテンＢＣＢ及びアクリル系樹脂のうちのいずれかで構成される。
前記共通電極と前記データ配線間に形成される第１及び第２金属パターンをさらに含む。
前記第１及び第２金属パターンは、前記共通電極と接触して、また、前記第１及び第２金属パターンは、前記データ配線と重なる。
一画素領域の前記第１金属パターンは、他の画素領域の前記第２金属パターンと一体に構成される。
前記第１及び第２金属パターンは、前記ゲート配線と同一層に同一物質で構成される。
前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有する。
前記第１及び第２透明導電性物質は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯのいずれかを含む。
前記ゲート配線は、第１、第２及び第３層を含み、前記第１層は、前記共通電極と同一層に同一物質で構成されて、前記第２及び第３層各々は、モリブデンＭｏとアルミニウム合金ＡｌＮｄを含む。
前記共通電極と前記データ配線間に形成されて、各々第４及び第５層で構成される第１及び第２金属パターンをさらに含み、前記第４層は、前記第２層と同一層に同一物質で構成されて、前記第５層は、前記第３層と同一層に同一物質で構成される。
また、本発明は、第１マスクを利用して、基板上に透明導電性物質で構成されて、プレート状の共通電極を形成する段階と；第２マスクを利用して、前記共通電極が形成された基板上に、第１方向に延長されたゲート配線とゲート電極を形成する段階と；前記共通電極、前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；第３マスクを利用して、前記ゲート絶縁膜の上部に前記ゲート電極に対応する半導体層を形成する段階と；第４マスクを利用して、前記半導体層及びゲート絶縁膜の上部に相互に離隔するソース電極及びドレイン電極と、第２方向に延長されたデータ配線を形成する段階と；第５マスクを利用して、前記ソース電極及びドレイン電極と前記データ配線の上部に、前記ドレイン電極を露出するドレインコンタクトホールを含む保護層を形成する段階と；第６マスクを利用して、前記保護層の上部に第１及び第２パターンと、前記第１及び第２パターンを連結する多数の第３パターンを含み、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される画素電極を形成する段階とを含み、前記第１及び第２パターンは、前記第２方向に平行であって、相互に離隔して、前記多数の第３パターンは、相互に離隔して前記第１及び第２パターンに対して傾いていることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法を提供する。
前記ゲート絶縁膜は、酸化シリコンＳｉＯ２、ベンゾシクロブテンＢＣＢ及びアクリル系樹脂のうちのいずれかで構成されて、３ないし４の誘電率を有する。
前記共通電極と前記データ配線間に、第１及び第２金属パターンを形成する段階をさらに含む。
前記第１及び第２パターンは、前記共通電極と接触して、前記データ配線と重なる。
一画素領域の前記第１金属パターンは、他の画素領域の前記第２金属パターンと一体に構成される。
前記第１及び第２金属パターンは、前記ゲート配線と同時に形成される。
前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有する。
さらに、第１マスクを利用して、基板上に第１方向に延長されたゲート配線と、ゲート電極及びプレート状の共通電極を形成する段階と；前記共通電極、前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；第２マスクを利用して、前記ゲート絶縁膜の上部に前記ゲート電極に対応する半導体層を形成する段階と；第３マスクを利用して、前記半導体層及びゲート絶縁膜の上部に相互に離隔するソース電極及びドレイン電極と、第２方向に延長されたデータ配線を形成する段階と；第４マスクを利用して、前記ソース電極及びドレイン電極と前記データ配線の上部に、前記ドレイン電極を露出するドレインコンタクトホールを含む保護層を形成する段階と；第５マスクを利用して、前記保護層の上部に第１及び第２パターンと、前記第１及び第２パターンを連結する多数の第３パターンを含み、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される画素電極を形成する段階とを含み、前記第１及び第２パターンは、前記第２方向に平行であって、相互に離隔して、前記多数の第３パターンは、相互に離隔して前記第１及び第２パターンに対して傾いていることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法を提供する。
前記ゲート配線と前記ゲート電極及び前記共通電極を形成する段階は、基板上に第１ないし第３金属物質層を連続して形成する段階と；前記第３金属物質層の上部にフォトレジスト層を形成する段階と；前記フォトレジスト層の上部に第１透過率を有する第１領域と、前記第１透過率より小さい第２透過率を有する第２領域及び前記第２透過率より小さい第３透過率を有する第３領域を含むマスクを位置させる段階と；前記マスクを利用して、前記フォトレジスト層を露光及び現像することによって前記第３金属物質層の上部に第１厚さを有する第１フォトレジストパターンと、前記第１厚さより小さい第２厚さを有して、前記第１フォトレジストパターンの両側に位置する第２フォトレジストパターン及び前記第２厚さと同一な厚さを有する第３フォトレジストパターンを形成して、前記第１領域に対応する前記第３金属物質層を前記第２及び第３フォトレジストパターン間に露出する段階と；前記第１ないし第３フォトレジストパターンによって露出された第３金属物質層及びその下部の第１及び第２金属物質層を連続的に除去して、第１ないし第３金属物質パターンを形成する段階と；前記第２及び第３フォトレジストパターンを除去することによって前記第３金属物質パターンを露出する段階と；前記第１フォトレジストパターンによって露出された前記第２及び第３金属物質パターンを連続的に除去して、前記第１金属物質パターンを露出させる段階と；前記第１フォトレジストパターンを除去する段階を含み、前記第１フォトレジストパターンの下部の第１ないし第３金属物質パターンは、前記ゲート配線及び前記ゲート電極で定義されて、前記露出された第１金属物質パターンは、前記共通電極で定義されることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法を提供する。
前記第３領域は、不透明層またはスリット層を含む。
前記第２及び第３フォトレジストパターンは、前記第３領域に対応して形成される。
前記第１金属物質層は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯのいずれかを含み、前記第２及び第３金属物質層各々は、モリブデンＭｏとアルミニウム合金ＡｌＮｄを含む。
前記第１ないし第３金属物質層を連続的に除去することによって形成される前記第１ないし第３金属物質パターンは、テーパー状の側面を有する。
前記ゲート配線と前記ゲート電極の第２及び第３金属物質パターンは、実質的に同一な形状である。
前記ゲート配線と前記ゲート電極及び前記共通電極の形成と同時に、前記共通電極の両側に第１及び第２金属パターンを形成する段階をさらに含む。
前記第１及び第２金属パターンは、前記第２方向に沿って形成される。
前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有する。
以下、添付した図を参照して、本発明の望ましい実施例を説明する。
本発明による横電界方式の液晶表示装置用アレイ基板の第１効果は、透明なプレート状の共通電極の上部に棒状の透明な画素電極を狭い間隔で構成することによって開口領域が拡大される。
第２効果は、共通電極と画素電極間に介される絶縁膜として誘電率の低い絶縁物質を使用して、共通電極と画素電極間に発生する補助用量の大きさを減少させて、これによって、薄膜トランジスタの大きさも小くなる。従って、開口率を改善する。
第３効果は、画素電極を横に配置して、これを横の方向に対して０〜４５°の傾きを有するように構成することによって上下及び左右のみならず対角線方向への視野角特性を改善する。
第４効果は、画素電極のパターンとデータ配線間の光漏れ領域に、遮蔽手段をさらに構成することによってブラックマトリックスの工程マージン程度の開口領域を確保して、これも輝度を改善する。
第５効果は、ゲート配線と共通電極を同一工程によって製作して、既存に比べて、マスク工程を減少させるので、工程収率を改善する。
第６効果は、ゲート配線の側面またはゲート配線に形成したコンタクトホールの内壁をテーパー状に構成することができて、面接触する場合の接触不良問題を解決して、製品の信頼性を改善する。
本発明の実施例１による横電界方式の液晶表示装置用アレイ基板は、広視野角を確保するために、画素電極を斜めに形成して、また、補助用量を低めるために、画素電極と共通電極間に誘電率の低い絶縁膜を介することを特徴とする。
図５は、本発明の実施例１による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。
図５に示したように、基板１００上に、第１方向にゲート配線１０４を構成して、ゲート配線１０４と交差する第２方向にデータ配線１２０を構成する。
この時、ゲート配線１０４とデータ配線１２０が交差して画素領域Ｐを定義する。
ゲート配線１０４とデータ配線１２０の交差地点には、ゲート電極１０６、半導体層１１２、ソース電極１１６及びドレイン電極１１８を含む薄膜トランジスタＴを構成する。
画素領域Ｐには、プレート状の共通電極１０２と棒状の画素電極１２６を構成する。
画素電極１２６は、画素領域Ｐの両側で、データ配線１２０と平行に離隔された第１パターン１２６ａと、第２パターン１２６ｂと、第１パターン１２６ａ及び第２パターン１２６ｂを連結する多数の第３パターン１２６ｃとで構成する。
この時、多数の第３パターン１２６ｃ間の距離は、多数の第３パターン１２６ｃと下部の共通電極１０２間に発生する電界が、画素電極１２６の各中心部まで及ぶように狭く設計する。
また、多数の第３パターン１２６ｃを構成する時、横の方向に対して０〜４５°の傾きを有するように構成して、画素電極１２６の傾きの方向は、画素領域Ｐ間の垂直または水平方向を中心に対称される形態で構成するこによって上下の視野角のみならず対角方向への視野角も改善する。
一方、共通電極１０２の両側に長手方向に沿って第１金属パターン１０８ａと第２金属パターン１０８ｂを構成する。
第１金属パターン１０８ａ及び第２金属パターン１０８ｂは、プレート状の共通電極１０２の両側に面接触しながらパターニングされて、隣接する画素領域Ｐ間に一体に構成する。
第１金属パターン１０８ａ及び第２金属パターン１０８ｂは、共通電極１０２の抵抗を低めると同時に、光漏れ領域Ｄの一部を遮蔽する機能をする。
すなわち、画素電極１２６の第１パターン１２６ａ及び第２パターン１２６ｂが位置した共通電極１０２の両側に定義される光漏れ領域Ｄでは、液晶の異常配列によって光が漏れる現象が発生するために、この部分を第１金属パターン１０８ａ及び第２金属パターン１０８ｂで遮蔽する。これによって、上部基板(図示せず)にブラックマトリックス(図示せず)を設計する時、工程マージンが減少する長所がある。
詳しく説明すると、ブラックマトリックス(図示せず)は、別途の基板(図示せず、カラーフィルター基板)にデータ配線１２０から共通電極１０２の両側までの光漏れ領域Ｄを遮蔽するように設計して、この時、ミスアラインによる工程誤差を短縮するために、マージンをさらに置いて設計する。
ところが、前述したように、アレイ基板に第１金属パターン１０８ａ及び第２金属パターン１０８ｂが存在すると、第１金属パターン１０８ａ及び第２金属パターン１０８ｂが遮蔽した領域を除いた領域のみを遮るようになって、特に、工程マージンを多く置く必要がないので、開口領域が拡大される長所がある。
また、本発明の実施例１によるアレイ基板は、画素電極１２６と共通電極１０２間に誘電率値が３〜４の低い絶縁膜(図示せず)を構成することを特徴とする。
このような構成によって、画素電極１２６と共通電極１０２間に発生する補助用量を元々の設計値に合うように大幅に低めることができる。
従って、補助用量に合わせて薄膜トランジスタＴの大きさを最小化するので、開口領域が拡大される。
以下、工程によって本発明の実施例１による横電界方式の液晶表示装置用アレイ基板の製造方法を説明する。
図６Ａないし図６Ｇと図７Ａないし図７Ｇは、図５のＶ−Ｖ線、ＶＩ−ＶＩ線に沿って切断して、本発明の工程順に示した工程断面図である。
図６Ａと図７Ａは、第１マスク工程を示した図である。
図６Ａと図７Ａに示したように、基板１００に多数の画素領域Ｐを定義する。
基板１００上にインジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着して第１マスク工程によってパターニングして、画素領域Ｐにプレート状の共通電極１０２を形成する。
図６Ｂと図７Ｂは、第２マスク工程を示した図である。
図６Ｂと図７Ｂに示したように、共通電極１０２が形成された基板１００全面に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、銅Ｃｕ、モリブデンＭｏ、クロムＣｒ、モリブデンタングステンＭｏＷ等を含む導電性金属グループのうちから選択された一つを蒸着してパターニングし、画素領域Ｐの第１辺に沿ってゲート配線(図５の１０４)を形成する。この時、ゲート配線１０４の一部をゲート電極１０６として使用したり、ゲート配線１０４から突出され延長してゲート電極１０６を形成したりすると同時に、共通電極１０２の一側と他側に各各長手方向に沿って第１金属パターン１０８ａと第２金属パターン１０８ｂを形成する。
ここで、第１金属パターン１０８ａと第２金属パターン１０８ｂは、隣接する画素領域Ｐ間に一体に構成する。
図６Ｃと図７Ｃは、誘電率の低い絶縁膜を形成する工程図である。
図６Ｃと図７Ｃに示したように、ゲート配線(図５の１０４)と第１金属パターン１０８ａ及び第２金属パターン１０８ｂが形成された基板１００全面に、誘電率の低い絶縁物質を蒸着してゲート絶縁膜１１０を形成する。
誘電率の低い物質としては、誘電率が３.４程度の酸化シリコンＳｉＯ２を例えており、場合によって、誘電率が３以下の有機物質を使用する。
有機物質としては、ベンゾシクロブテンＢＣＢとアクリル系樹脂等がある。
このように、誘電率が３〜４の範囲に属する絶縁物質を使用すると、ゲート絶縁膜として使用される窒化シリコンＳｉＮＸ膜に比べて、全体的に補助用量が２.５倍に減少されるので、元々の設計値に合うように補助用量を合わせて、大面積のスイッチング素子を使用しなくても良い。
従って、開口領域が拡大できる長所がある。
図６Ｄと図７Ｄは、第３マスク工程を示した図である。
図６Ｄと図７Ｄに示したように、ゲート絶縁膜１１０が形成された基板１００全面に、純粋非晶質シリコンａ-Ｓｉ：Ｈと不純物を含む非晶質シリコンｎ＋ａ-Ｓｉ：Ｈを連続的に蒸着した後、第３マスク工程によってパターニングして、ゲート電極１０６の上部のゲート絶縁膜１１０上にアイランド状のアクティブ層１１２ａとオーミックコンタクト層１１２ｂで構成される半導体層１１２を形成する。
図６Ｅと図７Ｅは、第４マスク工程を示した図である。
図６Ｅと図７Ｅに示したように、半導体層１１２が形成された基板１００全面に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、モリブデンタングステンＭｏＷ、タングステンＷ、銅Ｃｕ等を含む導電性金属グループのうちから選択された一つまたは一つ以上を蒸着してパターニングし、オーミックコンタクト層１１４の上部に離隔されたソース電極１１６とドレイン電極１１８と、ソース電極１１６と接触してゲート配線(図５の１０４)と交差する方向にデータ配線１２０を形成する。
図６Ｆと図７Ｆは、第５マスク工程を示した図である。
図６Ｆと図７Ｆに示したように、ソース電極１１６及びドレイン電極１１８が形成された基板１００全面に、前述したように、誘電率の低い無機絶縁膜または、場合よって、有機絶縁膜を蒸着または塗布して保護膜１２２を形成する。
保護膜１２２をパター二ングして、ドレイン電極１１８の一部を露出するドレインコンタクトホール１２４を形成する。
図６Ｇと図７Ｇは、第６マスク工程を示した図である。
図６Ｇと図７Ｇに示したように、保護膜１２２が形成された基板１００全面に、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、画素電極１２６を形成する。画素電極１２６は、画素領域Ｐの両側に各々長手方向に沿って延長された第１パターン１２６ａと、第２パターン１２６ｂと、第１パターン１２６ａ及び第２パターン１２６ｂを連結する多数の第３パターン１２６ｃを含む。
多数の第３パターン１２６ｃは、横の方向に対して０〜４５°の傾きを有するように構成して、隣接する画素領域Ｐ間に垂直または水平方向を中心に対称される傾きを有するように設計する。また、画素電極１２６は、ドレインコンタクトホール１２４を通じてドレイン電極１１８に連結される。
前述したような工程によって本発明の実施例１による横電界方式の液晶表示装置用アレイ基板を製作する。
本発明の実施例１によるアレイ基板は、共通電極と画素電極間に誘電率の低いゲート絶縁膜を介することによって補助用量を元々の設計値に合うように大幅に低めるので、薄膜トランジスタの大きさを最小化して開口領域を確保する。
また、画素電極を横に配置すると同時に、傾きを有するように設計することによって上下及び対角線方向に視野角特性を改善して、広視野角を具現する。
以下、実施例２によってデータ配線の両側の光漏れ領域を完全に遮蔽して、データ配線に対応して構成されるブラックマトリックスを除去するアレイ基板の構造を提案する。
本発明の実施例２は、データ配線と画素電極間に光漏れ領域を完全に遮蔽するための遮蔽手段を構成することを特徴とする。
図８は、本発明の実施例２による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。
図８に示したように、基板２００上に、第１方向にゲート配線２０４を構成して、ゲート配線２０４と交差する第２方向にデータ配線２２０を構成する。
この時、ゲート配線２０４とデータ配線２２０が交差して画素領域Ｐを定義する。
ゲート配線２０４とデータ配線２２０の交差地点には、ゲート電極２０６、半導体層２１２、ソース電極２１６及びドレイン電極２１８を含む薄膜トランジスタＴを構成する。
画素領域Ｐには、プレート状の共通電極２０２と棒状の画素電極２２６を構成する。
画素電極２２６は、画素領域Ｐの両側で、データ配線２２０と平行に離隔された第１パターン２２６ａ及び第２パターン２２６ｂと、第１パターン２２６ａ及び第２パターン２２６ｂを連結する多数の第３パターン２２６ｃを含む。
この時、多数の第３パターン２２６ｃ間の距離は、多数の第３パターン２２６ｃ各々と下部の共通電極２０２間に発生する電界が、画素電極２２６の各中心部まで及ぶように狭く設計する。
また、多数の第３パターン２２６ｃを構成する時、横の方向に対して０〜４５°の傾きを有するように構成して、画素電極２２６の傾きの方向は、画素領域Ｐ間の垂直または水平方向を中心に対称される形態で構成するこによって上下の視野角のみならず対角方向への視野角も改善する。
一方、画素電極２２６の第１パターン２２６ａ及び第２パターン２２６ｂとデータ配線２２０の光漏れ領域Ｄを完全に遮蔽しながら、データ配線２２０の長手方向に延長された第１金属パターン２０８ａと、第２金属パターン２０８ｂを形成する。
第１金属パターン２０８ａ及び第２金属パターン２０８ｂは、共通電極２０２の両側に直接接触するように構成して、隣接する画素領域Ｐ間に一体に構成する。
第１金属パターン２０８ａ及び第２金属パターン２０８ｂの存在によってデータ配線２２０に対応して別途の基板に構成したブラックマトリックス(図示せず)の除去が可能になる。従って、ブラックマトリックス図示せず)の合着マージン程度を開口領域として使用することができる。
一方、第１金属パターン２０８ａ及び第２金属パターン２０８ｂをデータ配線２２０の一側の下部まで延長して構成するため、第１金属パターン２０８ａ及び第２金属パターン２０８ｂに流れる共通信号がデータ配線２２０に及ばないようにするために、第１金属パターン２０８ａ及び第２金属パターン２０８ｂとデータ配線２２０間に誘電率の低い有機物質を利用して絶縁膜を形成する。
以下、断面図を参照して、前述したアレイ基板の断面構成を説明する。
図９Ａと図９Ｂは、図８のＶＩＩ−ＶＩＩ線、ＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図である。
図９Ａと図９Ｂに示したように、基板２００に画素領域Ｐが定義されて、画素領域Ｐの一側には、薄膜トランジスタＴが位置する。
薄膜トランジスタＴは、ゲート電極２０６と、ゲート電極２０６の上部にゲート絶縁膜２１０を間にアクティブ層２１２ａ及びオーミックコンタクト層２１２ｂを含む半導体層２１２と、オーミックコンタクト層２１２ｂの上部で離隔されたソース電極２１６及びドレイン電極２１８とを含む。
画素領域Ｐの両側には、データ配線２２０が位置して、画素領域Ｐには、プレート状の共通電極２０２が位置して、共通電極２０２の上部には、ゲート絶縁膜２１０と保護膜２２２を間に置いて画素電極の第１パターン２２６ａ及び第２パターン２２６ｂと多数の第３パターン２２６ｃが位置する。
この時、共通電極２０２とデータ配線２２０の光漏れ領域Ｄに対応して、共通電極２０２と接触しながら延長された第１金属パターン２０８ａと第２金属パターン２０８ｂが位置することを特徴とする。
ここで、ゲート絶縁膜２１０は、ベンゾシクロブテンＢＣＢ及びアクリル系樹脂のように、誘電率が３以下の絶縁物質で構成する。
誘電率の低い絶縁膜は、前述したように、第１金属パターン２０８ａ及び第２金属パターン２０８ｂとデータ配線２２０間に信号干渉が起きないようにする。
以上、本発明の実施例２によるアレイ基板の構成を説明して、製造方法は、実施例１のように６マスク工程によって製作することができる。
以下、実施例３によって実施例１及び２に比べて工程を単純化する製造方法を提案して、この時、ゲート電極が多層で構成される場合発生する逆テーパー現象を防ぐ方法を同時に提案する。
本発明の実施例３は、マスク工程を単純化する方法と多層の金属を同時にパターンする時に発生する逆テーパー現象を防ぐ方法を提案することを特徴とする。
図１０は、本発明の実施例３による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。
図１０に示したように、基板３００上に、第１方向にゲート配線３１４を構成して、ゲート配線３１４と交差する第２方向にデータ配線３３２を構成する。
この時、ゲート配線３１４とデータ配線３３２が交差して画素領域Ｐを定義する。
ゲート配線３１４とデータ配線３３２の交差地点には、ゲート電極３１６、半導体層３２４、ソース電極３２８及びドレイン電極３３０を含む薄膜トランジスタＴを構成する。
画素領域Ｐには、プレート状の共通電極３１８と棒状の画素電極３３８を構成する。
画素電極３３８は、画素領域Ｐの両側で、データ配線３３２と平行に離隔された第１パターン３３８ａ及び第２パターン３３８ｂと、第１パターン３３８ａ及び第２パターン３３８ｂを連結する多数の第３パターン３３８ｃで構成する。
この時、多数の第３パターン３３８ｃ間の距離は、多数の第３パターン３３８ｃ各々と下部の共通電極３１８間に発生する電界が、画素電極３３８の各中心部まで及ぶように狭く設計する。
また、多数の第３パターン３３８ｃを構成する時、横の方向に対して０〜４５°の傾きを有するように構成して、画素電極３３８の傾きの方向は、画素領域Ｐ間の垂直または水平方向を中心に対称される形態で構成するこによって上下の視野角のみならず対角方向への視野角も改善する。
前述した構成のうち、共通電極３１８とゲート配線３１４とゲート電極３１６を同一な工程で形成して、５マスク工程によって製作することができる。この時、共通電極３１８の両側に抵抗を低めるために、第１金属パターン３２０ａと第２金属パターン３２０ｂを形成する。第１金属パターン３２０ａ及び第２金属パターン３２０ｂを形成する場合、両金属パターンは、隣接する画素領域Ｐ間に一体に構成することによって共通電極３１８間の共通信号を伝達する役割をする。
一方、ゲート配線３１４は、信号遅延を防ぐために、アルミニウム系列の金属を使用するが、アルミニウム系列の金属層は、透明電極層との接触特性が良くないために、透明電極層とアルミニウム系列の金属層間にバッファ金属層をさらに形成して、このようなバッファ層として主に使用する金属がモリブデンＭｏである。
ところで、モリブデンＭｏは、アルミニウム系列の金属層と同一なエッチング溶液を使用してエッチングする場合、エッチング率がアルミニウム系列の金属層より大きいために、内側へとオーバーエッチングされて、アルミニウム系列の金属層と逆テーパー状になる。
この場合、上部に蒸着する絶縁膜(図示せず)が滑らかに蒸着されないようにして、絶縁膜にクラックのような欠陥を与えて、さらに、絶縁膜(図示せず)の上部に形成される構成をエッチング溶液を利用してパターニングする場合、エッチング溶液が絶縁膜のクラックに侵透して下部のゲート配線３１４をエッチングする欠陥が発生する。
また、金属層自体にホールを構成する場合、ホールの内壁に面接触する方式として外部の電極を連結するが、この時、ホールの内壁の逆テーパーによって外部の電極がオープンされる不良が発生する。
従って、本発明の実施例３による製造方法は、ゲート配線３１４及びゲート電極３１６の側面が逆テーパー状で構成されないようにするために、この部分に対応してハーフトーンまたはスリットマスクを使用したハーフトーン露光を行うことによってこれを解消する。
以下、これを、工程図を参照して説明する。
図１１Ａないし図１１Ｊと図１２Ａないし図１２Ｊは、図１０のＩＸ−ＩＸ線、Ｘ−Ｘ線に沿って切断して、本発明の実施例３による工程順に示した工程断面図である。
図１１Ａないし図１１Ｆと図１２Ａないし図１２Ｆは、第１マスク工程を示した図である。
図１１Ａと図１２Ａに示したように、多数の画素領域Ｐを定義した基板３００上に、透明導電性物質層３０２と第１金属物質層３０４と第２金属物質層３０６を積層する。
透明導電性物質層３０２は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明導電性金属グループのうちから選択された一つを蒸着して形成し、第１金属物質層３０２は、モリブデンＭｏを蒸着して形成し、第２金属物質層３０６は、アルミニウム合金ＡｌＮｄを蒸着して形成する。
図１１Ｂと図１２Ｂに示したように、第２金属物質層３０６の上部にフォトレジストを塗布してフォトレジスト層３０８を積層して、フォトレジスト層３０８の離隔された上部に透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３とで構成した第１マスクＭを位置させる。
第１マスクＭの半透過部Ｂ３は、半透明な形態で形成されたり、スリットの形態で形成されたりする。半透過部Ｂ３の透過率は、透過部Ｂ１の透過率より小さくて、遮断部Ｂ２の透過率よりは大きい。
従って、第１マスクＭを利用して、フォトレジスト層３０８を露光すると、半透過部Ｂ３に対応するフォトレジスト層３０８は、透過部Ｂ１と遮断部Ｂ２に各々対応するフォトレジスト層３０８に比べて、中間程度の光の量に露出される。
この時、第１マスクＭの遮断部Ｂ２は、ゲート電極３１６とゲート配線３１４と第１及び第２金属パターン(図１０の ３２０ａ、３２０ｂ)をパターニングするためであって、半透過部Ｂ３は、ゲート配線３１４と第１金属パターン３２６ａ及び第２金属パターン３２６ｂの両側の逆テーパーを防ぐためであるので、遮断部Ｂ２の両側に位置すると同時に、半透過部Ｂ３は、画素領域Ｐに透明な共通電極３１８を形成するためであるので、画素領域Ｐにも対応するように構成する。
それ以外の領域には、透過部Ｂ１が対応するように構成する。
マスクＭを利用した露光工程及び現像工程を行って、フォトレジスト層３０８をパターニングする。
図１１Ｃと図１２Ｃに示したように、第２金属物質層３０６の上部に、相互に高さを異にする第１フォトレジストパターン３１０及び第２フォトレジストパターン３１２が形成される。第１フォトレジストパターン３１０は、遮断部Ｂ２に対応して、第２フォトレジストパターン３１２は、半透過部Ｂ３に対応する。また、透過部Ｂ１に対応したフォトレジスト層(図１１Ｂと図１２Ｂの３０８)は、全て除去されその下部の第２金属物質層３０６を露出させる。
第１フォトレジストパターン３１０及び第２フォトレジストパターン３１２の周辺に露出された第２金属物質層３０６と、その下部の第１金属物質層３０４と、透明導電性物質層３０２を同一な第１エッチング液によって除去する工程を行う。
図１１Ｄと図１２Ｄに示したように、エッチング工程が完了すると、第１フォトレジストパターン３１０及び第２フォトレジストパターン３１２の下部に透明導電性物質パターンＭ１と、第１金属物質パターンＭ２と第２金属物質パターンＭ３が残る。
この時、半透過部(図１１ＢのＢ３)を利用した露光によってフォトレジスト層が薄く残される部分Ｂに対応した下部の透明導電性物質パターンＭ１と第１金属物質パターンＭ２及び第２金属物質パターンＭ３は、テーパー状で構成される。すなわち、第１金属物質パターンＭ２の側面が透明導電性物質パターンＭ１の側面よりは少し中に入った状態になって、第２金属物質パターンＭ３の側面よりは、突出された状態になる。
図１１Ｅと図１２Ｅは、アッシング工程を示しており、アッシング工程によって第１フォトレジストパターン３１０及び第２フォトレジストパターン３１２のうち、高さが低い第２フォトレジストパターン３１２が完全に除去され下部の第２金属物質パターンＭ３が部分的に露出させる。
この時、画素領域Ｐに対応する部分は、両側に残留した第２フォトレジストパターン３１２の下部を除いては、第２金属物質パターンＭ３が殆ど露出された状態になる。
図１１Ｆと図１２Ｆに示したように、露出された第２金属物質パターンＭ３と下部の第１金属物質パターンＭ２を同一な第２エッチング液によって除去する工程を行う。
一方、第２エッチング液は、下部の透明金属パターンＭ１をエッチングしないため、前述した第１エッチング液とは異なる種類である。
ところが、第２エッチング液は、アルミニウム系列の第２金属物質パターンＭ３と、モリブデン層である第１金属物質パターンＭ２に対するエッチングの割合が異なる特徴があって、特に、第１金属物質パターンＭ２が速くエッチングされる現象を見せる。
従って、第２エッチング液を利用して第１金属物質パターンＭ２及び第２金属物質パターンＭ３をエッチングすると、第２金属物質パターン(Ｍ３、アルミニウム合金層)に比べて、下部の第１金属物質パターン(Ｍ２、モリブデン層)がさらにエッチングされるが、第１金属物質パターンＭ２が第２金属物質パターンＭ３に比べて、側面がさらに突出された状態であるので、エッチング工程が完了すると、第１金属物質パターンＭ２と第２金属物質パターンＭ３の側面は、一直線上に同一になったり、少しテーパー状に構成されたりする。
一方、厚さを異にする第１及び第２フォトレジストパターン(図１１Ｅの３１０、３１２)を形成しないで同一な高さのフォトレジストパターンのみを形成して下部の金属をエッチングした場合、透明導電性物質パターンＭ１と第１金属物質パターンＭ２及び第２金属物質パターンＭ３の側面が一直線上にエッチングされる。
この状態で、第２エッチング液で第１金属物質パターンＭ２と第２金属物質パターンＭ３をエッチングすると、モリブデン層である第１金属物質パターンＭ２がオーバーエッチングされ第１金属物質パターンＭ２及び第２金属物質パターンＭ３は、逆テーパー状になる。
従って、本発明の第１マスク工程は、このような問題を解決する。
第１金属パターンＭ２及び第２金属パターンＭ３をエッチングする工程で、画素領域Ｐに対応した部分は、第１金属パターンＭ２及び第２金属パターンＭ３が全て除去され下部の透明導電性物質パターンが残り、これは、共通電極３１８の機能をする。
従って、第１マスク工程によって両側面がテーパー状に構成されたゲート配線３１４とゲート電極３１６を構成して、画素領域Ｐにプレート状の共通電極３１８を構成し、共通電極３１８の両側に各々第１金属パターン３２０ａと第２金属パターン３２０ｂを形成する。以後、第１フォトレジストパターン３１０を除去する。
前述した第１マスク工程は、ゲート配線３１４及びゲート電極３１６の側面テーパーを重点的に説明したが、第１マスク工程の際、ゲート配線３１４の一端にコンタクトホール(図示せず)を形成する工程が同時に行われて、この時、コンタクトホールの内部壁がテーパー状になる。
従って、外部から信号の印加を受けるための手段として、コンタクトホール(図示せず)の内部に面接触する電極を形成する場合、コンタクトホール(図示せず)の内壁の逆テーパー状によって発生する電極との接触問題が防げる。
図１１Ｇと図１２Ｇは、第２マスク工程を示した図である。
図１１Ｇと図１２Ｇに示したように、ゲート配線３１４とゲート電極３１６と共通電極３１８と、共通電極３１８の両側に各々第１金属パターン３２０ａと第２金属パターン３２０ｂとが形成された基板３００全面に、酸化シリコンＳｉＯ２のような誘電率の低い絶縁物質を蒸着または塗布してゲート絶縁膜３２２を形成する。
ゲート絶縁膜３２２の上部に、純粋非晶質シリコンａ-Ｓｉ：Ｈと不純物を含む非晶質シリコンｎ+ａ-Ｓｉ：Ｈを連続的に蒸着した後、第３マスク工程によってパターンし、ゲート電極３１６の上部のゲート絶縁膜３２２上にアイランド状のアクティブ層３２４ａとオーミックコンタクト層３２４ｂを形成する。アクティブ層３２４ａとオーミックコンタクト層３２４ｂは、半導体層３２４を構成する。
図１１Ｈと図１２Ｈは、第３マスク工程を示した図である。
図１１Ｈと図１２Ｈに示したように、アクティブ層３２４ａとオーミックコンタクト層３２４ｂが形成された基板３００全面に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、モリブデンタングステンＭｏＷ、タングステンＷ、銅Ｃｕ等を含む導電性金属グループのうちから選択された一つまたは一つ以上を蒸着してパターニングし、オーミックコンタクト層３２４ｂの上部に離隔されたソース電極３２８とドレイン電極３３０と、ソース電極３２８から延長されて、ゲート配線(図１０の３１４)と交差して画素領域Ｐを定義するデータ配線３３２を形成する。
図１１Ｉと図１２Ｉは、第４マスク工程を示した図である。
図１１Ｉと図１２Ｉに示したように、ソース電極３２８及びドレイン電極３３０が形成された基板３００全面に、誘電率の低い無機絶縁膜または、場合によって、有機絶縁膜を蒸着または塗布して保護膜３３４を形成する。
保護膜３３４をパターニングして、ドレイン電極３３０の一部を露出するドレインコンタクトホール３３６を形成する。
図１１Ｊと図１２Ｊは、第５マスク工程を示した図である。
図１１Ｊと図１２Ｊに示したように、保護膜３３４が形成された基板３００全面に、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、画素領域Ｐの両側に各々長手方向に沿って延長された第１パターン３３８ａ及び第２パターン３３８ｂと、第１パターン３３８ａ及び第２パターン３３８ｂを連結する多数の第３パターン３３８ｃを形成すると同時に、多数の第３パターン３３８ｃは、横の方向に対して０〜４５°の傾きを有して、隣接する画素領域Ｐ間に対称される方向に傾き有するように設計する。
前述したように、５マスク工程によって本発明の実施例３による横電界方式の液晶表示装置を製作することができる。
一般の横電界方式の液晶表示装置の一部を概略的に示した断面図である。 従来の第１例による横電界方式の液晶表示装置用アレイ基板の一部を示した平面図である。 従来の第２例による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。 図３のＩＩＩ−ＩＩＩ線に沿って切断した断面図である。 図３のＩＶ−ＩＶ線に沿って切断した断面図である。 本発明の実施例１による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。 図５のＶ−Ｖ線に沿って切断した部分の製造工程断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 図５のＶＩ−ＶＩ線に沿って切断した部分の製造工程断面図である。 図７Ａに続く製造工程を示す断面図である。 図７Ｂに続く製造工程を示す断面図である。 図７Ｃに続く製造工程を示す断面図である。 図７Ｄに続く製造工程を示す断面図である。 図７Ｅに続く製造工程を示す断面図である。 図７Ｆに続く製造工程を示す断面図である。 本発明の実施例２による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。 図８のＶＩＩ−ＶＩＩ線に沿って切断した断面図である。 図８のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図である。 本発明の実施例３による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。 図１０のＩＸ−ＩＸ線に沿って切断した部分の製造工程断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１１Ｆに続く製造工程を示す断面図である。 図１１Ｇに続く製造工程を示す断面図である。 図１１Ｈに続く製造工程を示す断面図である。 図１１Ｉに続く製造工程を示す断面図である。 図１０のＸ−Ｘ線に沿って切断した部分の製造工程断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 図１２Ｅに続く製造工程を示す断面図である。 図１２Ｆに続く製造工程を示す断面図である。 図１２Ｇに続く製造工程を示す断面図である。 図１２Ｈに続く製造工程を示す断面図である。 図１２Ｉに続く製造工程を示す断面図である。
符号の説明
１００：基板
１０２：共通電極
１０４：ゲート配線
１０６：ゲート電極
１０８ａ：第１金属パターン
１０８ｂ：第２金属パターン
１１６：ソース電極
１１８：ドレイン電極
１２０：データ配線
１２６：画素電極

Claims (30)

  1. 基板と；
    前記基板上に第１方向に形成されたゲート配線と；
    前記基板上に第２方向に形成されたデータ配線と；
    前記ゲート配線及びデータ配線に連結された薄膜トランジスタと；
    プレート状であって、第１透明導電性物質で前記基板上に形成される共通電極と；
    前記共通電極の上部に第２透明導電性物質で構成されて、前記第２方向に沿って形成されて、相互に離隔された第１及び第２パターンと前記第１及び第２パターンを連結して、前記第１及び第２パターンに斜めに形成され相互に離隔する多数の第３パターンとを含むことを特徴とする横電界方式の液晶表示装置用アレイ基板。
  2. 前記共通電極と画素電極間に形成されて、約３ないし４の誘電率を有する絶縁膜をさらに含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
  3. 前記絶縁膜は、酸化シリコンＳｉＯ２、ベンゾシクロブテンＢＣＢ及びアクリル系樹脂のうちのいずれかで構成されることを特徴とする請求項２に記載の横電界方式の液晶表示装置用アレイ基板。
  4. 前記共通電極と前記データ配線間に形成される第１及び第２金属パターンをさらに含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
  5. 前記第１及び第２金属パターンは、前記共通電極と接触することを特徴とする請求項４に記載の横電界方式の液晶表示装置用アレイ基板。
  6. 前記第１及び第２金属パターンは、前記データ配線と重なることを特徴とする請求項４に記載の横電界方式の液晶表示装置用アレイ基板。
  7. 一画素領域の前記第１金属パターンは、他の画素領域の前記第２金属パターンと一体に構成されることを特徴とする請求項４に記載の横電界方式の液晶表示装置用アレイ基板。
  8. 前記第１及び第２金属パターンは、前記ゲート配線と同一層に同一物質で構成されることを特徴とする請求項４に記載の横電界方式の液晶表示装置用アレイ基板。
  9. 前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有することを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
  10. 前記第１及び第２透明導電性物質は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯのいずれかを含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
  11. 前記ゲート配線は、第１、第２及び第３層を含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
  12. 前記第１層は、前記共通電極と同一層に同一物質で構成されて、前記第２及び第３層各々は、モリブデンＭｏとアルミニウム合金ＡｌＮｄを含むことを特徴とする請求項１１に記載の横電界方式の液晶表示装置用アレイ基板。
  13. 前記共通電極と前記データ配線間に形成されて、各々第４及び第５層で構成される第１及び第２金属パターンをさらに含み、前記第４層は、前記第２層と同一層に同一物質で構成されて、前記第５層は、前記第３層と同一層に同一物質で構成されることを特徴とする請求項１２に記載の横電界方式の液晶表示装置用アレイ基板。
  14. 第１マスクを利用して、基板上に透明導電性物質で構成されて、プレート状の共通電極を形成する段階と；
    第２マスクを利用して、前記共通電極が形成された基板上に、第１方向に延長されたゲート配線とゲート電極を形成する段階と；
    前記共通電極、前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；
    第３マスクを利用して、前記ゲート絶縁膜の上部に前記ゲート電極に対応する半導体層を形成する段階と；
    第４マスクを利用して、前記半導体層及びゲート絶縁膜の上部に相互に離隔するソース電極及びドレイン電極と、第２方向に延長されたデータ配線を形成する段階と；
    第５マスクを利用して、前記ソース電極及びドレイン電極と前記データ配線の上部に、前記ドレイン電極を露出するドレインコンタクトホールを含む保護層を形成する段階と；
    第６マスクを利用して、前記保護層の上部に第１及び第２パターンと、前記第１及び第２パターンを連結する多数の第３パターンを含み、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される画素電極を形成する段階とを含み、前記第１及び第２パターンは、前記第２方向に平行であって、相互に離隔して、前記多数の第３パターンは、相互に離隔して前記第１及び第２パターンに対して傾いていることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法。
  15. 前記ゲート絶縁膜は、酸化シリコンＳｉＯ２、ベンゾシクロブテンＢＣＢ及びアクリル系樹脂のうちのいずれかで構成されて、３ないし４の誘電率を有することを特徴とする請求項１４に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  16. 前記共通電極と前記データ配線間に、第１及び第２金属パターンを形成する段階をさらに含むことを特徴とする請求項１４に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  17. 前記第１及び第２パターンは、前記共通電極と接触して、前記データ配線と重なることを特徴とする請求項１６に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  18. 一画素領域の前記第１金属パターンは、他の画素領域の前記第２金属パターンと一体に構成されることを特徴とする請求項１６に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  19. 前記第１及び第２金属パターンは、前記ゲート配線と同時に形成されることを特徴とする請求項１６に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  20. 前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有することを特徴とする請求項１４に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  21. 第１マスクを利用して、基板上に第１方向に延長されたゲート配線と、ゲート電極及びプレート状の共通電極を形成する段階と；
    前記共通電極、前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；
    第２マスクを利用して、前記ゲート絶縁膜の上部に前記ゲート電極に対応する半導体層を形成する段階と；
    第３マスクを利用して、前記半導体層及びゲート絶縁膜の上部に相互に離隔するソース電極及びドレイン電極と、第２方向に延長されたデータ配線を形成する段階と；
    第４マスクを利用して、前記ソース電極及びドレイン電極と前記データ配線の上部に、前記ドレイン電極を露出するドレインコンタクトホールを含む保護層を形成する段階と；
    第５マスクを利用して、前記保護層の上部に第１及び第２パターンと、前記第１及び第２パターンを連結する多数の第３パターンを含み、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される画素電極を形成する段階とを含み、前記第１及び第２パターンは、前記第２方向に平行であって、相互に離隔して、前記多数の第３パターンは、相互に離隔して前記第１及び第２パターンに対して傾いていることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法。
  22. 前記ゲート配線と前記ゲート電極及び前記共通電極を形成する段階は、基板上に第１ないし第３金属物質層を連続して形成する段階と；
    前記第３金属物質層の上部にフォトレジスト層を形成する段階と；
    前記フォトレジスト層の上部に第１透過率を有する第１領域と、前記第１透過率より小さい第２透過率を有する第２領域及び前記第２透過率より小さい第３透過率を有する第３領域を含むマスクを位置させる段階と；
    前記マスクを利用して、前記フォトレジスト層を露光及び現像することによって前記第３金属物質層の上部に第１厚さを有する第１フォトレジストパターンと、前記第１厚さより小さい第２厚さを有して、前記第１フォトレジストパターンの両側に位置する第２フォトレジストパターン及び前記第２厚さと同一な厚さを有する第３フォトレジストパターンを形成して、前記第１領域に対応する前記第３金属物質層を前記第２及び第３フォトレジストパターン間に露出する段階と；
    前記第１ないし第３フォトレジストパターンによって露出された第３金属物質層及びその下部の第１及び第２金属物質層を連続的に除去して、第１ないし第３金属物質パターンを形成する段階と；
    前記第２及び第３フォトレジストパターンを除去することによって前記第３金属物質パターンを露出する段階と；
    前記第１フォトレジストパターンによって露出された前記第２及び第３金属物質パターンを連続的に除去して、前記第１金属物質パターンを露出させる段階と；
    前記第１フォトレジストパターンを除去する段階を含み、前記第１フォトレジストパターンの下部の第１ないし第３金属物質パターンは、前記ゲート配線及び前記ゲート電極で定義されて、前記露出された第１金属物質パターンは、前記共通電極で定義されることを特徴とする請求項２１に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  23. 前記第３領域は、不透明層またはスリット層を含むことを特徴とする請求項２２に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  24. 前記第２及び第３フォトレジストパターンは、前記第３領域に対応して形成されることを特徴とする請求項２２に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  25. 前記第１金属物質層は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯのいずれかを含み、前記第２及び第３金属物質層各々は、モリブデンＭｏとアルミニウム合金ＡｌＮｄを含むことを特徴とする請求項２２に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  26. 前記第１ないし第３金属物質層を連続的に除去することによって形成される前記第１ないし第３金属物質パターンは、テーパー状の側面を有することを特徴とする請求項２５に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  27. 前記ゲート配線と前記ゲート電極の第２及び第３金属物質パターンは、実質的に同一な形状であることを特徴とする請求項２６に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  28. 前記ゲート配線と前記ゲート電極及び前記共通電極の形成と同時に、前記共通電極の両側に第１及び第２金属パターンを形成する段階をさらに含むことを特徴とする請求項２１に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  29. 前記第１及び第２金属パターンは、前記第２方向に沿って形成されることを特徴とする請求項２８に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
  30. 前記多数の第３パターンは、前記第１方向に対して０゜ないし４５゜の角を有することを特徴とする請求項２１に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
JP2006345345A 2005-12-29 2006-12-22 横電界方式の液晶表示装置用アレイ基板とその製造方法 Active JP4718433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0133552 2005-12-29
KR1020050133552A KR100978369B1 (ko) 2005-12-29 2005-12-29 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007183628A true JP2007183628A (ja) 2007-07-19
JP4718433B2 JP4718433B2 (ja) 2011-07-06

Family

ID=38213892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345345A Active JP4718433B2 (ja) 2005-12-29 2006-12-22 横電界方式の液晶表示装置用アレイ基板とその製造方法

Country Status (4)

Country Link
US (2) US7710526B2 (ja)
JP (1) JP4718433B2 (ja)
KR (1) KR100978369B1 (ja)
CN (1) CN100480822C (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053520A (ja) * 2007-08-28 2009-03-12 Epson Imaging Devices Corp 液晶表示装置
JP2009086162A (ja) * 2007-09-28 2009-04-23 Seiko Epson Corp 液晶表示装置および電子機器
JP2009128465A (ja) * 2007-11-21 2009-06-11 Epson Imaging Devices Corp 液晶表示装置
JP2012027151A (ja) * 2010-07-21 2012-02-09 Toshiba Mobile Display Co Ltd 液晶表示装置
US8212954B2 (en) 2007-11-21 2012-07-03 Sony Corporation Liquid crystal display device
JP2012226368A (ja) * 2012-07-10 2012-11-15 Japan Display Central Co Ltd 液晶表示装置
JP2013054385A (ja) * 2012-12-05 2013-03-21 Japan Display East Co Ltd 液晶表示装置
US8730422B2 (en) 2012-05-23 2014-05-20 Samsung Display Co., Ltd. Liquid crystal display
JP2014146055A (ja) * 2014-04-11 2014-08-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2016142945A (ja) * 2015-02-03 2016-08-08 三菱電機株式会社 液晶表示装置
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044549B1 (ko) * 2007-11-07 2011-06-27 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
KR20090054210A (ko) * 2007-11-26 2009-05-29 삼성전자주식회사 액정표시장치의 어레이 기판 및 그의 제조 방법
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
JP5301294B2 (ja) * 2008-05-30 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置
KR20090126766A (ko) 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
TWI382539B (zh) * 2008-07-18 2013-01-11 Chimei Innolux Corp 薄膜電晶體基板及其製程
JP4911167B2 (ja) * 2008-12-19 2012-04-04 ソニー株式会社 液晶パネル及び電子機器
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
TWI420213B (zh) * 2010-04-28 2013-12-21 Au Optronics Corp 液晶顯示面板
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN202421682U (zh) * 2011-12-06 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及液晶显示器
CN102569188B (zh) * 2012-02-06 2014-09-24 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
EP2856251A4 (en) * 2012-05-26 2016-01-06 Cbrite Inc MASK LEVEL REDUCTION FOR A METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR (MOSFET)
KR102062289B1 (ko) * 2013-08-02 2020-01-06 삼성디스플레이 주식회사 와이드 그리드 편광자 및 이를 구비한 액정표시장치
CN104617102B (zh) * 2014-12-31 2017-11-03 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法
JP2017076010A (ja) * 2015-10-13 2017-04-20 パナソニック液晶ディスプレイ株式会社 表示装置
CN112466893B (zh) * 2020-11-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090781A (ja) * 2000-06-29 2002-03-27 Hynix Semiconductor Inc フリンジフィールド駆動モード液晶表示装置の製造方法
JP2002182230A (ja) * 2000-10-10 2002-06-26 Hyundai Display Technology Inc フリンジフィールドスイッチングモード液晶表示装置
JP2003021845A (ja) * 2001-05-31 2003-01-24 Hyundai Display Technology Inc フリンジフィールドスイッチング液晶表示装置及びその製造方法
JP2005148602A (ja) * 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置
JP2005196162A (ja) * 2003-12-26 2005-07-21 Lg Philips Lcd Co Ltd 横電界方式の液晶表示素子
JP2005300821A (ja) * 2004-04-09 2005-10-27 Hitachi Displays Ltd 表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341123B1 (ko) * 1997-12-29 2002-12-18 주식회사 현대 디스플레이 테크놀로지 고투과율및고개구율을갖는액정표시장치및그제조방법
JP3481509B2 (ja) * 1999-06-16 2003-12-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100679512B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판 제조방법
JP2001354968A (ja) * 2000-06-09 2001-12-25 Hitachi Ltd アクティブ・マトリクス型液晶表示装置およびその液晶組成物質
KR101071253B1 (ko) 2003-05-13 2011-10-10 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR100606410B1 (ko) * 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101175561B1 (ko) * 2005-06-30 2012-08-21 엘지디스플레이 주식회사 저항을 감소시키는 공통전극을 포함하는 액정표시소자 및그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090781A (ja) * 2000-06-29 2002-03-27 Hynix Semiconductor Inc フリンジフィールド駆動モード液晶表示装置の製造方法
JP2002182230A (ja) * 2000-10-10 2002-06-26 Hyundai Display Technology Inc フリンジフィールドスイッチングモード液晶表示装置
JP2003021845A (ja) * 2001-05-31 2003-01-24 Hyundai Display Technology Inc フリンジフィールドスイッチング液晶表示装置及びその製造方法
JP2005148602A (ja) * 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置
JP2005196162A (ja) * 2003-12-26 2005-07-21 Lg Philips Lcd Co Ltd 横電界方式の液晶表示素子
JP2005300821A (ja) * 2004-04-09 2005-10-27 Hitachi Displays Ltd 表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11860495B2 (en) 2006-10-31 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11592717B2 (en) 2006-10-31 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11372298B2 (en) 2006-10-31 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11016354B2 (en) 2006-10-31 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10698277B2 (en) 2006-10-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2009053520A (ja) * 2007-08-28 2009-03-12 Epson Imaging Devices Corp 液晶表示装置
JP2009086162A (ja) * 2007-09-28 2009-04-23 Seiko Epson Corp 液晶表示装置および電子機器
JP2009128465A (ja) * 2007-11-21 2009-06-11 Epson Imaging Devices Corp 液晶表示装置
JP4600463B2 (ja) * 2007-11-21 2010-12-15 ソニー株式会社 液晶表示装置
US8212954B2 (en) 2007-11-21 2012-07-03 Sony Corporation Liquid crystal display device
JP2012027151A (ja) * 2010-07-21 2012-02-09 Toshiba Mobile Display Co Ltd 液晶表示装置
US8610856B2 (en) 2010-07-21 2013-12-17 Japan Display Inc. Liquid crystal display device
US8730422B2 (en) 2012-05-23 2014-05-20 Samsung Display Co., Ltd. Liquid crystal display
JP2012226368A (ja) * 2012-07-10 2012-11-15 Japan Display Central Co Ltd 液晶表示装置
JP2013054385A (ja) * 2012-12-05 2013-03-21 Japan Display East Co Ltd 液晶表示装置
JP2014146055A (ja) * 2014-04-11 2014-08-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2016142945A (ja) * 2015-02-03 2016-08-08 三菱電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR20070070723A (ko) 2007-07-04
CN100480822C (zh) 2009-04-22
CN1991548A (zh) 2007-07-04
JP4718433B2 (ja) 2011-07-06
US20070153204A1 (en) 2007-07-05
US8835925B2 (en) 2014-09-16
US7710526B2 (en) 2010-05-04
US20100173435A1 (en) 2010-07-08
KR100978369B1 (ko) 2010-08-30

Similar Documents

Publication Publication Date Title
JP4718433B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
US6900872B2 (en) Array substrate for IPS mode liquid crystal display device
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100829785B1 (ko) 횡전계형 액정표시장치
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR100413668B1 (ko) 액정표시장치용 어레이기판 제조방법
US20150069397A1 (en) Liquid crystal display device having a contact hole having an undercut shape
JP2008015525A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2008009360A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2008015511A (ja) 横電界型の液晶表示装置用アレイ基板及びその製造方法
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100835171B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20050117845A (ko) 액정표시장치용 어레이 기판과 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102574600B1 (ko) 표시장치
KR102516634B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Ref document number: 4718433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250