KR101071253B1 - 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판 - Google Patents

다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판 Download PDF

Info

Publication number
KR101071253B1
KR101071253B1 KR1020030030193A KR20030030193A KR101071253B1 KR 101071253 B1 KR101071253 B1 KR 101071253B1 KR 1020030030193 A KR1020030030193 A KR 1020030030193A KR 20030030193 A KR20030030193 A KR 20030030193A KR 101071253 B1 KR101071253 B1 KR 101071253B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
liquid crystal
data line
electrode
Prior art date
Application number
KR1020030030193A
Other languages
English (en)
Other versions
KR20040097763A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030030193A priority Critical patent/KR101071253B1/ko
Priority to JP2004141931A priority patent/JP4550484B2/ja
Priority to CN2004100552802A priority patent/CN1573488B/zh
Priority to US10/844,538 priority patent/US7206054B2/en
Priority to TW093113455A priority patent/TWI349129B/zh
Publication of KR20040097763A publication Critical patent/KR20040097763A/ko
Priority to US11/734,089 priority patent/US7995017B2/en
Application granted granted Critical
Publication of KR101071253B1 publication Critical patent/KR101071253B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선을 덮는 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 소스 전극을 가지며 굽은 부분과 게이트선과 직교하는 부분을 가지는 데이터선, 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극, 드러난 반도체층을 덮는 보호막, 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선을 따라 굽어져 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다. 이때, 화소는 두 부분으로 나뉘어 있으며, 화소 전극은 두 부화소에 형성되어 있는 제1 화소 전극과 제2 화소 전극을 포함한다.
액정표시장치, 도메인, 굽은 데이터선, 박막트랜지스터

Description

다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터 표시판{MULTI-DOMAIN LIQUID CRYSTAL DISPLAY AND THIN FILM TRANSISTOR PANEL THEREOF}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치에서 II-II'선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 4는 도 3의 액정 표시 장치에서 IV-IV'선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 6은 도 5의 액정 표시 장치에서 VI-VI'선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치 및 그의 박막 트랜지스터 표시판에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 방식의 액정 표시 장치 및 그의 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
그런데 돌기나 절개 패턴을 형성하는 방법에서는 돌기나 절개 패턴 부분으로 인하여 개구율이 떨어진다. 이를 보완하기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조는 인접한 화소 전극 사이의 거리가 매우 가까워서 화소 전극 사이에 형성되는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들이 이 측방향 전기장에 영향을 받아 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 되어 표시 특성을 저하시킨다.
또한, 일반적으로 마스크 크기보다 액정 표시 장치용 패널의 액티브 영역(active area)이 큰 경우에 이 액티브 영역에 패턴을 형성하기 위해서는 액티브 영역을 분할하여 스텝 앤 리피트(step and repeat) 공정을 수행하는 분할 노광이 필요하다. 이 경우 실제의 숏은 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 숏 사이가 정확히 정렬되지 않아 숏 사이의 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다. 이러한 기생 용량의 차이와 패턴 위치의 차이는 각각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 결국 숏간의 경계 부분에서 화면 밝기의 차이를 초래하게 되어 스티치 불량을 야기한다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 확보하면서 안정한 다중 도메인을 형성하는 액정 표시 장치 및 그의 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 스티치 불량을 최소화할 수 있는 액정 표시 장치 및 그의 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판과 액정 표시 장치를 마련한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 제1 신호선, 절연 기판 위에 형성되 어 있으며 제1 신호선과 절연되어 교차하고 있으며 굽은 부분과 제2 방향으로 뻗어 있는 부분을 가지는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있는 화소 전극, 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터를 포함하고, 화소는 적어도 두 부분의 부화소로 분리되어 있으며 제2 신호선의 굽은 부분과 제2 방향으로 뻗은 부분은 화소의 길이를 단위로 하여 반복적으로 나타난다.
제2 신호선의 굽은 부분은 2개의 직선 부분을 포함하고, 2개의 직선 부분 중 하나는 상기 제1 신호선에 대하여 실질적으로 45도를 이루고 나머지 하나는 상기 제1 신호선에 대하여 실질적으로 -45도를 이루는 것이 바람직하다.
이러한 박막 트랜지스터 표시판은 제1 방향으로 뻗어 있는 제3 신호선을 더 포함하고, 화소 전극과 연결되는 박막 트랜지스터의 단자가 제3 신호선과 중첩하여 유지 용량을 형성하며, 부화소는 제2 신호선의 한쪽에 위치하고 화소 전극은 절개되어 부화소에 각각 위치하는 제1 및 제2 화소 전극을 포함한다. 이때, 제3 신호선은 제1 및 제2 화소 전극 사이의 절개부와 중첩하는 부분을 포함하는 것이 바람직하다.
또한, 제1 방향으로 뻗어 있는 제3 신호선을 더 포함하고, 화소 전극과 연결되는 박막 트랜지스터의 단자가 제3 신호선과 중첩하여 유지 용량을 형성하며, 부화소는 제2 신호선의 양쪽에 각각 위치하고, 화소 전극은 절개되어 부화소에 각각 위치하는 제1 및 제2 화소 전극을 포함하며 박막 트랜지스터는 제1 및 제2 화소 전극과 각각 연결되어 있는 제1 및 제2 박막 트랜지스터를 포함한다.
박막 트랜지스터는 제2 신호선과 연결되는 단자는 제2 방향으로 뻗은 부분에 연결되어 있고, 제1 신호선은 제2 신호선과 제2 방향으로 뻗은 부분에서 교차한다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있다. 그 상부에는 적어도 일부는 반도체층 위에 위치하는 소스 전극을 가지며, 굽은 부분과 게이트선과 직교하는 부분을 가지는 데이터선과 적어도 일부는 반도체층 위에 위치하며, 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극이 형성되어 있다. 반도체층을 덮는 보호막 상부에는 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선을 따라 굽어져 있으며 적어도 두 부분으로 나누어진 제1 및 제2 화소 전극을 포함하는 화소 전극이 형성되어 있다.
데이터선의 굽은 부분은 게이트선과 45도를 이루는 제1 부분과 게이트선과 -45도를 이루는 제2 부분으로 이루어져 있는 것이 바람직하다.
이러한 박막 트랜지스터 표시판은 게이트선과 나란하게 형성되어 있는 유지 전극선 및 유지 전극선에 연결되어 있으며 유지 전극선보다 폭이 넓은 유지 전극을 더 포함하고, 드레인 전극은 화소 전극과 연결되는 부분의 폭이 확장되어 있고 이 부분이 유지 전극과 중첩하고 있다.
제1 및 제2 화소 전극은 데이터선을 중심으로 양쪽에 배치될 수 있으며, 드레인 전극은 소스 전극을 중심으로 양쪽에 배치되어 제1 및 제2 화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 포함하는 것이 바람직하다.
이때, 제1 및 제2 화소 전극은 연결부를 통하여 서로 연결될 수 있다.
제1 및 제2 화소 전극은 데이터선의 한쪽에 위치하며, 절개부를 통하여 분리되어 있을 수 있으며, 유지 전극선은 절개부와 중첩하는 분지를 가지는 것이 바람직하다.
보호막의 하부에 형성되어 있는 색필터를 더 포함하며, 색필터는 데이터선에 의하여 구분되어 있는 화소 열을 따라 적색, 녹색 및 청색 색필터가 각각 길게 형성되어 있으며 적색, 녹색 및 청색이 반복적으로 나타나는 것이 바람직하다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 제1 절연 기판 위에 형성되어 있는 제1 신호선, 제1 절연 기판 위에 형성되어 있으며 제1 신호선과 절연되어 교차하고 있고 굴절부를 가지는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있는 화소 전극, 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터를 포함하는 제1 표시판과 제1 절연 기판과 대향하고 있는 제2 절연 기판 위에 형성되어 있는 공통 전극, 제1 절연 기판과 제2 절연 기판 중의 적어도 일측에 형성되어 있는 도메인 분할 수단을 포함하는 제2 표시판과 제1 절연 기판과 제2 절연 기판 사이에 주입되어 있는 액정층을 포함하고, 화소는 적어도 두 개의 부화소로 나뉘어 있고, 액정층의 액정 분자는 도메인 분할 수단에 의하여 복수의 도메인으로 분할 배향되고 도메인의 장변 2개는 인접한 제2 신호선의 굴절부와 실질적으로 나란하다.
액정층에 포함되어 있는 액정 분자는 음의 유전율 이방성을 가지며 액정은 그 장축이 제1 및 제2 기판에 대하여 수직으로 배향되어 있을 수 있으며, 액정층에 포함되어 있는 액정 분자는 양의 유전율 이방성을 가지며 액정 분자는 그 장축이 제1 및 제2 기판 면에 대하여 평행하게 배향되어 제1 기판에서 제2 기판에 이르기까지 비틀려져 배향될 수 있다.
도메인 분할 수단은 공통 전극 상부에 형성되어 있는 돌기일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II' 선을 따라 잘라 도시한 단면도이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200) 및 이들 두 표시판 사이에 주입되어 있고 그에 포함되어 있는 액정 분자의 장축이 이들 표시판에 대하여 수직으로 배향되어 있는 액정층(300)으로 이루어진다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 게이트선(121)에 돌기의 형태로 이루어진 제1 및 제2 게이트 전극(123a, 123b)을 포함하는 게이트 전극(123)이 연결되어 있다. 게이트선(121)의 한쪽 끝 부분(125)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
또 절연 기판(110) 위에는 유지 전극선(131)과 제1 및 제2 유지 전극(133a, 133b)이 형성되어 있다. 유지 전극선(131)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 마름모꼴 또는 직사각형으로 유지 전극선(131)에 연결되어 있는데, 각각은 제1 및 제2 게이트 전극(123a, 123b)에 인접하게 배치되어 있다.
게이트선(121, 123a, 123b, 125) 및 유지 전극선(131, 133a, 133b)은 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 또는 이들의 합금 등으로 이루어지는 제2층의 이중층으로 이루어질 수 있으며, 필요에 따라서는 단일층으로 이루어지나 또는 3중층 이상으로 이루어질 수도 있다.
게이트선(121, 123a, 123b, 125) 및 유지 전극선(131, 133a, 133b)의 위에는 게이트 절연막(140)이 형성되어 있다.
제1 및 제2 게이트 전극(123a, 123b)의 게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(150)이 형성되어 있다. 반도체층(150)은 박막 트랜지스터의 채널을 형성하는 채널부를 포함하며, 채널부는 제1 게이트 전극(123a) 상부에 위치하는 제1 채널부와 제2 게이트 전극(123b) 상부에 위치하는 제2 채널부를 포함한다. 이때, 반도체층(150)은 이후에 형성되는 데이터선(171) 아래에 위치하는 데이터선부를 포함할 수 있으며, 제2 실시예에서 설명하기로 한다.
반도체층(150)의 위에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층이 형성되어 있다. 저항성 접촉층은 제1 및 제2 게이트 전극(123a, 123b) 상부의 중앙에 위치하는 소스부 저항성 부재(163)와 제1 및 제2 게이트 전극(123a, 123b)을 중심으로 소스부 저항성 부재(163)와 각각 마주하는 제1 및 제2 드레인부 저항성 부재(165a, 165b)로 이루어져 있다.
저항성 접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터선(171)과 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 데이터선(171)은 길게 뻗어 있으며 게이트선(121)과 교차하고 있으며, 데이터선(171)에 연결되어 있으며 소스부 저항성 부재(163)의 상부까지 연장되어 있는 소스 전극(173)을 가진다. 제1 및 제2 드레인 전극(175a, 175b)은 소스 전극(173)과 분리되어 있으며 제1 및 제2 게이트 전극(123a, 123b)에 대하여 소스 전극(173)의 반대쪽 제1 및 제2 드레인부 저항성 부재(165a, 165b) 상부에 각각 위치한다. 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다.
여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분을 가진다. 이 때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121)과 교차한다.
이 때, 데이터선(171)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(171) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)이다.
따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소는 꺾인 띠 모양을 가지며, 데이터선(171)을 중심으로 두 개의 부화소(Pa, Pb)로 분리되어 있다.
또, 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 화소 전극(191a, 192b)과 연결되는 부분이 직사각형 모양으로 넓게 확장되어서 제1 및 제2 유지 전극(133)과 중첩하고 있다. 이와 같이, 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 유지 전극(133a, 133b)과 게이트 절연막(140)만을 사이에 두고 중첩함으로써 보다 효과적으로 유지 용량을 형성한다.
데이터선(171) 및 드레인 전극(175) 위에는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. 여기서 보호막(180)은 감광성 유기 물질을 노광 및 현상하여 형성한다. 필요에 따라서는 보호막(180)을 감광성이 없는 유기 물질을 도포하고 사진 식각 공정을 통하여 형성할 수도 있으나 감광성 유기 물질로 보호막(180)을 형성하는 것에 비하여 형성 공정이 복잡해진다.
한편, 보호막(180)의 하부에 데이터선(171) 및 제1 및 제2 드레인 전극(175a, 175b)에 의해 가려지지 않는 반도체(150)를 덮으며 질화 규소 또는 산화 규소로 이루어진 절연막이 추가될 수 있다.
보호막(180)에는 제1 및 제2 드레인 전극(175a, 175b)을 드러내는 접촉구(185a, 185b)와 데이터선의 폭이 확장되어 있는 끝부분(179)을 드러내는 접촉구(189)가 형성되어 있다. 또, 게이트선의 폭이 확장되어 있는 끝부분(125)을 드러내는 접촉구(182)는 보호막(180)과 함께 게이트 절연막(140)을 관통하여 형성되어 있다.
이때, 이들 접촉구(185a, 185b, 182, 189)의 측벽은 기판(110) 면에 대하여 30도에서 85도 사이의 완만한 경사를 가지거나, 계단형 프로파일(profile)을 가진다.
또, 이들 접촉구(185a, 185b, 182, 189)는 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
한편, 보호막(180)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 형성 할 수도 있다.
보호막(180) 위에는 접촉구(185a, 185b)를 통하여 제1 및 제2 드레인 전극(175a, 175b)과 연결되어 있으며 화소의 모양을 따라 꺾인 띠 모양으로 제1 및 제2 화소 전극(191a, 191b)이 형성되어 있다. 이 때, 제1 및 제2 화소 전극(191a, 191b)은 가장자리가 데이터선(171)과 중첩할 정도로 넓게 형성되어 있어서 최대한의 개구율을 확보하고 있으며, 제1 및 제2 화소 전극(191a, 191b)은 연결부(192)를 통하여 서로 연결되어 있다.
또 보호막(180) 위에는 접촉구(182, 189)를 통하여 게이트선의 끝부분(125)과 데이터선의 끝부분(179)과 각각 연결되어 있는 접촉 보조 부재(192, 199)가 형성되어 있다. 여기서, 화소 전극(191a, 191b) 및 접촉 보조 부재(192, 199)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
이제, 도 1 및 도 2를 참고로 하여 공통 전극 표시판에 대하여 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 색필터(230)가 순차적으로 형성되어 있고, 색필터(230) 위에는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있으며, 공통 전극(270)의 상부에는 유기 물질로 이루어진 돌기(240)가 형성되어 있다.
이 때, 돌기(240)는 도메인 규제 수단으로서 작용하며 그 폭은 5㎛에서 10㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 프린지 필드를 형성하기 위 해 공통 전극(270)에 돌기(240) 대신 절개부를 형성하는 경우에는 절개부의 폭을 9㎛에서 12㎛ 사이로 하는 것이 바람직하다.
여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다.
적, 녹, 청의 색필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.
돌기(240) 역시 구부러져 있어서 굽은 부화소를 좌우로 양분하는 모양으로 형성되어 있는데, 돌기(240)의 끝단은 다양한 모양을 가질 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에는 서로 마주하는 면 상부에 배향막(13, 23)이 각각 형성되어 있다. 이때, 각각의 배향막(13, 23)은 액정 분자를 기판 면에 대하여 수직으로 배향하는 수직 배향막일 수 있으며 그렇지 않을 수도 있다.
이상과 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하고 그 사이에 액정을 주입하여 액정층(300)을 형성하면 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 패널이 이루어진다.
액정층(300)에 포함되어 있는 액정 분자는 화소 전극(191a, 191b)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가 진다.
하부 기판(110)과 상부 기판(210)은 제1 및 제2 화소 전극(191a, 191b)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소의 액정 분자(310)들은 돌기(240)에 의해 형성된 돌기(240)의 경사면에 대하여 수직하게 배향되어 복수의 도메인으로 분할 배향된다. 이 때, 부화소는 돌기(240)에 의하여 좌우로 양분되며, 부화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다.
이러한 액정 표시 장치의 구조에서 색필터(230)가 공통 전극 표시판(200)에 배치되어 있지만, 박막 트랜지스터 표시판(100)에 배치할 수 있으며, 이 경우에는 게이트 절연막(140) 또는 보호막(180)의 하부에 형성될 수 있다.
액정 표시 장치는 이러한 기본 패널 양측에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.
이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 인접하는 두 화소 전극(191a, 191b) 사이에서 형성되는 측방향 전계에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.
액정 표시 장치는 데이터선(171) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.
또한, 편광판의 투과축을 게이트선(121)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.
다만, 데이터선(171)이 구부러지므로 배선의 길이가 증가하게 되는데, 데이터선(171)에서 굽은 부분이 50%를 차지할 경우 배선의 길이는 약 20% 증가하게 된다. 데이터선(171)의 길이가 증가할 경우 배선의 저항과 부하가 증가하게 되어 신호 왜곡이 증가하는 문제점이 있다. 그러나 초고개구율 구조에서는 데이터선(171)의 폭을 충분히 넓게 형성할 수 있고, 두꺼운 유기물 보호막(180)을 사용하므로 배선의 부하도 충분히 작아서 데이터선(171)의 길이 증가에 따른 신호 왜곡 문제는 무시할 수 있다.
이러한 구조의 액정 표시 장치에 있어서 박막 트랜지스터 표시판을 제조하는 방법에 대하여 개략적으로 설명한다.
먼저, Cr 또는 Mo 합금 등으로 이루어지는 금속층 또는 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 금속층을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 게이트선(121)과 유지 전극선(131)을 형성한다.
다음, 게이트 절연막(140), 수소화 비정질 규소층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층과 비정질 규소층(150)을 형성한다.
이어, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층 또는 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171)과 제1 및 제2 드레인 전극(175a, 175b)을 형성한다.
이어, 데이터선(171) 및 제1 및 제2 드레인 전극(175a, 17b)으로 가려지지 않은 저항성 접촉층을 식각하여 소스 전극(173)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 반도체층(150)을 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165a, 165b)을 형성한다.
이어, 감광성 유기 절연 물질을 도포하여 보호막(180)을 형성하고, 보호막(180)을 게이트 절연막(140)과 함께 패터닝하여 접촉구(185a, 185b, 182, 189)를 형성한다.
다음, 도 1 및 도 2에 나타낸 바와 같이, ITO 또는 IZO를 400 Å 내지 500 Å 두께로 증착하고 사진 식각하여 제1 및 제2 화소 전극(191a, 191b)과 접촉 보조 부재(192, 199)를 형성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에서는 데이터선(171)을 중심으로 부화소(Pa, Pb)가 배치되어 있어, 마스크를 이용한 사진 식각 공정에서 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하더라도, 데이터선(171)을 중심으로 양쪽에 제1 및 제2 화소 전극(191a, 191b)이 위치하여 서로 보상하는 구조가 되므로 각 데이터선과 화소 전극 사이에 기생 용량의 편차를 최소화할 수 있으며, 숏(shot) 간의 경계 부분에서도 화면 밝기의 차이가 발생하는 것을 방지할 수 있어, 스티치 불량을 제거할 수 있다.
이러한 방법은 5매의 마스크를 이용하는 제조 방법이지만, 4매 마스크를 이용해서도 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조할 수 있다. 이러한 제조 방법에서는 데이터선(171) 및 드레인 전극(175a, 175b)과 반도체층을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하며, 이러한 감광막 패턴은 채널부에 대응하는 부분은 다른 데이터선 및 드레인 전극에 대응하는 부분보다 낮은 두께를 가진다.
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 4의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이다.
제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 4매 마스크 공정으로 제조한 것으로서 5매 마스크 공정으로 제조한 박막 트랜지스터 표시판에 비하여 다음과 같은 특징을 가진다.
데이터선(171) 및 제1 및 제2 드레인 전극(175a, 175b) 아래에 이와 실질적 으로 동일한 패턴으로 접촉층(163, 165a, 165b)이 형성되어 있고, 소스 전극(173)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(152)도 데이터선 및 드레인 전극과 실질적으로 동일한 패턴을 가진다.
한편, 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판에서 제1 및 제2 화소 전극(191a, 191b)은 서로 분리되어 있다.
위의 제1 및 제2 실시예에서는 색필터가 공통 전극 표시판에 형성되어 있으나 이와 달리 박막 트랜지스터 기판에 형성될 수도 있다. 이러한 구조에 대하여 제3 실시예로서 설명한다.
도 5는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI'선을 따라 잘라 도시한 대한 단면도이다.
먼저, 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
제1 및 제2 실시예와 달리, 데이터선(171)에 대하여 한쪽에 부화소(Pa, Pb)가 배치되어 있으며, 부화소의 제1 및 제2 화소 전극(191a, 191b)은 서로 연결되어 있으며, 하나의 접촉구(185)를 통하여 하나의 드레인 전극(185)과 연결되어 있다.
또한, 절연 기판(110) 위에 형성되어 있는 유지 전극선(131)은 유지 전극(133)뿐 아니라 유지 전극선 연결부(134)를 포함하고 있다. 이때, 유지 전극선 연결부(134)는 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소의 꺾인 띠 모양을 따라 뻗어 있으며, 제1 및 제2 화소 전극(191a, 191b) 사이에 위치하여 이들의 가장자리 부분과 중첩되어 있다.
데이터선(171) 및 드레인 전극(175)이 형성되어 있는 게이트 절연막(140) 상부에는 적색, 녹색 및 청색의 색필터(230)가 형성되어 있다. 색필터(230)는 각각 데이터선(171)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다. 또한, 색필터(230)는 이웃하는 색필터(230)가 데이터선(171) 위에서 서로 부분적으로 중첩되어 있을 수 있다.
색필터(230) 위에는 감광성 유기 물질 또는 질화 규소 또는 산화 규소와 같은 무기 물질로 이루어진 보호막(180)이 형성되어 있다.
한편, 색필터(230)의 하부에는 반도체층(150)을 덮으며, 질화 규소로 이루어진 절연막이 구비될 수 있다.
이러한 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 수직 배향 모드뿐 아니라 액정 분자가 기판에 평행하게 배열되어 있으며, 하부 기판(110)에서 상부 기판(210)에 이르기까지 나선형으로 순차적으로 비틀어진 비틀린 네마틱(twisted nematic) 방식에도 적용할 수 있다. 이때에는 돌기(240)와 함께 제1 및 제2 화소 전극(191a, 191b) 사이에 형성되어 있는 절개부도 도메인 분할 수단으로 이용된다.
이상과 같은 구조로 액정 표시 장치에서 액정에 전계가 인가되었을 때 각 도메인 내의 액정 분자 중 박막 트랜지스터 표시판에 인접하고 부화소의 가장자리에 위치하는 액정 분자들은 제1 및 제2 화소 전극(191a, 191b)의 가장자리에서 형성되는 프린지 필드에 의해 분할 배향된다. 이때, 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이의 하부에는 유지 전극선 연결부(134)가 배치되어 있고, 유지 전극선 연결부(134)에는 공통 전극(270)에 인가되는 공통 전압이 전달되어 제1 및 제2 화소 전극(191a, 191b)의 가장자리에서 형성되는 프린지 필드를 강화시키는 역할을 한다. 통상적으로 액정 분자를 분할 배향할 때 프린지 필드를 이용하여 안정적으로 제어하기 위해 절개부의 폭인 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이의 간격은 10㎛ 이상인 것이 바람직한데, 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이에 유지 전극선 연결부(134)를 배치하여 프린지 필드를 강화함으로써 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이의 간격을 5㎛ 정도까지 줄일 수 있다. 따라서, 화소의 개구율을 극대화할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상과 같이, 데이터선을 굴절시켜 화소를 꺾인 띠 모양으로 형성하면 인접한 화소 사이의 측방향 전계가 도메인의 형성을 돕는 방향으로 작용하여 도메인이 안정하게 형성되고, 공통 전압이 인가되는 유지 전극선을 화소 전극의 절개부에 중첩되도록 배치하여 프린지 필드를 강화함으로써 화소의 개구율을 극대화할 수 있다. 또한, 화소를 두 개의 부화소로 나누고 데이터선을 중심으로 양쪽에 부화소를 배치하여 형성함으로써 제조 공정시 마스크의 전이, 회전, 비틀림 등의 왜곡이 발생하더라도 데이터선과 화소 전극 사이에 기생 용량의 편차를 최소화할 수 있어 화 면 밝기의 차이가 발생하는 것을 방지할 수 있다.

Claims (20)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 게이트선,
    상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하고 있으며 굽은 부분과 제2 방향으로 뻗어 있는 부분을 가지는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극
    을 포함하고,
    상기 화소 전극은 상기 박막 트랜지스터를 통해서 상기 화소 전극에 화상 신호를 인가하는 자기 데이터선을 중심으로 양쪽에 위치하는 제1 화소 전극 및 제2 화소 전극과, 그리고 상기 제1 화소 전극과 상기 제2 화소 전극을 연결하는 연결부를 포함하고,
    상기 제1 화소 전극은 상기 데이터선의 상기 굽은 부분에 나란하게 뻗은 제1 가장자리 변을 포함하고,
    상기 제2 화소 전극은 상기 데이터선의 상기 굽은 부분에 나란하게 뻗고 상기 제1 가장자리 변과 나란하게 마주하는 제2 가장자리 변을 포함하고,
    상기 제1 가장자리 변 및 상기 제2 가장자리 변은 상기 자기 데이터선과 중첩하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터선의 굽은 부분은 2개의 직선 부분을 포함하고, 상기 2개의 직선 부분 중 하나는 상기 게이트선에 대하여 실질적으로 45도를 이루고 나머지 하나는 상기 게이트선에 대하여 실질적으로 -45도를 이루는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 화소 전극은 절개부를 포함하고,
    상기 절개부에 위치하며 상기 절개부보다 폭이 넓은 유지 전극을 더 포함하는 박막 트랜지스터 표시판.
  4. 삭제
  5. 제1항에서,
    상기 박막 트랜지스터는 상기 제1 화소 전극 및 상기 제2 화소 전극과 각각 연결되어 있는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 상기 청구항 1의 박막 트랜지스터 표시판,
    상기 박막 트랜지스터 표시판과 마주하고 공통 전극을 포함하는 공통 전극 표시판,
    상기 화소 전극 또는 상기 공통 전극 중 적어도 한 전극에 형성되어 있는 도메인 분할 수단,
    상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 위치하는 액정층
    을 포함하고,
    상기 도메인 분할 수단은 상기 데이터선의 굽은 부분을 따라 굽은 부분을 가지는 액정 표시 장치.
  15. 제14항에서,
    상기 액정층에 포함되어 있는 액정 분자는 음의 유전율 이방성을 가지며 상기 액정 분자는 그 장축이 상기 절연 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.
  16. 제14항에서,
    상기 액정층에 포함되어 있는 액정 분자는 양의 유전율 이방성을 가지며 상기 액정 분자는 그 장축이 상기 절연 기판에 대하여 평행하게 배향되어 상기 화소 전극에서 상기 공통 전극에 이르기까지 비틀려져 배열된 액정 표시 장치.
  17. 제14항에서,
    상기 도메인 분할 수단은 상기 공통 전극 상부에 형성되어 있는 돌기인 액정 표시 장치.
  18. 제3항에서,
    상기 절개부 및 상기 유지 전극은 상기 데이터선의 굽은 부분과 평행한 경계선을 가지는 박막 트랜지스터 표시판.
  19. 삭제
  20. 삭제
KR1020030030193A 2003-05-13 2003-05-13 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판 KR101071253B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030030193A KR101071253B1 (ko) 2003-05-13 2003-05-13 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
JP2004141931A JP4550484B2 (ja) 2003-05-13 2004-05-12 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
CN2004100552802A CN1573488B (zh) 2003-05-13 2004-05-13 液晶显示器及其薄膜晶体管阵列面板
US10/844,538 US7206054B2 (en) 2003-05-13 2004-05-13 LCD with bent split pixel electrodes with transistor for each partition
TW093113455A TWI349129B (en) 2003-05-13 2004-05-13 Liquid crystal display and thin film transistor array panel therefor
US11/734,089 US7995017B2 (en) 2003-05-13 2007-04-11 Liquid crystal display and thin film transistor array panel therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030030193A KR101071253B1 (ko) 2003-05-13 2003-05-13 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100104010A Division KR20100118556A (ko) 2010-10-25 2010-10-25 액정 표시 장치 및 그의 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20040097763A KR20040097763A (ko) 2004-11-18
KR101071253B1 true KR101071253B1 (ko) 2011-10-10

Family

ID=37375897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030193A KR101071253B1 (ko) 2003-05-13 2003-05-13 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판

Country Status (1)

Country Link
KR (1) KR101071253B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829501B2 (ja) * 2005-01-06 2011-12-07 シャープ株式会社 液晶表示装置
KR100978369B1 (ko) 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20040097763A (ko) 2004-11-18

Similar Documents

Publication Publication Date Title
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
US7995017B2 (en) Liquid crystal display and thin film transistor array panel therefor
US7483090B2 (en) Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto
US8477279B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US20070211201A1 (en) Thin film panel
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
US20050030459A1 (en) Liquid crystal display and panel therefor
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
KR20050014414A (ko) 다중 도메인 액정 표시 장치
KR20050077571A (ko) 다중 도메인 액정 표시 장치
US7151279B2 (en) Thin film transistor array panel and manufacturing method thereof
US7538842B2 (en) Liquid crystal display panel with aligning members parallel to data lines that are either electrically floating or at substantially the same voltage as the data lines
KR101061848B1 (ko) 박막 트랜지스터 패널 및 이를 포함하는 다중 도메인 액정표시 장치
KR101071253B1 (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR101071254B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
KR100980018B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101122227B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20100118556A (ko) 액정 표시 장치 및 그의 박막 트랜지스터 표시판
KR100895310B1 (ko) 박막 트랜지스터 기판
KR20060003186A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20050081319A (ko) 액정 표시 장치
KR20030029414A (ko) 수직 배향형 액정 표시 장치
KR20050016833A (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee