JP2007172819A - Mramデバイスおよびその制御方法 - Google Patents
Mramデバイスおよびその制御方法 Download PDFInfo
- Publication number
- JP2007172819A JP2007172819A JP2006342730A JP2006342730A JP2007172819A JP 2007172819 A JP2007172819 A JP 2007172819A JP 2006342730 A JP2006342730 A JP 2006342730A JP 2006342730 A JP2006342730 A JP 2006342730A JP 2007172819 A JP2007172819 A JP 2007172819A
- Authority
- JP
- Japan
- Prior art keywords
- mram device
- setting data
- mram
- magnetic memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
【解決手段】 MRAMデバイス50は、磁気メモリセルからなるメモリアレイ(MRAMセルブロック52,基準MRAMセルブロック54)を備える。メモリアレイの第1の部分は通常動作時の読出書込のためにアクセスされるメモリセル(ノーマル横列群N_ROWS)を含み、第2の部分は電源投入時に読み出されるメモリセル(設定用横列群C_ROWS)を含む。第2の部分は、メモリアレイの物理的動作を変更するための設定データを格納するのに用いられる。プログラム可能な電流源70と内部タイミング制御部73は、設定データを用いてデバイスの性能を最適化する。メモリセルの冗長部(冗長横列群R_ROWS)は、設定データによってアクセス対象へと変化する。
【選択図】 図1
Description
、図10(B)に示したように、フリー層12の分極方向が逆転すると、電流源lc は、
第1の電圧低下とは違った値の第2の電圧低下Vc″を生ずる。そして、第2の電圧降下Vc ″は、第1の電圧降下よりも実質的に小さくなることが知られている。すなわち、フ
リー層12とピンド層16の分極方向が互いに逆方向のときは磁気メモリセル10の実効抵抗値がより高くなり、同方向のときはより低くなる、という2者択一の状態をとる。この現象をトンネル磁気抵抗(TMR)効果と呼ぶ。磁気メモリセル10は一般的に磁気トンネル接合(MTJ)と呼ばれる。TMR効果はMTJデバイスの物理的な二極の状態を区別するために利用可能であるので、これにより2値データを書き込んだり読み出すことが可能である。したがって、磁気メモリセル10はMTJメモリセル、磁気抵抗セル、または単に磁気メモリセルと呼ばれる。
れ、ビット線磁界HBLを発生させる。同様に、電流IWLがワード線WL24に流れ、ワー
ド線磁界HW を発生させる。図示のように、ビット線とワード線による導体を取り巻く磁力線は、磁気メモリセル10を横切って2つの方向から交差する。ビット線磁界HBLとワード線磁界HWLの相互作用を効果的に利用して非選択セルの状態を乱すことなく磁気メモリセル10のフリー層を特定の方向へ選択的に磁化させ得ることは知られている。これを可能にすべく、ワード線電流IWLおよびビット線の電流IBLは十分低く保たれるので、選択されたワード線WL24およびビット線BL20から発生する磁界HWLおよびHBLは、それら自身では磁気メモリセル10のフリー層の方向を変えるほど強力ではない。ところが、図11に例示したように磁界がHWLとHBLが交点で重なるときには、選択されたセル10をプログラムする(書き込む)ことができる。
ット線BL1を通って流れると共に電流IWLがワード線WL2を通って流れることによっ
て、メモリセルC2が選択的にプログラムされるようになっている。ワード線電流IWLの
電流の方向は固定されている。しかし、ビット線電流IBL1 の方向性は、メモリセルに書
かれるデータ値(0または1)によって決まる。図示の状態では、スイッチSW1およびSW2により、ビット線電流IBL1 (=プログラミング電流IPROG1 )が左から右へ、そ
して接地へと流れていくことが可能になっている。ビット線電流I BL1 およびワード線電流IWLから発生する磁界の組み合わせにより、選択したセルC2を第1の2値状態(例え
ば、フリー層の磁化方向がピンド層のそれと逆の状態)にプログラムすることができる。一方、ビット線電流IBL1 (=プログラミング電流IPROG2 )が右から左へ流れるように
スイッチSW1およびSW2がセットされると、セルC2は第2の2値状態(例えば、フリー層の磁化方向がピンド層のそれ同方向の状態)にプログラムされる。
必要である。プログラミング電流が不十分な場合には、書込速度の低下や書込みの信頼性の低下につながる可能性がある。一方、プログラミング電流が過度の場合には、選択されなかったセルに対して意に反する再書き込みをしてしまう可能性がある。最適な性能を実現させるためには、ビット線のプログラミング電流IBL1 とワード線のプログラミング電流IWLとの間に適切なバランスが確立されなければならない。また、選択されたセルのプログラミング所要時間に対して必要となる組み合わせ磁界ベクトルを得るために、ビット線電流IBL1 とワード線電流IWLとの間の相関的なタイミングは重要である。最小限の電力消費で最速の動作を実現させるには、最小の電流IBL1 と最小の電流IWLとをオーバーラップさせることが望ましい。しかし、電流のオーバーラップが不適切であると、書込み信頼性の低下につながる可能性がある。メモリアレイのプロセスパラメータ(製造要因)はロット間さらにはデバイス間でばらつくことから、製作された膨大な数のメモリアレイを高性能で機能させることは困難である。
力され、基準電圧REFと比較される。ビット線電圧VBL1 が基準電圧REFよりも大き
い場合、セルC1の読出状態DOUT は2値の一方の値ということになる(例えば論理値“0”)。ビット線電圧VBL1 が基準電圧REFよりも小さい場合、セルC1の読出状態D
OUT は2値のもう一方の値ということになる(例えば論理値“1”)。
(1)製造適性が極めて高い磁気メモリデバイスを実現できる。
(2)電気的な設定や再設定が可能なMRAMデバイスを実現できる。
(3)電気的に設定可能な冗長アドレスエンコーダを有するMRAMデバイスを実現できる。
(4)電気的に設定可能なプログラム可能な電流源を有するMRAMデバイスを実現できる。
(5)電気的に設定可能なプログラム可能なタイミング遅延回路を有するMRAMデバイスを実現できる。
(6)電気的にMRAMデバイスを設定するための方法を実現できる。
このように、本実施の形態によれば、従来技術に置き換わる有用かつ製造容易なMRAMデバイスおよびその制御方法を提供することができる。
Claims (20)
- 磁気メモリセルアレイを有する設定自在構成の(configurable)MRAMデバイスであって、
ノーマル動作時に読出アクセスおよび書込アクセスが可能な磁気メモリセルを含む第1のアレイ部分と、
電源投入初期化の際にのみ読出アクセスが可能な磁気メモリセルを含む第2のアレイ部分と
を備え、
前記第2のアレイ部分が、前記磁気メモリセルアレイの物理的動作の変更(altering the physical operation) に用いる設定データ(configuration data)を記憶するのに使用される
ことを特徴とするMRAMデバイス。 - さらに、プログラム可能な電流源を備え、
前記電流源の動作が前記設定データによって制御される
ことを特徴とする請求項1に記載のMRAMデバイス。 - 前記電流源が、磁気メモリセルから情報を読み出すための読出ビット線電流を供給するものである
ことを特徴とする請求項2記載のMRAMデバイス。 - 前記電流源が、磁気メモリセルに情報を書き込むための書込用ビット線電流を供給するものである
ことを特徴とする請求項2記載のMRAMデバイス。 - 前記電流源が、磁気メモリセルに情報を書き込むための書込用ワード線電流を供給するものである
ことを特徴とする請求項2記載のMRAMデバイス。 - テストモード時においては、前記電流源の動作が外部からの入力によって制御される
ことを特徴とする請求項2記載のMRAMデバイス。 - さらに、プログラム可能なタイミング制御部を備え、
前記タイミング制御部の動作が前記設定データによって制御される
ことを特徴とする請求項1または請求項2に記載のMRAMデバイス。 - 前記タイミング制御部は、書込動作時において、磁気メモリセルにワード線電流を供給するタイミングとビット線電流を供給するタイミングとの間の遅延時間を与えるものである
ことを特徴とする請求項7に記載のMRAMデバイス。 - 前記タイミング制御部は、読出動作時において、磁気メモリセルアレイから検出されたラッチデータのタイミングを制御する
ことを特徴とする請求項7に記載のMRAMデバイス。 - テストモード時においては、前記タイミング制御部の動作が外部からの入力によって制御される
ことを特徴とする請求項7に記載のMRAMデバイス。 - ノーマル動作時に読出アクセスおよび書込アクセスが可能に構成されると共に前記設定データにより前記第1のアレイ部分の磁気メモリセルに欠陥ありと判断されたときに活性化される冗長セル(redundant cells) としてのみ機能する磁気メモリセル、を含む第3のアレイ部分
をさらに備えたことを特徴とする請求項1または請求項2に記載のMRAMデバイス。 - 電源投入時の初期化の際に前記設定データを読み出す処理が行われるようになっており、この初期化時読出処理が、所定バイト数の設定データを読み出して、前記冗長セルのアドレスによって置き換えられた欠陥セルのアドレス数を判定するステップと、すべての欠陥セルアドレスを読み出すステップとを含む
ことを特徴とする請求項11に記載のMRAMデバイス。 - 前記第3のアレイ部分における前記冗長セルからなる冗長列(redundant row) がイネーブル状態のときには、前記第1のアレイ部分におけるノーマル列(normal row)がディスエーブル状態である
ことを特徴とする請求項11に記載のMRAMデバイス。 - 前記第2のアレイ部分は、読出動作時のビット線基準値(bit line reference values) を与えるものである
ことを特徴とする請求項1または請求項2に記載のMRAMデバイス。 - ノーマル動作時に読出アクセスおよび書込アクセスが可能な磁気メモリセルを含む第1のアレイ部分と、電源投入時の初期化の際にのみ読出アクセスが可能な磁気メモリセルを含む第2のアレイ部分とを備えたMRAMデバイスの制御方法であって、
前記第2のアレイ部分に前記磁気メモリセルアレイの物理的動作の変更に用いる設定データを記憶するステップと、
MRAMデバイスの電源投入初期化を行うステップと、
所定バイト数の設定データを読み出して、前記磁気メモリセルアレイの物理的動作の設定状態をラッチし、可変設定データ横列の数を判定するステップと、
すべての前記可変設定データ横列を読み出すステップと、
電源投入初期化を終了するステップと
を含むことを特徴とするMRAMデバイスの制御方法。 - 前記MRAMデバイスがさらにプログラム可能な電流源を備え、
この電流源の動作を前記設定データによって制御する
ことを特徴とする請求項15に記載のMRAMデバイスの制御方法。 - 前記第2のアレイ部分に前記設定データを記憶するステップに先立ち、テストモードにおいて外部からの入力によって前記電流源を制御することによりこの電流源の動作をテストするステップをさらに含む
ことを特徴とする請求項16に記載のMRAMデバイスの制御方法。 - 前記MRAMデバイスがさらにプログラム可能なタイミング制御部を備え、
このタイミング制御部の動作を前記設定データによって制御する
ことを特徴とする請求項16に記載のMRAMデバイスの制御方法。 - 前記第2のアレイ部分に前記設定データを記憶するステップに先立ち、テストモードにおいて外部からの入力によって前記タイミング制御部を制御することによりこのタイミング制御部の動作をテストするステップをさらに含む
ことを特徴とする請求項18に記載のMRAMデバイスの制御方法。 - 前記MRAMデバイスが、
ノーマル動作時に読出アクセスおよび書込アクセスが可能に構成されると共に前記設定データにより前記第1のアレイ部分の磁気メモリセルに欠陥ありと判断されたときに活性化される冗長セルとしてのみ機能する磁気メモリセル、を含む第3のアレイ部分
をさらに備えるようにしたことを特徴とする請求項15に記載のMRAMデバイスの制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/313,019 US7362644B2 (en) | 2005-12-20 | 2005-12-20 | Configurable MRAM and method of configuration |
US11/313,019 | 2005-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007172819A true JP2007172819A (ja) | 2007-07-05 |
JP5357387B2 JP5357387B2 (ja) | 2013-12-04 |
Family
ID=38007287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342730A Active JP5357387B2 (ja) | 2005-12-20 | 2006-12-20 | Mramデバイスおよびその制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7362644B2 (ja) |
EP (1) | EP1801810B1 (ja) |
JP (1) | JP5357387B2 (ja) |
AT (1) | ATE475181T1 (ja) |
DE (1) | DE602006015596D1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012511223A (ja) * | 2008-12-08 | 2012-05-17 | クアルコム,インコーポレイテッド | センスアンプ用のデジタル制御可能な遅延 |
US8194439B2 (en) | 2009-12-30 | 2012-06-05 | Samsung Electronics Co., Ltd. | Magnetic random access memories and methods of operating the same |
JP2014522074A (ja) * | 2011-07-25 | 2014-08-28 | クアルコム,インコーポレイテッド | セル情報を不揮発性メモリアレイに保存する不揮発性メモリ |
KR20140107478A (ko) * | 2011-12-20 | 2014-09-04 | 에버스핀 테크놀러지스, 인크. | 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법 |
WO2015174020A1 (ja) * | 2014-05-13 | 2015-11-19 | ソニー株式会社 | メモリシステム、メモリ周辺回路およびメモリ制御方法 |
US9207949B2 (en) | 2012-07-26 | 2015-12-08 | Samsung Electronics Co., Ltd. | Storage device comprising variable resistance memory and related method of operation |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070074232A (ko) * | 2006-01-09 | 2007-07-12 | 삼성전자주식회사 | 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치 |
KR20070076071A (ko) * | 2006-01-17 | 2007-07-24 | 삼성전자주식회사 | 비접촉식 카드 그리고 비접촉식 카드시스템 |
US7746686B2 (en) * | 2006-04-21 | 2010-06-29 | Honeywell International Inc. | Partitioned random access and read only memory |
US7457149B2 (en) * | 2006-05-05 | 2008-11-25 | Macronix International Co., Ltd. | Methods and apparatus for thermally assisted programming of a magnetic memory device |
US7652905B2 (en) * | 2007-01-04 | 2010-01-26 | Macronix International Co., Ltd. | Flash memory array architecture |
KR100898673B1 (ko) * | 2007-08-08 | 2009-05-22 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 동작 방법 |
US20100302838A1 (en) * | 2009-05-26 | 2010-12-02 | Magic Technologies, Inc. | Read disturb-free SMT reference cell scheme |
US8144534B2 (en) * | 2009-08-25 | 2012-03-27 | Micron Technology, Inc. | Methods and memory devices for repairing memory cells |
US8320167B2 (en) * | 2010-07-16 | 2012-11-27 | Qualcomm Incorporated | Programmable write driver for STT-MRAM |
TW201331937A (zh) * | 2011-10-10 | 2013-08-01 | Crocus Technology Inc | 利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法 |
KR102031661B1 (ko) | 2012-10-23 | 2019-10-14 | 삼성전자주식회사 | 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법 |
WO2016018397A1 (en) * | 2014-07-31 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Assigning redundancy in encoding data onto crossbar memory arrays |
FR3130066A1 (fr) * | 2021-12-07 | 2023-06-09 | Hprobe | Dispositif et procédé de test de mémoire |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2003178597A (ja) * | 2001-12-11 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2003187598A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2003208796A (ja) * | 2002-01-15 | 2003-07-25 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2004118921A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004164745A (ja) * | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2004528665A (ja) * | 2001-02-16 | 2004-09-16 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 磁気抵抗メモリセルに書き込む方法および本方法によって書き込まれ売る磁器抵抗性メモリ |
JP2005518628A (ja) * | 2002-02-19 | 2005-06-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | ヒューズ概念および操作方法 |
JP2005322352A (ja) * | 2004-05-11 | 2005-11-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63275097A (ja) | 1987-05-01 | 1988-11-11 | Nec Corp | 不揮発性メモリ |
US6336161B1 (en) * | 1995-12-15 | 2002-01-01 | Texas Instruments Incorporated | Computer configuration system and method with state and restoration from non-volatile semiconductor memory |
US6462985B2 (en) * | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
DE10032277A1 (de) * | 2000-07-03 | 2002-01-24 | Infineon Technologies Ag | MRAM-Anordnung |
DE10032271C2 (de) * | 2000-07-03 | 2002-08-01 | Infineon Technologies Ag | MRAM-Anordnung |
DE10041378C1 (de) * | 2000-08-23 | 2002-05-16 | Infineon Technologies Ag | MRAM-Anordnung |
DE10053965A1 (de) * | 2000-10-31 | 2002-06-20 | Infineon Technologies Ag | Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung |
DE10103313A1 (de) * | 2001-01-25 | 2002-08-22 | Infineon Technologies Ag | MRAM-Anordnung |
DE10121182C1 (de) * | 2001-04-30 | 2002-10-17 | Infineon Technologies Ag | MRAM-Halbleiterspeicheranordnung mit redundanten Zellenfeldern |
JP4073690B2 (ja) * | 2001-11-14 | 2008-04-09 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
JP3799269B2 (ja) * | 2001-12-10 | 2006-07-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2004110992A (ja) * | 2002-09-20 | 2004-04-08 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
-
2005
- 2005-12-20 US US11/313,019 patent/US7362644B2/en active Active
-
2006
- 2006-12-20 AT AT06392018T patent/ATE475181T1/de not_active IP Right Cessation
- 2006-12-20 EP EP06392018A patent/EP1801810B1/en active Active
- 2006-12-20 JP JP2006342730A patent/JP5357387B2/ja active Active
- 2006-12-20 DE DE602006015596T patent/DE602006015596D1/de active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004528665A (ja) * | 2001-02-16 | 2004-09-16 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 磁気抵抗メモリセルに書き込む方法および本方法によって書き込まれ売る磁器抵抗性メモリ |
JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2003178597A (ja) * | 2001-12-11 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2003187598A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2003208796A (ja) * | 2002-01-15 | 2003-07-25 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2005518628A (ja) * | 2002-02-19 | 2005-06-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | ヒューズ概念および操作方法 |
JP2004118921A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004164745A (ja) * | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2005322352A (ja) * | 2004-05-11 | 2005-11-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012511223A (ja) * | 2008-12-08 | 2012-05-17 | クアルコム,インコーポレイテッド | センスアンプ用のデジタル制御可能な遅延 |
US8194439B2 (en) | 2009-12-30 | 2012-06-05 | Samsung Electronics Co., Ltd. | Magnetic random access memories and methods of operating the same |
JP2014522074A (ja) * | 2011-07-25 | 2014-08-28 | クアルコム,インコーポレイテッド | セル情報を不揮発性メモリアレイに保存する不揮発性メモリ |
JP2015228274A (ja) * | 2011-07-25 | 2015-12-17 | クアルコム,インコーポレイテッド | セル情報を不揮発性メモリアレイに保存する不揮発性メモリ |
KR20140107478A (ko) * | 2011-12-20 | 2014-09-04 | 에버스핀 테크놀러지스, 인크. | 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법 |
KR102075332B1 (ko) * | 2011-12-20 | 2020-02-11 | 에버스핀 테크놀러지스, 인크. | 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법 |
US9207949B2 (en) | 2012-07-26 | 2015-12-08 | Samsung Electronics Co., Ltd. | Storage device comprising variable resistance memory and related method of operation |
WO2015174020A1 (ja) * | 2014-05-13 | 2015-11-19 | ソニー株式会社 | メモリシステム、メモリ周辺回路およびメモリ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7362644B2 (en) | 2008-04-22 |
JP5357387B2 (ja) | 2013-12-04 |
US20070140033A1 (en) | 2007-06-21 |
EP1801810B1 (en) | 2010-07-21 |
EP1801810A1 (en) | 2007-06-27 |
DE602006015596D1 (de) | 2010-09-02 |
ATE475181T1 (de) | 2010-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357387B2 (ja) | Mramデバイスおよびその制御方法 | |
US9536621B2 (en) | Nonvolatile memory | |
US8625339B2 (en) | Multi-cell per memory-bit circuit and method | |
KR101863552B1 (ko) | 메모리 쓰기 에러 정정 회로 | |
EP3667668B1 (en) | Mram memory with otp cells | |
JP5897337B2 (ja) | 抵抗性メモリ装置、そのレイアウト構造及びセンシング回路 | |
JP2011501342A (ja) | ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作 | |
KR20080061407A (ko) | 개선된 판독 및 기록 마진을 갖는 전류 구동되고 스위칭된자기 저장 셀들 및 이 셀들을 이용하는 자기 메모리들 | |
JP2004079138A (ja) | 不揮発性半導体記憶装置 | |
JP2004253054A (ja) | 磁気記憶装置 | |
US11521692B2 (en) | Memory with one-time programmable (OTP) cells and reading operations thereof | |
US20030133334A1 (en) | Thin film magnetic memory device having redundancy repair function | |
US20160132388A1 (en) | Semiconductor memory device and ecc method thereof | |
JP2009158098A (ja) | マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法 | |
US20190088289A1 (en) | Semiconductor memory device | |
JP2006503387A (ja) | プレチャージ回路を有するメモリおよびそのプレチャージ方法 | |
US11049539B1 (en) | Magnetoresistive random access memory (MRAM) with OTP cells | |
CN112242164A (zh) | 电阻式存储器和操作存储器的方法 | |
JP2004086934A (ja) | 不揮発性記憶装置 | |
KR100445293B1 (ko) | 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 | |
JP3626116B2 (ja) | 磁気抵抗メモリ効果を有するメモリセルを備えた集積メモリ | |
TW202125509A (zh) | 半導體記憶裝置 | |
JP2004103179A (ja) | 薄膜磁性体記憶装置およびその製造方法 | |
TWI768961B (zh) | 一種用於資料冗餘的新型位元單元 | |
KR100900119B1 (ko) | 상 변화 메모리 장치 및 그 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110906 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110927 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110930 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111014 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121003 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |