TW201331937A - 利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法 - Google Patents

利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法 Download PDF

Info

Publication number
TW201331937A
TW201331937A TW101137356A TW101137356A TW201331937A TW 201331937 A TW201331937 A TW 201331937A TW 101137356 A TW101137356 A TW 101137356A TW 101137356 A TW101137356 A TW 101137356A TW 201331937 A TW201331937 A TW 201331937A
Authority
TW
Taiwan
Prior art keywords
write
subset
bit
mram
write cycle
Prior art date
Application number
TW101137356A
Other languages
English (en)
Inventor
Neal Berger
Jean-Pierre Nozieres
Virgile Javerliac
Original Assignee
Crocus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Inc filed Critical Crocus Technology Inc
Publication of TW201331937A publication Critical patent/TW201331937A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明揭示一種記憶體器件，其包含複數個磁性隨機存取記憶體(MRAM)單元、一場力線及經組態以產生穿越該場力線之一寫入序列之一場力線控制器。該寫入序列係用於將一多位元字組寫入至該複數個MRAM單元。該多位元字組包含具有一第一極性之一第一子集之位元及具有一第二極性之一第二子集之位元。該寫入序列同時寫入至與具有該第一極性之該第一子集之位元對應之該複數個MRAM單元之至少一子集，接著，隨後同時寫入至與具有該第二極性之該第二子集之位元對應之該複數個MRAM單元之一剩餘子集。

Description

利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法
本發明大體上係關於一種記憶體陣列場力線結構，且更特定言之，本發明係關於一種利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法。
本申請案主張2011年10月10日申請之美國臨時申請案第61/545,469號之權利，該案之全文以引用方式併入本文中。
鑒於磁性穿隧接面在周圍溫度下具有一強大的磁性電阻之發現，MRAM器件已日益成為受關注主體。MRAM器件提供諸多益處，諸如寫入及讀取之速度更快、非揮發性及對電離輻射之不敏感。因此，MRAM器件日益替換基於一電容器之一帶電狀態之記憶體器件，諸如動態隨機存取記憶體器件及快閃記憶體器件。
在此背景下，需要開發本文中所述之裝置、系統及方法。
本發明之一態樣係關於一種記憶體器件。在一實施例中，該記憶體器件包含複數個磁性隨機存取記憶體(MRAM)單元、一場力線及經組態以產生穿越該場力線之一寫入序列之一場力線控制器。該寫入序列係用於將一多位元字組寫入至該複數個MRAM單元。該多位元字組包含具有一第一極性之一第一子集之位元及具有一第二極性之 一第二子集之位元。該寫入序列同時寫入至與具有該第一極性之該第一子集之位元對應之該複數個MRAM單元之至少一子集，接著，隨後寫入至與具有該第二極性之該第二子集之位元對應之該複數個MRAM單元之一剩餘子集。
在另一實施例中，記憶體器件包含：一陣列之磁性隨機存取記憶體(MRAM)單元，其包含複數個列及複數個行；複數個場力線；及一場力線控制器，其經組態以產生複數個寫入信號。該複數個寫入信號之各者穿越該複數個場力線之一對應者。在一初始寫入循環中，該複數個寫入信號之各者同時寫入至該複數個MRAM單元列之一對應者，使得該複數個MRAM單元行之至少一第一子集之各者被組態至一第一狀態。在一隨後寫入循環中，該複數個寫入信號之各者同時寫入至該複數個MRAM單元列之該對應者，使得該複數個MRAM單元行之一第二子集之各者被組態至一更新狀態，同時該複數個MRAM單元行之該第一子集之各者保持組態至該第一狀態。
在另一實施例中，記憶體器件包含複數個磁性隨機存取記憶體(MRAM)單元、一場力線、經組態以產生基於該場力線之一寫入序列之一場力線控制器、複數個位元線及一位元線控制器。該寫入序列在一第一寫入循環期間將該複數個MRAM單元之至少一子集寫入至一第一值，且在一第二寫入循環期間將該複數個MRAM單元之一剩餘子集寫入至一第二值。該位元線控制器經組態以產生一第一加熱信號，該第一加熱信號穿越與該複數個MRAM單元之該至少 一子集之對應者電連接之該複數個位元線之至少一子集之各者。該第一加熱信號使該複數個MRAM單元之該至少一子集之各者加熱達一第一寫入循環期間之一加熱時段。該位元線控制器經組態以產生一第二加熱信號，該第二加熱信號穿越與該複數個MRAM單元之該剩餘子集之對應者電連接之該複數個位元線之一剩餘子集之各者。該第二加熱信號使該複數個MRAM單元之該剩餘子集之各者預熱達該第一寫入循環期間之一預熱時段，且使該複數個MRAM單元之該剩餘子集之該各者加熱達比該第一寫入循環期間之該加熱時段更短之該第二寫入循環期間之一加熱時段，使得該第二寫入循環之一持續時間短於該第一寫入循環之一持續時間。
下列定義應用於參考本發明之一些實施例而描述之態樣之若干者。可在本文中以相同方式擴展此等定義。
如本文中所使用，若內文無另外明確指示，則單數形式術語「一」及「該」包含複數個涉及物。因此，例如，若內文無另外明確指示，則一物體之涉及物可包含多個物體。
如本文中所使用，術語「集」意指一或多個物體之一集合。因此，例如，一物體集可包含單一物體或多個物體。一集之物體亦可被稱為該集之構件。一集之物體可相同或不同。在一些例子中，一集之物體可共用一或多個共同特性。
如本文中所使用，術語「實質上」及「實質」意指相當程度或範圍。該等術語可在與一事件或情況一起使用時意指其中該事件或情況精確發生之例子以及其中該事件或情況近似發生以(諸如)解釋本文中所述實施例之典型製造容限或可變性之例子。
如本文中所使用，術語「鄰近」意指附近或鄰接。鄰近物體可彼此隔開或可彼此實際或直接接觸。在一些例子中，鄰近物體彼此可一體成型。
如本文中所使用，術語「連接」意指一操作耦合或連結。經連接之物體可彼此直接耦合或(諸如)經由另一物體集而彼此間接耦合。
如本文中所使用，術語「主族元素」意指IA族(或1族)、IIA族(或2族)、IIIA族(或13族)、IVA族(或14族)、VA族(或15族)、VIA族(或16族)、VIIA族(或17族)及VIIIA族(或18族)之任何者中之一化學元素。一主族元素有時亦被稱為一s區元素或一p區元素。
如本文中所使用，術語「過度金屬元素」意指IVB族(或4族)、VB族(或5族)、VIB族(或6族)、VIIB族(或7族)、VIIIB族(或8族、9族及10族)、IB族(或11族)及IIB族(或12族)之任何者中之一化學元素。一過度金屬元素有時亦被稱為一d區元素。
如本文中所使用，術語「稀土元素」意指Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之任何者。
圖1繪示根據本發明之一實施例之包含於一記憶體器件900中之一磁性單元902之一透視圖。為易於呈現且激發記憶體器件900之某些優點及功能，圖1中繪示單一磁性單元902，但可預期記憶體器件900中可包含多個磁性單元902。磁性單元902可為一磁性隨機存取記憶體(MRAM)單元。
磁性單元902可被實施經對準以表示儲存資料值之一磁化(即，一儲存磁化)及經對準以表示目標資料值之另一磁化(即，一感測磁化)。替代地，磁性單元902可被實施該儲存磁化及一參考磁化(其通常為具有一固定方向之磁化)。習知記憶體會因使用一電容器之一帶電狀態之導出技術而易受未經授權資料存取之影響。相比而言，記憶體器件900因使用磁化方向而呈現為不易受此未經授權資料存取之影響以藉此進一步提高安全等級。
如MRAM所應用，熱輔助切換(TAS)技術提供本文中所解釋之記憶體器件900之一實施方式。在一實施例中，在一程式化循環期間，施加通過磁性單元902之一相對較小電流以藉由歐姆效應而加熱一釘紮層910。當釘紮層910之一溫度高於一臨限溫度時，使儲存磁化方向去釘紮以藉此容許藉由透過與單元磁性連接之一場力線912施加一電流而程式化單一位元。可藉由施加沿一特定方向之電流而儲存「0」，及可藉由施加沿一相反方向之電流而儲存「1」。在程式化之後，使磁性單元902冷卻至低於臨限溫度以藉此沿一程式化方向釘紮儲存磁化。
在一實施例中，記憶體器件900可經組態以支援型樣檢查。在一型樣檢查循環中，藉由啟動場力線912而將「0」或「1」呈現給磁性單元902以通過與用於程式化循環之方向一致之一方式切換感測磁化方向。單元在兩個磁化方向實質上平行時具有約1千歐姆之一典型電阻值，且在兩個磁化方向實質上反平行時具有約2千歐姆之一典型電阻值。
在另一實施例中，記憶體器件900可相對於通常具有一固定方向之一參考磁化而程式化儲存磁化。當參考層與儲存層之各自磁化呈反平行時，磁性穿隧接面之一電阻較高，即，具有與一高邏輯狀態「1」對應之通常約2千歐姆之一電阻值。另一方面，當各自磁化呈平行時，磁性穿隧接面之電阻較低，即，具有與一低邏輯狀態「0」對應之通常約1千歐姆之一電阻值。藉由比較磁性單元902之電阻值與一參考電阻值而讀取磁性單元902之一邏輯狀態，該參考電阻值導出自一參考單元或一群組之參考單元且表示高邏輯狀態1之電阻值與低邏輯狀態0之電阻值之間之一中間電阻值。
參考圖1，磁性單元902被實施為一磁性穿隧接面且包含一感測層904、一儲存層906及安置於感測層904與儲存層906之間之一層908。可預期磁性單元902之其他實施方案。例如，可顛倒感測層904與儲存層906之相對定位，其中儲存層906安置於感測層904上方。
參考圖1，感測層904及儲存層906之各者包含一磁性材 料(且尤其為一鐵磁型磁性材料)或由該磁性材料形成。一鐵磁材料之特徵為具有一特定矯頑力之一實質上平坦磁化，該矯頑力指示一磁場之一量值以在沿一方向將磁化驅動至飽和之後使磁化反轉。一般而言，感測層904及儲存層906可包含相同鐵磁材料或不同鐵磁材料。如圖1中所繪示，感測層904可包含一軟鐵磁材料(即，具有一相對較低矯頑力之材料)，而儲存層906可包含一硬鐵磁材料(即，具有一相對較高矯頑力之材料)。以此方式，可在型樣檢查期間於低強度磁場下容易地變動感測層904之一磁化，同時儲存層906之一磁化保持穩定。適合鐵磁材料包含過渡金屬元素、稀土元素及含有或不含主族元素之以上元素之合金。例如，適合鐵磁材料包含鐵(「Fe」)、鈷(「Co」)、鎳(「Ni」)及其等之合金(諸如高導磁合金(或Ni80Fe20))、基於Ni、Fe及硼(「B」)之合金、Co90Fe10及基於Co、Fe及B之合金。在一些例子中，基於Ni及Fe(及可選B)之合金可具有比基於Co及Fe(及可選B)之合金更小之一矯頑力。感測層904及儲存層906之各者之一厚度可在奈米範圍內，諸如自約1奈米至約20奈米或自約1奈米至約10奈米。可預期感測層904及儲存層906之其他實施方案。例如，感測層904及儲存層906之任一者或兩者可以與所謂合成反鐵磁層之方式類似之一方式包含多個子層。
在另一實施例中，磁性單元902可包含儲存層906及取代感測層904之一參考層，其中層908安置於儲存層906與該參考層之間。該參考層及儲存層906之各者包含一磁性材 料(且尤其為一鐵磁型磁性材料)或由該磁性材料形成，先前已參考圖1而描述該磁性材料之特性。一般而言，該參考層及儲存層906可包含相同鐵磁材料或不同鐵磁材料。該參考層與感測層904之不同點在於：該參考層通常具有一高矯頑力，諸如高於儲存層906之一矯頑力。
層908用作一穿隧障壁且包含一絕緣材料或由該絕緣材料形成。適合絕緣材料包含氧化物，諸如鋁氧化物(例如Al2O3)及鎂氧化物(例如MgO)。層908之一厚度可在奈米範圍內，諸如自約1奈米至約10奈米。
參考圖1，磁性單元902經實施以儲存與一對邏輯狀態之一者對應之資料。換言之，磁性單元902為儲存一單位元資料值之一單位元單元，但亦可預期用於儲存多位元資料值之多位元實施方案。根據磁性單元902之單位元實施方案，儲存層906具有可切換於與該對邏輯狀態對應之一對方向之間之一儲存磁化。參考圖1，磁性單元902亦包含釘紮層910，其係安置於儲存層906鄰近處且在釘紮層910內或釘紮層910附近之一溫度低於一溫度TBS時透過交換偏置而穩定沿該對方向之一特定者之儲存磁化。溫度TBS可對應於一阻隔溫度、一尼爾(Neel)溫度或另一臨限溫度。釘紮層910在溫度處於或高於阻隔溫度TBS時使儲存磁化方向去釘紮或解耦，藉此容許將儲存磁化方向切換至該對方向之另一者。
在一實施例中，省略與感測層904鄰近之此一釘紮層，因此，感測層904具有在交換偏置實質上不存在之情況下 呈去釘紮且易變動之一感測磁化方向。
如先前所述，在另一實施例中，磁性單元902包含取代感測層904之一參考層。在此實施例中，一額外釘紮層可安置於該參考層鄰近處。此額外釘紮層之特徵為一臨限溫度TBR，其中TBR>TBS。溫度TBR可對應於一阻隔溫度、一尼爾溫度或另一臨限溫度。透過交換偏置，此額外釘紮層在溫度低於臨限溫度TBR時穩定沿一實質上固定方向之參考磁化。
釘紮層910(及替代實施例中安置於參考層鄰近處之額外釘紮層)包含一磁性材料(且尤其為一反鐵磁型磁性材料)或由該磁性材料形成。適合反鐵磁材料包含過渡金屬元素及其合金。例如，適合反鐵磁材料包含基於錳(「Mn」)之合金，諸如基於銥(「Ir」)及Mn之合金(例如IrMn)、基於Fe及Mn之合金(例如FeMn)、基於鉑(「Pt」)及Mn之合金(例如PtMn)及基於Ni及Mn之合金(例如NiMn)。在一些例子中，基於Ir及Mn(或基於Fe及Mn)之合金之阻隔溫度TBS可在約120℃至約220℃或約150℃至約200℃之範圍內，且可小於基於Pt及Mn(或基於Ni及Mn)之合金之阻隔溫度TBS(其可在約300℃至約350℃之範圍內)。
仍參考圖1，記憶體器件900亦包含一組跡線(或條形導體)以提供程式化及型樣檢查功能。具體言之，一位元線916電連接至磁性單元902之感測層904(或一替代實施例中之參考層)之側上且實質上正交於場力線912，場力線912係安置於磁性單元902下方且磁性連接至磁性單元902之儲 存層906之側上。記憶體器件900進一步包含一電晶體918，其透過一搭接帶920而電連接至磁性單元902之儲存層906之側上。電晶體918可切換於一阻隔模式(OFF)與一導通模式(ON)之間以藉此容許一電流流動通過磁性單元902。可預期記憶體器件900之其他實施方案。例如，位元線916與場力線912之相對定向可不同於圖1中所繪示之相對定向。作為另一實例，可顛倒位元線916與場力線912之相對定位，其中場力線912安置於位元線916上方。
在一TAS型程式化循環期間，藉由經由位元線916施加通過磁性單元902之一加熱電流而加熱磁性單元902，其中電晶體918處於一導通模式。磁性單元902被加熱至高於釘紮層910之阻隔或臨限溫度TBS之一溫度，使得儲存層906之一磁化被去釘紮。(在替代實施例中，磁性單元902被加熱至高於釘紮層910之阻隔或臨限溫度TBS但低於額外釘紮層之阻隔或臨限溫度之一溫度，使得儲存層906之一磁化被去釘紮，但參考層之磁化保持固定。)同時或在一短時間延遲之後，啟動場力線912以誘發將儲存磁化自一初始方向切換至另一方向之一寫入磁場。具體言之，根據待儲存之一參考位元，透過場力線912而施加一寫入電流以誘發切換儲存磁化方向之寫入磁場。由於儲存磁化方向可根據寫入磁場而對準，所以可根據一程式化編碼方案而使儲存磁化方向切換於多個方向之間。一可行編碼方案被實施為移位約180°之一對方向，使得「0」被指派給該對方向之一者且「1」被指派給該對方向之另一者。
在儲存磁化被切換至一程式化方向之後，電晶體918被切換至一阻隔模式以抑制電流流動通過磁性單元902，藉此冷卻磁性單元902。寫入磁場可在磁性單元902之冷卻期間被維持，且可在磁性單元902已冷卻至低於釘紮層910之阻隔溫度TBS之後被停用。由於儲存磁化方向因釘紮層910之交換偏置而釘紮，所以其定向保持穩定以便保留儲存資料。
可預期程式化循環之其他實施方案。例如，磁性單元902可被實施為具有一相對較高縱橫比(諸如約1.5或更大)之一各向異性形狀。在磁性單元902之此一各向異性形實施方案中，儲存磁化方向可被切換且可保持穩定(無需釘紮層910)。作為另一實例，使用所謂之自旋轉移矩(「STT」)效應，可藉由經由位元線916施加通過磁性單元902之一寫入電流而實施一程式化循環。在此一STT型程式化循環中，該寫入電流可藉由通過一極化磁性層(圖中未繪示)或通過感測層904而變為自旋極化，且儲存層906之一磁化可根據該寫入電流之一自旋極化定向而切換。亦可(諸如)藉由將磁性單元902加熱至高於阻隔溫度TBS且接著施加通過磁性單元902之該自旋極化寫入電流而使利用該自旋極化寫入電流之儲存層磁化之切換與一TAS型程式化循環組合。
在一實施例中，記憶體器件900可經組態以支援型樣檢查。在一型樣檢查循環期間，啟動場力線912以誘發使感測層904之一磁化變動之一比較磁場。具體言之，可根據 待與一參考位元比較之一目標位元，透過場力線912而施加一比較電流以誘發使感測磁化方向變動之該比較磁場。由於感測層904極少經受或不經受交換偏置，所以感測磁化方向易於在低強度磁場下及在低於阻隔溫度TBS之一溫度處變動，同時儲存磁化沿一程式化方向保持穩定。啟動場力線912以誘發與一程式化編碼方案一致之該比較磁場。由於感測磁化方向可根據該比較磁場而對準，所以可根據用於比較之所存在目標位元而使感測磁化方向切換至被指派給「0」或「1」之一特定方向。
作為型樣檢查循環之部分，藉由經由位元線916施加通過磁場單元902之一感測電流而判定感測磁化方向與儲存磁化方向之間之一對準度，其中電晶體918處於一導通模式。在施加該感測電流時量測橫跨磁性單元902之一所得電壓以獲得針對與一特定目標位元對應之感測磁化之一特定方向之磁性單元902之一電阻值。替代地，可藉由施加橫跨磁性單元902之一電壓且量測一所得電流而判定一電阻值。當感測層904及儲存層906之各自磁化呈反平行時，磁化單元902之一電阻值通常對應於一最大值(即，Rmax)，且當各自磁化呈平行時，磁性單元902之一電阻值通常對應於一最小值(即，Rmin)。磁性單元902之一所得電阻值可與表示Rmax與Rmin之間之一中間電阻值之一參考電阻值Rref比較。可基於磁性單元902之電阻值大於Rref(其指示磁化方向之間之一反平行對準)或小於Rref(其指示磁化方向之間之一平行對準)而判定「是」或「否」之一匹配回應。
如先前所述，在另一實施例中，記憶體器件900可相對於通常具有一固定方向之一參考磁化而程式化儲存磁化。當參考層及儲存層之各自磁化呈反平行時，磁性穿隧接面之一電阻較高，即，具有與一高邏輯狀態「1」對應之一電阻值Rmax。另一方面，當各自磁化呈平行時，磁性穿隧接面之該電阻較低，即，具有與一低邏輯狀態「0」對應之一電阻值Rmin。藉由比較一MRAM單元之電阻值與一參考電阻值Rref而讀取該MRAM單元之一邏輯狀態，該參考電阻值Rref表示高邏輯狀態「1」之電阻與低邏輯狀態「0」之電阻之間之一中間電阻值。
圖2繪示根據本發明之一實施例之包含與場力線912磁性耦合之多個磁性單元902之一記憶體器件200。一場力線控制器930可耦合至場力線912。如進一步參考圖3及圖4所述，場力線控制器930可經組態以產生穿越場力線912之一寫入信號。該寫入信號可為一寫入序列，諸如一序列之電流及/或電壓脈衝。該寫入序列可用於將一多位元字組寫入至多個磁性單元902。一位元線控制器940可耦合至位元線916。在一實施例中，位元線控制器940可產生穿越位元線916之一或多者之一加熱信號。例如，位元線控制器940可接通及斷開電晶體918之對應者以藉此導通及切斷通過磁性單元902之對應者之一電流之流動。
為易於呈現且激發記憶體器件200之某些優點及功能，圖2中繪示單一列之多個磁性單元902A至902N，及該單一列之多個磁性單元902係磁性耦合至單一場力線912。可預 期記憶體器件200可包含額外列之多個磁性單元902(參閱圖5)，其中該等額外列之各者係磁性耦合至一對應額外場力線912。如先前所述，磁性單元902可為一磁性隨機存取記憶體(MRAM)單元。
圖3繪示根據本發明之一實施例之雙循環寫入之時序，其包含：一加熱信號370(其可包含一或多個加熱脈衝)，其基於與包含於一多位元字組中且具有一第一極性之一第一子集之位元對應之一或多個位元線916；及一寫入序列360(其可包含一或多個電流脈衝)，其基於用於將該第一子集之位元寫入至磁性單元902之一對應子集之場力線912。圖4繪示根據本發明之一實施例之該雙循環寫入之時序，其包含：一加熱信號372(其可包含一或多個加熱脈衝)，其基於與包含於該多位元字組中且具有一第二極性之一第二子集之位元對應之一或多個位元線916；及寫入序列360(其可包含一或多個電流脈衝)之時序，其基於用於將該第二子集之位元寫入至磁性單元902之一剩餘子集之場力線912。參考圖2，場力線控制器930經組態以產生用於將該多位元字組中之各位元寫入至磁性單元902之一對應者之寫入序列360。在一實施例中，在兩個寫入循環中將該多位元字組寫入至磁性單元902，其中各寫入循環包含經由位元線916之加熱及經由場力線912之寫入。經由位元線916之加熱可受控於位元線控制器940。經由場力線912之寫入可受控於場力線控制器930。
參考圖2、圖3及圖4，在一第一寫入循環320中，與多位 元字組中之第一子集之位元對應之磁性單元902之至少一子集被寫入至第一極性。在第一寫入循環320期間，與多位元字組中之第二子集之位元對應之磁性單元902亦可被寫入至第一極性。在第一寫入循環320後之一第二寫入循環322中，與多位元字組中之第二子集之位元對應之磁性單元902之一剩餘子集被寫入至第二極性。在第二寫入循環322期間，與多位元字組中之第一子集之位元對應之磁性單元902之子集未藉由位元線916而被加熱，且未藉由場力線912而被寫入。藉此，穿越單一場力線912之寫入序列360可在兩個寫入循環中將一多位元字組寫入至磁性單元902。
在第一寫入循環320期間，加熱信號370可包含一加熱脈衝311，其可經由對應位元線916而施加至與多位元字組中之第一子集之位元對應之磁性單元902之一子集。加熱脈衝311可使磁性單元之該子集加熱達第一寫入循環320期間之一加熱時段340。加熱信號372可包含一加熱脈衝331，其可經由對應位元線916而施加至與多位元字組中之第二子集之位元對應之磁性單元902之一剩餘子集。加熱脈衝331可使磁性單元902之該剩餘子集加熱達第一寫入循環320期間之一預熱時段350，且可使磁性單元902之該剩餘子集加熱達第二寫入循環322期間之一加熱時段342。位元線控制器940可經組態以使電晶體918切換於一阻隔模式(OFF)與一導通模式(ON)之間，藉此容許加熱脈衝311及/或331在導通模式中(經由位元線916)流動通過磁性單元 902。加熱脈衝311及331將磁性單元902之對應者之釘紮層910(參閱圖1)加熱至高於釘紮層910之阻隔溫度TBS之一溫度，使得磁性單元902之對應者之儲存層906(參閱圖1)之一磁化被去釘紮。
可在時段340內施加各加熱脈衝311。在一實施例中，時段340可自時間TA延續至時間TC。可在預熱時段350及加熱時段342內施加各加熱脈衝331。在一實施例中，預熱時段350可自時間TA延續至時間TD，且加熱時段342可自時間TD延續至時間TF。在此實施例中，預熱時段350之一持續時間長於時段340之一持續時間。在此實施例中，第二寫入循環322期間之加熱時段342與第一寫入循環320期間之預熱時段350相連(搭接)。在另一實施例中，預熱時段350與加熱時段342之間可存在一冷卻時段，使得第二寫入循環322期間之加熱時段342未與第一寫入循環320之預熱時段350相連(未搭接)。
在第一寫入循環320期間，寫入序列360可包含自時間TB至時間TD之施加於場力線912上之一電流脈衝312，其中時間TB介於時間TA至時間TC之間且時間TD在時間TC之後。替代地，電流脈衝312可在自時間TA至時間TD內施加於場力線912上。自時間TA至時間TB之一持續時間300可在自約10奈秒至約20奈秒之範圍內，諸如約10奈秒、約11奈秒、約12奈秒、約13奈秒、約14奈秒、約15奈秒、約16奈秒、約17奈秒、約18奈秒、約19奈秒或約20奈秒。自時間TB至時間TC之一持續時間302可在自約4奈秒至約8奈秒之範圍 內，諸如約4奈秒、約5奈秒、約6奈秒、約7奈秒或約8奈秒。自時間TC至時間TD之一持續時間304可在自約4奈秒至約8奈秒之範圍內，諸如約4奈秒、約5奈秒、約6奈秒、約7奈秒或約8奈秒。
第一寫入循環320期間之加熱時段340之持續時間(其可為自時間TA至時間TC)可在約14奈秒至約28奈秒之範圍內，諸如約14奈秒、約15奈秒、約20奈秒、約25奈秒或約28奈秒。
包含於寫入序列360中之電流脈衝312可同時寫入至與多位元字組中之第一子集之位元對應之磁性單元902之至少一子集。電流脈衝312可將此等磁性單元902寫入至第一極性。例如，電流脈衝312可將磁性單元902A至902N(對應於多位元字組中之全部位元)寫入至第一極性。
參考圖3，在一實施例中，與多位元字組中之第一子集之位元對應之磁性單元902之子集在自時間TC直至第一寫入循環320結束之時間內未被加熱，且在第二寫入循環322期間亦未被加熱。藉此，在電流脈衝314(時間TE)開始之前，與多位元字組中之第一子集之位元對應之磁性單元902之子集冷卻至低於臨限溫度以釘紮沿與第一極性對應之一方向之此等磁性單元902之儲存磁化。因此，基於場力線912之電流脈衝314(包含於寫入序列360中)不影響儲存於此等磁性單元912中之儲存磁化。
參考圖4，在一實施例中，在自第一寫入循環320之開始處之時間TA直至第二寫入循環322期間之時間TF內連續加 熱與多位元字組中之第二子集之位元對應之磁性單元之剩餘子集。由於磁性單元之剩餘子集在第一寫入循環320結束(時間TD)之後已高於臨限溫度，所以第二寫入循環322期間之加熱脈衝331之一時長(時間TD至時間TF)可短於第一寫入循環320期間之加熱脈衝之一時長(時間TA至時間TD)。例如，一持續時間306可短於持續時間300，同時一持續時間308可等於或近似等於持續時間302。因此，第二寫入循環322之一持續時間可短於第一寫入循環320之一持續時間以因此加快雙循環寫入之速度。在時間TF之後，與多位元字組中之第二子集之位元對應之磁性單元902(參閱圖2)之剩餘子集冷卻至低於臨限溫度以釘紮沿與第二極性對應之一方向之此等磁性單元902之儲存磁化。
參考圖2、圖3及圖4，在第二寫入循環322期間，一電流脈衝314可在時間TE至時間TG內施加於場力線912上，其中時間TE介於時間TD至時間TF之間且時間TG在時間TF之後。替代地，電流脈衝312可在自時間TD至時間TG內施加於場力線912上。自時間TD至時間TE之持續時間306可在自約1奈秒至約5奈秒之範圍內，諸如約1奈秒、約2奈秒、約3奈秒、約4奈秒或約5奈秒。替代地，持續時間306可為零(時間TD等於時間TE)或近似為零。自時間TE至時間TF之持續時間308可在自約4奈秒至約8奈秒之範圍內，諸如約4奈秒、約5奈秒、約6奈秒、約7奈秒或約8奈秒。自時間TF至時間TG之持續時間310可在自約4奈秒至約8奈秒之範圍內，諸如約4奈秒、約5奈秒、約6奈秒、約7奈秒或約8奈 秒。
第二寫入循環322期間之加熱時段342之持續時間(其可為自時間TD至時間TF)可在自約5奈秒至約13奈秒之範圍內，諸如約5奈秒、約8奈秒、約10奈秒及約13奈秒。由於磁性單元902(參閱圖2)之剩餘子集已在第一寫入循環320期間之預熱時段350期間被預熱，所以第二寫入循環322期間之加熱時段342之持續時間可小於第一寫入循環320期間之加熱時段340之持續時間(對於尚未被預熱之磁性單元902之子集)。為此，如先前所述，第二寫入循環322之一持續時間可因此短於第一寫入循環320之一持續時間以因此加快雙循環寫入之速度。
基於場力線912之電流脈衝314可同時寫入至與多位元字組中之第二子集之位元對應之磁性單元902之剩餘子集。電流脈衝314可將此等磁性單元902寫入至第二極性。在第二寫入循環322期間，與多位元字組中之第一子集之位元對應之磁性單元902之子集未藉由位元線916而被加熱，且未藉由場力線912而被寫入。
有利地，利用單一場力線912之一多位元字組至磁性單元902之雙循環寫入比利用多個場力線(諸如，每磁性單元902一個單獨場力線)之該多位元字組至磁性單元902之寫入消耗更少電力。此外，由於場力線912可使用具有零或近似為零之一平均電流振幅之雙向電流脈衝，所以可增強場力線912之電磁效能。
此外，雙循環寫入可適合於高速應用。例如，為加速雙 循環寫入，可在已知待寫入之多位元字組之前(及/或由記憶體器件200接收)之前(諸如在其上將設置多位元字組之一資料匯流排之一轉向時間期間)開始第一寫入循環320。此外，如先前所述，由於可以在第一寫入循環320期間加熱磁性單元902，所以可減少第二寫入循環322之持續時間。
參考圖4，在一實施例中，加熱脈衝331可不是自時間TA延續至時間TF，而是可代以被分成由一冷卻時段隔開之兩個電流脈衝。例如，該冷卻時段可自時間TC延續至時間TD，或可在時間TC至時間TD之間之時間之一部分內延續。此冷卻時段可導致第二寫入循環322之持續時間增加(此係因為磁性單元902將在第二寫入循環322起始時已至少部分冷卻)。同時，此冷卻時段可節省電力。若第一寫入循環320之一持續時間足夠長，則可實現電力節省，使得第二寫入循環322之增加持續時間小於該冷卻時段之一持續時間。
參考圖4，在一實施例中，若在第一寫入循環320開始時已知多位元字組，則加熱脈衝331可自時間TD延續至時間TF，使得磁性單元902之剩餘子集在第一寫入循環320期間不被寫入至第一極性。由於在此實施例中磁性單元902之剩餘子集在第一寫入循環320期間未被加熱，所以可節省電力。同時，由於磁性單元902之剩餘子集在第一寫入循環320期間尚未被加熱，所以第二寫入循環322之持續時間會增加。
參考圖2，在一實施例中，可預期記憶體器件200可包含 額外列之多個磁性單元902，其中該等額外列之各者係磁性耦合至一對應額外場力線912。可基於以參考圖3及圖4而描述之雙循環寫入之原理為基礎之一多循環寫入而將多個多位元字組同時寫入至多個列之磁性單元902。圖5繪示一實例。圖5中繪示根據本發明之一實施例之包含一陣列之磁性單元902及複數個場力線912之一記憶體器件500。磁性單元902之陣列包含複數個列502及複數個行504。一場力線控制器530可耦合至複數個場力線912，且可產生穿越場力線912之各者之一寫入信號。一位元線控制器540可耦合至複數個位元線916，且可產生穿越位元線916之各者之一加熱信號。基於參考圖3及圖4而描述之雙循環寫入之原理，由場力線控制器530產生之寫入信號及由位元線控制器540產生之加熱信號可使多個多位元字組寫入至多個列502之磁性單元902。
在一實施例中，場力線控制器530產生寫入信號以在2N個寫入循環中將N個多位元字組寫入至N個對應列之磁性單元902。圖中描述N=2之一繪示性實例。磁性單元902可安置成具有兩列及M行(其中M為各多位元字組中之位元數)之一陣列，其中兩個場力線912之各者係磁性耦合至一對應列之磁性單元902且M個位元線916之各者電連接至一對應行之磁性單元902。在一實施例中，在一第一寫入循環中，藉由M個位元線916而加熱磁性單元902，且兩個場力線可將兩列之磁性單元902分別寫入至值(0,0)之一第一組合，其中0意指第一極性。在一第二寫入循環中，加熱 磁性單元902，與兩個多位元字組中之值(0,0)對應之任何行之磁性單元902除外，此係因為該等行之磁性單元902無需進一步被擾動。兩個場力線可將各剩餘列之磁性單元902分別寫入至諸如值(0,1)之一第二組合，其中1意指第二極性。在一第三寫入循環中，加熱磁性單元902，與兩個多位元字組中之值(0,0)或(0,1)對應之任何行之磁性單元902除外，此係因為該等行之磁性單元902無需進一步被擾動。兩個場力線可將各剩餘列之磁性單元902分別寫入至兩個值之一第三組合，諸如(1,0)。在一第四寫入循環中，加熱磁性單元902，與兩個多位元字組中之值(0,0)、(0,1)或(1,0)對應之任何行之磁性單元902除外，此係因為該等行之磁性單元902無需進一步被擾動。兩個場力線可將各剩餘列之磁性單元902分別寫入至兩個值之一第四組合，諸如(1,1)。因此，可明白：兩個場力線912可在4(22)個寫入循環中將兩個多位元字組寫入至兩個對應列之磁性單元902。類似地，此實例可延伸至N個場力線912，其中N大於2。如先前所述，N個場力線912可在2N個寫入循環中將N個多位元字組寫入至N個對應列之磁性單元902。
在以上實例中，在一初始寫入循環(其可為上述第一、第二或第三寫入循環之任何者)中，複數個寫入信號之各者同時寫入至磁性單元902之複數個列502之對應者，使得磁性單元902之複數個行504之至少一第一子集之各者被組態至一第一狀態。例如，對於第一寫入循環，該第一狀態為(0,0)，對於第二寫入循環，該第一狀態為(0,1)，及對於 第三寫入循環，該第一狀態為(1,0)。可預期該第一狀態可為N個值(每列502一個值)之任何組合。在一實施例中，磁性單元902之複數個行504之各者可組態至該第一狀態。替代地，磁性單元902之複數個行504之一第一子集可組態至該第一狀態。
在以上實例中，在一隨後寫入循環(例如，若初始寫入循環為第一寫入循環，則其可為上述第二、第三或第四寫入循環之任何者)中，複數個寫入信號之各者同時寫入至磁性單元902之複數個列502之各者使得磁性單元902之複數個行504之一第二子集之各者被組態至一更新狀態。例如，若第一狀態為(0,0)，則該更新狀態可為(0,1)、(1,0)或(1,1)之任何者。複數個行504之第一子集之各者可保持組態至第一狀態。例如，複數個行504之第一子集之各者可以將位於一位元位置中之對應位元值(此實例中之(0,0))儲存於與複數個行504之第一子集相關聯之兩個多位元字組之各者中。因此，複數個行504之第一子集無需進一步被擾動，且可自該隨後寫入循環排除。在該隨後寫入循環中，位元線控制器540可產生複數個加熱信號，其等穿越與磁性單元902之複數個行504之第二子集之對應者電連接之複數個位元線916之第二子集之對應者。
雖然已參考本發明之特定實施例而描述本發明，但熟習技術者應理解，可在不背離如由隨附申請專利範圍所界定之本發明之真實精神及範疇之情況下作出各種改變及取代等效物。此外，可作出諸多修改以使一特定情形、材料、 物質組合物、方法或程序適用於本發明之目的、精神及範疇。意欲使全部此等修改落在本發明之隨附申請專利範圍之範疇內。特定言之，雖然已參考依一特定順序執行之特定操作而描述本文中所揭示之方法，但應瞭解，可在不背離本發明之教示之情況下組合、細分或重新排列此等操作以形成一等效方法。相應地，若本文中無明確指示，則操作之順序及分組不受限於本發明。
200‧‧‧記憶體器件
300‧‧‧持續時間
302‧‧‧持續時間
304‧‧‧持續時間
306‧‧‧持續時間
308‧‧‧持續時間
310‧‧‧持續時間
311‧‧‧加熱脈衝
312‧‧‧電流脈衝
314‧‧‧電流脈衝
320‧‧‧第一寫入循環
322‧‧‧第二寫入循環
331‧‧‧加熱脈衝
340‧‧‧加熱時段
342‧‧‧加熱時段
350‧‧‧預熱時段
360‧‧‧寫入序列
370‧‧‧加熱信號
372‧‧‧加熱信號
500‧‧‧記憶體器件
502A‧‧‧列
502B‧‧‧列
502N‧‧‧列
504A‧‧‧行
504B‧‧‧行
504C‧‧‧行
504N‧‧‧行
530‧‧‧場力線控制器
540‧‧‧位元線控制器
900‧‧‧記憶體器件
902‧‧‧磁性單元
902A‧‧‧磁性單元
902B‧‧‧磁性單元
902C‧‧‧磁性單元
902N‧‧‧磁性單元
904‧‧‧感測層
906‧‧‧儲存層
908‧‧‧層
910‧‧‧釘紮層
912‧‧‧場力線
912A‧‧‧場力線
912B‧‧‧場力線
912N‧‧‧場力線
916‧‧‧位元線
916A‧‧‧位元線
916B‧‧‧位元線
916C‧‧‧位元線
916N‧‧‧位元線
918‧‧‧電晶體
918A‧‧‧電晶體
918B‧‧‧電晶體
918C‧‧‧電晶體
918N‧‧‧電晶體
930‧‧‧場力線控制器
940‧‧‧位元線控制器
圖1繪示根據本發明之一實施例之包含於一記憶體器件中之一磁性單元之一透視圖；圖2繪示根據本發明之一實施例之包含與一場力線磁性耦合之多個磁性單元之一記憶體器件；及圖3繪示根據本發明之一實施例之雙循環寫入之時序，其包含：一加熱脈衝，其基於與包含於一多位元字組中且具有一第一極性之一第一子集之位元對應之一或多個位元線；及一電流脈衝，其基於用於將該第一子集之位元寫入至磁性單元之一對應子集之一場力線；圖4繪示根據本發明之一實施例之雙循環寫入之時序，其包含：一加熱脈衝，其基於與包含於多位元字組中且具有一第二極性之一第二子集之位元對應之一或多個位元線；及一電流脈衝之時序，其基於用於將第二子集之位元寫入至磁性單元之一剩餘子集之一場力線；及圖5繪示根據本發明之一實施例之包含一陣列之磁性單元及複數個場力線之一記憶體器件。
200‧‧‧記憶體器件
902A‧‧‧磁性單元
902B‧‧‧磁性單元
902C‧‧‧磁性單元
902N‧‧‧磁性單元
912‧‧‧場力線
916A‧‧‧位元線
916B‧‧‧位元線
916C‧‧‧位元線
916N‧‧‧位元線
918A‧‧‧電晶體
918B‧‧‧電晶體
918C‧‧‧電晶體
918N‧‧‧電晶體
930‧‧‧場力線控制器
940‧‧‧位元線控制器

Claims (20)

  1. 一種記憶體器件，其包括：複數個磁性隨機存取記憶體(MRAM)單元；一場力線；及一場力線控制器，其經組態以產生穿越該場力線之一寫入序列，該寫入序列用於將一多位元字組寫入至該複數個MRAM單元，該多位元字組包含具有一第一極性之一第一子集之位元及具有一第二極性之一第二子集之位元；其中該寫入序列同時寫入至與具有該第一極性之該第一子集之位元對應之該複數個MRAM單元之至少一子集，接著，隨後同時寫入至與具有該第二極性之該第二子集之位元對應之該複數個MRAM單元之一剩餘子集。
  2. 如請求項1之記憶體器件，其中該寫入序列將該複數個MRAM單元之該子集定向至該第一極性且將該複數個MRAM單元之該剩餘子集定向至該第二極性。
  3. 如請求項1之記憶體器件，其中：該寫入序列在一第一寫入循環期間將該複數個MRAM單元定向至該第一極性，使得該第一寫入循環可在該記憶體器件接收該多位元字組之前開始；及該寫入序列在一第二寫入循環期間將該複數個MRAM單元之該剩餘子集定向至該第二極性。
  4. 如請求項1之記憶體器件，其進一步包括複數個位元線，該複數個位元線之各者電連接至該複數個MRAM單 元之一對應者。
  5. 如請求項4之記憶體器件，其進一步包括一位元線控制器，其中：該位元線控制器經組態以產生一第一加熱信號，該第一加熱信號穿越與該複數個MRAM單元之該至少一子集之對應者電連接之該複數個位元線之至少一子集之各者；該第一加熱信號使該複數個MRAM單元之該至少一子集之各者加熱達一第一寫入循環期間之一加熱時段；該寫入序列在該第一寫入循環期間將該複數個MRAM單元之該至少一子集同時寫入至該第一極性；該位元線控制器經組態以產生一第二加熱信號，該第二加熱信號穿越與該複數個MRAM單元之該剩餘子集之對應者電連接之該複數個位元線之一剩餘子集之各者；該第二加熱信號使該複數個MRAM單元之該剩餘子集之各者預熱達該第一寫入循環期間之一預熱時段，且使該複數個MRAM單元之該剩餘子集之該各者加熱達比該第一寫入循環期間之該加熱時段更短之該第二寫入循環期間之一加熱時段，使得該第二寫入循環之一持續時間短於該第一寫入循環之一持續時間；及該寫入序列在該第二寫入循環期間將該複數個MRAM單元之該剩餘子集同時寫入至該第二極性。
  6. 如請求項5之記憶體器件，其中該第二寫入循環期間之該加熱時段與該第一寫入循環期間之該預熱時段搭接。
  7. 如請求項5之記憶體器件，其中該第二寫入循環期間之該加熱時段與該第一寫入循環期間之該預熱時段隔開達用於該複數個MRAM單元之該剩餘子集之一冷卻時段。
  8. 如請求項5之記憶體器件，其中該第一寫入循環期間之該預熱時段之一持續時間長於該第一寫入循環期間之該加熱時段之一持續時間。
  9. 如請求項5之記憶體器件，其中：該寫入序列包含穿越該場力線之一電流脈衝，該電流脈衝用於寫入該複數個MRAM單元之該至少一子集；及該第一寫入循環期間之該預熱時段自該電流脈衝之一開始時間之前之一第一時間延續至該電流脈衝期間之一第二時間。
  10. 一種記憶體器件，其包括：一陣列之磁性隨機存取記憶體(MRAM)單元，其包含複數個列及複數個行；及複數個場力線；一場力線控制器，其經組態以產生複數個寫入信號，該複數個寫入信號之各者穿越該複數個場力線之一對應者；其中：在一初始寫入循環中，該複數個寫入信號之各者同時寫入至該複數個MRAM單元列之一對應者，使得該複數個MRAM單元行之至少一第一子集之各者被組態至一第一狀態；及 在一後續寫入循環中，該複數個寫入信號之各者同時寫入至該複數個MRAM單元列之該對應者，使得該複數個MRAM單元行之一第二子集之各者被組態至一更新狀態，同時該複數個MRAM單元行之該第一子集之各者保持組態至該第一狀態。
  11. 如請求項10之記憶體器件，其中在該初始寫入循環中，該複數個寫入信號之各者同時寫入至該複數個MRAM單元列之該對應者，使得該複數個MRAM單元行之各者被組態至該第一狀態。
  12. 如請求項10之記憶體器件，其中該複數個寫入信號之各者使第一複數個多位元字組之一對應者寫入至該複數個MRAM單元列之該對應者，使得該複數個MRAM單元行之各者將位於一位元位置處之對應位元值儲存於與該複數個MRAM單元行之一對應者相關聯之該第一複數個多位元字組之各者中。
  13. 如請求項12之記憶體器件，其中自該後續寫入循環排除該複數個MRAM單元行之該第一子集之該各者，此係因為在該初始寫入循環中，該複數個MRAM單元列之該第一子集之該各者已經組態以將位於該位元位置處之該等對應位元值儲存於與該複數個MRAM單元行之該第一子集之該對應者相關聯之該第一複數個多位元字組之各者中。
  14. 如請求項10之記憶體器件，其進一步包括：複數個位元線，該複數個位元線之各者電連接至該複 數個MRAM單元之一對應者；及一位元線控制器，其中在該後續寫入循環中，該位元線控制器經組態以產生複數個加熱信號，該複數個加熱信號穿越與該複數個MRAM單元行之該第二子集之對應者電連接之該複數個位元線之一子集之對應者。
  15. 一種記憶體器件，其包括：複數個磁性隨機存取記憶體(MRAM)單元；一場力線；一場力線控制器，其經組態以產生基於該場力線之一寫入序列，其中該寫入序列在一第一寫入循環期間將該複數個MRAM單元之至少一子集寫入至一第一值，且在一第二寫入循環期間將該複數個MRAM單元之一剩餘子集寫入至一第二值；複數個位元線；及一位元線控制器，其中：該位元線控制器經組態以產生一第一加熱信號，該第一加熱信號穿越與該複數個MRAM單元之該至少一子集之對應者電連接之該複數個位元線之至少一子集之各者；該第一加熱信號使該複數個MRAM單元之該至少一子集之各者加熱達一第一寫入循環期間之一加熱時段；該位元線控制器經組態以產生一第二加熱信號，該第二加熱信號穿越與該複數個MRAM單元之該剩餘子 集之對應者電連接之該複數個位元線之一剩餘子集之各者；該第二加熱信號使該複數個MRAM單元之該剩餘子集之各者預熱達該第一寫入循環期間之一預熱時段，且使該複數個MRAM單元之該剩餘子集之該各者加熱達比該第一寫入循環期間之該加熱時段更短之該第二寫入循環期間之一加熱時段，使得該第二寫入循環之一持續時間短於該第一寫入循環之一持續時間。
  16. 如請求項15之記憶體器件，其中該寫入序列在該第一寫入循環期間將該複數個MRAM單元之該至少一子集同時寫入至該第一值，且在該第二寫入循環期間將該複數個MRAM單元之該剩餘子集同時寫入至該第二值。
  17. 如請求項15之記憶體器件，其中該第二寫入循環期間之該加熱時段與該第一寫入循環期間之該預熱時段搭接。
  18. 如請求項15之記憶體器件，其中該第二寫入循環期間之該加熱時段與該第一寫入循環期間之該預熱時段隔開達用於該複數個MRAM單元之該剩餘子集之一冷卻時段。
  19. 如請求項15之記憶體器件，其中該第一寫入循環期間之該預熱時段之一持續時間長於該第一寫入循環期間之該加熱時段之一持續時間。
  20. 如請求項15之記憶體器件，其中：該寫入序列包含穿越該場力線之一電流脈衝，該電流脈衝用於寫入該複數個MRAM單元之該至少一子集；及該第一寫入循環期間之該預熱時段自該電流脈衝之一 開始時間之前之一第一時間延續至該電流脈衝期間之一第二時間。
TW101137356A 2011-10-10 2012-10-09 利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法 TW201331937A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161545469P 2011-10-10 2011-10-10

Publications (1)

Publication Number Publication Date
TW201331937A true TW201331937A (zh) 2013-08-01

Family

ID=48082345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137356A TW201331937A (zh) 2011-10-10 2012-10-09 利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法

Country Status (5)

Country Link
US (1) US8902643B2 (zh)
EP (1) EP2766906B1 (zh)
BR (1) BR112014008719A2 (zh)
TW (1) TW201331937A (zh)
WO (1) WO2013055695A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287003B2 (en) * 2013-12-06 2016-03-15 Rambus Inc. Multi-cycle write leveling
EP2905783B1 (en) 2014-02-06 2018-09-19 Crocus Technology S.A. Method for writing to a multibit TAS-MRAM device configured for self-referenced read operation with improved reproducibly
US9520192B2 (en) * 2014-06-30 2016-12-13 Intel Corporation Resistive memory write operation with merged reset
EP3040735A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus, system, and method for sensing communication signals with magnetic field sensing elements
EP3040998A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements
US9766305B2 (en) 2014-07-17 2017-09-19 Crocus Technology Inc. Apparatus and method for layout of magnetic field sensing elements in sensors
EP3040997A1 (en) * 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using arrays of magnetic field sensing elements
US9720057B2 (en) 2014-07-17 2017-08-01 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements for high voltage applications
US9524765B2 (en) 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US10818330B2 (en) 2019-01-31 2020-10-27 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
CA2526467C (en) * 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
US7180770B2 (en) 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
US7362644B2 (en) 2005-12-20 2008-04-22 Magic Technologies, Inc. Configurable MRAM and method of configuration
US7532505B1 (en) * 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7502249B1 (en) * 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US20090213643A1 (en) 2008-02-26 2009-08-27 Michael Angerbauer Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell
US8031519B2 (en) * 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8228703B2 (en) * 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
US8488377B2 (en) * 2009-11-11 2013-07-16 Ocz Technology Group Inc. Mass storage device with solid-state memory components capable of increased endurance

Also Published As

Publication number Publication date
EP2766906A1 (en) 2014-08-20
EP2766906B1 (en) 2016-03-30
BR112014008719A2 (pt) 2017-04-18
US8902643B2 (en) 2014-12-02
WO2013055695A1 (en) 2013-04-18
US20130094283A1 (en) 2013-04-18
EP2766906A4 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
EP2249350B1 (en) Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
TW201331937A (zh) 利用單一場力線寫入多個磁性隨機存取記憶體單元之裝置、系統及方法
EP2477227B1 (en) Magnetic tunnel junction comprising a polarizing layer
US8698259B2 (en) Method and system for providing a magnetic tunneling junction using thermally assisted switching
KR101910922B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
US8625336B2 (en) Memory devices with series-interconnected magnetic random access memory cells
US9818465B2 (en) Self-referenced memory device and method using spin-orbit torque for reduced size
US7903452B2 (en) Magnetoresistive memory cell
TWI525612B (zh) 經配置以可自我參考讀取操作之磁性隨機存取記憶體裝置
CN103151455A (zh) 存储元件和存储装置
US8988935B2 (en) Self-referenced MRAM cell and method for writing the cell using a spin transfer torque write operation
US20170076771A1 (en) Multi-bit mram cell and method for writing and reading to such mram cell
US8503225B2 (en) Multibit cell with synthetic storage layer
EP2306510B1 (en) Magnetic memory element and its driving method and nonvolatile memory device
CN103137854A (zh) 存储元件和存储装置
US9054029B2 (en) Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells
US8958240B2 (en) Magnetic device with thermally-assisted switching
US9947381B2 (en) Self-referenced multibit MRAM cell having a synthetic antiferromagnetic storage layer