KR101910922B1 - 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템 - Google Patents

스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템 Download PDF

Info

Publication number
KR101910922B1
KR101910922B1 KR1020110146046A KR20110146046A KR101910922B1 KR 101910922 B1 KR101910922 B1 KR 101910922B1 KR 1020110146046 A KR1020110146046 A KR 1020110146046A KR 20110146046 A KR20110146046 A KR 20110146046A KR 101910922 B1 KR101910922 B1 KR 101910922B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
delete delete
layers
sub
Prior art date
Application number
KR1020110146046A
Other languages
English (en)
Other versions
KR20120078631A (ko
Inventor
드미트로 아팔코브
슈에티 탕
블라디미르 니키틴
Original Assignee
삼성세미콘덕터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성세미콘덕터, 인코포레이티드 filed Critical 삼성세미콘덕터, 인코포레이티드
Publication of KR20120078631A publication Critical patent/KR20120078631A/ko
Application granted granted Critical
Publication of KR101910922B1 publication Critical patent/KR101910922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

자기소자에서 사용 가능한 자기 접합을 제공하는 방법 및 시스템이 개시된다. 상기 자기 접합은 피고정층, 비자성 스페이서층 및 자유층을 포함한다. 상기 비자성 스페이서층은 상기 피고정층 및 상기 자유층 사이에 있다. 상기 자기 접합은, 기록 전류가 상기 자기 접합을 통해 흐를 때, 상기 자유층이 복수의 안정된 자기 상태들 사이에서 스위치될 수 있도록 구성된다. 상기 피고정층 및 상기 자유층 중 적어도 하나는 자성 서브구조를 포함한다. 상기 자성 서브구조는 적어도 하나의 삽입층이 끼워진 적어도 두 개의 자성층들을 포함한다. 각 삽입층은 Cr, Ta, Ti, W, Ru, V, Cu, Mg, 알루미늄 산화물 및 MgO 중 적어도 하나를 포함한다. 상기 자성층들은 교환 결합된다.

Description

스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템{Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories}
본 발명은 자기메모리에 관한 것으로, 특히 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템에 관한 것이다.
자기 메모리들, 특히 자기 임의 추출 메모리들(magnetic random access memories, MRAMs)은 빠른 재생/기록 속도, 탁월한 내구성, 비휘발성 및 동작 중 낮은 전력소모(power consumption)로 각광받고 있다. MRAM은 정보 기록 수단으로 자성 물질들을 활용하여 정보를 저장할 수 있다. MRAM의 한 유형이 스핀 전달 토크 임의 추출 메모리(spin transfer torque random access memory, STT-RAM)이다. STT-RAM은 자기 접합을 통해 유도된 전류에 의해 최소한 부분적으로 쓰여진 자기 접합(magnetic juction)을 활용한다. 상기 자기 접합을 통해 유도된 스핀분극전류(spin polarized current)는, 상기 자기 접합 내에서 자기 모멘트(moment)들에 스핀 토크(spin torque)를 가한다. 그 결과, 스핀 토크에 반응하는 자기 모멘트들를 갖는 층(들)은, 원하는 상태로 스위치 될 수 있다.
스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템을 제공한다.
자기 소자에서 사용 가능한 자기접합을 제공하는 방법 및 시스템을 설명한다. 상기 자기접합은 피고정층, 비자성 스페이서층 및 자유층을 포함한다. 상기 비자성 스페이서층은 상기 피고정층과 상기 자유층 사이에 있다. 상기 자기접합은, 기록 전류가 상기 자기접합을 통하여 흐를 때, 복수의 안정된 자기 상태들 사이에서 상기 자유층이 스위치될 수 있도록 구성된다. 상기 피고정층과 상기 자유층 중 적어도 하나는 자성 서브구조를 포함한다. 상기 자성 서브구조는, 적어도 하나의 삽입층이 끼워진, 적어도 두 개의 자성층들을 포함한다. 각 삽입층은 Cr, Ta, Ti, W, Ru, V, Cu, Mg, 알루미늄 산화물 및 MgO 중 적어도 하나를 포함한다. 상기 자성층들은 교환 결합된다.
스핀 전달 토크에 기반한 메모리들의 성능을 개선한다.
도1은 일반적인 자기 접합을 도시한다.
도2는 기록 전류 대 기록 에러율의 트렌드들을 도시하는 그래프이다.
도3은 자성 서브구조의 예시적인 일 실시예를 도시한다.
도4는 자성 서브구조의 예시적인 다른 실시예를 도시한다.
도5는 자성 서브구조의 예시적인 다른 실시예를 도시한다.
도6은 자성 서브구조의 예시적인 다른 실시예를 도시한다.
도7은 자성 서브구조를 포함하는 자기 접합의 예시적인 일 실시예를 도시한다.
도8은 자성 서브구조를 포함하는 자기 접합의 예시적인 다른 실시예를 도시한다.
도9는 자성 서브구조를 포함하는 자기 접합의 예시적인 다른 실시예를 도시한다.
도10은 자성 서브구조를 포함하는 자기 접합의 예시적인 다른 실시예를 도시한다.
도11은 자성 서브구조를 제공하는 방법의 예시적인 일 실시예를 도시한다.
도12는 자성 서브구조를 포함하는 자기 접합을 제조하는 방법의 예시적인 일 실시예를 포함한다.
도13은 상기 저장 셀(들)의 상기 기억 요소(들) 내의 자기 접합들을 이용한 메모리의 예시적인 일 실시예를 도시한다.
예시적인 실시예들은, 자기 메모리들과 같은 자기 소자들 내에서 사용할 수 있는 자기 접합들 및 이러한 자기 접합들을 사용하는 상기 소자들과 관련된다. 다음에 오는 설명은 당업자가 상기 발명을 제조하고 사용할 수 있도록 나타내고, 특허출원 및 그 요건들의 맥락 내에서 제공된다. 상기 예시적인 실시예들에 대한 다양한 변경들과 여기에서 설명된 상기 포괄적 이론들 및 특징들은 쉽게 명확할 것이다. 특정 실행들에서 제공되는 특정한 방법들 및 시스템들에 대하여 상기 예시적인 실시예들이 주로 설명될 것이다. 그러나, 상기 방법들 및 시스템들은 다른 실행들 내에서 효과적으로 수행될 것이다. 예시적 실시예, 일 실시예 및 다른 실시예와 같은 구문들은 복수의 실시예들은 물론 같거나 다른 실시예들을 나타낼 수 있다. 상기 실시예들은 어떤 구성들을 가지는 시스템들 및/또는 소자들을 고려하여 설명될 것이다. 그러나, 상기 시스템들 및/또는 소자들은 보여진 것보다 더 많거나 적은 구성들을 포함할 수 있고, 상기 구성들의 배열 및 타입의 변경들은 본 발명의 범위를 벗어남 없이 만들어질 수 있다. 상기 예시적인 실시예들은 또한 어떤 단계들을 가지는 특별한 방법들의 맥락 내에서 설명될 수 있다. 그러나, 상기 방법과 시스템은, 다른 그리고/또는 추가적인 단계들 및 상기 예시적인 실시예들에 모순되지 않는 다른 순서들의 단계들을 가지는 다른 방법들을 위해 효과적으로 수행될 수 있다. 이렇게 하여, 본 발명은 보여진 상기 실시예들에 국한되어 의도되지 않으나, 여기에서 설명된 상기 개념들 및 특성들에 일관되는 가장 넓은 범위에 부합하게 된다.
상기 자기 접합을 이용하는 자기 메모리는 물론, 자기 접합을 제공하는 방법들 및 시스템들이 설명된다. 상기 예시적 실시예들은 자기 소자 내에서 사용 가능한 자기 접합을 제공하는 방법들 및 시스템들을 제공한다. 상기 자기 접합은 피고정층, 비자성 스페이스층 및 자유층을 포함한다. 상기 비자성 스페이스층은 상기 피고정층과 상기 자유층 사이에 있다. 상기 자기접합은, 기록 전류가 상기 자기 접합을 통하여 흐를 때, 복수의 안정된 자기 상태들 사이에서 상기 자유층이 스위치될 수 있도록 구성된다. 상기 피고정층과 상기 자유층 중 적어도 하나는 자성 서브구조를 포함한다. 상기 자성 서브구조는, 적어도 하나의 삽입층(insertion layer) 이 끼워진, 적어도 두 개의 자성층들을 포함한다. 각 삽입층은 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 루테늄(Ru), 바나듐(V), 구리(Cu), 마그네슘(Mg), 산화알루미늄 및 산화마그네슘(MgO) 중 적어도 하나를 포함한다. 상기 자성층들은 교환 결합된다.
상기 예시적인 실시예들은 어떤 구성들을 가지는 특정 자기 접합들과 자기 메모리들의 맥락 내에서 설명된다. 당업자는, 본 발명이, 다른 그리고/또는 추가적인 구성들 그리고/또는 본 발명과 모순되지 않는 다른 특징들을 가지는 자기 접합들과 자기 메모리들의 사용에 일관됨을 쉽게 알 것이다. 상기 방법 및 시스템은 또한 상기 스핀 전달 현상, 자기 이방성 및 다른 물리적 현상의 현재 이해의 맥락 내에서 설명된다. 그 결과, 당업자는, 상기 방법 및 시스템의 가동에 대한 이론적 설명들이 스핀 전달, 자기 이방성 및 다른 물리적 현상의 이러한 현 이해를 바탕으로 이루어 짐을 쉽게 알 것이다. 그러나, 여기에서 설명된 상기 방법과 시스템은 특정한 물리적 설명에 의존하지 않는다. 당업자는 또한, 상기 방법과 시스템은 상기 기판에 특별한 관련을 가지는 구조의 맥락 내에서 설명됨을 쉽게 알 것이다. 그러나, 당업자는 상기 방법과 시스템이 다른 구조들과 일관됨을 쉽게 알 것이다. 또한, 상기 방법과 시스템은 합성된 그리고/또는 단일의 어떤 층들의 맥락 내에서 설명된다. 그러나, 당업자는 상기 층들은 다른 구조를 가질 수 있음을 쉽게 알 것이다. 나아가, 상기 방법과 시스템은 특별한 층들을 가지는 자기 접합들 및/또는 하부 구조들의 맥락 내에서 설명된다. 그러나, 당업자는, 상기 방법과 시스템에 모순되지 않는 추가적인 그리고/또는 다른 층들을 가지는 자기 접합들 및/또는 하부 구조들 또한 사용될 수 있음을 쉽게 알 것이다. 게다가, 어떤 구성들은 자성(magnetic), 강자성(ferromagnetic) 및 준강자성(ferrimagnetic)으로 설명된다. 여기에서 사용된 것과 같이, 상기 용어 자성은 강자성, 준강자성 또는 유사한 구조들을 포함할 수 있다. 이렇게, 여기에서 사용되는 바와 같이, “자성” 또는 “강자성”이라는 용어는 강자성체들 및 준강자성체들을 포함하나, 그에 제한되지 않는다. 상기 방법과 시스템은 또한 단일 자기 접합들과 하부 구조들의 맥락 내에서 설명된다. 그러나, 당업자는, 상기 방법과 시스템이, 복수의 자기 접합들을 가지고 복수의 하부 구조들을 사용하는 자기 메모리들의 사용에 관련됨을 쉽게 알 것이다. 나아가, 여기서 사용된 대로, “평면 내(in-plane)”는 실질적으로 자기 접합의 하나 이상의 상기 층들의 평면 내에 있거나 그 평면에 평행하다. 반대로, “수직”은 상기 자기 접합의 하나 이상의 상기 층들에 실질적으로 수직한 방향에 해당한다.
예를 들면, 도1은 일반적인 STT-RAM에서 사용될 수 있는 일반적인 자기터널접합(Magnetic tunneling junction, MTJ, 10)을 도시한다. 일반적인 MTJ(10)는 일반적으로 하부 콘택(11) 상에 배치되고, 일반적인 시드층(들)(seed layer(s), 12)을 이용하며, 일반적인 반강자성 층(antiferromagnetic layer, AFM, 14), 일반적인 피고정층(pined layer, 16), 일반적인 터널 배리어층(tunnel barrier layer, 18), 일반적인 자유층(free layer, 20) 및 일반적인 캡핑 층(capping layer, 22)을 포함한다. 또한 상부 콘택(24)도 도시된다.
일반적인 콘택들(11, 24)은 평면에 수직인 전류(current-perpendicular-to-plane, CPP) 방향, 또는 도1에서 보여진 상기 Z축을 따라 상기 전류를 유도하는데 사용된다. 상기 일반적인 시드층(들)(12)은 일반적으로, 상기 AFM층(14)과 같은, 소정의 결정 구조를 갖는 그 다음 층들의 성장을 돕는데 활용된다. 상기 일반적인 터널 배리어층(tunneling barrier layer, 18)은 비자성을 갖고, 예를 들면 MgO와 같은 얇은 절연체이다.
상기 일반적인 피고정층(16)과 상기 일반적인 자유층(20)은 자성을 갖는다. 상기 일반적인 피고정층(16)의 상기 자화 방향(17)은, 일반적으로 상기 AFM층(14)과의 교환 바이어스(exchange-bias) 상호작용에 의해, 특정 방향으로 정해지거나, 고정된다. 비록 단일층으로 도시되었으나, 상기 일반적인 피고정층(16)은 복수 개의 층들을 포함할 수 있다. 예를 들면, 상기 일반적인 피고정층(16)은, 루테늄(Ru)과 같은 얇은 전도성 층들을 통해 반강자성으로 결합된 자성층들을 포함하는, 합성 반자성층(synthetic antiferromagnetic layer, SAF)일 수 있다. 이러한 SAF 내에, 루테늄의 얇은 층이 끼워진 복수(multiple)의 자성층들이 사용될 수 있다. 다른 실시예에서, 상기 루테늄 층들을 가로지르는 결합은 강자성일 수 있다. 나아가, 상기 일반적인 MTJ(10)의 다른 버전들은, 추가적인 비자성 배리어 또는 전도성 층(도시되지 않음)에 의해 상기 자유층(20)으로부터 분리된 추가적인 피고정층(도시되지 않음)을 포함할 수 있다.
상기 일반적인 자유층(20)은 변화 가능한 자화방향(21)을 갖는다. 비록 단일층으로 도시되었으나, 상기 일반적인 자유층(20) 또한 복수의 층들을 포함할 수 있다. 예를 들면, 상기 일반적인 자유층(20)은, 루테늄과 같은 얇은 전도성 층들을 통해 반강자성으로 또는 강자성으로 결합된 자성층들을 포함하는, 합성층일 수 있다. 상기 일반적인 자유층(20)의 상기 자화 방향(21)은 평면(in-plane) 방향인 것으로 도시되지만, 상기 일반적인 자유층(20)의 상기 자화 방향(21)은 수직 이방성(perpendicular anisotropy)을 가질 수 있다. 이렇게 하여, 상기 피고정층(16)과 자유층(20)은, 상기 층들의 평면에 수직한, 자화방향들(17, 21)을 가질 수 있다.
상기 일반적인 자유층(20)의 상기 자화 방향(21)을 스위치 하도록, 전류가 평면에 수직하게(상기 Z 방향으로) 흐른다. 충분한 전류가 상기 상부 콘택(24)으로부터 상기 하부 콘택(11)으로 흐르면, 상기 일반적인 자유층(20)의 상기 자화 방향(21)은, 상기 일반적인 피고정층(16)의 상기 자화 방향(17)에 평행하게 스위치(switch)될 수 있다. 충분한 전류가 상기 하부 콘택(11)으로부터 상기 상부 콘택(24)으로 흐르면, 상기 자유층의 상기 자화 방향(21)은 상기 피고정층(16)의 자화방향에 반평행하게 스위치 될 수 있다. 자화 배열(magnetic configuration)들의 차이점들은, 다른 자기저항들(magnetoresistances)과 이에 따른 상기 일반적인 MTJ(10)의 다른 논리 상태들(예를 들어, 논리 0와 논리 1)에 상응한다.
STT-RAM 어플리케이션들 내에 사용될 때, 상기 일반적인 MTJ(10)의 상기 자유층(21)은 비교적 낮은 전류에서 스위치되는 것이 요구된다. 임계 스위칭 전류(IC0)는, 평형 방향(equilibrium orientation) 주위에서 자유층의 자화 방향(21)의 극미한 세차 운동(precession)이 불안정해지는 점에서의 가장 낮은 전류이다. 예를 들면, IC0는 몇 mA 또는 그 이하의 단위(order)에 있을 것이 요구될 수 있다. 또한, 짧은 전류 펄스(pulse)가, 더 높은 데이터 속도(rates)에서 상기 일반적인 자성 요소(10)를 프로그래밍하는데 사용될 것이 요구된다. 예를 들면, 20 ~ 30 ns 또는 그 이하의 단위의 전류 펄스들이 요구된다.
상기 일반적인 MTJ(10)는 스핀 전달(spin transfer)을 사용하여 기록될 수 있고, STT-RAM에 사용될 수 있으나, 문제점들이 있다. 예를 들면, 기록 에러율(write error rates)이, 용인될 수 있는 IC0와 펄스폭(pulse width)을 가지는 메모리들에 소정의 것보다 높을 수 있다. 상기 기록 에러율(WER)은, 상기 일반적인 스위칭 전류와 적어도 동일한 전류가 적용되는 때, 셀(즉, 상기 일반적인 자기 접합의 자유층(20)의 자화방향(21))이 스위치 되지 않을 가능성이다. 상기 WER은 10-9 또는 그 이하일 것이 요구된다. 그러나, 상기 일반적인 자유층(20)은 일반적으로 이 값을 초과하는 큰 WER을 가진다. 또한, 더 짧은 기록 전류 펄스를 위한 개선에, 상기 WER이 도전이 될 수 있음이 결론지어졌다. 예를 들면, 도2는 다른 폭들의 펄스들에 대한 WER들의 트렌드를 도시하는 그래프(50)이다. 상기 그래프(50)의 실제 데이터는 기입되지 않음을 주의한다. 그 대신, 상기 그래프(50)는 트랜드들을 나타내고 있다. 상기 펄스 폭은, 가장 긴 것부터 가장 짧은 것까지, 곡선 52, 54, 56 및 58이다. 상기 그래프(50)에서 보여질 수 있는 것과 같이, 더 큰 펄스 폭들에서, 상기 WER 대 기록 전류는 더 큰 기울기를 가진다. 이렇게, 같은 펄스 폭에서 더 큰 기록 전류의 적용은 상기 WER의 큰 감소를 가져올 수 있다. 그러나, 곡선 54, 56 및 58에서 상기 펄스 폭들이 짧아짐에 따라, 상기 곡선 54, 56 및 58의 상기 기울기는 감소한다. 펄스 폭의 감소에 대하여, 전류의 증가가 상기 WER의 감소를 가져올 가능성이 더 적다. 그 결과, 상기 일반적인 MTJ(10)를 이용하는 메모리들은, 기록 전류의 증가에 의해 치유되지 않을 수 있는, 용인될 수 없는 큰 WER을 가질 수 있다.
상기 WER과 같은 특성들을 개선하기 위해 다양한 일반적인 방안들이 제안되어 왔다. 예를 들면, 자기장에 의해 유도된 스위칭 및/또는 복잡한 구조를 가지는 자기 접합이 사용될 수 있다. 그러나, 다른 특성들을 유지하면서 상기 WER을 감소시키는 이러한 일반적인 방법들의 가능성은 제한적이다. 예를 들면, 확장성, 에너지 소비 및/또는 내열성은 이러한 일반적인 방법들에 의하여 불리한 영향을 받을 수 있다.
상기 WER뿐 아니라, 상기 일반적인 MTJ(10)에 대한 다른 이슈들이 존재할 수 있다. 수직 정열된 상기 자화방향들(17, 21)을 가지는 일반적인 MTJ(10)들에 대하여, 자기 저항은, 평면 내의 자화방향을 가지는 일반적인 MTJ(10)보다 낮을 수 있다. 그 결과, 상기 일반적인 MTJ(10)로부터의 상기 신호는 소정의 것보다 낮을 수 있다. 이러한 수직적인 일반적인 MTJ(10)들은 또한 높은 감쇠(damping)를 보인다. 그런 의미에서, 스위칭 성능은 불리한 영향을 받는다. 이렇게, 상기 일반적인 MTJ(10)를 사용하는 메모리의 성능은 여전히 개선이 요구된다.
그러한 이유로, 상기 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템이 필요하다. 여기에서 설명된 상기 방법 및 시스템은 이러한 필요를 다룬다.
도3은 자기 소자들 내에서 사용 가능한 자성 하부 구조(100)의 예시적 실시예를 도시한다. 자기 소자의 예는, 자기 터널 접합(MTJ), 스핀 밸브 또는 탄도 자기저항(ballistic magnetoresistance) 구조 또는 이들의 조합이다. 상기 자성 서브구조(100)가 사용되는 상기 자기 소자는 다양한 어플리케이션들에 사용될 수 있다. 예를 들면, 상기 자기 소자, 그리고 이러한 상기 자성 서브구조는 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 명료성을 위해, 도3은 스케일에 맞지 않는다. 상기 자성 서브구조(100)는 제1 강자성층(110), 삽입층(120) 그리고 제2 강자성층(130)을 포함한다. 층들(110, 120, 130)은 특별한 방향으로 도시되지만, 이 방향은 다른 실시예들에서 다양해 질 수 있다. 예를 들면, 상기 강자성층(110)은 상기 자성 서브구조(100)의 가장 위에(미도시된 기판으로부터 가장 멀리) 있을 수 있다.
상기 강자성층들은(110 및 130)은 니켈(Ni), 철(Fe) 및 코발트(Co) 중 하나 이상을, 특히 합금 형태로 포함할 수 있다. 몇몇 실시예들에서, 상기 강자성 층들(110 및 130)은 CoFe을 포함한다. 몇몇의 이러한 실시예들에서, 상기 강자성층들(110 및 130)은 CoFeB로 이루어진다. 상기 강자성층들(110 및 130) 중 하나 또는 모두는 상온에서 안정되도록 구성된다. 예를 들면, 상기 강자성층들(110 및/또는 130)의 자기 이방성 에너지는 kbT의 최소한 60배가 될 수 있다. 어떤 실시예들에서, 상기 강자성층들(110 및/또는 130)의 상기 자기 이방성 에너지들은 상온(대략 섭씨 30도)에서 kbT의 최소한 80배가 된다. 또한, 상기 층들(110 및 130)은 자기적으로 결합된다. 몇몇의 이러한 실시예들에서, 상기 층들(110 및 130)은 교환 결합된다. 몇몇 실시예들에서, 이러한 교환 결합은, 상기 강자성층들(110 및 130)의 자화방향들(도3에 미도시)이 실질적으로 평행하게 되도록 한다. 다른 실시예들에서, 상기 교환 결합은, 상기 층들(110 및 130)의 상기 자화방향들이 실질적으로 반평행 또는 다른 방향을 갖도록 할 수 있다. 이러한 몇몇 실시예들에서, 상기 층 110 및/또는 130은 강한 수직 이방성을 가질 수 있다. 다르게 말하면, 상기 층 110 및/또는 130은 평면 내(in-plane)에서 약할 수 있다. 예를 들면, 이러한 몇몇 실시예들에서, 상기 층 110 및/또는 130의 상기 수직 이방성 에너지는 수직 반자화 에너지(out-of-plane demagnetization energy)보다 작지만 그에 가까울 수 있다. (가장자리들에서의 감소된 반자화 장 때문에, 큰 셀들에서는 4πMs에 근접하고 더 작은 셀들에서는 4πMs보다 작은) 예를 들면, 상기 수직 이방성 에너지는 상기 수직 반자화 에너지의 최소한 40 퍼센트일 수 있다. 이러한 몇몇 실시예들에서, 상기 수직 이방성 에너지는 상기 반자화 에너지의 90 퍼센트 이하일 수 있다. 다른 실시예들에서, 상기 층들(110 및 130)의 상기 자화방향들은 모두 수직이다. 다른 실시예들에서, 상기 층들(110 및 130)의 자화방향들 중 하나 또는 모두는 평면 내 그리고 평면에 수직인 요소들을 가진다.
상기 삽입층(120)은 상기 강자성층들(110 및 130) 사이에 있는 비자성층이다. 상기 삽입층(120)은 전도성일 수 있다. 예를 들면, 상기 삽입층은 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 및 루테늄(Ru) 중 최소한 하나와 같은 물질들을 포함할 수 있다. 이러한 몇몇 실시예들에서, 상기 삽입층(120)은 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 및 루테늄(Ru) 중 하나로 이루어진다. 다른 실시예들에서, 상기 삽입층(120)은 산화 알루미늄 및/또는 산화 마그네슘(MgO)과 같은 절연체일 수 있다. 상기 삽입층(120)은 상기 층들 110 및 130 사이의 상기 자기 결합을 조정하는데 사용될 수 있다. 상기 삽입층(120)은 또한, 상기 자성 서브구조(100)를 이용하는 자기 터널 접합의 상기 터널자기저항비(TMR)를 개선하는데 사용될 수 있다. 상기 자성 서브구조(100)의 상기 강자성층들 사이의 상기 결합 및 상기 자성 서브구조(100)를 이용하는 상기 자기 터널 접합의 상기 TMR은, 상기 강자성층들(110 및 130)의 두께 및 구성들은 물론, 상기 삽입층(120)의 구성 및 두께를 변화시킴으로써 조정될 수 있다.
상기 자성 서브구조(100)의 성질들은 상기 삽입층(120)과 상기 강자성층들(110 및 130)의 조합을 이용하여 조정될 수 있다. 그 결과, 상기 자성 서브구조(110)가 사용되는 자기 소자의 상기 성질들이, 또한 원하는 대로 구성될 수 있다. 예를 들면, 상기 자성 서브구조(100)가 사용되는 상기 자기 소자의 상기 TMR이 강화될 수 있는데, 이는 상기 자유층의 개선된 결정화(crystallization)와 터널 접합, 특히 두 배리어들(barriers) 간의 터널 접합의 격자 정합(lattice match)에 기인한다. 상기 WER 및 데이터 속도(data rate)와 같은 스위칭 특성들은, 상기 자성 서브구조(100)가 사용되는 자기 소자에서 강화될 수 있다.
도4는 자기 소자, 예를 들면 MTJ, 스핀 밸브, 또는 탄도 자기저항 구조, 또는 이들의 조합에서 사용 가능한 자성 서브구조(100')의 예시적 일 실시예를 도시한다. 상기 자성 서브구조(100')가 사용되는 상기 자기 소자는 다양한 어플리케이션들에 사용될 수 있다. 예를 들면, 상기 자기 소자 및 상기 자성 서브구조는 STT-RAM과 같은 자기 메모리에서 사용될 수 있다. 명확성을 위해, 도4는 스케일에 맞지 않는다. 상기 자성 서브구조 100'은 상기 자성 서브구조 100 과 유사하다. 따라서, 유사한 구성들은 비슷한 도면부호를 갖는다. 상기 자성 서브구조(100')는 이렇게, 상기 제1 강자성층(110), 상기 삽입층(120) 및 상기 제2 강자성층(130)과 유사한 제1 강자성층(110'), 삽입층(120') 및 제2 강자성층(130')을 포함한다. 110', 120' 및 130'층들은 특정 방향에 따라 적층되는 것으로 도시되나, 이 방향은 다른 실시예들에서 다양하게 될 수 있다. 예를 들면, 상기 강자성층(110')은 상기 자성 서브구조(100')의 가장 위에(미도시된 기판으로부터 가장 멀리) 있을 수 있다.
상기 자성 서브구조(100')는, 상기 강자성층(110')이 약한 평면 이방성(weak in-plane anisotropy)을 갖도록 구성된다. 이렇게 하여, 상기 층 110'의 상기 수직 이방성 에너지는 상기 수직 반자화 에너지보다 작으나 그에 가까울 수 있다. 예를 들면, 상기 수직 이방성 에너지는 상기 층 110'의 상기 수직 반자화 에너지의 최소한 40 퍼센트일 수 있다. 몇몇 이러한 실시예들에서, 상기 수직 이방성 에너지는 상기 반자화 에너지의 90 퍼센트 이하일 수 있다. 이렇게 하여, 상기 층 130'과의 상호작용 없이, 상기 강자성층 110의 자화방향은 평면 내에 있다. 반대로, 상기 층 130'은 강한 수직 이방성을 가진다. 이렇게 하여, 상기 수직 이방성 에너지는 상기 수직 반자화 에너지보다 더 크다. 몇몇 실시예들에서, 상기 수직 이방성 에너지는 상기 수직 반자화 에너지보다 상당히 크다. 예를 들면, 몇몇 실시예들에서, 상기 수직 이방성 에너지는 상기 수직 반자화 에너지보다 2 내지 4 킬로 에르스텟(kOe) 이상일 수 있다.
상기 강자성층들(110' 및 130')은 니켈(Ni), 철(Fe) 및 코발트(Co) 중 하나 이상을, 특히 합금 형태로 포함할 수 있다. 몇몇 실시예들에서, 상기 강자성층들(110' 및 130')은 CoFeB와 같은 형태로 CoFe을 포함한다. 예를 들면, 몇몇 실시예들에서, 상기 강자성층들(110' 및/또는 130')은, CoFeB, CoPd, CoPt, FePt와 같은 합금들의 단일층 및/또는 Co/Pd, Co/Pt, Fe/Pt, Co/Ru과 같은 복수층들을 포함할 수 있다. 상기 강자성층들(110' 및 130') 중 적어도 하나는 상온에서 안정되도록 구성된다. 예를 들면, 상기 강자성층들(110' 및/또는 130') 중 하나 또는 모두의 상기 자기 이방성 에너지는, kbT의 최소한 60배일 수 있다. 몇몇 실시예들에서, 상기 강자성층들(110' 및/또는 130') 중 하나 또는 모두의 상기 자기 이방성 에너지들은 상온(약 섭씨 30도)에서 kbT의 최소한 80배이다.
상기 강자성층들(110' 및 130')은 자기적으로 결합된다. 이러한 몇몇 실시예들에서, 상기 층들(110' 및 130')은 교환 결합돤다. 상기 자화방향들의 최종 결과는 도4에서 보여진다. 상기 강자성층 110'의 상기 자화방향 112, 상기 강자성층 130'의 상기 자화방향 132 및 상기 구조 100'의 상기 최종(net) 자화방향 102이 보여진다. 도4에서 보여질 수 있는 것과 같이, 상기 자화방향 112는 평면 내에 있지 않다. 이는 상기 층들 110' 및 130' 사이의 상기 자기 결합 때문이다. 높은 수직 이방성 에너지의 층(130')은 약한 평면 이방성의 층(110')과 자기적으로 결합하여, 상기 층 110'의 상기 자화방향(112)을 수직(out-of-plane)에 있게 하는 원인이 된다. 이렇게 하여, 상기 자화방향 112는 평면 내의 구성 또는 평면에 수직한 구성들을 가진다. 그 결과, 상기 자성 구조(100')의 상기 최종 모멘트는 평면 내의 구성 및 평면에 수직인 구성들을 가진다. 상기 층들 110'및 130' 사이의 상기 교환 상호작용 때문에, 상기 자성 서브구조(100')의 상기 자화방향(102)은 상기 z축(상기 자성 서브구조(100')의 상기 평면에 수직)으로부터 θ각 상에 있다. 최종 결과는, 상기 자성 서브구조(100')의 상기 자화방향(102)은 상기 z축으로부터 일 각도 내에서 안정하다는 것이다. 그 결과, 개선된 스위칭 특성들, 내열성 및 확장성이 달성될 수 있다.
상기 초기의 0이 아닌 각도는, 상기 자성 서브구조(100')의 상기 자화방향이 스핀 전달 토크에 의해 더 쉽게 스위치되도록 한다. 예를 들면, 상기 자성 서브구조(100')는 MTJ에서 사용될 수 있다. 이 특성은, 이러한 자기 요소의 더 낮은 기록 에러율에 상응한다. 상기 더 낮은 WER은 낮은 펄스 폭들(높은 데이터 속도들)에서도 달성될 수 있다. 특히, 상기 기록 에러율 대 기록 전류의 기울기는, 10ns보다 작은 펄스 폭들에서도 상당히 크게 유지될 수 있다. 몇몇 실시예들에서, 10-9 이하의 용인 가능한 기록 에러율은 10 ~ 30ns 이하의 펄스 폭에서 달성될 수 있다. 이렇게, 외부 장(external field)과 같은 메커니즘을 이용하여 스위칭을 보조하는 것 대신에, 상기 높은 에러율들의 상기 물리적 원인이 다루어 진다. 그 결과, MTJ와 같은 자기 요소에서 사용될 때, 상기 자성 서브구조(100')는 낮은 펄스 폭들에서도 개선된 기록 에러율을 가질 수 있다.
도5는 자기 소자, 예를 들면, MTJ, 스핀 밸브, 또는 탄도 자기저항 구조, 또는 이들의 조합에서 사용 가능한 자성 서브구조(100")의 예시적 일 실시예를 도시한다. 상기 자성 서브구조(100")가 사용되는 상기 자기 소자는 다양한 어플리케이션들에서 사용될 수 있다. 예를 들면, 상기 자기 소자, 그리고 이러한 상기 자성 서브구조는 STT-RAM과 같은 자기 메모리에서 사용될 수 있다. 명확성을 위해, 도5는 스케일에 맞지 않는다. 상기 자성 서브구조(100")은 상기 자성 서브구조들(100 및 100')과 유사하다. 따라서, 유사한 구성들은 비슷한 도면부호를 갖는다. 상기 자성 서브구조(100")는 이렇게, 상기 제1 강자성층(110/110'), 상기 삽입층(120/120') 및 상기 제2 강자성층(130/130')과 유사한 제1 강자성층(110"), 삽입층(120") 및 제2 강자성층(130")을 포함한다. 110", 120" 및 130" 층들은 특정 방향을 따라 적층는 것으로 도시되지만, 이 방향은 다른 실시예들에서 다양하게 될 수 있다. 예를 들면, 상기 강자성층(110")은 상기 자성 서브구조(100")의 가장 위에(미도시된 기판으로부터 가장 멀리) 있을 수 있다.
상기 자성 서브구조(100")은 또한, 추가적 삽입층(140) 및 다른 강자성층(150)을 포함한다. 상기 보여진 실시예에서, 상기 층들 110" 및 150은 약한 평면 이방성(in-plane anisotropy)을 가진다. 이렇게, 그 이상은 아닌, 상기 강자성층들(110" 및 150)의 상기 자화방향들은 평면 내에 있다. 상기 층 130"은 강한 수직 이방성을 갖는다. 몇몇 실시예들에서, 상기 층 130"은 상기 층들 110" 및 150 보다 더 두껍다. 예를 들면, 상기 층 130"은 상기 층들 110" 및 150의 상기 두께의 합과 동일한 두께를 가질 수 있다. 상기 층들 110", 130" 및 150은 자기적으로 결합된다. 몇몇 실시예들에서, 상기 층들 110", 130" 및 150은 교환 결합된다. 나아가, 상기 층 130"은 상온에서 자기적으로 안정하다. 몇몇 실시예들에서, 상기 강자성층 130"의 상기 자기 이방성 에너지는 상온에서 kbT의 최소 60배이다. 몇몇 이러한 실시예들에서, 상기 강자성층 130"의 상기 자기 이방성 에너지들은 상온에서 kbT의 최소 80배이다.
도5는 또한, 각각 상기 층들(110", 130" 및 150)의 상기 자화방향들(112' 132'및 152)을 도시한다. 나아가, 상기 자성 서브구조(100")의 상기 최종 자화방향(102')이 보여진다. 상기 자화방향들 112'및 152는 같은 것으로 보여진다. 그러나, 다른 실시예들에서, 상기 자화방향들 112'및 152는 다를 수 있다. 도5에서 보여질 수 있는 것과 같이, 상기 자화방향들(112'및 152)은 평면 내에 있지 않다. 이는 상기 층들(110"/150 및 130") 사이의 상기 자기 결합 때문이다. 그 결과, 상기 자성 구조(100")의 상기 최종 모멘트(102')는 평면 내의 구성 및 평면에 수직한 구성을 가진다. 상기 층들(110"/150 및 130") 사이의 상기 교환 상호작용 때문에, 상기 자성 서브구조(100")의 상기 자화방향(102')은 상기 z축(상기 자성 서브구조(100")의 상기 평면에 수직)으로부터 θ'의 각 상에 있다. 최종 결과는, 상기 자성 서브구조(100")의 상기 자화방향(102')은 상기 z축으로부터 일 각도 내에서 안정하다는 것이다. 그 결과, 개선된 스위칭 특성들, 내열성 및 확장성이 달성될 수 있다.
상기 자성 서브구조 100"는 상기 자성 서브구조 100'와 그 이익들을 공유한다. 특히, MTJ와 같은 자기 요소에서 사용될 때, 상기 MTJ는 더 낮은 WER을 가질 수 있다. 그 결과, MTJ와 같은 자기 요소에서 사용될 때, 상기 자성 서브구조(100")는 낮은 펄스 폭들에서도 개선된 기록 에러율을 가질 수 있다. 동시에, 상기 자성 서브구조(100")는 자기적으로 안정할 수 있다.
도6는 자기 소자, 예를 들면, MTJ, 스핀 밸브, 또는 탄도 자기저항 구조, 또는 이들의 조합에서 사용 가능한 자성 서브구조(100"')의 예시적 일 실시예를 도시한다. 상기 자성 서브구조(100"')가 사용되는 상기 자기 소자는 다양한 어플리케이션들에서 사용될 수 있다. 예를 들면, 상기 자기 소자, 그리고 이러한 상기 자성 서브구조는 STT-RAM과 같은 자기 메모리에서 사용될 수 있다. 명확성을 위해, 도6는 스케일에 맞지 않는다. 상기 자성 서브구조(100"')은 상기 자성 서브구조들(100, 100' 및 100")과 유사하다. 따라서, 유사한 구성들은 비슷한 도면부호를 갖는다. 상기 자성 서브구조(100"')는 이렇게, 상기 제1 강자성층(110/110'/110"), 상기 삽입층(120/120'/120"), 상기 제2 강자성층(130/130'/130"), 상기 추가 삽입층(140) 및 상기 다른 강자성층(150)과 유사한, 제1 강자성층(110"'), 삽입층(120"'), 제2 강자성층(130"'), 추가 삽입층(140') 및 다른 강자성층(150')을 포함한다. 110"', 120"', 130"', 140' 및 150' 층들은 특정 방향을 따라 적층되는 것으로 도시되나, 이 방향은 다른 실시예들에서 다양하게 될 수 있다. 예를 들면, 상기 강자성층 130"'은 상기 자성 서브구조(100"')의 가장 위에(미도시된 기판으로부터 가장 멀리) 있을 수 있다.
상기 자성 서브구조(100"')에서, 상기 약한 이방성의 평면 층(110"')은 상기 수직층들 130"' 및 150' 사이에 있다. 더함 없이, 상기 강자성층(110"')의 상기 자화방향은 평면 내에 있다. 몇몇 실시예들에서, 상기 층 110"'은 상기 층들 130"' 및 150'보다 두껍다. 예를 들면, 상기 층 110"'은 상기 층들 130"' 및 150'의 두께의 합과 동일한 두께를 가질 수 있다. 상기 층들(110"', 130"', 및 150')은 자기적으로 결합된다. 몇몇 실시예들에서, 상기 층들(110"', 130"', 및 150')은 교환 결합된다. 나아가, 상기 층들(130"' 및 150')은 상온에서 자기적으로 안정하다. 몇몇 실시예들에서, 상기 강자성층들(130"' 및/또는 150')의 상기 자기 이방성 에너지는 상온에서 kbT의 최소 60배이다. 다른 실시예들에서, 상기 강자성층들(110"', 130"' 및/또는 150')의 상기 자기 이방성 에너지는 상온에서 kbT의 최소 80배이다.
도6는 또한, 각각 상기 층들(110"', 130"' 및 150')의 상기 자화방향들(112", 132" 및 152')을 도시한다. 나아가, 상기 자성 서브구조(100"')의 상기 최종 자화방향(102")이 보여진다. 상기 자화방향들 132" 및 152'은 같은 것으로 보여진다. 그러나, 다른 실시예들에서, 상기 자화방향들 132" 및 152'은 다를 수 있다. 도6에서 보여질 수 있는 것과 같이, 상기 자화방향 112"은 평면 내에 있지 않다. 이는 상기 층들(110"' 및 130"'/150') 사이의 상기 자기 결합 때문이다. 그 결과, 상기 자성 구조(100"')의 상기 최종 모멘트(102")는 평면 내의 구성 및 평면에 수직한 구성을 가진다. 상기 층들(110"' 및 130"'/150') 사이의 상기 교환 상호작용 때문에, 상기 자성 서브구조(100"')의 상기 자화방향(102")은 상기 z축(상기 자성 서브구조(100"')의 상기 평면에 수직)으로부터 θ"의 각 상에 있다. 최종 결과는, 상기 자성 서브구조(100"')의 상기 자화방향(102")은 상기 z축으로부터 일 각도 내에서 안정하다는 것이다. 그 결과, 개선된 스위칭 특성들, 내열성 및 확장성이 달성될 수 있다.
상기 자성 서브구조 100"'은 상기 자성 서브구조 100'의 이익들을 공유한다. 특히, MTJ와 같은 자기 요소에서 사용될 때, 상기 MTJ는 더 낮은 WER을 가질 수 있다. 그 결과, MTJ와 같은 자기 요소에서 사용될 때, 상기 자성 서브구조(100"')는 낮은 펄스 폭들에서도 개선된 기록 에러율을 가질 수 있다. 동시에, 상기 자성 서브구조(100"')는 자기적으로 안정할 수 있다.
도7은 자성 서브구조를 포함하는 자기 접합(200)의 예시적 일 실시예를 도시한다. 명확성을 위해, 도7은 스케일에 맞지 않다. 상기 자기 접합(200)은 피고정층(210), 비자성 스페이서층(220) 및 자유층(230)을 포함한다. 층들 210, 220 및 230은 특정 방향을 따라 적층되는 것으로 보여지나, 이 방향은 다른 실시예들에서 다양해 질 수 있다. 예를 들면, 상기 피고정층(210)은 상기 자기 접합(200)의 상부에(미도시된 기판으로부터 멀리) 가까울 수 있다. 또한, 선택적 시드층(202), 선택적 고정층(204) 및 선택적 캡핑층(240)이 보여진다. 상기 선택적 고정층(204)은 상기 피고정층(210)의 상기 자화방향(미도시)을 고정하는데 사용될 수 있다. 몇몇 실시예들에서, 상기 선택적 고정층(204)은, 교환 바이어스(exchange-bias) 상호작용에 의해 상기 피고정층(210)의 상기 자화방향을 고정하는 AFM층 또는 복수층일 수 있다. 그러나, 다른 실시예들에서, 상기 선택적 고정층(204)은 생략될 수 있고, 또는 다른 구조가 사용될 수 있다. 상기 자기 접합(200)은 또한, 기록 전류가 상기 자기 접합(200)을 통하여 흐를 때, 상기 자유층(230)이 안정한 자기 상태들 사이에서 스위치되도록 구성된다. 이렇게 하여, 상기 자유층(230)은 스핀 전달 토크를 이용하여 스위치 가능하다.
상기 피고정층(210)은 단일층을 도시되었으나, 복수 개의 층들을 포함할 수 있다. 예를 들면, 상기 피고정층(210)은, 루테늄(Ru)과 같은 얇은 층들을 통해 반강자성으로 또는 강자성으로 결합된 자성층들을 포함하는 SAF일 수 있다. 이러한 SAF에서, 루테늄(Ru) 또는 다른 물질의 얇은 층(들)이 끼워진 복수의 자성층들이 사용될 수 있다. 상기 피고정층(210)은 또한 다른 복수층일 수 있다. 도7에 자화방향이 도시되어 있지 않지만, 상기 피고정층(210)은 상기 수직 반자화 에너지를 초과하는 수직 이방성 에너지를 가질 수 있다. 이렇게 하여, 상기 피고정층(210)은 평면에 수직한 방향인 자기 모멘트를 가질 수 있다. 다른 실시예들에서, 상기 피고정층(210)의 상기 자기 모멘트는 평면 내에 있다. 상기 피고정층(210)의 상기 자화방향의 다른 방향들이 가능하다.
상기 스페이서층(220)은 비자성이다. 몇몇 실시예들에서, 상기 스페이서 층(220)은 절연체, 예를 들면 터널 배리어다. 이러한 실시예들에서, 상기 스페이서 층(220)은, 상기 자기 접합의 상기 TMR을 강화할 수 있는 결정성 MgO을 포함할 수 있다. 다른 실시예들에서, 상기 스페이서층은 Cu와 같은 전도체일 수 있다. 대체 실시예들에서, 상기 스페이서층(220)은 다른 구조, 예를 들면 절연 매트릭스 내의 전도성 채널들을 포함하는 과립층(granular layer)을 가질 수 있다.
상기 자유층(230)은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')를 포함한다. 몇몇 실시예들에서, 상기 자유층(230)은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')로 구성된다.
상기 자성 서브구조(100, 100', 100" 및/또는 100"')가 상기 자유층(230)에 사용되기 때문에, 상기 자기 접합(200)은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')의 이익들을 공유한다. 특히, 상기 자기 접합(200)은 열적으로 안정할 수 있다. 나아가, 상기 자유층(230)의 상기 최종 자화방향은 상기 z축으로부터 일 각도에 있을 수 있는데, 이는 90도 보다 작고 0도 보다는 크다. 다르게 말하면, 상기 자유층(230)의 상기 최종 자화방향은 z축으로부터 비스듬하다. 이렇게 하여, 상기 자유층(230)은 스핀 전달 토크를 사용하여 스위치되는 것이 더 쉬울 수 있다. 나아가, 상기 자기 접합의 상기 WER이 감소될 수 있다.
도8은 자성 서브구조를 포함하는 자기 접합(200')의 예시적 일 실시예를 도시한다. 명확성을 위해, 도8은 스케일에 맞지 않다. 상기 자기 접합 200'은 상기 자기 접합 200과 유사하다. 이렇게 하여, 유사한 층들은 비슷한 도면부호를 갖는다. 상기 자기 접합(200')은, 상기 층들(210, 220 및 230)에 각각 유사한, 피고정층(210'), 비자성 스페이서층(220') 및 자유층(230')을 포함한다. 층들 210', 220' 및 230'은 특정 방향을 따라 적층되는 것으로 도시되지만, 이 방향은 다른 실시예들에서 다양해 질 수 있다. 예를 들면, 상기 피고정층(210')은 상기 자기 접합(200')의 상부에(미도시된 기판으로부터 멀리) 가까울 수 있다. 또한, 상기 선택 시드층(202), 상기 선택적 고정층(204) 및 상기 선택적 캡핑층(240)에 유사한, 선택적 시드층(202'), 선택적 고정층(204') 및 선택적 캡핑층(240')이 보여진다. 상기 자기 접합(200')은 또한, 기록 전류가 상기 자기 접합(200')을 통하여 흐를 때, 상기 자유층(230')이 안정한 자기 상태들 사이에서 스위치되도록 구성된다. 이렇게 하여, 상기 자유층(230')은 스핀 전달 토크를 이용하여 스위치 가능하다.
상기 스페이서 층(220')은 비자성이다. 몇몇 실시예들에서, 상기 스페이서 층(220')은 절연체, 예를 들면 터널 배리어다. 이러한 실시예들에서, 상기 스페이서 층(220')은, 상기 자기 접합의 상기 터널자기저항(TMR)을 강화할 수 있는 결정성 MgO을 포함할 수 있다. 다른 실시예들에서, 상기 스페이서층은 Cu와 같은 전도체일 수 있다. 대체 실시예들에서, 상기 스페이서층(220')은 다른 구조, 예를 들면 절연 매트릭스 내에 전도성 채널들을 포함하는 과립층을 가질 수 있다.
상기 자유층(230')은 단일층일 수 있거나, 복수의 층들을 포함할 수 있다. 예를 들면, 상기 자유층(230')은, Ru과 같은 얇은 층들을 통해 반강자성으로 또는 강자성으로 결합된 자성층들을 포함하는 SAF일 수 있다. 이러한 SAF 내에서, Ru 또는 다른 물질의 얇은 층(들)이 끼워진 복수의 자성층들이 사용될 수 있다. 상기 자유층(230')은 또한 다른 복수층일 수 있다. 도8에서 자화방향이 도시되어 있지 않지만, 상기 자유층은 상기 수직 반자화 에너지를 초과하는 수직 이방성 에너지를 가질 수 있다.
상기 피고정층(210')은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')을 포함한다. 몇몇 실시예들에서, 상기 피고정층(210')은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')로 구성된다.
도9은 자성 서브구조를 포함하는 자기 접합(200")의 예시적 일 실시예를 도시한다. 명확성을 위해, 도9은 스케일에 맞지 않다. 상기 자기 접합 200"는 상기 자기 접합들 200 및 200'와 유사하다. 이렇게 하여, 유사한 층들은 비슷한 도면부호를 갖는다. 상기 자기 접합(200")은, 상기 층들(210/210', 220/220' 및 230/230')에 각각 유사한, 피고정층(210"), 비자성 스페이서층(220") 및 자유층(230")을 포함한다. 층들 210", 220" 및 230"은 특정 방향을 따라 적층되는 것으로 보여지나, 이 방향은 다른 실시예들에서 다양해 질 수 있다. 예를 들면, 상기 피고정층(210")은 상기 자기 접합(200")의 상부에(미도시된 기판으로부터 멀리) 가까울 수 있다. 또한, 상기 선택적 시드 층(202/202'), 선택적 고정층(204/204') 및 선택적 캡핑층(240/240')에 유사한, 선택적 시드 층(202"), 선택적 고정층(204") 및 선택적 캡핑층(240")이 보여진다. 상기 자기 접합(200")은 또한, 기록 전류가 상기 자기 접합(200")을 통하여 흐를 때, 상기 자유층(230")이 안정한 자기 상태들 사이에서 스위치되도록 구성된다. 이렇게 하여, 상기 자유층(230")은 스핀 전달 토크를 이용하여 스위치 가능하다.
상기 피고정층(210")은 상기 자성 서브구조(100, 100', 100" 및/또는 100""')을 포함한다. 몇몇 실시예들에서, 상기 피고정층(210")은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')로 구성된다.
상기 스페이서층(220")은 비자성이다. 몇몇 실시예들에서, 상기 스페이서 층(220")은 절연체, 예를 들면 터널 배리어다. 이러한 실시예들에서, 상기 스페이서 층(220")은, 상기 자기 접합의 상기 TMR을 강화할 수 있는 결정성 MgO을 포함할 수 있다. 다른 실시예들에서, 상기 스페이서층(220")은 Cu와 같은 전도체일 수 있다. 대체 실시예들에서, 상기 스페이서층(220")은 다른 구조, 예를 들면 절연 매트릭스 내에 전도성 채널들을 포함하는 과립층을 가질 수 있다.
상기 자유층(230")은 상기 자성 서브구조(100, 100', 100" 및/또는 100""')를 포함한다. 몇몇 실시예들에서, 상기 자유층(230")은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')로 구성된다.
상기 자성 서브구조(100, 100', 100" 및/또는 100"')가 상기 자유층(230")에 사용되기 때문에, 상기 자기 접합(200")은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')의 이익들을 공유한다. 특히, 상기 자기 접합(200")은 열적으로 안정할 수 있다. 나아가, 상기 자유층(230")의 상기 최종 자화방향은 상기 z축으로부터 일 각도에 있을 수 있는데, 이는 90도 보다 작고 0도 보다는 크다. 다르게 말하면, 상기 자유층(230")의 상기 최종 자화방향은 z축으로부터 비스듬하다. 이렇게 하여, 상기 자유층(230")은 스핀 전달 토크를 사용하여 스위치되는 것이 더 쉬울 수 있다. 나아가, 상기 자기 접합의 상기 WER이 감소될 수 있다.
도10은 자성 서브구조를 포함하는 자기 접합(200"')의 예시적 일 실시예를 도시한다. 명확성을 위해, 도10은 스케일에 맞지 않다. 상기 자기 접합 200"'은 상기 자기 접합들(200, 200' 및 200")에 유사하다. 이렇게 하여, 유사한 층들은 비슷한 도면부호를 갖는다. 상기 자기 접합(200"')은, 상기 층들(210/210'/210", 220/220'/220" 및 230/230'/230")에 각각 유사한, 피고정층(210"'), 비자성 스페이서층(220"') 및 자유층(230"')을 포함한다. 상기 자기 접합(200"')은 또한, 층들 202/202'/202"), 204/204'/204" 및 240/240'/240"에 각각 유사한, 선택적 층들 202"', 204"' 및 240"'을 포함하는 것으로 보여진다. 또한, 추가적인 비자성 스페이서층(250), 추가적인 피고정층(260) 및 추가적인 선택적 고정층(270)이 보여진다. 상기 층들(250, 260 및 270)은, 각각 층들 220/220'/220"/220"', 210/210'/210"/210"' 및 204/204'/204"/204"'과 유사하다. 이렇게 하여, 상기 자기 접합(200"')은 이중 자기 접합이다. 층들 210"', 220"', 230"', 250 및 260은 특정 방향을 따라 적층되는 것으로 보여지나, 이러한 방향은 다른 실시예들에서 다양해질 수 있다. 예를 들면, 상기 피고정층(210"')은 상기 자기 접합(200"')의 상부(미도시된 기판으로부터 가장 멀리)에 가까울 수 있다. 상기 자기 접합(200"')은 또한, 기록 전류가 상기 자기 접합(200"')을 통하여 흐를 때, 상기 자유층(230"')이 안정한 자기 상태들 사이에서 스위치되도록 구성된다. 이렇게 하여, 상기 자유층(230"')은 스핀 전달 토크를 이용하여 스위치 가능하다.
상기 피고정층 210"', 상기 자유층 230"' 및/또는 상기 피고정층 260은 상기 자성 서브구조(100, 100', 100" 및/또는 100"'를 포함한다. 몇몇 실시예들에서, 상기 피고정층 210"', 상기 자유층 230"' 및/또는 상기 피고정층 260은 상기 자성 서브구조(100, 100', 100" 및/또는 100"'로 구성된다.
상기 자성 서브구조(100, 100', 100" 및/또는 100"'가 상기 자유층(230"'에 사용될 수 있기 때문에, 상기 자기 접합(200"')은 상기 자성 서브구조(100, 100', 100" 및/또는 100"')의 이익들을 공유할 수 있다. 특히, 상기 자기 접합(200")은 열적으로 안정할 수 있다. 나아가, 상기 자유층(230"')의 상기 최종 자화방향은 상기 z축으로부터 일 각도에 있을 수 있는데, 이는 90도 보다 작고 0도 보다는 크다. 다르게 말하면, 상기 자유층(230"')의 상기 최종 자화방향은 z축으로부터 비스듬하다. 이렇게 하여, 상기 자유층(230"')은 스핀 전달 토크를 사용하여 스위치되는 것이 더 쉬울 수 있다. 나아가, 상기 자기 접합의 상기 WER이 감소될 수 있다.
도11은 자성 서브구조를 제조하는 방법(300)의 예시적 일 실시예를 도시한다. 간단함을 위해, 몇몇 단계들이 생략되거나 결합될 수 있다. 상기 방법(300)은 상기 자성 서브구조 100의 상기 맥락 내에서 도시된다. 그러나, 상기 방법(300)은 상기 서브구조 100', 100" 및/또는 100"'과 같은 다른 자성 서브구조에서 사용될 수 있다. 나아가, 상기 방법(300)은 자기 메모리들의 제조에 포함될 수 있다. 이렇게, 상기 방법(300)은 STT-RAM 또는 다른 자기메모리를 가공하는데 사용될 수 있다.
상기 강자성층(110)이 단계302를 통하여 제공된다. 단계302는 소정의 물질들을 상기 강자성층(110)의 소정의 두께로 증착하는 것을 포함할 수 있다. 상기 삽입층(120)이 단계304를 통하여 제공된다. 단계304는 소정의 비자성 물질들을 증착하는 것을 포함할 수 있다. 게다가, 단계304에서, 물질의 소정의 두께가 증착될 수 있다. 제2 강자성층이 단계306을 통하여 제공된다. 상기 삽입층 및 다른 강자성층을 제공하는 상기 단계들이, 단계308을 통하여 선택적으로 반복된다. 이렇게 하여, 강자성층들 및 삽입층들의 소정의 수를 가지는 상기 자성 서브구조가 제공될 수 있다. 이렇게 하여, 상기 자성 서브구조(100, 100', 100" 및/또는 100"')가 형성된다. 그 결과, 상기 자성 서브구조의 상기 이익들이 달성될 수 있다.
도12은 자성 서브구조를 제조하는 방법(310)의 예시적 일 실시예를 도시한다. 간단함을 위해, 몇몇 단계들이 생략되거나 결합될 수 있다. 상기 방법(310)은 상기 자기 접합 200의 상기 맥락 내에서 도시된다. 그러나, 상기 방법(310)은 상기 접합들 200', 200" 및/또는 200"'과 같은 다른 자기 접합들에서 사용될 수 있다. 나아가, 상기 방법(310)은 자기메모리들의 제조에 포함될 수 있다. 이렇게, 상기 방법(310)은 STT-RAM 또는 다른 자기메모리를 가공하는데 사용될 수 있다. 상기 방법(310)은 상기 시드층(들)(202) 및 선택적 고정층(204)이 제공된 뒤에 시작할 수 있다.
상기 피고정층(210)이 단계312를 통하여 제공된다. 단계312는 소정의 물질들을 상기 피고정층(210)의 소정의 두께로 증착하는 것을 포함할 수 있다. 나아가, 단계312는 SAF를 제공하는 것을 포함할 수 있다. 다른 실시예들에서, 상기 자성 서브구조(100, 100', 100" 및/또는 100"')가 제공될 수 있다. 상기 비자성층(220)이 단계314를 통하여 제공된다. 단계314는 결정성 MgO를 포함하지만 이에 한정되지 않는 소정의 비자성 물질들을 증착하는 것을 포함할 수 있다. 게다가, 단계 314에서 물질의 소정의 두께가 증착될 수 있다.
상기 자성 서브구조(100, 100', 100" 및/또는 100"')를 선택적으로 포함하는 상기 자유층(230)이, 단계316을 통하여 제공된다. 층 250과 같은 추가적인 비자성 스페이서층이, 단계318을 통하여 제공된다. 상기 층 260과 같은 추가적인 피고정층이, 단계320을 통하여 선택적으로 제공될 수 있다. 그 다음에 단계322를 통하여, 제조가 완료될 수 있다. 예를 들면, 상기 캡핑층(240)이 제공될 수 있다. 다른 실시예들에서, 선택적 추가 고정층(270)이 제공될 수 있다. 몇몇 실시예들에서, 상기 자기 접합의 층들이 적층되도록 증착된다. 그 다음 단계322는, 상기 자기 접합(200)을 정의하는 것, 어닐(anneal)을 수행하는 것, 또는 그 반대로 상기 자기 접합(200/200')의 제조를 완성하는 것을 포함할 수 있다. 나아가, 상기 자기 접합(200/200')이 STT-RAM과 같은 메모리에 포함되면, 단계322는 콘택들, 바이어스(bias) 구조들 및 상기 메모리의 다른 부분들을 제공하는 것을 포함할 수 있다. 그 결과, 상기 자기 접합의 상기 이익들이 달성될 수 있다.
나아가, 상기 자기 접합들(200, 200', 200" 및/또는 200"')은 자기 메모리에 사용될 수 있다. 도13은 이러한 하나의 메모리(400)의 예시적 일 실시예를 도시한다. 상기 자기 메모리(400)는 워드라인 선택 드라이버(word line select driver, 404)는 물론, 재생/기록 컬럼 선택 드라이버(reading/writing column select driver, 402 및 406)를 포함한다. 추가의 그리고/또는 다른 구성들이 제공될 수 있음을 주의한다. 상기 메모리(400)의 저장 영역은 자기 저장 셀들(magnetic storage cells, 410)을 포함한다. 각 자기 저장 셀은 적어도 하나의 자기 접합(412) 및 적어도 하나의 선택 소자(414)를 포함한다. 몇몇 실시예들에서, 상기 선택 소자(414)는 트랜지스터이다. 상기 자기 접합들(412)은 상기 자기 접합들 200, 200', 200" 및/또는 200"') 중의 하나일 수 있다. 셀(410) 당 하나의 자기 접합(412)이 보여지나, 다른 실시예들에서, 셀 당 다른 수의 자기 접합들(412)이 제공될 수 있다. 그런 의미에서, 상기 자기 메모리(400)는 낮은 소프트 에러율 및 낮은 임계 스위칭 전류와 같은 위에서 설명된 상기 이익들을 누릴 수 있다.
자기 접합들(200, 200', 200" 및 200"')은 물론 다양한 자성 서브구조들(100, 100', 100" 및 100"')이 개시되었다. 상기 자성 서브구조들(100, 100', 100" 및 100"') 및 상기 자기 접합들(200, 200', 200" 및 200"')의 다양한 특징들이 조합될 수 있음을 주의한다. 이렇게 하여, 감소된 기록 에러율, 수직 이방성, 내열성 및/또는 확장성과 같은, 상기 자성 서브구조들(100, 100', 100" 및 100"') 및 상기 자기 접합들(200, 200', 200" 및 200"')의 하나 이상의 이익들이 달성될 수 있다.
자성 서브구조, 자기 접합 및 상기 자기 접합을 사용하여 제조되는 메모리를 제공하는 방법 및 시스템이 설명되었다. 상기 방법과 시스템은 상기 보여진 예시적 실시예들을 따라 설명되었고, 당업자는 상기 실시예들에 변형들이 있을 수 있고, 어떤 변형들이라도 상기 방법 및 시스템의 상기 목적 및 범위 내이어야 함을 쉽게 알 것이다. 그런 이유로, 이하 첨부된 청구항들의 상기 목적 및 범위를 벗어남 없이 당업자에 의해 많은 변경들이 만들어 질 수 있다.

Claims (40)

  1. 자기소자에서의 사용을 위한 자기접합에 있어서,
    피고정층;
    자유층; 및
    상기 피고정층 및 상기 자유층 사이의 비자성 스페이서층을 포함하고,
    기록 전류가 상기 자기 접합을 통하여 흐를 때 상기 자유층은 복수의 안정적인 자기 상태들 사이에서 스위치될 수 있도록 구성되고,
    상기 피고정층 및 상기 자유층 중 적어도 하나는 자성 서브구조를 포함하고, 상기 자성 서브구조는 적어도 하나의 삽입층이 끼워진 적어도 두 개의 자성층들을 포함하고, 상기 적어도 두 개의 자성층들은 교환 결합되고,
    상기 적어도 두 개의 자성층들은 상기 자성 서브구조의 총 자기 모멘트가 평면 내의 구성 및 평면에 수직인 구성을 포함하도록 구성되는 자기접합.
  2. 청구항 1에 있어서,
    상기 적어도 두 개의 자성층들은, 약한 평면(in-plane) 이방성을 가지는 제1 자성층 및 강한 수직 이방성을 가지는 제2 자성층을 포함하는 자기 접합.
  3. 청구항 2에 있어서,
    상기 제1 자성층의 수직 이방성 에너지는 상기 제1 자성층의 반자화 에너지보다 작은 자기 접합.
  4. 청구항 3에 있어서,
    상기 수직 이방성 에너지는 상기 반자화 에너지의 적어도 0.4배이고, 상기 반자화 에너지의 0.9배 보다 크지 않은 자기 접합.
  5. 청구항 2에 있어서,
    상기 제2 자성층은 반자화 에너지 및 상기 강한 수직 이방성에 상응하는 수직 이방성 에너지를 포함하고, 상기 수직 이방성 에너지는 상기 반자화 에너지를 초과하는 자기 접합.
  6. 청구항 2에 있어서,
    상기 자성 서브구조는 소정의 교환 결합을 가지고, 상기 삽입층은 상기 소정의 교환 결합을 제공하도록 조정된 두께를 가지는 자기 접합.
  7. 청구항 1에 있어서,
    상기 적어도 두 개의 자성층들은 제3 자성층을 포함하고, 상기 적어도 하나의 삽입층은 상기 제3 자성층에 인접한 제2 삽입층을 포함하는 자기 접합.
  8. 청구항 1에 있어서,
    상기 자유층은 상기 자성 서브구조를 포함하는 자기 접합.
  9. 청구항 1에 있어서,
    상기 피고정층은 상기 자성 서브구조를 포함하는 자기 접합.
  10. 청구항 1에 있어서,
    상기 피고정층 및 상기 자유층 모두는 상기 자성 서브구조를 포함하는 자기 접합.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020110146046A 2010-12-31 2011-12-29 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템 KR101910922B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061429041P 2010-12-31 2010-12-31
US61/429,041 2010-12-31
US13/011,849 US8432009B2 (en) 2010-12-31 2011-01-21 Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US13/011,849 2011-01-21

Publications (2)

Publication Number Publication Date
KR20120078631A KR20120078631A (ko) 2012-07-10
KR101910922B1 true KR101910922B1 (ko) 2018-10-24

Family

ID=45444483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110146046A KR101910922B1 (ko) 2010-12-31 2011-12-29 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템

Country Status (6)

Country Link
US (1) US8432009B2 (ko)
EP (1) EP2472521B1 (ko)
JP (1) JP6038451B2 (ko)
KR (1) KR101910922B1 (ko)
CN (1) CN102544353B (ko)
TW (1) TWI587298B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5987302B2 (ja) 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
JP6342113B2 (ja) * 2012-12-19 2018-06-13 サムスン エレクトロニクス カンパニー リミテッド 改良型特性を有する磁気接合を提供する方法およびシステム
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9602103B2 (en) * 2013-05-22 2017-03-21 Hitachi, Ltd. Spin wave device and logic circuit using spin wave device
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
EP2860542B1 (en) 2013-10-11 2016-04-20 Crocus Technology S.A. Method for measuring three-dimensional magnetic fields
JP6548415B2 (ja) * 2014-03-18 2019-07-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法
US9184375B1 (en) * 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
EP3198600A4 (en) * 2014-09-26 2018-05-30 Intel Corporation Magnetic diffusion barriers and filter in psttm mtj construction
US9559143B2 (en) * 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
CN104992809B (zh) * 2015-07-08 2018-01-30 兰州大学 平面内任意方向均能实现GHz高磁导率的磁性材料及制备方法
KR102433703B1 (ko) * 2015-11-30 2022-08-19 에스케이하이닉스 주식회사 전자 장치
KR20170074255A (ko) 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
CN105957961B (zh) * 2016-07-20 2019-11-19 湖北中部慧易数据科技有限公司 一种垂直各向异性磁性元件、制备方法及磁存储器
KR102325051B1 (ko) 2017-03-28 2021-11-11 에스케이하이닉스 주식회사 전자 장치
JP7055303B2 (ja) * 2017-03-31 2022-04-18 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US10170518B2 (en) * 2017-05-30 2019-01-01 Samsung Electronics Co., Ltd. Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
JP7107765B2 (ja) * 2018-06-25 2022-07-27 昭和電工株式会社 アシスト磁気記録媒体および磁気記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189574A1 (en) * 2004-02-26 2005-09-01 Nguyen Paul P. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20060291108A1 (en) * 2005-06-22 2006-12-28 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization
US20080112093A1 (en) * 2006-11-14 2008-05-15 Fujitsu Limited Tunneling magnetoresistance (TMR) device, its manufacture method, magnetic head and magnetic memory using TMR device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6714389B1 (en) * 2000-11-01 2004-03-30 Seagate Technology Llc Digital magnetoresistive sensor with bias
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US6760243B2 (en) 2002-03-19 2004-07-06 Broadcom Corporation Distributed, highly configurable modular predecoding
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7283333B2 (en) 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189574A1 (en) * 2004-02-26 2005-09-01 Nguyen Paul P. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20060291108A1 (en) * 2005-06-22 2006-12-28 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization
US20080112093A1 (en) * 2006-11-14 2008-05-15 Fujitsu Limited Tunneling magnetoresistance (TMR) device, its manufacture method, magnetic head and magnetic memory using TMR device

Also Published As

Publication number Publication date
US8432009B2 (en) 2013-04-30
CN102544353B (zh) 2017-09-01
JP2012142578A (ja) 2012-07-26
CN102544353A (zh) 2012-07-04
US20120168885A1 (en) 2012-07-05
TWI587298B (zh) 2017-06-11
JP6038451B2 (ja) 2016-12-07
KR20120078631A (ko) 2012-07-10
EP2472521A8 (en) 2012-08-22
EP2472521A1 (en) 2012-07-04
EP2472521B1 (en) 2015-07-08
TW201234362A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101910922B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8796796B2 (en) Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
KR102188529B1 (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템
US20140063921A1 (en) Method and system for providing inverted dual magnetic tunneling junction elements
US20150129996A1 (en) Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US9142758B2 (en) Method and system for providing a magnetic junction configured for precessional switching using a bias structure
KR20150018390A (ko) 체심입방 코발트를 이용하며, 스핀 전달 토크 메모리들에서 사용하기 적합한 자기 접합들을 제공하는 방법 및 시스템
US9478730B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
KR102043362B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
KR102486320B1 (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
JP6342113B2 (ja) 改良型特性を有する磁気接合を提供する方法およびシステム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant