JP2007165848A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2007165848A
JP2007165848A JP2006271748A JP2006271748A JP2007165848A JP 2007165848 A JP2007165848 A JP 2007165848A JP 2006271748 A JP2006271748 A JP 2006271748A JP 2006271748 A JP2006271748 A JP 2006271748A JP 2007165848 A JP2007165848 A JP 2007165848A
Authority
JP
Japan
Prior art keywords
modified region
semiconductor substrate
semiconductor chip
laser beam
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006271748A
Other languages
English (en)
Other versions
JP4816390B2 (ja
Inventor
Yumi Maruyama
ユミ 丸山
Tetsuo Fujii
哲夫 藤井
Kenji Kono
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006271748A priority Critical patent/JP4816390B2/ja
Priority to KR1020060111317A priority patent/KR100858983B1/ko
Priority to DE102006053597A priority patent/DE102006053597B4/de
Priority to US11/600,136 priority patent/US7901967B2/en
Publication of JP2007165848A publication Critical patent/JP2007165848A/ja
Priority to KR1020080063094A priority patent/KR100925838B1/ko
Priority to KR1020080063082A priority patent/KR100876137B1/ko
Application granted granted Critical
Publication of JP4816390B2 publication Critical patent/JP4816390B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】 半導体チップの歩留まりを向上させることができる半導体チップの製造方法を実現する。
【解決手段】 半導体基板21の裏面21bに近い改質領域Kほど、集光点Fからの拡がりRが大きくなるようにレーザ光Lの強度を制御するため、クラック進展の起点となる裏面21bに近い改質領域Kほど拡がりRが大きくなり、分割に要する力が小さくなる。そのため、小さな力で改質領域Kからクラックを進展させることができ、半導体基板21を確実に分割することができる。更に、クラック進展の起点となる裏面21b近傍に形成される改質領域K1から基板面21a近傍に形成される改質領域K8に向かって順番にクラックを進展させて分割することができるので、クラックの偏向などによる半導体基板21の分割不良が生じるおそれがない。
【選択図】 図3

Description

この発明は、半導体基板をその厚さ方向に分割して半導体チップを製造する方法に関する。
従来から、半導体チップの製造では、分割する予定のラインに加工が施されてシートに接着されている半導体基板を、そのシートを引き伸ばして拡大し、半導体基板の面方向に応力を負荷することにより半導体チップに分割する半導体チップの製造方法が使用されている。
分割する予定のラインの加工方法として、近年では、レーザ光を用いた加工方法(レーザダイシング)の検討や研究が進められており、例えば、下記特許文献1にレーザによる半導体基板の加工技術が開示されている。図10は、従来のレーザ光を用いたダイシング工程を示す説明図である。図10(A)は、レーザ光の照射による改質領域形成工程の説明図であり、図10(B)は、半導体基板の分割工程の説明図である。
図10(A)に示すように、シリコン等の半導体からなり、基板面に半導体素子Dが形成された半導体基板Wを用意し、基板面の裏面を延伸性を有する樹脂製のシートSに接着する。シートSの半導体基板Wを接着する面には、紫外線硬化型接着剤などが塗布された接着層Bが全面に形成されており、半導体基板Wは裏面の全面が接着層Bに接着される。
レーザ光Lを照射するレーザヘッドHは、レーザ光Lを集光する集光レンズCVを備えており、レーザ光Lを所定の焦点距離で集光させる。改質領域形成工程では、レーザ光Lの集光点Fが半導体基板Wの表面から深さdの箇所に形成されるように設定したレーザ光照射条件で、半導体基板Wを分割する分割予定ラインDL上に沿って(図中手前方向)レーザヘッドHを移動させ、レーザ光Lを半導体基板Wの表面から照射する。これにより、レーザ光Lの集光点Fが走査された深さdの経路には、多光子吸収による改質領域Kが形成される。
改質領域Kは、分割予定ラインDLに沿って集光点Fの深さdを調整し、半導体基板Wの厚さ方向へ集光点Fを移動させることにより、半導体基板Wの厚さの範囲内で所定の深さの複数箇所に形成する。
ここで、多光子吸収とは、物質が複数個の同種もしくは異種の光子を吸収することをいう。その多光子吸収により、半導体基板Wの集光点Fおよびその近傍では、光学的損傷という現象が発生し、これにより熱ひずみが誘起され、その部分にクラックが発生し、そのクラックが集合した層、つまり改質領域Kが形成される。
続いて、図10(B)に示すように、半導体基板Wの面内方向(図中矢印F1、F2で示す方向)に応力を負荷することにより、改質領域Kを起点にして、基板厚さ方向にクラックを進展させて、半導体基板Wを分割予定ラインDLに沿って分割し、半導体チップCを得る(特許文献1)。
特開2002−205180号公報
しかし、従来の方法では、厚い半導体基板を分割する場合に下記の問題を生じる。
即ち、集光点Fの深さdが大きくなる程、集光点Fにおいて集光されるレーザ光の強度が減衰するため、形成される改質領域Kの集光点Fからの拡がりが小さくなる。換言すれば、改質領域Kが形成される領域の寸法が小さくなる。半導体基板Wの裏面近傍に形成される改質領域Kは分割の起点となるため、この位置に十分な大きさの改質領域Kが形成されないと、分割するために大きな力が必要となる。そのため、改質領域Kからクラックを進展させることができないことがあるので、半導体基板Wの割り残しの原因になり、半導体チップの歩留まりが低下するという問題があった。
そこで、この発明は、半導体チップの歩留まりを向上させることができる半導体チップの製造方法を実現することを目的とする。
この発明は、上記目的を達成するため、請求項1に記載の発明では、半導体基板をその厚さ方向に分割するための分割予定ラインに沿って、レーザ光を前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせて照射し、前記集光点に多光子吸収による改質領域を形成する改質領域形成工程と、この改質領域形成工程を経た前記半導体基板の一方の基板面が接着されたシートを拡張することにより、前記半導体基板を、前記改質領域を起点にして、前記分割予定ラインに沿って厚さ方向に分割して半導体チップを得る分割工程と、を備えた半導体チップの製造方法において、前記改質領域の前記集光点からの拡がりおよび前記半導体基板の前記改質領域を形成する厚さ方向の位置に応じて、前記レーザ光の強度を制御する、という技術的手段を用いる。
請求項2に記載の発明では、請求項1に記載の半導体チップの製造方法において、前記一方の基板面の近傍に形成される前記改質領域の前記集光点からの拡がりが、他方の基板面の近傍に形成される前記改質領域の前記集光点からの拡がりより大きくなるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成する、という技術的手段を用いる。
請求項3に記載の発明では、請求項2に記載の半導体チップの製造方法において、前記一方の基板面に近いほど、前記集光点からの拡がりが大きくなるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成する、という技術的手段を用いる。
請求項4に記載の発明では、請求項1に記載の半導体チップの製造方法において、前記各改質領域の前記集光点からの拡がりが略同一となるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成する、という技術的手段を用いる。
請求項5に記載の発明では、請求項1ないし請求項4のいずれか1つに記載の半導体チップの製造方法において、隣り合った前記改質領域同士が一部を共有しないように前記レーザ光の強度を制御する、という技術的手段を用いる。
請求項6に記載の発明では、半導体チップが、請求項1ないし請求項5のいずれか1つに記載の半導体チップの製造方法により製造される半導体チップである、という技術的手段を用いる。
請求項1に記載の発明によれば、改質領域を形成するためのレーザ光の強度を、改質領域の集光点からの拡がりおよび半導体基板の改質領域を形成する厚さ方向の位置に応じて制御するため、半導体基板を確実に分割するために適した所望の拡がりを有する改質領域を厚さ方向の所定の深さに形成することができる。
つまり、小さな力でクラックを確実に進展させることができる改質領域を形成することができるため、半導体基板を確実に分割することができ、半導体チップの歩留まりを向上させることができる半導体チップの製造方法を実現することができる。
請求項2に記載の発明によれば、一方の基板面の近傍に形成される改質領域の集光点からの拡がりが、他方の基板面の近傍に形成される改質領域の集光点からの拡がりより大きくなるようにレーザ光の強度を制御するため、半導体基板の分割時のクラック進展の起点となる基板面側に拡がりの大きな改質領域が形成されているので、小さな力でクラックを進展させることができ、半導体基板を確実に分割することができる。
つまり、半導体基板を確実に分割することができ、半導体チップの歩留まりを向上させることができる半導体チップの製造方法を実現することができる。
特に、請求項3に記載の発明によれば、改質領域の集光点からの拡がりが、一方の基板面に近いほど、大きくなるようにレーザ光の強度を制御するため、クラック進展の起点となる基板面に近い改質領域ほど拡がりが大きくなり、一方の基板面に近い改質領域ほど分割に要する力が小さくなる。そのため、半導体基板の分割時のクラック進展の起点となる基板面近傍の改質領域から他方の基板面近傍の改質領域に向かって順番にクラックを進展させて分割することができるので、クラックの偏向などによる分割不良が生じるおそれがない。
請求項4に記載の発明によれば、各改質領域の集光点からの拡がりが略同一となるようにレーザ光の強度を制御するため、半導体基板の分割時のクラック進展の起点となる基板面側の改質領域の拡がりを他方の基板面近傍の改質領域の拡がりと略同一に形成できるため、半導体基板の分割に要する力が大きくなることがない。
つまり、小さな力でクラックを確実に進展させることができる改質領域を形成することができるため、半導体基板を確実に分割することができ、半導体チップの歩留まりを向上させることができる半導体チップの製造方法を実現することができる。
請求項5に記載の発明によれば、隣り合った改質領域同士が一部を共有しないようにレーザ光の強度を制御するため、隣り合った改質領域が共有する部分が再結晶化や再溶融などにより強固に結合してしまい、半導体基板を分割しにくくなることを防止することができる。
請求項6に記載するように、半導体チップの分割面に表れている改質領域が請求項1ないし請求項5のいずれか1つに記載の改質領域の形態に形成されている場合は、例えば、改質領域の集光点からの拡がりが、一方の基板面に近いほど、大きくなるように形成されている場合には、その半導体チップは請求項1ないし請求項5のいずれか1つに記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
〈第1実施形態〉
この発明に係る半導体チップの製造方法の第1実施形態について、図を参照して説明する。図1は、半導体基板の構成を示す説明図である。図1(A)は、半導体基板の平面説明図であり、図1(B)は、図1(A)の1A−1A矢視断面図である。図2は、半導体基板にレーザ光の照射を行う方法を示す説明図である。図3は、第1実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。図4は、シミュレーションにより求めたレーザパワーと改質領域を形成する深さと集光点の温度との関係の説明図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。
(半導体基板の構造)
図1(A)に示すように、シリコンからなる薄板円盤形状の半導体基板21を用意する。図1(B)に示すように、半導体基板21の裏面21bには接着層52を介して樹脂製のシート41に接着されている。シート41は、延伸性を有しており、接着層52は、接着剤などによりシート41の全面に形成されている。シート41は、シート41が張った状態になるようにその外周部が円環状のフレーム42により保持されている。
半導体基板21の外周の一部には、結晶方位を示すオリエンテーションフラットOFが形成されている。半導体基板21の基板面21aには、拡散工程等を経て形成された半導体素子24が碁盤の目のように整列配置されている。
各半導体素子24間の基板面21aには、半導体基板21を厚さ方向に分割する予定のラインである分割予定ラインDL1〜DL14が、裏面21bに向かって半導体基板21の厚さ方向に設定されている。分割予定ラインDL1〜DL7は、オリエンテーションフラットOFに略垂直方向に設けられ、それぞれが相互に平行になるように設定されている。分割予定ラインDL8〜DL14は、オリエンテーションフラットOFに略平行方向に設けられ、それぞれが相互に平行になるように設定されている。つまり、分割予定ラインDL1〜DL7と分割予定ラインDL8〜DL14とは相互に垂直に交差している。
各半導体素子24は、その周囲の4辺を分割予定ラインDLにより囲まれている。半導体基板21は、分割予定ラインDLに沿って厚さ方向に分割され、半導体素子24を有する複数の半導体チップ22が得られる。
なお、以下の説明において、半導体基板21から分割されておらず、本来、分割された後に半導体チップとなる部分についても半導体チップと呼ぶ。これらの半導体チップ22は、ダイシング工程により分割予定ラインDLに沿って厚さ方向にそれぞれ分割された後、マウント工程、ボンディング工程、封入工程等といった各工程を経ることによってパッケージされたICやLSIとして完成する。
図1(B)に示すように、半導体基板21の1A−1Aライン上には、6つの半導体チップ22a〜22fが形成されている。これらの半導体チップ22a〜22fを分割するために、7本の分割予定ラインDL1〜DL7及び図1(B)では図示されていない分割予定ラインDL11、DL12(図1(A))が設定されており、分割予定ラインDL1〜DL7、DL11、DL12には、分割の起点となる改質領域K(図3)が後述する方法により半導体基板21の厚さ方向に形成される。
(レーザ光の照射による改質領域の形成)
図2に示すように、半導体チップの製造装置1には、レーザ光Lを照射するレーザヘッド31が設けられている。レーザヘッド31は、レーザ光Lを集光する集光レンズ32を備えており、レーザ光Lを所定の焦点距離で集光させることができる。ここでは、レーザ光Lの集光点Fが半導体基板21の基板面21aから深さdの箇所に形成されるように設定されている。
ここで、照射するレーザ光Lとしては、半導体基板21の構造、材質に合わせて、適当なレーザ種、波長を選択することができ、例えば、YAGレーザ、炭酸ガスレーザ、半導体レーザなどを用いることができる。
半導体基板21内部に改質領域Kを形成するためには、まず、図1(A)に示す分割予定ラインDLの1つを半導体基板検出用のレーザ光で走査し、レーザ光Lの照射範囲を設定する。ここでは、分割予定ラインDL4に改質領域Kを形成する場合について説明する。
続いて、図2に示すように、レーザヘッド31を分割予定ラインDL4に沿って走査し(図中F4方向)、レーザ光Lを基板面21aから照射することにより、レーザ光Lの集光点Fが走査された深さdの経路に、多光子吸収による改質領域Kが適正に形成される。
次に、図3に示すように、レーザ光Lの集光点Fの深さdを調整して、半導体基板21の厚さ方向へ集光点Fを移動させて、改質領域Kを分割予定ラインDL4上の複数箇所に形成する。通常、厚さ600μm程度の半導体基板21を分割するためには、厚さ方向に30箇所程度の改質領域Kを形成するが、図3では、説明を容易にするために、8箇所の改質領域K1〜K8を形成した場合について説明する。
照射されたレーザ光Lのエネルギーは集光点Fで吸収され、集光点Fを中心として、半導体基板21の厚さ方向及び面方向へ拡がった改質領域Kが形成される。改質領域Kは、半導体基板21の厚さ方向への拡がりが面方向への拡がりより大きく、縦断面が縦長の長円の回転体状に形成される。
以下では、改質領域Kの半導体基板21の厚さ方向への拡がりを「縦拡がりR1」、面方向への拡がりを「横拡がりR2」として説明に用いる。また、改質領域Kの大きさを示す場合には、縦拡がりR1と横拡がりR2とを総称して「拡がりR」として説明に用いる。
ここで、半導体基板21の厚さ方向に複数層の改質領域Kを導入する場合に、基板面21aに近い方から改質領域Kを形成すると、レーザ光Lが先に形成された改質領域Kを通過する際に散乱して、集光点Fが合いにくくなるため、十分な寸法の改質領域Kが形成されないことがある。そのため、改質領域Kは基板面21aから遠い方から順に形成することが好ましい。
したがって、改質領域KがK1からK8の順に形成されるように、レーザヘッド31のレーザ光Lの出射面から基板面21aまでの距離M(図2)を制御して、レーザ光Lを照射する。
半導体基板21に照射するレーザ光Lの強度の制御は、本願発明者らがシミュレーションにより求めたレーザ光Lの強度を設定する装置の入力値であるレーザパワーPと、改質領域Kを形成する深さdと、集光点Fの温度Tとの関係に基づいて行う。図4にシミュレーションの結果を示す。図中の「焦点」は、深さd(図3)と同意である。シミュレーションにおいては、レーザパワーPとレーザ光Lの強度は比例しており、集光点Fにおいて照射したレーザ光Lのエネルギーが全て発熱のために消費されると仮定した。
集光点Fの温度Tは、レーザパワーPに比例して上昇しており、その傾きは焦点(深さd)が大きいほど緩やかである。つまり、焦点(深さd)が大きいほど、温度Tを上昇させるために大きなレーザパワーPが必要である。
改質領域Kは、温度Tが、半導体基板21を形成するシリコンの融点(1693K)を超えると形成される。温度Tが融点直上に到達したときに形成される改質領域Kの縦拡がりR1は約18μm、横拡がりR2は2〜3μm程度である。
焦点(深さd)が620μmの場合には、温度Tがシリコンの融点に到達するためには、レーザパワーPは約0.9W必要である。同様に、焦点(深さd)が410μmの場合には、レーザパワーPは約0.7W必要であり、焦点(深さd)が140μmの場合には、レーザパワーPは約0.5W必要である。
これらより、温度Tが融点に到達するときの、レーザパワーPと深さdとの間に最小自乗法で求めた次式の関係が得られる。
P=0.001×d+0.355 (1)
P:レーザパワー(W)、d:集光点Fの深さ(μm)
上記(1)式より、改質領域Kを形成するために必要なレーザパワーPは、深さdに比例して増大する。換言すると、集光点Fに照射されるレーザ光Lの強度は、深さdに比例して減衰し、温度Tも低下することになる。
改質領域Kの拡がりRは、温度Tに応じて変化するため、レーザパワーPを一定にしてレーザ光を照射した場合には、深さdが大きくなるほど、改質領域Kの拡がりRは小さくなる。
例えば、レーザパワーPを1.2Wに設定し、レーザ光Lを照射した場合、基板面21a近傍の改質領域K8は、縦拡がりR1が約40μm、横拡がりR2が4〜6μm程度に形成されるのに対し、裏面21b近傍の改質領域K1は、縦拡がりR1が約20μm、横拡がりR2が2〜3μm程度に形成される。つまり、この条件では、改質領域K1は、改質領域K8の寸法が1/2倍の相似形状を呈する。
このように、温度TはレーザパワーPに比例して上昇し、改質領域Kの拡がりRは温度Tの上昇に伴って増大するため、上記(1)式の関係と温度Tと改質領域Kの拡がりRとの関係とを用いて、レーザパワーPを制御することにより、所定の深さdに所望の拡がりRを有する改質領域Kを形成することができる。
本実施形態では、上記のレーザ光Lの強度を制御する方法を使用して、図3に示すように、半導体基板21の裏面21bに近いほど、集光点Fからの拡がりRが大きくなるように、改質領域Kを形成する。つまり、裏面21bに近い改質領域Kほど寸法が大きくなるように、レーザ光Lの強度を強くするように制御する。
まず、最も裏面21bに近い改質領域K1を形成し、続いて、基板面21aに向かって改質領域K2〜K8を順番に形成する。改質領域K1〜K8は、この順で拡がりRが小さくなるように形成される。
例えば、改質領域K1の縦拡がりR1が40μm、改質領域K8の縦拡がりR1が20μmに形成されるように、照射するレーザ光Lの強度を設定し、改質領域K1〜K8の拡がりRが深さdに比例するように、レーザ光Lの強度を制御する。このとき、改質領域K1は深さdが最も大きい位置に形成され、拡がりRが最も大きくなるように形成するため、照射するレーザ光Lの強度は最大となる。
他の分割予定ラインDLについても、分割予定ラインDL4と同様に改質領域K1〜K8を形成する。
ここで、改質領域K1〜K8は、この順で拡がりRが小さくなるように形成されるため、基板面21a近傍の改質領域Kに照射するレーザ光Lの強度が低いので、基板面21a近傍の温度上昇が小さく、半導体素子24に影響を及ぼすおそれがない。
また、改質領域Kの内部には、シリコンの相変態に誘起されてマイクロクラックが導入される。マイクロクラックの量はレーザ光Lの強度に応じて増大し、改質領域K1には改質領域K8より高い密度でマイクロクラックが導入される。つまり、レーザ光Lの強度を制御することにより、改質領域Kに導入されるマイクロクラックの量も制御しうる。
(半導体基板21の分割)
続いて、シート41を面方向に拡張することにより、半導体基板21に応力を負荷し、改質領域Kを起点にしてクラックを進展させて、半導体基板21を分割予定ラインDLに沿って厚さ方向に分割する。
シート41を拡張する方法としては、例えば、フレーム42を固定した状態で、半導体基板21の裏面21bとほぼ同じ大きさの平坦面を有する図示しない押圧装置を用いて、シート41の裏側から半導体基板21を押し上げるように押圧することにより、シート41を面方向に拡張して半導体基板21の面内方向に応力を負荷するという公知の方法を用いることができる。
ここで、最も裏面21bの近くに形成されている改質領域K1は、改質領域K1〜K8の内、最も拡がりRが大きくなるように形成されているので、シート41を拡張して半導体基板21を分割するときのクラック発生の起点として有効に作用する。更に、改質領域K1にはマイクロクラックが高密度で導入されているため、小さな力でクラックが進展して、半導体基板21が確実に分割される。
加えて、改質領域K1〜K8は、裏面21bに近いほど拡がりRが大きく形成されているため、改質領域K1からK8の順に分割に要する力が小さいので、裏面21b側の改質領域K1から改質領域K8に向かって順番にクラックが進展し、クラックが偏向することがない。
[第1実施形態の効果]
(1)改質領域Kの集光点Fからの拡がりRおよび改質領域Kを形成する半導体基板21の深さdに応じて、レーザ光Lの強度を制御するため、所定の深さdに半導体基板21を確実に分割するために適した所望の拡がりRを有する改質領域Kを形成することができる。
つまり、半導体基板21の分割のために有効に作用する改質領域Kを形成することができるため、半導体チップ22の歩留まりを向上させることができる半導体チップ22の製造方法を実現することができる。
(2)半導体基板21の裏面21b近傍に形成される改質領域Kの集光点Fからの拡がりRが、基板面21aの近傍に形成される改質領域Kの集光点Fからの拡がりRより大きくなるようにレーザ光Lの強度を制御するため、クラック進展の起点となる半導体基板21の裏面21b側に寸法の大きな改質領域Kが形成されるので、小さな力でクラックを進展させることができ、半導体基板21を確実に分割することができる。
つまり、半導体基板21の分割のために有効に作用する改質領域Kを形成することができるため、半導体チップ22の歩留まりを向上させることができる半導体チップ22の製造方法を実現することができる。
(3)裏面21bに近い改質領域Kほど、集光点Fからの拡がりRが大きくなるようにレーザ光Lの強度を制御するため、クラック進展の起点となる裏面21bに近い改質領域Kほど拡がりRが大きくなり、分割に要する力が小さくなる。そのため、クラック進展の起点となる裏面21b近傍に形成される改質領域K1から基板面21a近傍に形成される改質領域K8に向かって順番にクラックを進展させて分割することができるので、クラックの偏向などによる半導体基板21の分割不良が生じるおそれがない。
〈第2実施形態〉
この発明に係る半導体チップの製造方法の第2実施形態について、図を参照して説明する。図5(A)は、隣り合った改質領域が一部を共有する場合の改質領域の模式図である。図5(B)は、第2実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。
なお、第1実施形態と同様の構成については、同じ符号を使用するとともに説明を省略する。
図2に示すように、分割予定ラインDL4に沿って、半導体基板21の面方向に同じ深さで連続して改質領域Kを形成する場合において、改質領域Kの拡がりが大きすぎると、図5(A)に示すように、改質領域Kが半導体基板21の厚さ方向や面方向で一部を共有して、重なってしまうことがある。この場合、重なった部分Kwにおいて、再結晶化や再溶融などが起こり、強固に結合してしまい、半導体基板21を分割するために大きな力が必要になることがある。
上記現象を避けるため、改質領域Kがその一部を共有しないために許容できる縦拡がりR1及び横拡がりR2を設定し、レーザ光Lの強度を制御することにより、図5(B)に示すように、隣接する改質領域Kが重ならないようにするとともに、半導体基板21の分割のために有効に作用する改質領域Kの拡がりRを確保することができる。
ここで、図5(B)では、改質領域Kの拡がりRが略同一の場合を例示したが、裏面21bに近い改質領域Kほど拡がりRを大きく形成する構成を用いてもよい。
また、レーザ光Lの照射時間(スピード、周波数)を制御することにより、隣接する改質領域Kが重ならないようにすることもできる。
[第2実施形態の効果]
(1)隣り合った改質領域K同士が一部を共有しないようにレーザ光Lの強度を制御するため、隣り合った改質領域Kが重なった部分Kwが再結晶化や再溶融などにより強固に結合してしまい、半導体基板21を分割しにくくなることを防止することができる。また、レーザ光Lの照射時間(スピード、周波数)を制御することにより、隣接する改質領域Kが重ならないようにすることもできる。
〈その他の実施形態〉
(1)改質領域K1〜K8は、半導体基板21の裏面21bの近傍に形成される改質領域Kの集光点Fからの拡がりRが、基板面21aの近傍に形成される改質領域Kの集光点Fからの拡がりRより大きくなるようにレーザ光Lの強度を制御して形成してもよい。第1実施形態では、裏面21bに近い改質領域Kほど、集光点Fからの拡がりRが大きくなるようにレーザ光Lの強度を制御するのに対し、例えば、図6に示すように、裏面21bの近傍に形成される改質領域K1〜K3の縦拡がりR1が40μm、改質領域K4〜K8の縦拡がりR1が20μmとなるようにレーザ光Lの強度を制御してもよい。
また、改質領域K4〜K8を同じ強度のレーザ光Lで形成して、改質領域K4〜K8の拡がりRがK4〜K8の順に大きくなるようにしてもよい。
この構成を使用した場合にも、半導体基板21の裏面21bの近傍に、分割に有効に作用する改質領域Kが形成されるため、第1実施形態の(1)及び(2)の効果を奏することができる。なお、本実施形態は、請求項2に記載の発明に相当する。
(2)改質領域K1〜K8は、各集光点Fからの拡がりRが略同一となるように、レーザ光Lの強度を制御して形成してもよい。つまり、図7に示すように、改質領域K1〜K8がほぼ同じ拡がりR、例えば、縦拡がりR1が40μm、になるようにレーザ光Lの強度を制御してもよい。
この構成を使用した場合にも、半導体基板21の裏面21bの近傍に、分割に有効に作用する改質領域Kが形成されるため、第1実施形態の(1)の効果を奏することができる。なお、本実施形態は、請求項4に記載の発明に相当する。
(3)レーザ光Lをシート41側から照射することにより、改質領域Kを形成することもできる。
例えば、図8に示すように、レーザ光Lを透過可能な材質で形成されたシート41を用いて、半導体基板21を接着し、半導体基板21の裏面21b側からシート41を介してレーザ光Lを照射する。ここで、レーザ光Lの改質領域Kにおける散乱の影響を避けるために、改質領域KがK8からK1の順に形成されるように、レーザヘッド31の位置を裏面21bから遠ざけるように制御して、レーザ光Lを照射する。レーザパワーPを制御することにより、所定の深さdに所望の拡がりRを有する改質領域Kを形成することができる。図8では、改質領域K1〜K8は、各集光点Fからの拡がりRが略同一となるように形成されているが、半導体基板21の裏面21bに近いほど、集光点Fからの拡がりRが大きくなるように、改質領域Kを形成してもよい。
また、改質領域K1〜K8は、半導体基板21の基板面21a側からのレーザ光Lの照射と、裏面21b側からのレーザ光Lの照射とを組み合わせて形成してもよい。
例えば、図9(A)に示すように、基板面21a側からレーザ光Lを照射し、各集光点Fからの拡がりRが略同一となるように改質領域K5からK8をこの順に形成する。次に、図9(B)に示すように、半導体基板21をシート41に接着したまま、レーザヘッド31に対して反転させ、裏面21b側からレーザ光Lを照射し、各集光点Fからの拡がりRが略同一となるように改質領域K4からK1をこの順に形成してもよい。
この構成を用いると、レーザ光Lを照射する深さdを小さくすることができるので、レーザパワーPを広いレンジで制御する必要がない。
なお、改質領域K1〜K4と改質領域K5〜K8はどちらを先に形成してもよい。また、半導体基板21の裏面21bに近いほど、集光点Fからの拡がりRが大きくなるように、改質領域Kを形成してもよい。
(4)レーザ光Lは、半導体基板21中の不純物濃度に依存して減衰し、不純物量が多いほど、減衰率が大きくなる。そのため、半導体基板21の厚さ方向において不純物濃度が変化する場合には、不純物濃度が高い領域で、所望の拡がりRを有する改質領域Kが形成されないおそれがある。
そこで、分割予定ラインDLにおける深さdに対する不純物濃度プロファイルに応じて、レーザパワーPを制御することにより、所望の寸法の改質層を得ることができる。例えば、不純物濃度が高く、レーザ光Lの減衰が大きくなる領域では、照射するレーザ光Lの強度を強くするようにレーザパワーPを制御すればよい。
この構成を用いると、厚さ方向において不純物濃度が変化する半導体基板21についても、所定の深さdに所望の拡がりRを有する改質領域Kを形成することができる。
また、不純物層であるゲッタリング層においても、不純物濃度プロファイルに応じて、レーザパワーPを制御することにより改質領域Kを適正に形成することができる。
(5)半導体チップ22の分割面に表れている改質領域Kが、半導体基板21の裏面21bの近傍に形成される改質領域Kの集光点Fからの拡がりRが、基板面21aの近傍に形成される改質領域Kの集光点Fからの拡がりRより大きくなるように形成されている場合は、その半導体チップ22は請求項2に記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
半導体チップ22の分割面に表れている改質領域Kが、裏面21bに近いほど、集光点Fからの拡がりRが大きくなるように形成されている場合は、その半導体チップ22は請求項3に記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
半導体チップ22の分割面に表れている改質領域Kが、各集光点Fからの拡がりRが略同一となるように形成されている場合は、その半導体チップ22は請求項4に記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
半導体チップ22の分割面に表れている改質領域Kが、隣り合った改質領域K同士が一部を共有しないように形成されている場合は、その半導体チップ22は請求項5に記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
上記のように、半導体チップ22の分割面に表れている改質領域Kが、集光点Fからの拡がりRを制御されて形成されている場合は、その半導体チップ22は請求項1に記載の半導体チップの製造方法によって作製された半導体チップであると推定することができる。
(6)半導体基板21には、シリコンのみで構成された半導体基板を用いたが、本発明の適用はこれに限られることはなく、例えば、酸化シリコンからなる酸化膜を半導体基板21の基板面21aに形成したものやSOI(Silicon On Insulator)のウェハ、その他、レーザ光の照射により改質領域Kを形成できる基板について適用することも可能である。
[各請求項と実施形態との対応関係]
裏面21bが請求項1に記載の一方の基板面に、拡がりR、縦拡がりR1及び横拡がりR2が集光点からの拡がりにそれぞれ対応する。また、基板面21aが請求項2に記載の他方の基板面にそれぞれ対応する。
図1は、半導体基板の構成を示す説明図である。図1(A)は、半導体基板の平面説明図であり、図1(B)は、図1(A)の1A−1A矢視断面図である。 半導体基板にレーザ光の照射を行う方法を示す説明図である。 第1実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。 シミュレーションにより求めたレーザパワーと改質領域を形成する深さと集光点の温度との関係の説明図である。 図5(A)は、隣り合った改質領域が一部を共有する場合の改質領域の模式図である。図5(B)は、第2実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。 その他の実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。 その他の実施形態に係る半導体チップの製造方法により形成された改質領域の模式図である。 半導体基板の裏面からレーザ光を照射して改質領域を形成する工程を示す説明図である。 半導体基板の裏面からレーザ光を照射して改質領域を形成する工程の変更例を示す説明図である。図9(A)は、半導体基板の基板面からレーザ光を照射して改質領域を形成する工程の説明図であり、図9(B)は、続く半導体基板の裏面からレーザ光を照射して改質領域を形成する工程の説明図である。 従来のレーザ光を用いたダイシング工程を示す説明図である。図10(A)は、レーザ光の照射による改質領域形成工程の説明図であり、図10(B)は、半導体基板の分割工程の説明図である。
符号の説明
1 半導体チップの製造装置
21 半導体基板
21a 基板面(他方の基板面)
21b 裏面(一方の基板面)
22、22a〜22f 半導体チップ
24 半導体素子
DL、DL1〜DL14 分割予定ライン
K、K1〜K8 改質領域
L レーザ光
F 集光点
R 拡がり(集光点からの拡がり)
R1 縦拡がり(集光点からの拡がり)
R2 横拡がり(集光点からの拡がり)

Claims (6)

  1. 半導体基板をその厚さ方向に分割するための分割予定ラインに沿って、レーザ光を前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせて照射し、前記集光点に多光子吸収による改質領域を形成する改質領域形成工程と、
    この改質領域形成工程を経た前記半導体基板の一方の基板面が接着されたシートを拡張することにより、前記半導体基板を、前記改質領域を起点にして、前記分割予定ラインに沿って厚さ方向に分割して半導体チップを得る分割工程と、を備えた半導体チップの製造方法において、
    前記改質領域の前記集光点からの拡がりおよび前記半導体基板の前記改質領域を形成する厚さ方向の位置に応じて、前記レーザ光の強度を制御することを特徴とする半導体チップの製造方法。
  2. 前記一方の基板面の近傍に形成される前記改質領域の前記集光点からの拡がりが、他方の基板面の近傍に形成される前記改質領域の前記集光点からの拡がりより大きくなるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成することを特徴とする請求項1に記載の半導体チップの製造方法。
  3. 前記一方の基板面に近いほど、前記集光点からの拡がりが大きくなるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成することを特徴とする請求項2に記載の半導体チップの製造方法。
  4. 前記各改質領域の前記集光点からの拡がりが略同一となるように前記レーザ光の強度を制御することにより、前記改質領域を前記半導体基板の厚さ方向の複数箇所に形成することを特徴とする請求項1に記載の半導体チップの製造方法。
  5. 隣り合った前記改質領域同士が一部を共有しないように前記レーザ光の強度を制御することを特徴とする請求項1ないし請求項4のいずれか1つに記載の半導体チップの製造方法。
  6. 請求項1ないし請求項5のいずれか1つに記載の半導体チップの製造方法により製造されることを特徴とする半導体チップ。
JP2006271748A 2005-11-16 2006-10-03 半導体チップの製造方法および半導体チップ Expired - Fee Related JP4816390B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006271748A JP4816390B2 (ja) 2005-11-16 2006-10-03 半導体チップの製造方法および半導体チップ
KR1020060111317A KR100858983B1 (ko) 2005-11-16 2006-11-10 반도체 장치 및 반도체 기판 다이싱 방법
DE102006053597A DE102006053597B4 (de) 2005-11-16 2006-11-14 Halbleitervorrichtung und Verfahren zum Schneiden eines Halbleitersubstrats
US11/600,136 US7901967B2 (en) 2005-11-16 2006-11-16 Dicing method for semiconductor substrate
KR1020080063094A KR100925838B1 (ko) 2005-11-16 2008-06-30 반도체 장치 및 반도체 기판 다이싱 방법
KR1020080063082A KR100876137B1 (ko) 2005-11-16 2008-06-30 반도체 장치 및 반도체 기판 다이싱 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005331219 2005-11-16
JP2005331219 2005-11-16
JP2006271748A JP4816390B2 (ja) 2005-11-16 2006-10-03 半導体チップの製造方法および半導体チップ

Publications (2)

Publication Number Publication Date
JP2007165848A true JP2007165848A (ja) 2007-06-28
JP4816390B2 JP4816390B2 (ja) 2011-11-16

Family

ID=38248342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271748A Expired - Fee Related JP4816390B2 (ja) 2005-11-16 2006-10-03 半導体チップの製造方法および半導体チップ

Country Status (1)

Country Link
JP (1) JP4816390B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142114A (ja) * 2005-11-17 2007-06-07 Denso Corp レーザダイシング方法およびレーザダイシング装置
JP2009272440A (ja) * 2008-05-07 2009-11-19 Sumco Corp 半導体ウェーハの製造方法
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US20110155706A1 (en) * 2009-12-25 2011-06-30 Shohei Nagatomo Processing method for a workpiece, dividing method for a workpiece, and laser processing apparatus
JP2012178523A (ja) * 2011-02-28 2012-09-13 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法
JP2013063455A (ja) * 2011-09-16 2013-04-11 Hamamatsu Photonics Kk レーザ加工方法
JP2015529161A (ja) * 2012-09-21 2015-10-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド ワークピースの分離のための方法及び装置並びにこれにより製造された物
JP2016509540A (ja) * 2013-01-15 2016-03-31 コーニング レーザー テクノロジーズ ゲーエムベーハーCORNING LASER TECHNOLOGIES GmbH レーザビーム焦線を用いたシート状基板のレーザベースの機械加工方法及び装置
EP2529875A4 (en) * 2010-01-27 2017-09-06 Hamamatsu Photonics K.K. Laser processing method
JP2017177214A (ja) * 2016-03-29 2017-10-05 国立大学法人埼玉大学 基板加工方法および基板加工装置
JP2018027565A (ja) * 2016-08-16 2018-02-22 国立大学法人埼玉大学 基板加工方法および基板加工装置
WO2019021864A1 (ja) * 2017-07-28 2019-01-31 浜松ホトニクス株式会社 積層型素子の製造方法
JP2019046862A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光素子の製造方法
JP2020036285A (ja) * 2018-08-31 2020-03-05 太陽誘電株式会社 電子部品及び電子部品の製造方法
JP2020150414A (ja) * 2019-03-13 2020-09-17 太陽誘電株式会社 弾性波デバイスおよびその製造方法、ウエハ、フィルタ並びにマルチプレクサ
JP2020189493A (ja) * 2020-07-31 2020-11-26 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
CN112996628A (zh) * 2018-10-30 2021-06-18 浜松光子学株式会社 激光加工装置及激光加工方法
WO2021192854A1 (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11897056B2 (en) 2018-10-30 2024-02-13 Hamamatsu Photonics K.K. Laser processing device and laser processing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003334812A (ja) * 2002-03-12 2003-11-25 Hamamatsu Photonics Kk レーザ加工方法
JP2005028438A (ja) * 2003-07-11 2005-02-03 Disco Abrasive Syst Ltd レーザ光線を利用する加工装置
WO2005098914A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び加工対象物
WO2005098916A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
WO2005098915A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
JP2007050410A (ja) * 2005-08-12 2007-03-01 Hamamatsu Photonics Kk レーザ加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003334812A (ja) * 2002-03-12 2003-11-25 Hamamatsu Photonics Kk レーザ加工方法
JP2005028438A (ja) * 2003-07-11 2005-02-03 Disco Abrasive Syst Ltd レーザ光線を利用する加工装置
WO2005098914A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び加工対象物
WO2005098916A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
WO2005098915A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
JP2007050410A (ja) * 2005-08-12 2007-03-01 Hamamatsu Photonics Kk レーザ加工方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736738B2 (ja) * 2005-11-17 2011-07-27 株式会社デンソー レーザダイシング方法およびレーザダイシング装置
JP2007142114A (ja) * 2005-11-17 2007-06-07 Denso Corp レーザダイシング方法およびレーザダイシング装置
JP2009272440A (ja) * 2008-05-07 2009-11-19 Sumco Corp 半導体ウェーハの製造方法
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US8536024B2 (en) * 2009-12-25 2013-09-17 Mitsuboshi Diamond Industrial Co., Ltd. Processing method for a workpiece, dividing method for a workpiece, and laser processing apparatus
US20110155706A1 (en) * 2009-12-25 2011-06-30 Shohei Nagatomo Processing method for a workpiece, dividing method for a workpiece, and laser processing apparatus
EP2529875A4 (en) * 2010-01-27 2017-09-06 Hamamatsu Photonics K.K. Laser processing method
JP2012178523A (ja) * 2011-02-28 2012-09-13 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法
JP2013063455A (ja) * 2011-09-16 2013-04-11 Hamamatsu Photonics Kk レーザ加工方法
JP2015529161A (ja) * 2012-09-21 2015-10-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド ワークピースの分離のための方法及び装置並びにこれにより製造された物
JP2016509540A (ja) * 2013-01-15 2016-03-31 コーニング レーザー テクノロジーズ ゲーエムベーハーCORNING LASER TECHNOLOGIES GmbH レーザビーム焦線を用いたシート状基板のレーザベースの機械加工方法及び装置
JP2017177214A (ja) * 2016-03-29 2017-10-05 国立大学法人埼玉大学 基板加工方法および基板加工装置
JP2018027565A (ja) * 2016-08-16 2018-02-22 国立大学法人埼玉大学 基板加工方法および基板加工装置
WO2019021864A1 (ja) * 2017-07-28 2019-01-31 浜松ホトニクス株式会社 積層型素子の製造方法
US11069672B2 (en) 2017-07-28 2021-07-20 Hamamatsu Photonics K.K. Laminated element manufacturing method
KR20200029031A (ko) * 2017-07-28 2020-03-17 하마마츠 포토닉스 가부시키가이샤 적층형 소자의 제조 방법
KR102535989B1 (ko) 2017-07-28 2023-05-24 하마마츠 포토닉스 가부시키가이샤 적층형 소자의 제조 방법
JP2019029490A (ja) * 2017-07-28 2019-02-21 浜松ホトニクス株式会社 積層型素子の製造方法
JP2019046862A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光素子の製造方法
JP2020036285A (ja) * 2018-08-31 2020-03-05 太陽誘電株式会社 電子部品及び電子部品の製造方法
JP7042195B2 (ja) 2018-08-31 2022-03-25 太陽誘電株式会社 電子部品及び電子部品の製造方法
CN112996628A (zh) * 2018-10-30 2021-06-18 浜松光子学株式会社 激光加工装置及激光加工方法
US11833611B2 (en) 2018-10-30 2023-12-05 Hamamatsu Photonics K.K. Laser machining device
US11897056B2 (en) 2018-10-30 2024-02-13 Hamamatsu Photonics K.K. Laser processing device and laser processing method
JP2020150414A (ja) * 2019-03-13 2020-09-17 太陽誘電株式会社 弾性波デバイスおよびその製造方法、ウエハ、フィルタ並びにマルチプレクサ
JP7406305B2 (ja) 2019-03-13 2023-12-27 太陽誘電株式会社 弾性波デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
WO2021192854A1 (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JPWO2021192854A1 (ja) * 2020-03-24 2021-09-30
JP2020189493A (ja) * 2020-07-31 2020-11-26 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法

Also Published As

Publication number Publication date
JP4816390B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
JP4816390B2 (ja) 半導体チップの製造方法および半導体チップ
JP4424302B2 (ja) 半導体チップの製造方法
KR100876137B1 (ko) 반도체 장치 및 반도체 기판 다이싱 방법
TWI344403B (en) Method for laser and the object to be worked
TWI756437B (zh) 玻璃中介層之製造方法
JP2006305586A (ja) 板状体切断方法並びにレーザ加工装置
JP7182456B2 (ja) レーザ加工方法、及び、半導体部材製造方法
CN107529467A (zh) 一种硅基mems晶圆多焦点激光切割系统及切割方法
JP4830740B2 (ja) 半導体チップの製造方法
JP5833093B2 (ja) 加工装置
JP2007227768A (ja) 半導体ウェハのダイシング方法
JP5029298B2 (ja) 分断方法
TWI743244B (zh) 中介載板的製造方法
JP2020017592A (ja) ウェーハの分割方法
JP4781128B2 (ja) 半導体ウェハのダイシング方法
JP2010109230A (ja) 半導体ウェハ及びその分割方法
JP2019102688A (ja) ウェーハの加工方法
JP7330695B2 (ja) レーザ加工方法、及び、半導体デバイス製造方法
JP7258542B2 (ja) レーザ加工装置
JP2007207871A (ja) 複数の半導体装置を備えた半導体ウェハ
JP4544139B2 (ja) 半導体基板の分断装置および半導体基板の分断方法
JP7246919B2 (ja) レーザ加工方法、半導体部材製造方法及びレーザ加工装置
WO2023145114A1 (ja) レーザ加工方法及びレーザ加工装置
WO2024077749A1 (zh) 激光切割装置以及晶圆切割方法
JP2024024975A (ja) レーザー加工装置及びウエーハの生成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4816390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees