JP2007129200A - 不揮発性メモリ素子及びその製造方法 - Google Patents

不揮発性メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2007129200A
JP2007129200A JP2006264382A JP2006264382A JP2007129200A JP 2007129200 A JP2007129200 A JP 2007129200A JP 2006264382 A JP2006264382 A JP 2006264382A JP 2006264382 A JP2006264382 A JP 2006264382A JP 2007129200 A JP2007129200 A JP 2007129200A
Authority
JP
Japan
Prior art keywords
recording layer
upper electrode
bit line
lower electrode
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006264382A
Other languages
English (en)
Other versions
JP4577693B2 (ja
Inventor
Isamu Asano
勇 浅野
Tyler A Lowrey
エー ローリー タイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of JP2007129200A publication Critical patent/JP2007129200A/ja
Application granted granted Critical
Publication of JP4577693B2 publication Critical patent/JP4577693B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】相変化材料を含む記録層を備えた不揮発性メモリ素子の発熱効率を高める。
【解決手段】下部電極１２と、下部電極１２上に設けられた上部電極１７と、相変化材料を含み、下部電極１２と上部電極１７とを接続する記録層１８とを備える。上部電極１７は、記録層１８の成膜開始面１８ａと接する立体構造を有している。また、上部電極１７に接続されたビット線１５は、パターニングにより形成されたエッチング面１５ｃを有しており、ビット線１５のエッチング面１５ｃと、上部電極１７の成膜開始面１７ａとが接している。これにより、記録層１８の膜厚を厚くすることなく、ビット線１５への放熱を低減することができる。
【選択図】図１

Description

本発明は、電気的に書き替え可能な不揮発性メモリ素子及びその製造方法に関し、特に、相変化材料を含む記録層を備えた不揮発性メモリ素子及びその製造方法に関する。
パーソナルコンピュータやサーバなどには、階層的に構築された種々の記憶装置が用いられる。下層の記憶装置は安価で且つ大容量であることが求められ、上層の記憶装置には高速アクセスが求められる。最も下層の記憶装置としては、一般的にハードディスクドライブや磁気テープなどの磁気ストレージが用いられる。磁気ストレージは不揮発性であり、しかも、半導体メモリなどに比べて極めて大容量のデータを安価に保存することが可能である。しかしながら、アクセススピードが遅く、しかも、多くの場合ランダムアクセス性を有していない。このため、磁気ストレージには、プログラムや長期的に保存すべきデータなどが格納され、必要に応じてより上層の記憶装置に転送される。
メインメモリは、磁気ストレージよりも上層の記憶装置である。一般的に、メインメモリにはＤＲＡＭ（Dynamic Random Access Memory）が用いられる。ＤＲＡＭは、磁気ストレージに比べて高速アクセスが可能であり、しかも、ランダムアクセス性を有している。また、ＳＲＡＭ（Static Random Access Memory）などの高速半導体メモリよりも、ビット単価が安いという特徴を有している。
最も上層の記憶装置は、ＭＰＵ（Micro Processing Unit）に内蔵された内蔵キャッシュメモリである。内蔵キャッシュメモリは、ＭＰＵのコアと内部バスを介して接続されることから、極めて高速なアクセスが可能である。しかしながら、確保できる記録容量は極めて少ない。尚、内蔵キャッシュとメインメモリとの間の階層を構成する記憶装置として、２次キャッシュや３次キャッシュなどが使用されることもある。
ＤＲＡＭがメインメモリとして選択される理由は、アクセス速度とビット単価のバランスが非常に良いからである。しかも、半導体メモリの中では大容量であり、近年においては１ギガビットを超える容量を持つチップも開発されている。しかしながら、ＤＲＡＭは揮発性メモリであり、電源を切ると記憶データが失われてしまう。このため、プログラムや長期的に保存すべきデータの格納には適していない。また、電源投入中も、データを保持するためには定期的にリフレッシュ動作を行う必要があるため、消費電力の低減に限界があるとともに、コントローラによる複雑な制御が必要であるという課題を抱えている。
大容量の不揮発性半導体メモリとしては、フラッシュメモリが知られている。しかしながら、フラッシュメモリは、データの書き込みやデータの消去に大電流が必要であり、しかも、書き込み時間や消去時間が非常に長いというデメリットを有している。したがって、メインメモリとしてのＤＲＡＭを代替することは不適切である。その他、ＭＲＡＭ（Magnetoresistive Random Access Memory）やＦＲＡＭ（Ferroelectric Random Access Memory）等の不揮発性メモリが提案されているが、ＤＲＡＭと同等の記憶容量を得ることは困難である。
一方、ＤＲＡＭに代わる半導体メモリとして、相変化材料を用いて記録を行うＰＲＡＭ（Phase change Random Access Memory）が提案されている（特許文献１，非特許文献１〜３参照）。ＰＲＡＭは、記録層に含まれる相変化材料の相状態によってデータを記憶する。つまり、相変化材料は、結晶相における電気抵抗とアモルファス相における電気抵抗が大きく異なっていることから、これを利用して、データを記録することができる。
相状態の変化は、相変化材料に書き込み電流を流し、これにより相変化材料を加熱することによって行われる。データの読み出しは、相変化材料に読み出し電流を流し、その抵抗値を測定することによって行われる。読み出し電流は、相変化を生じさせないよう、書き込み電流よりも十分小さな値に設定される。このように、相変化材料の相状態は、高熱を印加しない限り変化しないことから、電源を切ってもデータが失われることはない。
書き込み電流による相変化材料の加熱を効率よく行うためには、書き込み電流により発生した熱が逃げにくい構造とすることが好ましい。このため、記録層の上面を熱伝導率の低い上部電極で覆い、これによって、熱容量が大きく且つ熱伝導率の高いビット線への放熱を低減する構造が知られている（特許文献１、非特許文献１及び２参照）。
しかしながら、特許文献１、非特許文献１及び２に記載された構造は、平面的に形成された記録層を上部電極と下部電極によって挟み込んだ構造を有していることから、ビット線への放熱を十分に低減するためには、記録層の膜厚を大幅に厚くする必要がある。記録層の膜厚を厚くすると、成膜にかかる時間が増大するだけでなく、相変化する際、特に、高抵抗状態から低抵抗状態に変化する際に、これを誘発するに必要な電界が増大する。すなわち、相変化を誘発する印加電圧が高くなるため、デバイスの低電圧化に不向きとなる。
このように、従来の構造を持ったデバイスでは、発熱効率を十分に高めることは困難であった。このため、書き込み電流を低減することが困難であるとともに、書き込み速度を高めることも困難であった。
米国特許第５，５３６，９４７号明細書 Y. N. Hwang, S. H. Lee, S. J. Ahn, S. Y. Lee, K. C. Ryoo, H. S. Hong, H. C. Koo, F. Yeung, J. H. Oh, H. J. Kim, W. C. Jeong, J. H. Park, H. Horii, Y. H. Ha, J. H. Yi, G. H. Hoh, G. T. Jeong, H. S. Jeong, and Kinam Kim, "Writing Current Reduction for High-density Phase-change RAM", 2003 IEEE Y. H. Ha, J. H. Yi, H. Horii, J. H. Park, S. H. Joo, S. O. Park, U-In Chung, and J. T. Moon, "An Edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption", 2003 Symposium on VLSI Technology Digest of Technical Papers
したがって本発明の目的は、相変化材料を含む記録層を備えた、改良された不揮発性メモリ素子及びその製造方法を提供することである。
本発明の他の目的は、相変化材料を含む記録層を備えた、発熱効率が高められた不揮発性メモリ素子及びその製造方法を提供することである。
本発明の一側面による不揮発性メモリ素子は、下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層とを備え、前記上部電極が前記記録層の成膜開始面と接していることを特徴とする。
このように、本発明による不揮発性メモリ素子では、上部電極が記録層の成膜開始面と接する構造を有している。このような構造は、上部電極を記録層よりも前に形成することによって得られ、従来とは異なる立体構造となる。このため、記録層の膜厚を厚くすることなく、ビット線への放熱を低減することができる。
本発明による不揮発性メモリ素子は、上部電極に接続されたビット線と、下部電極とビット線との間に設けられた層間絶縁膜をさらに備え、上部電極の少なくとも一部が層間絶縁膜に設けられたスルーホール内に形成されていることが好ましい。これによれば、記録層を簡単に立体構造とすることが可能となる。
ビット線がパターニングにより形成されたエッチング面を有しており、ビット線のエッチング面と、上部電極の成膜開始面とが接する構造としても構わない。この場合、ビット線上に設けられた第２のエッチングストッパー膜をさらに備え、前記スルーホールは、層間絶縁膜、ビット線及び第２のエッチングストッパー膜を貫通して設けられていることが好ましい。
また、スルーホールに充填された絶縁材をさらに備え、ビット線が充填絶縁材上に形成された構造としても構わない。
本発明の他の側面による不揮発性メモリ素子は、下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層とを備え、前記上部電極は、前記記録層の少なくとも側面と接していることを特徴とする。
このような構造も、上部電極を記録層よりも先に形成することによって得られ、従来とは異なる立体構造となることから、ビット線への放熱を低減することができる。この場合、記録層は、上部電極の少なくとも側面と接していることが好ましい。
本発明のさらに他の側面による不揮発性メモリ素子は、下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層と、前記上部電極に接続されたビット線とを備え、前記ビット線は、パターニングにより形成されたエッチング面を有しており、前記ビット線の前記エッチング面と、前記上部電極の成膜開始面とが接していることを特徴とする。
このような構造は、ビット線を上部電極よりも先に形成することによって得られ、従来とは異なる立体構造となることから、ビット線への放熱を低減することができる。
本発明による不揮発性メモリ素子の製造方法は、下部電極を形成する第１のステップと、前記下部電極上にエッチングストッパー膜及び層間絶縁膜をこの順に形成する第２のステップと、前記層間絶縁膜にスルーホールを形成することにより前記エッチングストッパー膜の一部を露出させる第３のステップと、少なくとも前記スルーホールの側面に上部電極を形成する第４のステップと、前記スルーホールの底部に露出した前記エッチングストッパー膜に開口部を形成することにより、前記下部電極の少なくとも一部を露出させる第５のステップと、前記下部電極及び前記上部電極に接するように、前記スルーホール内に相変化材料を含む記録層を形成する第６のステップとを備えることを特徴とする。
本発明によれば、上部電極を記録層よりも先に形成し、後から記録層をスルーホール内に形成していることから、発熱効率の高い立体構造を得ることができる。
このように、本発明によれば、発熱効率が高められた不揮発性メモリ素子及びその製造方法が提供される。したがって、従来よりも書き込み電流を低減することができるだけでなく、書き込み速度を高めることも可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい第１の実施形態による不揮発性メモリ素子１０を用いたメモリセルの構造を示す略断面図である。また、図２は、不揮発性メモリ素子１０の略平面図であり、図２に示すＡ−Ａ線に沿った断面が図１に示されている。図３は、図２に示すＢ−Ｂ線に沿った略断面である。
図１に示すように、本実施形態による不揮発性メモリ素子１０は、層間絶縁膜１１と、層間絶縁膜１１に埋め込まれた下部電極１２と、下部電極１２上にこの順に設けられた第１のエッチングストッパー膜１３、層間絶縁膜１４、ビット線１５及び第２のエッチングストッパー膜１６と、スルーホール１４ａの内壁に設けられた上部電極１７と、下部電極１２と上部電極１７とを接続する記録層１８とを備えて構成されている。
層間絶縁膜１１，１４、並びに、第１及び第２のエッチングストッパー膜１３，１６の材料としては、シリコン酸化膜やシリコン窒化膜などを用いることができる。このうち、層間絶縁膜１４と第１のエッチングストッパー膜１３については、互いにエッチングレートの異なる材料を用いる必要がある。また、第１のエッチングストッパー膜１３と第２のエッチングストッパー膜１６についても、互いにエッチングレートの異なる材料を用いる必要がある。また、特に限定されるものではないが、層間絶縁膜１１と第１のエッチングストッパー膜１３についても、互いにエッチングレートの異なる材料を用いることが好ましい。例えば、層間絶縁膜１１，１４及び第２のエッチングストッパー膜１６の材料としてシリコン酸化膜を用いた場合には、第１のエッチングストッパー膜１３の材料としてはシリコン窒化膜を用いることが好ましい。
層間絶縁膜１１にはスルーホール１１ａが設けられており、下部電極１２は、スルーホール１１ａの内壁に沿ってシリンダ状に形成されている。したがって、図２に示すように、下部電極１２の上面１２ａはリング状となっている。下部電極１２に囲まれた領域は、絶縁材１１ｂによって充填されている。絶縁材１１ｂの材料としては、層間絶縁膜１１と同じ材料を用いることが好ましい。
図２に示すように、下部電極１２の上面１２ａは、Ｘ方向に延在する帯状領域１２ｘと、Ｙ方向に延在する帯状領域１２ｙを有している。本実施形態では、帯状領域１２ｘよりも帯状領域１２ｙの方が長い。
下部電極１２は、ヒータープラグとして用いられる。つまり、データの書き込み時において、発熱体の一部となる。このため、下部電極１２の材料としては、電気抵抗の比較的高い材料、例えば、メタルシリサイド、メタル窒化物、メタルシリサイドの窒化物など用いることが好ましい。特に限定されるものではないが、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＣＮ等の材料を好ましく用いることができる。
第１のエッチングストッパー膜１３には、開口部１３ａが設けられている。開口部１３ａは、下部電極１２の帯状領域１２ｙを露出させる位置に設けられている。開口部１３ａは記録層１８によって埋め込まれており、このため記録層１８は、開口部１３ａの底部において下部電極１２の帯状領域１２ｙと接触している。開口部１３ａを下部電極１２の帯状領域１２ｙに対応する位置に設けているのは、記録層１８と下部電極１２との接触面積のばらつきを低減するためである。
つまり、開口部１３ａを帯状領域１２ｙを露出させる位置に設ければ、開口部１３ａの実際の位置が、図４（ａ）に示すように設計位置１３ａｉからＸ方向にずれた場合であっても、図４（ｂ）に示すように設計位置１３ａｉからＹ方向にずれた場合であっても、露出する帯状領域１２ｙの面積Ｓ１にばらつきが生じにくくなるからである。このような効果は、開口部１３ａを帯状領域１２ｘに対応する位置に設けてもある程度は得られる。しかしながら、直線部分が長い帯状領域１２ｙに対応する位置に設けた方が、目ずれに対する面積Ｓ１のばらつきをより低減することが可能となる。
また、図１に示すように、層間絶縁膜１４、ビット線１５及び第２のエッチングストッパー膜１６からなる積層体には、スルーホール１４ａが設けられている。スルーホール１４ａの内壁には上部電極１７が形成されている。スルーホール１４ａの内壁に上部電極１７を形成するためには、後述するように、全面に上部電極１７を形成した後、エッチバックを行えばよい。スルーホール１４ａの底部のうち、上部電極１７によって覆われていない領域には、開口部１３ａが形成されている。
上部電極１７は、下部電極１２と対をなす電極である。上部電極１７の材料としては、通電により生じた熱が逃げにくいよう、熱伝導性の比較的低い材料を用いることが好ましい。具体的には、下部電極１２と同様、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＣＮ等の材料を好ましく用いることができる。
内壁が上部電極１７によって覆われたスルーホール１４ａの内部には、記録層１８が設けられている。記録層１８は、開口部１３ａによって露出した下部電極１２の帯状領域１２ｙに接するとともに、シリンダ状である上部電極１７の内壁に接触している。このため、上部電極１７は、記録層１８の成膜開始面１８ａと接することになる。
記録層１８は、相変化材料によって構成される。記録層１８を構成する相変化材料としては、２以上の相状態を取り、且つ、相状態によって電気抵抗が異なる材料であれば特に制限されないが、いわゆるカルコゲナイド材料を選択することが好ましい。カルコゲナイド材料とは、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、インジウム（Ｉｎ）、セレン（Ｓｅ）等の元素を少なくとも一つ以上含む合金を指す。一例として、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ等の２元系元素、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等の３元系元素、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２等の４元系元素が挙げられる。
カルコゲナイド材料を含む相変化材料は、アモルファス相（非晶質相）及び結晶相のいずれかの相状態をとることができ、アモルファス相では相対的に高抵抗状態、結晶相では相対的に低抵抗状態となる。
図５は、カルコゲナイド材料を含む相変化材料の相状態を制御する方法を説明するためのグラフである。
カルコゲナイド材料を含む相変化材料をアモルファス状態とするためには、図５の曲線ａに示すように、融点Ｔｍ以上の温度に一旦加熱した後、急速に冷却すればよい。一方、カルコゲナイド材料を含む相変化材料を結晶状態とするためには、図５の曲線ｂに示すように、結晶化温度Ｔｘ以上、融点Ｔｍ未満の温度に一旦加熱した後、徐々に冷却すればよい。加熱は、通電によって行うことができる。加熱時の温度は通電量、すなわち、単位時間当たりの電流量や通電時間によって制御することができる。
記録層１８に書き込み電流を流した場合、記録層１８と下部電極１２との接触部分近傍が発熱領域Ｐとなる。つまり、記録層１８に書き込み電流を流すことにより、発熱領域Ｐ近傍におけるカルコゲナイド材料の相状態を変化させることができる。これによって、上部電極１７と下部電極１２との間の電気抵抗が変化する。
このような記録層１８は、上述の通り、スルーホール１４ａの内部に設けられており、スルーホール１４ａの内壁には、上部電極１７が形成されている。このため、記録層１８の成膜開始面１８ａは、エッチバックにより形成された上部電極１７のエッチング面１７ｃと接触することになる。つまり、シリンダ状を有する上部電極１７の内側側面と、記録層１８の側面とが接触している。
記録層１８の膜厚は特に限定されないが、本実施形態では、一例としてスルーホール１４ａが完全に埋まらない程度の膜厚に設定されている。但し、スルーホール１４ａが完全に埋まる程度の膜厚に設定しても構わない。本実施形態では、スルーホール１４ａの内部だけでなく、記録層１８の一部がスルーホール１４ａの外部に設けられている。
また、ビット線１５は、層間絶縁膜１４上に設けられており、上部電極１７と側面で接触している。つまり、ビット線１５は、エッチングにより形成されたエッチング面１５ｃを有しており、ビット線１５のエッチング面１５ｃと、上部電極１７の成膜開始面１７ａとが接触している。したがって、シリンダ状を有する上部電極１７の外側側面と、ビット線１５の側面とが接触している。
ビット線１５の材料としては、電気抵抗の低い金属材料が選択される。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）又はこれらの合金、或いは、これらの窒化物、シリサイドなどを好ましく用いることができる。具体的には、Ｗ、ＷＮ、ＴｉＮなどを挙げることができる。電気抵抗の低い金属材料は一般に熱伝導率が高く、しかも、ビット線１５は熱容量が大きいことから、発熱領域Ｐの近傍で上部電極１７と接触すると、熱がビット線１５側に逃げやすくなり、発熱効率が低下してしまう。しかしながら、本実施形態による不揮発性メモリ素子１０では、記録層１８が立体構造を有していることから、記録層１８の膜厚を増大させることなく、発熱領域Ｐとビット線１５との距離を離すことができる。
また、ビット線１５上には第２のエッチングストッパー膜１６が設けられている。第２のエッチングストッパー膜１６は、図３に示すように、ビット線１５が形成されていない領域にも設けられている。第２のエッチングストッパー膜１６上には、絶縁膜１９が設けられている。記録層１８の成膜終了面１８ｂは、その全面が絶縁膜１９（又は後述する保護絶縁膜１９ａ）によって覆われている。
このような構成を有する不揮発性メモリ素子１０は、図１に示すように、半導体基板上に形成することができ、マトリクス状に配置することによって、電気的に書き替え可能な不揮発性半導体記憶装置を構成することができる。
図６は、ｎ行×ｍ列のマトリクス構成を有する不揮発性半導体記憶装置の回路図である。
図６に示す不揮発性半導体記憶装置は、ｎ本のワード線Ｗ１〜Ｗｎと、ｍ本のビット線Ｂ１〜Ｂｍと、各ワード線と各ビット線の交点に配置されたメモリセルＭＣ（１，１）〜ＭＣ（ｎ，ｍ）とを備えている。ワード線Ｗ１〜Ｗｎはロウデコーダ１０１に接続され、ビット線Ｂ１〜Ｂｍはカラムデコーダ１０２に接続されている。各メモリセルＭＣは、対応するビット線とグランドとの間に直列に接続された不揮発性メモリ素子１０及びトランジスタ１０３によって構成されている。トランジスタ１０３の制御端子は、対応するワード線に接続されている。
不揮発性メモリ素子１０の構造は、図１を用いて説明したとおりである。したがって、不揮発性メモリ素子１０の下部電極１２が対応するトランジスタ１０３に接続され、上部電極１７がビット線に接続される。
不揮発性メモリ素子１０を用いたメモリセルＭＣの構造は、図１に示した通りである。図１には、対応するビット線Ｂｊ（１５）が共通である２つのメモリセルＭＣ（ｉ，ｊ），ＭＣ（ｉ＋１，ｊ）が示されている。
図１に示すとおり、トランジスタ１０３のゲートは、ワード線Ｗｉ，Ｗｉ＋１に接続されている。また、素子分離領域１０４によって区画された一つの活性領域１０５には、３つの拡散領域１０６が形成され、これによって、一つの活性領域１０５に２つのトランジスタ１０３が形成されている。これら２つのトランジスタ１０３のソースは共通であり、層間絶縁膜１０７に設けられたコンタクトプラグ１０８を介して、グランド配線１０９に接続されている。また、各トランジスタ１０３のドレインは、それぞれのコンタクトプラグ１１０を介して、対応する不揮発性メモリ素子１０の下部電極１２に接続されている。一方、２つの不揮発性メモリ素子１０のビット線Ｂｊは共通である。
このような構成を有する不揮発性半導体記憶装置は、ロウデコーダ１０１によってワード線Ｗ１〜Ｗｎのいずれか一つを活性化し、この状態でビット線Ｂ１〜Ｂｍの少なくとも１本に電流を流すことによって、データの書き込み及び読み出しを行うことができる。つまり、対応するワード線が活性化しているメモリセルでは、トランジスタ１０３がオンするため、対応するビット線は、不揮発性メモリ素子１０を介してグランドに接続された状態となる。したがって、この状態で所定のカラムデコーダ１０２により選択したビット線に書き込み電流を流せば、不揮発性メモリ素子１０に含まれる記録層１８を相変化させることができる。
具体的には、所定量の電流を流すことによって、記録層１８を構成する相変化材料を図５に示した融点Ｔｍ以上の温度に加熱した後、電流を急速に遮断することによって急冷すれば、アモルファス相となる。一方、上記所定量よりも少ない電流を流すことによって、記録層１８を構成する相変化材料を図５に示した結晶化温度Ｔｘ以上、融点Ｔｍ未満の温度に加熱した後、電流を徐々に減少させて徐冷すれば、結晶成長が促進するため結晶相となる。
データの読み出しを行う場合も、ロウデコーダ１０１によってワード線Ｗ１〜Ｗｎのいずれか一つを活性化し、この状態で、ビット線Ｂ１〜Ｂｍの少なくとも１本に読み出し電流を流せばよい。記録層１８がアモルファス相となっているメモリセルについては抵抗値が高くなり、記録層１８が結晶相となっているメモリセルについては抵抗値が低くなることから、これを図示しないセンスアンプによって検出すれば、記録層１８の相状態を把握することができる。
記録層１８の相状態は、記憶させる論理値に対応させることができる。例えば、アモルファス相の状態を「０」、結晶相の状態を「１」と定義すれば、１つのメモリセルによって１ビットのデータを保持することが可能となる。また、アモルファス相から結晶相に相変化させる際、記録層１８を結晶化温度Ｔｘ以上、融点Ｔｍ未満の温度に保持する時間を調節することによって、結晶化割合を多段階又はリニアに制御することも可能である。このような方法により、アモルファス相と結晶相との混合割合を多段階に制御すれば、１つのメモリセルに２ビット以上のデータを記憶させることが可能となる。さらに、アモルファス相と結晶相との混合割合をリニアに制御すれば、アナログ値を記憶させることも可能となる。
次に、本実施形態による不揮発性メモリ素子１０の製造方法について説明する。
図７（ａ），図８（ａ），図９（ａ），図１０（ａ）は、不揮発性メモリ素子１０の製造工程を順に示す略平面図である。また、図７（ｂ），図７（ｃ）は、それぞれ図７（ａ）に示すＣ−Ｃ線及びＤ−Ｄ線に沿った略断面図であり、図８（ｂ），図８（ｃ）は、それぞれ図８（ａ）に示すＥ−Ｅ線及びＦ−Ｆ線に沿った略断面図であり、図９（ｂ），図９（ｃ）は、それぞれ図９（ａ）に示すＧ−Ｇ線及びＨ−Ｈ線に沿った略断面図であり、図１０（ｂ），図１０（ｃ）は、それぞれ図１０（ａ）に示すＩ−Ｉ線及びＪ−Ｊ線に沿った略断面図である。尚、断面図においては、図面の見やすさを考慮して、トランジスタ１０３に関わる部分は図示を省略してある。
まず、図７（ａ）〜図７（ｃ）に示すように、シリンダ状の下部電極１２を形成し、下部電極１２に囲まれた領域を絶縁材１１ｂによって充填した後、第１のエッチングストッパー膜１３、層間絶縁膜１４及びビット線１５をこの順に形成する。シリンダ状の下部電極１２は、層間絶縁膜１１にスルーホール１１ａを形成した後、ステップカバレッジの良好な成膜方法を用いてスルーホール１１ａの内壁部分に下部電極１２を成膜し、さらに、下部電極１２に囲まれた領域を絶縁材１１ｂによって充填した後、ＣＭＰ法により不要な絶縁材１１ｂ及び下部電極１２を除去することにより形成することができる。ステップカバレッジの良好な成膜方法としては、ＣＶＤ法が挙げられる。
また、ビット線１５は、材料となる金属膜を層間絶縁膜１４の表面に形成した後、パターニングすることにより形成する。したがって、ビット線１５の成膜開始面１５ａは、すべて層間絶縁膜１４に接することになる。図７（ａ）に示すように、ビット線１５は、上面からみて、幅方向における端部が下部電極１２の帯状領域１２ｙと交差するようにパターニングすることが好ましい。
次に、図８（ａ）〜図８（ｃ）に示すように、第２のエッチングストッパー膜１６によってビット線１５を覆った後、第１のエッチングストッパー膜１３の一部が、下部電極１２の帯状領域１２ｙに対応する部分において露出するよう、第２のエッチングストッパー膜１６、ビット線１５及び層間絶縁膜１４をエッチングし、スルーホール１４ａを形成する。スルーホール１４ａの形成方法としては、一般的なフォトリソグラフィ法及びドライエッチング法を用いることができる。図８（ａ）に示すように、本実施形態では、ビット線１５の幅方向における端部を含む位置にスルーホール１４ａを形成している。
スルーホール１４ａの形成においては、下部電極１２が露出しないよう、下部電極１２が第１のエッチングストッパー膜１３によって覆われた状態で、エッチングを終了する必要がある。この点、本実施形態においては、第１のエッチングストッパー膜１３と層間絶縁膜１４の材料として、互いにエッチングレートの異なる材料を選択していることから、エッチング工程におけるマージンを十分に確保することができる。このようにしてスルーホール１４ａが形成されると、ビット線１５の一部がエッチングされ、これにより、スルーホール１４ａ内壁には、ビット線１５のエッチング面１５ｃが露出することになる。
次に、図９（ａ）〜図９（ｃ）に示すように、スルーホール１４ａの内部を含む全面に上部電極１７を形成する。これにより、ビット線１５のエッチング面１５ｃは、上部電極１７によって覆われた状態となる。つまり、ビット線１５のエッチング面１５ｃと、上部電極１７の成膜開始面１７ａとが接触した状態となる。尚、スルーホール１４ａの底部が第１のエッチングストッパー膜１３によって覆われていることから、上部電極１７と下部電極１２が接触することはない。
次に、図１０（ａ）〜図１０（ｃ）に示すように、上部電極１７をエッチバックする。これにより、上部電極１７のうち、基板に対して実質的に平行な面に形成された部分が除去され、スルーホール１４ａの内壁部分にのみ、上部電極１７が残存した状態となる。スルーホール１４ａ内壁部分に残存した上部電極１７は、エッチング面１７ｃが露出した状態となる。
また、上部電極１７のエッチバックにより、スルーホール１４ａの底部に形成された第１のエッチングストッパー膜１３の一部も、再び露出する。その後、スルーホール１４ａの内壁部分に残存した上部電極１７をマスクとして、スルーホール１４ａの底部にて露出した第１のエッチングストッパー膜１３をエッチングし、開口部１３ａを形成する。これにより、下部電極１２の一部が露出した状態となる。
本実施形態においては、第１のエッチングストッパー膜１３と第２のエッチングストッパー膜１６との材料として、互いにエッチングレートの異なる材料を選択していることから、本工程によって第２のエッチングストッパー膜１６の膜厚が大幅に減少することはない。また、第１のエッチングストッパー膜１３と層間絶縁膜１１及び絶縁材１１ｂとの材料として、互いにエッチングレートの異なる材料を選択すれば、開口部１３ａを形成する際に生じる、層間絶縁膜１１及び絶縁材１１ｂのオーバーエッチングを低減することができる。
そして、図１〜図３に示したように、開口部１３ａ及びスルーホール１４ａの内部を含む全面にカルコゲナイド材料からなる記録層１８を形成し、パターニングにより不要部分を除去した後、全面に絶縁膜１９を形成すれば、本実施形態による不揮発性メモリ素子１０が完成する。記録層１８の成膜方法としては、特に限定されるものではないが、スパッタリング法やＣＶＤ法を用いることができる。このように、上部電極１７を記録層１８よりも先に形成していることから、上部電極１７のエッチング面１７ｃである側面と、記録層１８の成膜開始面１８ａである側面とを接触させることが可能となる。
第２のエッチングストッパー膜１６は、ビット線１５の上面（成膜終了面１５ｂ）の全面を覆っており、記録層１８をパターニングする際のエッチングストッパーとして機能する。これにより、記録層１８をパターニングする際、ビット線１５がエッチング環境に晒されないことから、ビット線１５の膜厚減少が防止され、所望のビット線抵抗を確保することができる。
ここで、記録層１８のパターニングは、図１１に示すように、記録層１８の上面（成膜終了面１８ｂ）の全面を覆う保護絶縁膜１９ａを形成し、フォトレジスト１９ｂを保護絶縁膜１９ａ上に形成した状態で行うことが好ましい。これによれば、図１２に示すようにパターニングが終了した後、フォトレジストをアッシングによって除去する際に、記録層１８にダメージが加わることを防止することができる。
このように、本実施形態では、記録層１８が開口部１３ａ及びスルーホール１４ａの内部に形成された立体構造を有している。しかも、ビット線１５を記録層１８よりも先に形成していることから、スルーホール１４ａ内にビット線１５が形成されることがない。しかも、スルーホール１４ａの内壁に上部電極１７が形成され、上部電極１７とビット線１５とが側面同士で接触した構造を有している。これらにより、発熱領域Ｐとビット線１５との距離を十分に離すことができるとともに、上部電極１７とビット線１５との接触面積を縮小することができる。そのため、ビット線１５への放熱を低減することができ、高い発熱効率を得ることができる。しかも、ビット線１５と記録層１８との間に、熱伝導率の低い上部電極１７を介在させていることから、ビット線１５の材料として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）など、電気抵抗の低い材料を選択することが可能となる。
また、本実施形態では、下部電極１２と層間絶縁膜１４との間に、第１のエッチングストッパー膜１３を介在させていることから、下部電極１２と上部電極１７とが直接接触することがなく、両者の間に記録層１８を確実に介在させることが可能となる。
尚、上記実施形態では、開口部１３ａ及びスルーホール１４ａの平面形状をほぼ円形としているが、開口部１３ａ及びスルーホール１４ａの平面形状を、長辺である帯状領域１２ｙと直交するＸ方向に長い形状としても構わない。つまり、図１３に示すように、開口部１３ａ及びスルーホール１４ａの平面形状をＸ方向に長い形状とすれば、記録層１８と下部電極１２との接触面積Ｓ１を増大させることなく、Ｘ方向におけるマージンを増大させることができる。
尚、本実施形態においては、記録層１８をパターニングするのではなく、全面をエッチバックすることにより、開口部１３ａ及びスルーホール１４ａの内壁部分にのみ記録層１８を残存させても構わない。
図１４（ａ）は、開口部１３ａ及びスルーホール１４ａの内壁部分にのみ記録層１８を残存させた例による、不揮発性メモリ素子の略平面図である。また、図１４（ｂ）及び図１４（ｃ）は、それぞれ図１４（ａ）に示すＫ−Ｋ線及びＬ−Ｌ線に沿った略断面図である。
図１４（ａ）〜図１４（ｃ）に示すように、記録層１８を全面エッチバックすると、開口部１３ａの底部に形成された部分も除去されることから、記録層１８の底面がリング状となる。これにより記録層１８と下部電極１２との接触面積が低減されることから、発熱効率がより増大する。また、記録層１８と下部電極１２は２箇所で接触することになるため、記録層１８には２つの電流パスが形成されることになるが、一方の接触領域１８−１とビット線１５との距離の方が、他方の接触領域１８−２とビット線１５との距離よりも大幅に近くなることから、他方の接触領域１８−２を介して流れる電流はほとんど無視できるものと考えられる。
次に、本発明の好ましい第２の実施形態による不揮発性メモリ素子２０について説明する。
図１５は、本発明の好ましい第２の実施形態による不揮発性メモリ素子２０を用いたメモリセルの構造を示す略断面図である。
図１５に示すように、本実施形態による不揮発性メモリ素子２０は、第２のエッチングストッパー膜１６が省略されているとともに、ビット線１５がスルーホール１４ａの上部に設けられている点において、図１に示した第１の実施形態による不揮発性メモリ素子１０と相違している。また、スルーホール１４ａの内部は、絶縁材２１によって充填されている。その他の構成は、第１の実施形態による不揮発性メモリ素子１０と同様であることから、同一の構成要素には同一の符号を付し、重複する説明は省略する。
本実施形態では、ビット線１５がスルーホール１４ａの上部に設けられていることから、ビット線１５と上部電極１７とは、上下方向で接続される。ビット線１５と記録層１８との間には、スルーホール１４ａを充填する絶縁材２１が介在しており、これにより、ビット線１５と記録層１８が直接接触することはない。
次に、本実施形態による不揮発性メモリ素子２０の製造方法について説明する。
図１６（ａ），図１７（ａ），図１８（ａ）は、不揮発性メモリ素子２０の製造工程を順に示す略平面図である。また、図１６（ｂ），図１６（ｃ）は、それぞれ図１６（ａ）に示すＭ−Ｍ線及びＮ−Ｎ線に沿った略断面図であり、図１７（ｂ），図１７（ｃ）は、それぞれ図１７（ａ）に示すＯ−Ｏ線及びＰ−Ｐ線に沿った略断面図であり、図１８（ｂ），図１８（ｃ）は、それぞれ図１８（ａ）に示すＱ−Ｑ線及びＲ−Ｒ線に沿った略断面図である。尚、断面図においては、図面の見やすさを考慮して、トランジスタ１０３に関わる部分は図示を省略してある。
まず、図１６（ａ）〜図１６（ｃ）に示すように、シリンダ状の下部電極１２を形成し、下部電極１２に囲まれた領域を絶縁材１１ｂによって充填した後、第１のエッチングストッパー膜１３及び層間絶縁膜１４をこの順に形成する。そして、第１のエッチングストッパー膜１３の一部が、下部電極１２の帯状領域１２ｙに対応する部分において露出するよう、層間絶縁膜１４をエッチングし、スルーホール１４ａを形成する。スルーホール１４ａの形成方法などは、第１の実施形態にて説明した通りである。
次に、スルーホール１４ａの内部を含む全面に上部電極１７を形成した後、図１７（ａ）〜図１７（ｃ）に示すように、上部電極１７をエッチバックする。これにより、上部電極１７のうち、基板に対して実質的に平行な面に形成された部分が除去され、スルーホール１４ａの内壁部分にのみ、上部電極１７が残存した状態となる。スルーホール１４ａ内壁部分に残存した上部電極１７は、エッチング面１７ｃが露出した状態となる。
また、上部電極１７のエッチバックにより、スルーホール１４ａの底部に形成された第１のエッチングストッパー膜１３の一部も、再び露出した状態となる。そして、スルーホール１４ａの内壁部分に残存した上部電極１７をマスクとして、スルーホール１４ａの底部にて露出する第１のエッチングストッパー膜１３をエッチングし、開口部１３ａを形成する。これにより、下部電極１２の一部が露出した状態となる。
次に、開口部１３ａ及びスルーホール１４ａの内部を含む全面に記録層１８を形成した後、図１８（ａ）〜図１８（ｃ）に示すように、記録層１８をエッチバックする。これにより、開口部１３ａ及びスルーホール１４ａの外部に形成された記録層１８は全て除去され、開口部１３ａ及びスルーホール１４ａの内部にのみ記録層１８が残存した状態となる。このとき、記録層１８の上端部１８ｔｏｐが、上部電極１７の上端部１７ｔｏｐよりも下方（基板側）に位置するよう、エッチバック条件を調節する必要がある。
その後、図１５に示したように、開口部１３ａ及びスルーホール１４ａの内部を含む全面に絶縁材２１を形成し、エッチバックにより上部電極１７の上端部１７ｔｏｐを露出させる。そして、ビット線１５を形成し、パターニングした後、全面に絶縁膜１９を形成すれば、本実施形態による不揮発性メモリ素子２０が完成する。尚、絶縁材２１のエッチバックにおいては、記録層１８の上端部１８ｔｏｐが露出しないよう、エッチング条件を調節する必要がある。
これにより、上記実施形態と同様、上部電極１７のエッチング面１７ｃである側面と、記録層１８の成膜開始面１８ａである側面とを接触させることが可能となる。一方、本実施形態では、ビット線１５を上部電極１７よりも後に形成していることから、上部電極１７のエッチング面１７ｃである上面と、ビット線１５の成膜開始面１５ａである底面とが接触することになる。
このように、本実施形態では、上部電極１７及び記録層１８をエッチバックし、スルーホール１４ａを絶縁材２１で埋めた後、スルーホール１４ａの上部にビット線１５を形成していることから、ビット線１５の膜厚を十分に厚くすることできるとともに、より低抵抗な材料を選択することが可能となる。これにより、ビット線１５の配線抵抗をより低くすることができることから、ビット線１５で生じる電力損失を低減することができるとともに、読み出し動作や書き込み動作の高速化を実現することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
本発明の好ましい第１の実施形態による不揮発性メモリ素子１０を用いたメモリセルの構造を示す略断面図である。 不揮発性メモリ素子１０の略平面図である。 図２に示すＢ−Ｂ線に沿った略断面である。 （ａ）は、開口部１３ａの位置が設計位置１３ａｉからＸ方向にずれた場合の影響を説明するための図である。（ｂ）は、開口部１３ａの位置が設計位置１３ａｉからＹ方向にずれた場合の影響を説明するための図である。 カルコゲナイド材料を含む相変化材料の相状態を制御する方法を説明するためのグラフである。 ｎ行×ｍ列のマトリクス構成を有する不揮発性半導体記憶装置の回路図である。 （ａ）は、不揮発性メモリ素子１０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＣ−Ｃ線に沿った略断面図である。（ｃ）は、（ａ）に示すＤ−Ｄ線に沿った略断面図である。 （ａ）は、不揮発性メモリ素子１０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＥ−Ｅ線に沿った略断面図である。（ｃ）は、（ａ）に示すＦ−Ｆ線に沿った略断面図である。 （ａ）は、不揮発性メモリ素子１０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＧ−Ｇ線に沿った略断面図である。（ｃ）は、（ａ）に示すＨ−Ｈ線に沿った略断面図である。 （ａ）は、不揮発性メモリ素子１０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＩ−Ｉ線に沿った略断面図である。（ｃ）は、（ａ）に示すＪ−Ｊ線に沿った略断面図である。 保護絶縁膜１９ａを介して記録層１８のパターニングする方法を説明するための図である。 保護絶縁膜１９ａを介して記録層１８のパターニングする方法を説明するための図である。 開口部１３ａ及びスルーホール１４ａの平面形状をＸ方向に長い形状とした例による不揮発性メモリ素子の略平面図である。 （ａ）は、開口部１３ａ及びスルーホール１４ａの内壁部分にのみ記録層１８を残存させた例による、不揮発性メモリ素子の略平面図である。（ｂ）は、（ａ）に示すＫ−Ｋ線に沿った略断面図である。（ｃ）は、（ａ）に示すＬ−Ｌ線に沿った略断面図である。 本発明の好ましい第２の実施形態による不揮発性メモリ素子２０を用いたメモリセルの構造を示す略断面図である。 （ａ）は、不揮発性メモリ素子２０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＭ−Ｍ線に沿った略断面図である。（ｃ）は、（ａ）に示すＮ−Ｎ線に沿った略断面図である。 （ａ）は、不揮発性メモリ素子２０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＯ−Ｏ線に沿った略断面図である。（ｃ）は、（ａ）に示すＰ−Ｐ線に沿った略断面図である。 （ａ）は、不揮発性メモリ素子２０の製造工程を示す略平面図である。（ｂ）は、（ａ）に示すＱ−Ｑ線に沿った略断面図である。（ｃ）は、（ａ）に示すＲ−Ｒ線に沿った略断面図である。
符号の説明
１０，２０ 不揮発性メモリ素子
１１，１４ 層間絶縁膜
１１ａ，１４ａ スルーホール
１１ｂ，２１ 絶縁材
１２ 下部電極
１２ａ 下部電極の上面
１２ｘ Ｘ方向に延在する帯状領域
１２ｙ Ｙ方向に延在する帯状領域
１３ 第１のエッチングストッパー膜
１３ａ 開口部
１３ａｉ 開口部の設計位置
１５ ビット線
１５ａ ビット線の成膜開始面
１５ｂ ビット線の成膜終了面
１５ｃ ビット線のエッチング面
１６ 第２のエッチングストッパー膜
１７ 上部電極
１７ａ 上部電極の成膜開始面
１７ｃ 上部電極のエッチング面
１７ｔｏｐ 上部電極の上端部
１８ 記録層
１８ａ 記録層の成膜開始面
１８ｂ 記録層の成膜終了面
１８ｔｏｐ 記録層の上端部
１８−１，１８−２ 接触領域
１９ 絶縁膜
１９ａ 保護絶縁膜
１９ｂ フォトレジスト
１０１ ロウデコーダ
１０２ カラムデコーダ
１０３ トランジスタ
１０４ 素子分離領域
１０５ 活性領域
１０６ 拡散領域
１０７ 層間絶縁膜
１０８ コンタクトプラグ
１０９ グランド配線
１１０ コンタクトプラグ
Ｗ１〜Ｗｎ ワード線
Ｂ１〜Ｂｍ ビット線
ＭＣ メモリセル
Ｐ 発熱領域

Claims (20)

  1. 下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層とを備え、
    前記上部電極は、前記記録層の成膜開始面と接していることを特徴とする不揮発性メモリ素子。
  2. 前記記録層の成膜終了面の全てが絶縁膜で覆われていることを特徴とする請求項１に記載の不揮発性メモリ素子。
  3. 前記上部電極に接続されたビット線と、前記下部電極と前記ビット線との間に設けられた層間絶縁膜をさらに備え、前記上部電極の少なくとも一部は、前記層間絶縁膜に設けられたスルーホール内に形成されていることを特徴とする請求項１に記載の不揮発性メモリ素子。
  4. 前記上部電極は、前記スルーホールの内壁に沿って設けられており、前記記録層の少なくとも一部は、前記上部電極の内壁に沿って設けられていることを特徴とする請求項３に記載の不揮発性メモリ素子。
  5. 前記下部電極と前記層間絶縁膜との間に設けられた第１のエッチングストッパー膜をさらに備え、前記第１のエッチングストッパー膜は、前記上部電極に囲まれた領域に開口部が形成されており、前記記録層の一部は、前記開口部内に形成されていることを特徴とする請求項４に記載の不揮発性メモリ素子。
  6. 前記下部電極の上面がリング状であることを特徴とする請求項３に記載の不揮発性メモリ素子。
  7. 前記下部電極の前記上面は、第１の方向に延在する第１の帯状領域と、前記第１の方向とは実質的に直交する第２の方向に延在し前記第１の帯状領域よりも短い第２の帯状領域を含んでおり、前記スルーホールは、前記第１の帯状領域を露出させる位置に設けられていることを特徴とする請求項６に記載の不揮発性メモリ素子。
  8. 前記スルーホールは、前記第１の方向における径よりも前記第２の方向における径の方が大きいことを特徴とする請求項７に記載の不揮発性メモリ素子。
  9. 前記記録層の底面がリング状であり、前記下部電極の前記上面と前記記録層の前記底面とが２箇所で接触していることを特徴とする請求項６に記載の不揮発性メモリ素子。
  10. 前記ビット線は、パターニングにより形成されたエッチング面を有しており、前記ビット線の前記エッチング面と、前記上部電極の成膜開始面とが接していることを特徴とする請求項３に記載の不揮発性メモリ素子。
  11. 前記ビット線上に設けられた第２のエッチングストッパー膜をさらに備え、前記スルーホールは、前記層間絶縁膜、前記ビット線及び前記第２のエッチングストッパー膜を貫通して設けられていることを特徴とする請求項１０に記載の不揮発性メモリ素子。
  12. 前記スルーホールに充填された絶縁材をさらに備え、前記ビット線は、前記充填絶縁材上に形成されていることを特徴とする請求項３に記載の不揮発性メモリ素子。
  13. 前記下部電極に接続されたスイッチ手段をさらに備え、前記スイッチ手段はワード線上の信号に応答してスイッチングすることを特徴とする請求項１に記載の不揮発性メモリ素子。
  14. 下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層とを備え、
    前記上部電極は、前記記録層の少なくとも側面と接していることを特徴とする不揮発性メモリ素子。
  15. 前記記録層は、前記上部電極の少なくとも側面と接していることを特徴とする請求項１４に記載の不揮発性メモリ素子。
  16. 下部電極と、前記下部電極上に設けられた上部電極と、相変化材料を含み、前記下部電極と前記上部電極とを接続する記録層と、前記上部電極に接続されたビット線とを備え、
    前記ビット線は、パターニングにより形成されたエッチング面を有しており、前記ビット線の前記エッチング面と、前記上部電極の成膜開始面とが接していることを特徴とする不揮発性メモリ素子。
  17. 下部電極を形成する第１のステップと、
    前記下部電極上にエッチングストッパー膜及び層間絶縁膜をこの順に形成する第２のステップと、
    前記層間絶縁膜にスルーホールを形成することにより前記エッチングストッパー膜の一部を露出させる第３のステップと、
    少なくとも前記スルーホールの側面に上部電極を形成する第４のステップと、
    前記スルーホールの底部に露出した前記エッチングストッパー膜に開口部を形成することにより、前記下部電極の少なくとも一部を露出させる第５のステップと、
    前記下部電極及び前記上部電極に接するように、前記スルーホール内に相変化材料を含む記録層を形成する第６のステップとを備えることを特徴とする不揮発性メモリ素子の製造方法。
  18. 前記第６のステップは、前記記録層を全面に形成するステップと、前記記録層を覆う絶縁膜を全面に形成するステップと、前記記録層と前記絶縁膜の積層体をパターニングするステップとを含んでいることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  19. 前記第２のステップを行った後、前記第３のステップを行う前に、前記層間絶縁膜上にビット線を形成するステップをさらに備えることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  20. 前記第６のステップを行った後、前記記録層をエッチバックするステップと、前記スルーホール内に絶縁材を埋め込むステップと、前記上部電極と接するように、前記絶縁材上にビット線を形成するステップをさらに備えることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
JP2006264382A 2005-11-03 2006-09-28 不揮発性メモリ素子及びその製造方法 Expired - Fee Related JP4577693B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/265,275 US7671356B2 (en) 2005-11-03 2005-11-03 Electrically rewritable non-volatile memory element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2007129200A true JP2007129200A (ja) 2007-05-24
JP4577693B2 JP4577693B2 (ja) 2010-11-10

Family

ID=37996071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006264382A Expired - Fee Related JP4577693B2 (ja) 2005-11-03 2006-09-28 不揮発性メモリ素子及びその製造方法

Country Status (4)

Country Link
US (1) US7671356B2 (ja)
JP (1) JP4577693B2 (ja)
CN (1) CN100559623C (ja)
TW (1) TW200733360A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300820A (ja) * 2007-05-31 2008-12-11 Ind Technol Res Inst 相変化メモリ装置とその製造方法
KR100876767B1 (ko) 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
WO2009122583A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
WO2009122582A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
US8071423B2 (en) 2009-01-06 2011-12-06 Samsung Electronics Co. Ltd. Variable resistance memory devices and methods of forming variable resistance memory devices
KR101124298B1 (ko) 2009-12-29 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
JP2016029737A (ja) * 2015-10-26 2016-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI345827B (en) * 2007-01-10 2011-07-21 Nanya Technology Corp Phase change memory device and method of fabricating the same
US7663135B2 (en) * 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
KR100960927B1 (ko) 2007-03-30 2010-06-04 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US20090039333A1 (en) * 2007-08-09 2009-02-12 Heon Yong Chang Phase change memory device and method for manufacturing the same
US7981755B2 (en) * 2007-10-25 2011-07-19 International Business Machines Corporation Self aligned ring electrodes
US8043888B2 (en) * 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
JP5297342B2 (ja) * 2009-11-02 2013-09-25 株式会社東芝 不揮発性半導体記憶装置
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
EP3224875A1 (en) 2014-11-26 2017-10-04 Microchip Technology Incorporated Resistive memory cell having a spacer region for reduced conductive path area / enhanced electric field
US11264568B2 (en) * 2016-07-29 2022-03-01 Micron Technology, Inc. Textured memory cell structures
US10381409B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10381559B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158854A (ja) * 2002-11-01 2004-06-03 Samsung Electronics Co Ltd 相変換記憶素子及びその製造方法
WO2004057676A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
JP2005051122A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体記憶装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US7247876B2 (en) * 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
KR100448908B1 (ko) * 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP4817410B2 (ja) * 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
US7541607B2 (en) * 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158854A (ja) * 2002-11-01 2004-06-03 Samsung Electronics Co Ltd 相変換記憶素子及びその製造方法
WO2004057676A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
JP2006511973A (ja) * 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料および並列ヒータを有する電子デバイス
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
JP2005051122A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体記憶装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300820A (ja) * 2007-05-31 2008-12-11 Ind Technol Res Inst 相変化メモリ装置とその製造方法
KR100876767B1 (ko) 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
WO2009122583A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
WO2009122582A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
US8410540B2 (en) 2008-04-03 2013-04-02 Kabushiki Kaisha Toshiba Non-volatile memory device including a stacked structure and voltage application portion
US8698228B2 (en) 2008-04-03 2014-04-15 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing the same
US8071423B2 (en) 2009-01-06 2011-12-06 Samsung Electronics Co. Ltd. Variable resistance memory devices and methods of forming variable resistance memory devices
KR101124298B1 (ko) 2009-12-29 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
JP2016029737A (ja) * 2015-10-26 2016-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法

Also Published As

Publication number Publication date
CN1960019A (zh) 2007-05-09
US20070097738A1 (en) 2007-05-03
US7671356B2 (en) 2010-03-02
CN100559623C (zh) 2009-11-11
TW200733360A (en) 2007-09-01
JP4577693B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4847743B2 (ja) 不揮発性メモリ素子
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100818498B1 (ko) 불휘발성 메모리 소자 및 그 제조 방법
US7589364B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
US10879459B2 (en) Phase change memory cell with constriction structure
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4628935B2 (ja) 不揮発性半導体記憶装置
JP4800017B2 (ja) 半導体記憶装置
US20070246440A1 (en) Semiconductor memory device and manufacturing method thereof
US20070141786A1 (en) Method of manufacturing non-volatile memory element
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
US11545214B2 (en) Resistive memory device
JP2010282989A (ja) 半導体記憶装置及びその製造方法、並びに、データ処理システム及びデータ処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees