JP2007122834A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2007122834A
JP2007122834A JP2005316463A JP2005316463A JP2007122834A JP 2007122834 A JP2007122834 A JP 2007122834A JP 2005316463 A JP2005316463 A JP 2005316463A JP 2005316463 A JP2005316463 A JP 2005316463A JP 2007122834 A JP2007122834 A JP 2007122834A
Authority
JP
Japan
Prior art keywords
sense amplifier
bit line
twisted
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005316463A
Other languages
English (en)
Other versions
JP4781783B2 (ja
Inventor
Tomoko Nobutoki
知子 延時
Masaru Ota
賢 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005316463A priority Critical patent/JP4781783B2/ja
Priority to DE102006051154A priority patent/DE102006051154A1/de
Priority to KR1020060106475A priority patent/KR100853335B1/ko
Priority to US11/589,708 priority patent/US7423924B2/en
Priority to TW095140151A priority patent/TW200729458A/zh
Priority to CN2006101429217A priority patent/CN1959837B/zh
Publication of JP2007122834A publication Critical patent/JP2007122834A/ja
Priority to US12/183,666 priority patent/US8022484B2/en
Application granted granted Critical
Publication of JP4781783B2 publication Critical patent/JP4781783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Abstract

【課題】 微細化された半導体記憶装置のセンスアンプにおいて、トランスファーゲートを使ったクロッキング方式にてセンスアンプ動作させた場合、センスアンプ内部の隣接ノイズが発生し、センススピードの低下、さらには誤動作するという問題がある。
【解決手段】 本発明の半導体記憶装置のセンスアンプは、左右のトランスファーゲート間のほぼ中央位置にあるセンスアンプ内で、ビット線対をツイストさせる。１組おきのビット線対をツイストさせることで、隣接カップリングノイズが相殺される。このようにレイアウト面積の増大を伴うことなく、ビット線対をツイストさせ、センスアンプ内の隣接カップリングノイズの影響を受けなくすることができる高速、安定動作するセンスアンプ、及びこのセンスアンプを備えた半導体記憶装置が得られる。
【選択図】 図８

Description

本発明は半導体記憶装置に関し、特にシェアード型センスアンプ回路に関するものである。
近年、半導体記憶装置はますます大容量化、高集積化が進んでいる。ダイナミックランダムアクセスメモリ（Dynamic Random Access Memory 以下ＤＲＡＭと称する）においては、１Ｇビットの製品が開発されている。このように記憶容量が大規模化されることで、デバイスは微細化されている。またこの大容量化のためにいろんな工夫がなされている。
大容量化されたＤＲＡＭにおいては、シェアード型センスアンプが用いられており、センスアンプの両側からメモリセルのデータを切り換えてセンスする構成が採用されている。さらにメモリセルを制御するワード線も行デコーダから直接メモリセルに入力せず、分割デコード方式が採用されている。また高速化に伴い、センススピードを高速化するため、センス時に一時メモリセル部とセンスアンプ部を切り離すクロッキング方法が採用されている。この方法では、メモリセル部とセンスアンプ部を切り離すトランスファーゲートを設けてクロッキングを行い、ビット線対Ｄ／ＤＢの全容量を充放電するのではなく、センスアンプ部のみ高速に増幅させている。
さらにビット線間ノイズ対策として、メモリセルアレイ内部でビット線をツイストして、ビット線の隣接カップリングノイズを低減し、ノイズによる誤動作を避けてきた。このようにシェアード型センスアンプや、トランスファーゲートを設けたクロッキング方式や、ノイズ対策が工夫され、実施されている。しかし、大規模化、微細化に伴って、メモリセルとのデータのやり取り行うセンスアンプ周りにいくつかの問題が発生しているのが現状である。
図１〜図４を用いて、これらの現状の問題点を説明する。図１は、従来例のセンスアンプ周りのブロック図である。センスアンプＳＡは、左右にそれぞれトランスファーゲートＴＧ−Ｌ／Ｒ、メモリセルアレイＭＡ−Ｌ／Ｒを備え、ビット線対Ｄ／ＤＢにより接続されている。センスアンプはシェアード型であり、メモリセルはビット線とワード線の交点に配置されている。例えば左側のメモリセルアレイＭＡ−Ｌの１本のワード線が選択された場合の動作を説明する。左側のトランスファーゲートＴＧ−Ｌが活性化され、ビット線対Ｄ／ＤＢに電位差が生じる。右側のメモリセルアレイのワード線及びトランスファーゲートＴＧ−Ｒは非活性とされ、右側のメモリセルアレイのビット線対Ｄ／ＤＢはセンスアンプＳＡから切り離される。
センスアンプＳＡはビット線Ｄ／ＤＢの差電位さえ得られれば信号増幅ができる。そのためセンスアンプ部にビット線Ｄ／ＤＢの差電位ができたら、メモリセルアレイＭＡ−Ｌを再びトランスファーゲートＴＧ−Ｌにより切り離す。このようにしてセンスアンプＳＡ部のみを増幅することでセンススピードを速くできる。センスアンプＳＡで増幅され、読み出されたデータはメーンアンプを経由して入出力回路から出力される。同時にトランスファーゲートＴＧ−Ｌは再び活性化され、メモリセルに再書き込みする。データの読み出し、セルへの再書き込みが終了するとトランスファーゲートＴＧ−Ｌは切り離され、次のサイクルに移る。
シェアード型センスアンプにおいて、このメモリセルＭ−Ｌ／ＲとセンスアンプＳＡを切り離すのがトランスファーゲートＴＧ―Ｌ／Ｒである。センススピードを高速化するため、センス時にビット線Ｄ／ＤＢの全容量を充放電するのではなく、一時的にメモリセルアレイＭＡ−Ｌ／Ｒと センスアンプＳＡを切り離し、センスアンプＳＡ部のみ増幅するクロッキング方法を採用している。センスアンプＳＡで増幅された後に、再度トランスファーゲートＴＧを接続させる。このようにトランスファーゲートＴＧを、クロッキングさせ、接続／切り離し／接続させることで高速読み出しを可能としている。
図２は、図1の従来例のセンスアンプ周りの回路図である。図２は垂直方向に隣接する２組のセンスアンプ、トランスファーゲートを示している。メモリセルからのビット線はトランスファーゲートＴＧ−Ｌ／Ｒを経由して、センスアンプＳＡに接続される。センスアンプ内の２組のビット線Ｄ／ＤＢのそれぞれを図に示すようにＡ／Ｂ、Ｄ／Ｅとする。ＣＭＯＳ回路の場合には、センスアンプはそれぞれがループ接続された２つのＣＭＯＳインバータ回路から構成される。ＣＭＯＳインバータ回路は負荷ＭＯＳトランジスタが形成されたＰＭＯＳ領域と、ドライバーＭＯＳトランジスタが形成されたＮＭＯＳ領域から構成される。その電源として高電源ＳＡＰ、低電源ＳＡＮが印加され、センスアンプＳＡは選択されたメモリセルからのデータを増幅する。
図３は図２のセンスアンプ周辺のレイアウト図を示す。ここでは２組のみのビット線対Ａ／ＢとＤ／Ｅを示している。このレイアウトを垂直方向に繰り返すことでアレイが構成される。図３では、センスアンプを構成するＰＭＯＳトランジスタ、ＮＭＯＳトランジスタをストレートなチャネルで実現している。例えばＮＭＯＳ領域においては、左側に配置されたトランジスタは、ビット線Ａ，Ｅをドレイン、Ｃをソース、Ｂ，Ｄをゲートとする。ビット線Ａ，Ｅとはビットコンタクトによりドレインと接続され、ソースＣは共有される。ゲートはそれぞれゲートポリコンタクトによりビット線Ｂ，Ｄに接続される。右側に配置されたトランジスタは、ビット線Ｂ，Ｄをドレイン、Ｃをソース、Ａ，Ｅをゲートとする。ソースＣは隣接するセンスアンプと共有する。
図４は、センスアンプ部の第２の従来例のレイアウト図である。図４では、センスアンプのトランジスタをリング状のチャネルで実現している。チャネルをリング状にすると、キンク効果を無くすことができるので、アンバランスの低減に効果がある。図面の左側のトランジスタは、ビット線Ａ，Ｄをドレイン、Ｃをソース、ビット線Ｂ，Ｅをゲートとする。右側のトランジスタは、ビット線Ｂ，Ｅをドレイン、Ｃをソース、ビット線Ａ，Ｄをゲートとする。ソースＣをこれらで共有 している。これらはセンスアンプのドライブ側ＮＭＯＳトランジスタ及び負荷側ＰＭＯＳトランジスタの両方のレイアウトに適用できるものである。
これらのセンスアンプの動作としては、トランファゲートＴＧをクロッキングすることで活性化時のセンスアンプに付くビット線の容量は相対的に小さくなり、高速化に適している。しかしながら、図３、図４に示すようにビット線ＢとＤは、センスアンプ内全域において並走することになる。このため隣接するビット線のノイズを受けてセンススピードが劣化する、また最悪の場合は誤判定することがあっ た。
第１の問題点は、上記のトランファゲートＴＧをクロッキングする半導体記憶装置において、従来は無視できたセンスアンプ内の隣接カップリングノイズが無視できなくなってきたということである。従来例ではセンスアンプ内全域において特定のビット線が並走するため、隣接するビット線のノイズを受けてセンススピードが落ちる、さらに最悪の場合は誤判定することがある。この問題が発生する原因は、近年は微細化が進み、センスアンプ内の隣接カップリングノイズの影響を受けやすくなったことに起因する。
第２の問題点は、センスアンプ内の隣接カップリングノイズを低減するために、センスアンプ内でビット線Ｄ／ＤＢをツイストする方法を採用する必要があるが、従来のセンスアンプのレイアウト方式では、わざわざコンタクトを介して別の配線層を使わなければならず、レイアウト面積の増大を伴うため実現が不可能であることである。
ビット線間のノイズ対策やセンスアンプの小面積化については下記先行特許文献がある。特許文献１（特開昭６３−１４８４８９）は、メモリセルアレイ内部に交差場所を設け、ビット線をツイストさせている。ビット線をツイストさせ、ビット線の隣接カップリングノイズを低減し、ノイズによる誤動作を避けている。ツイストさせるために交差場所を設けるためにレイアウト面積の増大を伴う欠点がある。また特許文献２（特開２０００−１２３５７４）は、センスアンプのビット線とメインビット線とが交差するように、センスアンプのビット線からのメインビット線への接続点（切り替えスイッチＹＳＷ）で交差させている。さらに特許文献３（特開平０２−１６６６９０）は、センスアンプの拡散層を共有させ、小面積化を図っている。これらの先行特許文献においてはセンスアンプ内部の配線間のノイズ発生に関する問題意識がなく、その対策については記載されていない。
特開昭６３−１４８４８９号公報 特開２０００−１２３５７４号公報 特開平０２−１６６６９０号公報
上記したように、先行特許文献においてはメモリセルアレイ上に配置されたビット線ノイズ対策であり、センスアンプ内部の配線間のノイズ発生に関する問題意識がなく、その対策については記載されていない。しかし微細化が進み、クロッキング方式の採用によりセンスアンプ内のビット線が近接しその隣接カップリングノ イズの影響が大きくなり、無視できなくなってきた。しかしビット線全体の容量に比べればその影響は小さいため、従来のセンスアンプのレイアウト方式では、センスアンプ内でビット線をツイストすることは考慮されなかった。
その理由は、もしセンスアンプ内でビット線をツイストする場合には、わざわざコンタクトを介して別の配線層を使わなければならず、レイアウト面積の増大を伴うことにある。従来技術においては、レイアウト面積の増大を伴うセンスアンプ内でビット線をツイストさせる発想がない。そのためにセンスアンプ内部の配線間のノイズ発生に関する問題が残されたままである。
本発明の課題は，上記した問題に鑑み、小面積で、センスアンプ内の隣接ビット線間ノイズを低減するセンスアンプ、そのセンスアンプを備えた半導体記憶装置を提供することにある。本発明のセンスアンプは、センスアンプ内部でビット線をツイストさせることを特徴とする。小面積でセンスアンプ内部のビット線をツイストさせることで、センスアンプ内の隣接 カップリングノ イズの影響を低減できる。
本発明は上記した課題を解決するため、基本的に下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体記憶装置は、シェアード型センスアンプを備え、前記シェアード型センスアンプの両側にメモリセル部とトランスファーゲートをそれぞれ備え、前記両側のトランスファーゲート間のほぼ中央位置において、ビット線対をツイストしていることを特徴とする。
本発明の半導体記憶装置においては、前記トランスファーゲートはクロッキングを行い、前記シェアード型センスアンプ部のみ増幅することを特徴とする。
本発明の半導体記憶装置においては、前記シェアード型センスアンプとして、ビット線をツイストしたシェアード型センスアンプと、ビット線をツイストしていないシェアード型センスアンプとを交互に配置したことを特徴とする。
本発明の半導体記憶装置においては、前記ビット線対をリング状に形成された前記シェアード型センスアンプ部のトランジスタのゲート電極によりツイストしていることを特徴とする。
本発明の半導体記憶装置においては、前記ゲート電極の一部を配線として使用していることを特徴とする。
本発明の半導体記憶装置においては、前記ビット線対を前記シェアード型センスアンプ部のウェル分離領域に設けた配線層によりツイストしていることを特徴とする。
本発明のシェアード型センスアンプは、該シェアード型センスアンプの両側にメモリセル部とトランスファーゲートをそれぞれ備え、前記両側のトランスファーゲート間のほぼ中央となる位置において、ビット線対をツイストしていることを特徴とする。
本発明のシェアード型センスアンプにおいては、前記ビット線対をリング状のトランジスタのゲート電極によりツイストしていることを特徴とする。
本発明のシェアード型センスアンプにおいては、前記ゲート電極の一部を配線として使用していることを特徴とする。
本発明のシェアード型センスアンプにおいては、前記ビット線対をウェル分離領域に設けた配線層によりツイストしていることを特徴とする。
本発明の半導体記憶装置のセンスアンプは、トランスファーゲートを設けて、センス時にメモリセル部とセンスアンプ部とを切り離し、センスアンプ部のみ増幅させるクロッキング方式のシェアード型センスアンプである。左右のトランスファーゲート間のほぼ中央部となるセンスアンプ内で、ビット線対をツイストさせる。１組おきのビット線対をツイストさせることで、隣接カップリングノイズが相殺される効果が得られる。このようにレイアウト面積の増大を伴うことなく、隣接カップリングノイズに影響されないで、高速、安定動作するセンスアンプ、及びこのセンスアンプを備えた半導体記憶装置が得られる。
本発明の最良の形態について、図面を参照して詳細に説明する。
実施例１について、図５〜図９を参照して詳細に説明する。図５には、センスアンプ周りのブロック図、図６にはそのセンスアンプ周りの回路図、図７にはそのセンスアンプ周りのレイアウト図を示す。図８には第１の実施例における交差部のレイアウト図、図９には図８の変形例の交差部のレイアウト図を示す。
図５はセンスアンプ周りのブロック図である。センスアンプＳＡは、左右にそれぞれトランスファーゲートＴＧ−Ｌ／Ｒ、メモリセルアレイＭＡ−Ｌ／Ｒを備え、ビット線対Ｄ／ＤＢにより接続されている。センスアンプはシェアード型であり、メモリセルはビット線とワード線の交点に配置されている。例えば左側のメモリセルアレイＭＡ−Ｌの１本のワード線が選択された場合の動作を説明する。左側のトランスファーゲートＴＧ−Ｌが活性化され、ビット線対Ｄ／ＤＢにメモリセルからの電位差が生じる。右側のメモリセルアレイのワード線及びトランスファーゲートＴＧ−Ｒが非活性とされ、右側のメモリセルアレイの線対Ｄ／ＤＢはセンスアンプＳＡから切り離される。
センスアンプはビット線Ｄ／ＤＢの差電位さえ得られれば信号増幅ができる。そのためセンスアンプ部にビット線Ｄ／ＤＢの差電位ができたら、メモリセルアレイＭＡ−Ｌを再びトランスファーゲートＴＧ−Ｌにより切り離す。このようにしてセンスアンプＳＡのみを増幅することでセンススピードを速くできる。センスアンプＳＡで増幅され、読み出されたデータはメーンアンプを経由して入出力回路から出力される。同時にトランスファーゲートＴＧ−Ｌは再び活性化され、メモリセルに再書き込みされる。データの読み出し、セルへの再書き込みが終了するとトランスファーゲートＴＧ−Ｌは切り離され、次のサイクルに移る。
シェアード型センスアンプにおいて、このメモリセルＭ−Ｌ／ＲとセンスアンプＳＡを切り離すのがトランスファーゲートＴＧ―Ｌ／Ｒである。センススピードを高速化するため、センス時にＤ／ＤＢの全容量を充放電するのではなく、一時的にメモリセルアレイＭＡ−Ｌ／ＲとセンスアンプＳＡを切り離し、センスアンプＳＡのみ増幅するクロッキング方法を採用している。センスアンプＳＡで増幅された後に、再度トランスファーゲートＴＧを接続させる。このようにトランスファーゲートＴＧを、クロッキングさせ、接続／切り離し／接続させることで高速読み出しを可能としている。
この時センスアンプＳＡ内全域において、特定のビット線が並走すると、隣接するビット線のノイズを受けてセンススピードが低下、さらに誤判定する場合がある。そのため、隣接するセンスアンプの１個おきに、センスアンプＳＡ内のなるべく中央付近でビット線のツイストを行う。ビット線のツイストを行うことにより、隣接カップリングノイズを相殺する。例えば、図５の上から２番目と、４番目のセンスアンプＳＡのビット線をツイストさせる。それぞれのビット線対のＤ側がハイレベル、ＤＢ側がローレベルに変化するとする。上から１番目のビット線ＤＢはローレベルに変化するが、中央部でツイストされた２番目のビット線の半分はビット線対Ｄのハイレベル，ビット線ＤＢのローレベルに変化するため、隣接ノイズは相殺される。
ビット線ツイストの方法は、レイアウト面積が増大することはないようにセンスアンプ部ＳＡのレイアウトを利用する。図６は本発明のセンスアンプ周りの回路図である。図７は、本発明の第１の実施例のレイアウト図である。図６の左側から順に、左側のビット線プリチャージ回路Ｐｒｅ−Ｌ、トランスファーゲートＴＧ−Ｌ、センスアンプＳＡ、Ｉ／Ｏバス（Ｉ／ＯＴ，Ｉ／ＯＢ）との選択的接続スイッチＹＳＷ、右側のトランスファーゲートＴＧ−Ｒ、ビット線プリチャージ回路Ｐｒｅ−Ｒから構成される。ビット線プリチャージ回路Ｐｒｅ−Ｌ／Ｒは、プリチャージ信号ＰＲＥと、プリチャージ電位ＨＶＣを与えられ、アクセスされないときにビット線をプリチャージする。Ｉ／Ｏバスとの選択的接続スイッチＹＳＷはカラム選択信号により選択されたビット線対のデータをＩ／Ｏバス（Ｉ／ＯＴ，Ｉ／ＯＢ）に伝達する。
図７のレイアウト図ではセンスアンプのＮＭＯＳトランジスタ部分でビット線対Ａ，Ｂをツイストさせている。図７は、図６の回路図に対応したレイアウト図であり、左側のビット線プリチャージ回路Ｐｒｅ−Ｌ、トランスファーゲートＴＧ−Ｌ、センスアンプＳＡ、Ｉ／Ｏバスとの選択的接続スイッチＹＳＷ、右側のトランスファーゲートＴＧ−Ｒ、ビット線プリチャージ回路Ｐｒｅ−Ｒのそれぞれがレイアウトされている。図７ではトランスファーゲートＴＧにより切り離されることからセンスアンプ内のビット線を、垂直方向に上からのビット線対Ａ，Ｂ、次のビット線対Ｄ，Ｅとする。ここではＮＭＯＳトランジスタ側でビット線対Ａ，Ｂを交差させているが、ＰＭＯＳトランジスタ側で交差させてもよい。
さらに図８にツイストされた交差部の詳細レイアウトを示す。図８では、２組のビット線対Ａ，ＢおよびＤ，Ｅ と、共通ノードＣから成る。そのセンスアンプのドライバトランジスタをリング状のチャネルで実現している。チャネルをリング状にすると、キンク効果を無くすことができるので、アンバランスの低減に効果がある。近年、動作電圧が低くなってきており、センスアンプのアンバランスを減らす必要にせまられていることは前述のとおりであり、本 発明の目的（隣接するビット線間のカップリングノイズを相殺すること）もその一貫なので、リングゲートを併用すれば相乗効果が望める。
左側から配線されたビット線Ａは、ドレインとビットコンタクトで接続され、右隣のトランジスタのゲートにゲートポリコンタクトにより接続される。このトランジスタのゲート電極の一部を配線として使用する。リング状のゲート電極の１辺を配線とし、その他端からビット線Ａを取り出す。一方左側から配線されたビット線Ｂは、ゲート電極に接続され、リング状ゲート電極を半周させた位置から再び取り出される。ここでもリング状のゲート電極の２辺を配線としその対角線上のコーナーからビット線Ｂを取り出す。さらにドレインとビットコンタクトで接続されている。２組目のビット線対Ｅ，Ｄは交差されてなく、ストレートに配線される。
２組目のビット線Ｅに隣接するビット線が、図８の左側ではＢ、右側ではＡ となり、ＡとＢとが相補動作すれば、隣接カップリングノイズが相殺される。ノイズを相殺させるため、ビット線をひねっているトランジスタ（図８の左上のトランジスタ）は、センスアンプの中央付近に配置することが望ましい。例えば図７に示すようにセンスアンプＳＡ、Ｉ／Ｏバスとの選択的接続スイッチＹＳＷのレイアウトにおいて、その中央部はセンスアンプＮＭＯＳトランジスタ部分となる。しかし、交差部はセンスアンプＮＭＯＳトランジスタ部分限定するものではなく、左右両方のトランスファーゲートで切り離される部分におけるほぼ中央部であることが重要である。ここでほぼ中央部とは隣接するビット間のノイズがほぼ相殺できる程度の中央であれば良い。
なお、図９には図８の変形例を示す。図８では、チャネル上でゲートポリとビット線とのコンタクトをとっているが、プロセス上で禁止されているのであれば、コンタクト下の拡散層を削除してもよい。あるいは、レイアウトサイズは大きくなるが、図９のように、チャネルからゲートポリをフィールド（絶縁領域）上まで引き出し、ゲートポリ上コンタクトを、フィールド上で形成させることもできる。
本実施例では、センスアンプを形成するトランジスタのゲート電極を配線として使用して、ビット線をツイストさせた。左右のトランスファーゲート間のほぼ中央部となるセンスアンプのトランジスタ領域で、ビット線対をツイストさせる。１組おきのビット線対をツイストさせることで、隣接カップリングノイズが相殺される。このようにレイアウト面積の増大を伴うことなく、ビット線対をツイストさせ、センスアンプ内の隣接カップリングノ イズの影響を受けなくすることができる高速で安定動作するセンスアンプ、及びこのセンスアンプを備えた半導体記憶装置が得られる。
実施例２について、図１０を参照して詳細に説明する。本実施例はセンスアンプのＰＮウェル分離領域に交差部を形成した実施例である。図１０にはウェル分離領域に形成した交差部のレイアウトを示す。
図１０は、本発明の第２の実施例のレイアウト図である。センスアンプ内では、必ずビット線を電源電位まで持ち上げるための負荷トランジスタであるＰＭＯＳと、接地電位ＧＮＤまで放電するためのドライブトランジスタであるＮＭＯＳが設けられている。この２つのタイプのＰＭＯＳ，ＮＭＯＳが構成される領域として、それぞれＮウェル領域とＰウェル領域の異なる不純物型の領域がある。ＰＮウェル領域分離のためには、決められた領域が必要となる。この領域を利用してビット線のツイストを行っている。
２組のビット線対Ａ，ＢおよびＤ，Ｅにおいて、ビット線対Ａ，Ｂを別の配線層Ｋを介してツイストさせる。例えば、ビット線Ｂがコンタクト１，２を介して別の配線層Ｋとして配線され、この配線層Ｋ上をビット線Ａがツイストされるように構成されている。ビット線をツイストするために、コンタクトを介して別の配線層を使うことになるが、ウェル分離領域を利用すれば、面積の増大は伴わない。ビット線対Ｄ，Ｅはビット線の順番を入れ替えていない。ビット線Ｄに隣接するビット線が、図１０の左側ではＡ、右側ではＢとなり、ビット線ＡとＢとが相補動作すれば、隣接カップリングノイズが相殺される。ノイズを相殺させるため、ビット線のツイストを行う場所は（別の配線層Ｋ）は、センスアンプの中央付近に配置することが望ましい。
本実施例では、センスアンプのＰＮウェル分離領域において、ビット線をツイストさせる交差部を設けた。左右のトランスファーゲート間のほぼ中央部となるセンスアンプのＰＮウェル分離領域で、ビット線対をツイストさせる。１組おきのビット線対をツイストさせることで、隣接カップリングノイズが相殺される。このようにレイアウト面積の増大を伴うことなく、ビット線対をツイストさせ、センスアンプ内の隣接カップリングノイズの影響を受けなくすることができる高速で安定動作するセンスアンプ、及びこのセンスアンプを備えた半導体記憶装置が得られる。
本発明の半導体記憶装置は、シェアード型センスアンプが採用される。さらにセンス時にメモリセル部とセンスアンプ部とを切り離すトランスファーゲートを設けてクロッキングを行い、センスアンプ部のみ増幅させる構成である。左右のトランスファーゲート間のほぼ中央部となるセンスアンプ内で、ビット線対をツイストさせる。１組おきのビット線対をツイストさせることで、隣接カップリングノイズが相殺される。このようにレイアウト面積の増大を伴うことなく、ビット線対をツイストさせ、センスアンプ内の隣接カップリングノイズの影響を受けなくすることができる高速で安定動作するセンスアンプ、及びこのセンスアンプを備えた半導体記憶装置が得られる。
以上、本発明の好ましい実施形態につき詳述したが、本願は上記実施形態例に限定されることなく、本発明の主旨を逸脱しない範囲で、種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。
従来例のセンスアンプ周りのブロック図である。 図１におけるセンスアンプ周りの回路図である。 図２におけるセンスアンプ周りのレイアウト図である。 センスアンプを構成するトランジスタにおける第２の従来例のレイアウト図である。 本発明におけるセンスアンプ周りのブロック図である。 図５におけるセンスアンプ周りの回路図である。 図６におけるセンスアンプ周りのレイアウト図である。 実施例１における交差部のレイアウト図である。 図８の交差部を変形したレイアウト図である。 実施例２における交差部のレイアウト図である。
符号の説明
ＳＡ センスアンプ
ＴＧ―Ｌ，ＴＧ−Ｒ トランスファーゲート
ＭＡ―Ｌ，ＭＡ−Ｒ メモリセルアレイ
Ｄ，ＤＢ ビット線
Ａ，Ｂ，Ｄ，Ｅ ビット線（センスアンプ内部）
Ｐｒｅ−Ｌ，Ｐｒｅ−Ｒ プリチャージ回路
ＰＲＥ プリチャージ信号
ＨＶＣ プリチャージ電位
ＳＡＰ、ＳＡＮ 電源
ＹＳＷ Ｉ／Ｏバスとの選択的接続スイッチ
Ｋ 配線層

Claims (10)

  1. 半導体記憶装置において、シェアード型センスアンプを備え、前記シェアード型センスアンプの両側にメモリセル部とトランスファーゲートをそれぞれ備え、前記両側のトランスファーゲート間のほぼ中央位置において、ビット線対をツイストしていることを特徴とする半導体記憶装置。
  2. 前記トランスファーゲートはクロッキングを行い、前記シェアード型センスアンプ部のみ増幅することを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記シェアード型センスアンプとして、ビット線をツイストしたシェアード型センスアンプと、ビット線をツイストしていないシェアード型センスアンプとを交互に配置したことを特徴とする請求項１に記載の半導体記憶装置。
  4. 前記ビット線対をリング状に形成された前記シェアード型センスアンプ部のトランジスタのゲート電極によりツイストしていることを特徴とする請求項１に記載の半導体記憶装置。
  5. 前記ゲート電極の一部を配線として使用していることを特徴とする請求項４に記載の半導体記憶装置。
  6. 前記ビット線対を前記シェアード型センスアンプ部のウェル分離領域に設けた配線層によりツイストしていることを特徴とする請求項１に記載の半導体記憶装置。
  7. シェアード型センスアンプにおいて、該シェアード型センスアンプの両側にメモリセル部とトランスファーゲートをそれぞれ備え、前記両側のトランスファーゲート間のほぼ中央となる位置において、ビット線対をツイストしていることを特徴とするシェアード型センスアンプ。
  8. 前記ビット線対をリング状のトランジスタのゲート電極によりツイストしていることを特徴とする請求項７に記載のシェアード型センスアンプ。
  9. 前記ゲート電極の一部を配線として使用していることを特徴とする請求項８に記載のシェアード型センスアンプ。
  10. 前記ビット線対をウェル分離領域に設けた配線層によりツイストしていることを特徴とする請求項７に記載のシェアード型センスアンプ。
JP2005316463A 2005-10-31 2005-10-31 半導体記憶装置 Expired - Fee Related JP4781783B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005316463A JP4781783B2 (ja) 2005-10-31 2005-10-31 半導体記憶装置
DE102006051154A DE102006051154A1 (de) 2005-10-31 2006-10-30 Halbleiterspeichervorrichtung
US11/589,708 US7423924B2 (en) 2005-10-31 2006-10-31 Semiconductor memory device
TW095140151A TW200729458A (en) 2005-10-31 2006-10-31 Semiconductor memory device
KR1020060106475A KR100853335B1 (ko) 2005-10-31 2006-10-31 반도체 메모리 장치 및 공유 감지 증폭기부
CN2006101429217A CN1959837B (zh) 2005-10-31 2006-10-31 半导体存储器件
US12/183,666 US8022484B2 (en) 2005-10-31 2008-07-31 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316463A JP4781783B2 (ja) 2005-10-31 2005-10-31 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2007122834A true JP2007122834A (ja) 2007-05-17
JP4781783B2 JP4781783B2 (ja) 2011-09-28

Family

ID=37989701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316463A Expired - Fee Related JP4781783B2 (ja) 2005-10-31 2005-10-31 半導体記憶装置

Country Status (6)

Country Link
US (2) US7423924B2 (ja)
JP (1) JP4781783B2 (ja)
KR (1) KR100853335B1 (ja)
CN (1) CN1959837B (ja)
DE (1) DE102006051154A1 (ja)
TW (1) TW200729458A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842976B2 (en) 2007-10-30 2010-11-30 Elpida Memory, Inc. Semiconductor device having MOS transistors which are serially connected via contacts and conduction layer
JP2017120940A (ja) * 2017-04-11 2017-07-06 ルネサスエレクトロニクス株式会社 半導体メモリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909638B1 (ko) * 2008-06-05 2009-07-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR101857729B1 (ko) * 2011-06-17 2018-06-20 삼성전자주식회사 반도체 장치
US9941238B2 (en) * 2015-11-09 2018-04-10 Micron Technology, Inc. Wiring with external terminal
US9761312B1 (en) 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory
JP7160894B2 (ja) * 2018-02-23 2022-10-25 株式会社半導体エネルギー研究所 記憶装置
KR20220059749A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 센싱앰프 및 상기 센싱앰프를 포함하는 반도체 메모리 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241788A (ja) * 1987-03-27 1988-10-07 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPS6476494A (en) * 1987-09-18 1989-03-22 Hitachi Ltd Semiconductor memory
JPH0258791A (ja) * 1988-08-23 1990-02-27 Oki Electric Ind Co Ltd 半導体記憶装置
JPH02181964A (ja) * 1989-01-09 1990-07-16 Toshiba Corp ダイナミック型半導体記憶装置
JPH03171492A (ja) * 1989-11-30 1991-07-24 Toshiba Corp ダイナミック型半導体記憶装置
JP2000123574A (ja) * 1998-10-19 2000-04-28 Nec Corp 半導体記憶装置
JP2000231790A (ja) * 1999-02-08 2000-08-22 Hitachi Ltd 半導体装置
JP2003068880A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体集積回路装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758587B2 (ja) 1986-12-11 1995-06-21 三菱電機株式会社 半導体記憶装置
JPH07109702B2 (ja) * 1988-09-12 1995-11-22 株式会社東芝 ダイナミック型メモリ
JPH0775116B2 (ja) 1988-12-20 1995-08-09 三菱電機株式会社 半導体記憶装置
US5010524A (en) * 1989-04-20 1991-04-23 International Business Machines Corporation Crosstalk-shielded-bit-line dram
JP2746730B2 (ja) 1990-05-17 1998-05-06 富士通株式会社 半導体記憶装置
KR940008208B1 (ko) * 1990-12-22 1994-09-08 삼성전자주식회사 반도체 메모리장치의 리던던트 장치 및 방법
KR950008671A (ko) 1993-09-18 1995-04-19 최영오 신규한 미용비누 조성물 및 그를 이용한 미용비누의 제조방법
DE19581809B4 (de) * 1995-04-06 2008-12-24 Transpacific Ip, Ltd. MOS-Zelle, Mehrfachzellentransistor und IC-Chip
EP0758127B1 (en) * 1995-06-13 2001-09-26 Samsung Electronics Co., Ltd. Sense amplifier circuit of a nonvolatile semiconductor memory device
KR100207551B1 (ko) 1996-07-15 1999-07-15 윤종용 더미 패턴을 갖는 반도체 메모리 장치
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
JP3244039B2 (ja) 1997-11-19 2002-01-07 日本電気株式会社 多値のダイナミック型半導体記憶装置
KR100395877B1 (ko) 2000-11-10 2003-08-25 삼성전자주식회사 반도체 메모리의 데이타 감지 장치
KR100383263B1 (ko) * 2001-03-19 2003-05-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치 방법
KR100414203B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 상이한 열들의 인접한 비트 라인들 간의 커플링 노이즈를방지할 수 있는 반도체 메모리 장치
US20030214867A1 (en) 2002-05-17 2003-11-20 Matthew Goldman Serially sensing the output of multilevel cell arrays
KR100490653B1 (ko) * 2002-10-31 2005-05-24 주식회사 하이닉스반도체 노이즈가 감소된 반도체 메모리 장치
JP4632287B2 (ja) 2003-10-06 2011-02-16 株式会社日立製作所 半導体集積回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241788A (ja) * 1987-03-27 1988-10-07 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPS6476494A (en) * 1987-09-18 1989-03-22 Hitachi Ltd Semiconductor memory
JPH0258791A (ja) * 1988-08-23 1990-02-27 Oki Electric Ind Co Ltd 半導体記憶装置
JPH02181964A (ja) * 1989-01-09 1990-07-16 Toshiba Corp ダイナミック型半導体記憶装置
JPH03171492A (ja) * 1989-11-30 1991-07-24 Toshiba Corp ダイナミック型半導体記憶装置
JP2000123574A (ja) * 1998-10-19 2000-04-28 Nec Corp 半導体記憶装置
JP2000231790A (ja) * 1999-02-08 2000-08-22 Hitachi Ltd 半導体装置
JP2003068880A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842976B2 (en) 2007-10-30 2010-11-30 Elpida Memory, Inc. Semiconductor device having MOS transistors which are serially connected via contacts and conduction layer
JP2017120940A (ja) * 2017-04-11 2017-07-06 ルネサスエレクトロニクス株式会社 半導体メモリ

Also Published As

Publication number Publication date
US20080290373A1 (en) 2008-11-27
US8022484B2 (en) 2011-09-20
CN1959837A (zh) 2007-05-09
US20070253267A1 (en) 2007-11-01
KR100853335B1 (ko) 2008-08-21
DE102006051154A1 (de) 2007-05-24
CN1959837B (zh) 2010-06-09
US7423924B2 (en) 2008-09-09
KR20070046762A (ko) 2007-05-03
TW200729458A (en) 2007-08-01
JP4781783B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
US6985394B2 (en) Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices
JP4781783B2 (ja) 半導体記憶装置
US7417911B2 (en) Semiconductor memory device having hierarchically structured data lines and precharging means
US8310853B2 (en) Layout structure of bit line sense amplifiers for a semiconductor memory device
WO2000051184A1 (fr) Dispositif a circuit integre en semiconducteur
JP3453552B2 (ja) 半導体記憶装置
JP2009016809A (ja) 半導体記憶装置
JP2009140558A (ja) 半導体記憶装置
JP3924107B2 (ja) 半導体集積回路
JP2009116994A (ja) 半導体記憶装置
US8542547B2 (en) Semiconductor device and data processing system
US7675807B2 (en) Semiconductor memory device having a word line strap structure and associated configuration method
JP5743045B2 (ja) 半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法
US8243500B2 (en) Semiconductor memory and system
JP5149109B2 (ja) 半導体メモリ装置
CN100541660C (zh) 半导体存储器件
KR100228525B1 (ko) 더미셀을 이용한 비트라인 센싱방법
JP2004103116A (ja) 半導体装置
KR100598167B1 (ko) 반도체 메모리 장치 및 센스앰프의 접속방법
KR100613671B1 (ko) 반도체 기억 장치
US6396756B1 (en) Integrated circuit memory devices including transmission parts that are adjacent input/output selection parts
JP2008084484A (ja) 半導体記憶装置
JP2006277948A (ja) 半導体装置
KR19990086386A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리장치
JP2006277938A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees