JP2007094706A - データ処理装置、システムおよびケーブル接続異常対応方法 - Google Patents

データ処理装置、システムおよびケーブル接続異常対応方法 Download PDF

Info

Publication number
JP2007094706A
JP2007094706A JP2005282557A JP2005282557A JP2007094706A JP 2007094706 A JP2007094706 A JP 2007094706A JP 2005282557 A JP2005282557 A JP 2005282557A JP 2005282557 A JP2005282557 A JP 2005282557A JP 2007094706 A JP2007094706 A JP 2007094706A
Authority
JP
Japan
Prior art keywords
abnormality
data
cable
transmission
buffer register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005282557A
Other languages
English (en)
Inventor
Munetoshi Eguchi
宗利 江口
Tomohiro Suzuki
友弘 鈴木
Fumikage Uchida
史景 内田
Yuji Tamura
祐二 田村
Tetsuya Ishikawa
哲也 石川
Hiroyasu Nishimura
泰保 西村
Tomoya Ogawa
智哉 小川
Takashi Moromizato
尚 諸見里
Masayuki Yasukaga
正之 安加賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Business Technologies Inc
Original Assignee
Konica Minolta Business Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Business Technologies Inc filed Critical Konica Minolta Business Technologies Inc
Priority to JP2005282557A priority Critical patent/JP2007094706A/ja
Priority to US11/345,939 priority patent/US20070073911A1/en
Publication of JP2007094706A publication Critical patent/JP2007094706A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0733Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Debugging And Monitoring (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

【課題】装置間を接続するケーブルの接続状態に異常が生じた場合でもシステムハングなどの装置異常を回避することのできるシステムを提供する。
【解決手段】送信側の第1装置10は、データの処理手段12と、送信すべきデータを処理手段12が書き込むバッファ・レジスタ22と、バッファ・レジスタに格納されたデータをケーブル3で接続された第2装置40に送信する送信部23と、第2装置からデータの受信確認を受ける送信結果確認部24と、送信確認部が受信確認を受けたときバッファ・レジスタをクリアするレジスタクリア手段25と、データを送信中に、ケーブル3の接続状態の異常を検出するループ検知手段27とを有し、ループ検知手段で接続状態の異常を検出したとき、バッファ・レジスタをクリアして処理手段をデータ書き込み待ちから解放すると共に、異常の発生を処理手段に通知する。
【選択図】図1

Description

本発明は、装置間をケーブルで接続してデータ通信を行なうシステムなどに係わり、特に、ケーブルの接続状態の異常に対応するための技術に関する。
複数の装置間をケーブルで接続してデータをやりとりするシステムでは、ケーブルが断線したり接続不良が生じたりすると正常にデータ伝送できなくなるので、装置間の接続状態を監視し、接続状態の異常を検出することが行なわれる。
たとえば、装置間を複数本の接続線の束で接続する場合に、その内の1本の接続線を装置間の接続状態の監視用に割り当て、その接続線の信号状態に基づいて接続状態の異常を検出する方法がある(たとえば、特許文献1参照。)。
装置間でのデータ伝送は、通常、通信部が実行しており、CPUが通信部のバッファ・レジスタやFIFO(First-In First-Out)メモリに送信すべきデータを書き込むと、通信部がそのデータをバッファ・レジスタやFIFOメモリから読み出して相手機に送信するようになっている(たとえば、特許文献2参照。)。
特開平8−107451号公報 特開平5−28106号公報
通信部のバッファ・レジスタは、データを書き込むと次データの書き込みが禁止され、そのデータの送信を終了してバッファ・レジスタが空き状態になると次データの書き込みが許可されるように構成されている。通常は、相手機にデータが到達したか否かにかかわらず、送信側での送信動作が完了した段階で次データの書き込みが許可される。このため、ケーブルの接続状態に異常があっても、バッファ・レジスタの書き込み禁止は直ぐに解除される。
しかし、確実な通信を保証するなどの目的から、通信部の中には、バッファ・レジスタ内のデータを相手機に送出した後、相手機からデータの受信確認を受けたときにバッファ・レジスタを空にして次データの書き込みを許可する構成のものがある。このような通信部を使用する場合には、送信中にケーブルが断線したり、外れたりすると、受信確認を受けることができず、いつまでたってもバッファ・レジスタが空き状態に移行しなくなる。
より詳細には、図6に示すように、CPUが空き状態のバッファ・レジスタにデータを書き込むと(P1)、バッファ・レジスタが使用中(書き込み禁止状態)になり、その後、ケーブルが断線すると(P2)、相手機から受信確認の通知が来ないのでバッファ・レジスタ使用中の状態がいつまでも継続してしまう。このため、送信すべき次データがあるときは、CPUはバッファ・レジスタに対する書き込み待ちの無限ループに陥り(P3)、該CPUで制御する装置全体の動作異常を引き起こす一因になっていた。特に、システムハングが生じるとユーザに対して異常の発生を通知することもできなくなっていた。
本発明は、上記の問題を解決しようとするものであり、装置間を接続するケーブルの接続状態に異常が生じた場合でもシステムハングなどの装置異常を回避することのできるデータ処理装置、システムおよびケーブル接続異常対応方法を提供することを目的としている。
上記の目的は、以下に示す各項の発明により達成される。
(1)送信するデータを一旦格納するためのバッファ・レジスタと、該バッファ・レジスタに格納されたデータを送信する送信手段とを有する第1の装置と、前記第1の装置とケーブルで接続される第2の装置とを備えるシステムにおいて、
前記第1の装置は、
前記第1の装置から前記第2の装置へのデータの送信中に、前記ケーブルの接続状態の異常を検出する異常検出手段と、
前記異常検出手段で前記ケーブルの接続状態の異常を検出したとき、前記バッファ・レジスタをクリアさせるレジスタクリア手段と、
前記ケーブルの接続状態の異常の発生を通知する通知手段と
を備えた
ことを特徴とするシステム。
上記発明では、送信中にケーブルの接続異常を監視し、異常を検出すると、送信データ格納用のバッファ・レジスタをクリアすると共に、異常の発生を通知する。バッファ・レジスタをクリアすることで、次データの書き込みが可能になり、バッファ・レジスタへの送信データの格納処理を行なうCPUなどの処理手段が、バッファ・レジスタに対する書き込み待ちの無限ループに陥ることが回避される。また、処理手段にケーブル接続状態の異常を通知すれば、バッファ・レジスタに対するさらなるデータの書き込み動作を処理手段に中止させることができる。なお、異常を検出している間、バッファ・レジスタのクリアを継続して行なうとよい。
ケーブルは、装置間でデータ伝送するための接続線であり、ある端末の内部バスと別端末の内部バスとをブリッジするためのケーブルなどが該当し、具体例としては、PCI(Peripheral Component Interconnect)Expressにおける接続線などがある。
(2)前記異常検出手段が接続状態の異常を検出したとき、第1の装置から第2の装置へのデータの送信を終了する
ことを特徴とする(1)に記載のシステム。
上記発明では、異常検出手段が接続状態の異常を検出したとき、第1の装置から第2の装置へのデータの送信を終了する。すなわち、異常により送信が完了しない場合に、バッファ・レジスタに保持されているデータの送信を何度もリトライする状態を終了させる。
(3)前記ケーブルは複数本の接続線からなり、前記接続線の内の1本の接続線の監視状態よりケーブルの接続状態の異常を検知する
ことを特徴とする(1)または(2)に記載のシステム。
上記発明では、監視する1本の接続線は、データを伝送するための接続線でもよいが、監視専用の接続線にすると、データの内容(たとえば、「0」が連続するなど)に依存することなく、接続状態の異常を検知できる。
(4)前記第1の装置が画像形成装置であり、前記第2の装置が外部コントローラである
ことを特徴とする(1)乃至(3)のいずれか1つに記載のシステム。
上記発明では、送信側の第1の装置は、たとえば、デジタル複写機や複合機などの画像形成装置であり、受信側の第2の装置は、たとえば、プリントコントローラやパーソナルコンピュータなどの外部コントローラ(画像処理装置)である。
(5)前記第1の装置が外部コントローラであり、前記第2の装置が画像形成装置である
ことを特徴とする(1)乃至(3)のいずれか1つに記載のシステム。
上記発明では、送信側の第1の装置は、たとえば、プリントコントローラやパーソナルコンピュータなどの外部コントローラ(画像処理装置)であり、受信側の第2の装置は、たとえば、デジタル複写機や複合機などの画像形成装置である。
(6)送信するデータを一旦格納するためのバッファ・レジスタと、ケーブルで接続された相手機に前記バッファ・レジスタに格納されたデータを送信する送信手段とを備えたデータ処理装置において、
前記送信手段でデータを送信中に、前記ケーブルの接続状態の異常を検出する異常検出手段と、
前記異常検出手段で前記ケーブルの接続状態の異常を検出したとき、前記バッファ・レジスタをクリアさせるレジスタクリア手段と、
前記ケーブルの接続状態の異常の発生を通知する通知手段と
を有する
ことを特徴とするデータ処理装置。
上記発明では、送信中にケーブルの接続異常を監視し、異常を検出すると、送信データ格納用のバッファ・レジスタをクリアすると共に、異常の発生を通知する。バッファ・レジスタをクリアすることで、次データの書き込みが可能になる。また、CPUなどの処理手段に対してケーブル接続状態の異常を通知すれば、バッファ・レジスタに対するデータの書き込み動作を処理手段に中止させることができ、バッファ・レジスタに対する書き込み待ちの無限ループに陥ってデータ処理装置がシステムハングするような障害が回避される。なお、バッファ・レジスタのクリアは、通信部全体をリセットするような方法で行なってもよい。
(7)前記異常検出手段が接続状態の異常を検出したとき、前記送信手段によるデータの送信動作を終了させる送信終了指示手段をさらに有する
ことを特徴とする(5)に記載のデータ処理装置。
上記発明では、異常検出手段が接続状態の異常を検出したとき、当該データ処理装置から相手機へのデータの送信を終了する。すなわち、異常により送信が完了せずバッファ・レジスタに保持されているデータを、さらに何度も相手機に対して送信し続ける動作を終了させる。
(8)前記ケーブルは複数本の接続線からなり、前記接続線の内の1本の接続線の監視状態よりケーブルの接続状態の異常を検知する
ことを特徴とする(5)または(6)に記載のデータ処理装置。
(9)相手機からデータの受信確認を受ける送信結果確認手段を有し、
前記レジスタクリア手段は、前記送信結果確認手段が受信確認を受けたとき前記バッファ・レジスタをクリアする
ことを特徴とする(6)乃至(8)のいずれか1つに記載のデータ処理装置。
(10)バッファ・レジスタと、ケーブルで接続された相手機に前記バッファ・レジスタに格納されたデータを送信する送信部と、相手機からデータの受信確認を受ける送信結果確認手段と、送信結果確認手段が受信確認を受けたとき前記バッファ・レジスタをクリアするレジスタクリア手段とを備えた通信部を有する装置におけるケーブル接続異常対応方法であって、
前記ケーブルの接続状態の異常を監視し、
接続状態の異常を検出したとき、前記バッファ・レジスタをクリアすると共に、前記バッファ・レジスタに対するデータの書き込み処理を行なう所定の処理手段に対して前記異常の発生を通知する
ことを特徴とするケーブル接続異常対応方法。
本発明に係わるシステムおよびデータ処理装置、ケーブル接続異常対応方法によれば、送信中にケーブルの接続異常を監視し、異常を検出すると、送信データ格納用のバッファ・レジスタをクリアすると共に、CPUなどの処理手段に対して該異常の発生を通知するので、装置間のケーブル接続状態に異常が生じた場合でも、処理手段がバッファ・レジスタに対する次データの書き込み待ちで無限ループに陥ることがなくなり、システムハングなどの装置異常の発生を回避することができる。
以下、図面に基づき本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係わるシステム5の概略構成を示している。システム5は、それぞれデータ処理装置である第1の装置10と第2の装置40とからなり、これらはケーブル3で接続されてデータ通信可能に構成されている。
第1の装置10は、PCIバスなどで構成された内部バス11と、該内部バス11に接続されたデータの処理手段としてのCPU12と、同じく内部バス11に接続されたインタフェース部20とから構成される。内部バス11には、さらに図示省略のフラッシュメモリやRAMが接続される。他のデバイスや表示装置、操作部などがさらに接続されてもよい。
インタフェース部20は、第1の装置10から第2の装置40へデータを送信する機能を果たす。インタフェース部20は、CPU12などと内部バス11を介して通信するための内部バス(BUS)通信手段21と、送信するデータを一旦格納するためのバッファ・レジスタ22と、バッファ・レジスタ22に格納されたデータをケーブル3で接続された第2の装置40に対して送信する送信部23と、第2の装置40からデータの受信確認を受ける送信結果確認部24と、バッファ・レジスタ22をクリアするレジスタクリア手段25と、送信部23に送信中止を指示する送信終了指示手段26と、送信部23でデータを送信中に、ケーブル3の接続状態の異常を検出する異常検出手段としてのループ検出手段27と、ループ検出手段27が検出した接続状態の異常をCPU12に対して通知するCPU通知手段28とを備えている。
より詳細には、バッファ・レジスタ22は内部バス通信手段21に接続されており、内部バス11および内部バス通信手段21を通じてCPU12からデータが書き込まれる。送信結果確認部24は、第2の装置40から受信確認データ31を受けるとレジスタクリア手段25および送信終了指示手段26に対して送受信完了信号32を出力する。
レジスタクリア手段25は送受信完了信号32が入力されると、バッファ・レジスタ22をクリアする。送信終了指示手段26は送受信完了信号32が入力されると、送信部23に対してデータの送信終了を指示する。したがって、通常状態では、CPU12によってバッファ・レジスタ22にデータが書き込まれると、そのデータが送信部23によって第2の装置40に送信され、その後、第2の装置40から受信確認データ31を受けた時点でバッファ・レジスタ22をクリアするように動作する。このとき、バッファ・レジスタ22にデータが書き込まれてから該バッファ・レジスタ22がクリアされるまでの間は、バッファ・レジスタ22に対する次データの書き込みが禁止されるようになっている。
ケーブル3は複数本の接続線からなり、その内の1本の接続線3aは第2の装置40との接続状態を監視するための専用の接続線になっている。ループ検出手段27は、接続線3aの信号(接続監視用信号)の状態を監視することにより、ケーブル3の接続状態の異常を検知する。ここでは、接続監視用信号は、一定電圧の直流電圧信号になっている。接続監視用信号には、クロック信号などを用いてもよい。ループ検出手段27は、ケーブル3の接続不良、断線などのほか第2の装置40の電源オフについても、接続状態の異常として検出する。
ループ検出手段27は、接続状態の異常が発生している間、異常検知信号33をレジスタクリア手段25および送信終了指示手段26、CPU通知手段28に対して出力する。レジスタクリア手段25は異常検知信号33が入力されると、バッファ・レジスタ22をクリアする。送信終了指示手段26は異常検知信号33が入力されると、送信部23に対してデータの送信終了を指示する。CPU通知手段28は異常検知信号33が入力されると、接続状態の異常発生を表わす割り込み信号をCPU12へ出力するようになっている。
なお、通信部としての機能は、内部バス通信手段21と、バッファ・レジスタ22と、送信部23と、送信結果確認部24と、レジスタクリア手段25とにより達成される。
第2の装置40は、PCIバスなどで構成された内部バス41と、該内部バス41に接続されたCPU42と、同じく内部バス41に接続されたインタフェース部50とから構成される。内部バス41には、さらに図示省略のフラッシュメモリやRAMが接続される。他のデバイスや表示装置、操作部などがさらに接続されてもよい。
インタフェース部50は、ケーブル3を通じて第1の装置10の送信部23から送られてきたデータを受信する受信部51と、受信部51が受信したデータの誤りを確認し、誤りなき場合に受信確認データ31を第1の装置10の送信結果確認部24へ送信する受信確認部52と、受信部51が受信したデータを一旦格納するメイルボックス・レジスタ53と、ケーブル3の接続状態の異常を検出するループ検出手段54と、ループ検出手段54が検出した接続状態の異常をCPU42に通知する機能とメイルボックス・レジスタ53にデータが格納されたことをCPU42に通知する機能とを果たすCPU通知手段55と、CPU42などと内部バス41を介して通信するための内部バス通信手段56とを備えている。
より詳細には、受信確認部52は、受信部51が受信したデータのCRC(Cyclic Redundancy Check)チェックやパリティチェックを行ない、誤りなきときは受信確認データ31を送信する。受信部51が受信したデータは、受信確認部52によって誤りなきことが確認されると、メイルボックス・レジスタ53に格納される。
メイルボックス・レジスタ53はデータが格納されると、データ格納通知信号61をCPU通知手段55に出力する。該データ格納通知信号61を受けたCPU通知手段55は所定の割り込み信号をCPU42に出力する。メイルボックス・レジスタ53に格納されたデータはCPU42からの読み出し指示によりメイルボックス・レジスタ53から読み出され、内部バス通信手段56および内部バス41を通じてCPU42へ出力される。ループ検出手段54は、ケーブル3の接続状態の異常が発生している間、異常検知信号62をCPU通知手段55に対して出力する。CPU通知手段55は異常検知信号62が入力されると、接続状態の異常発生を表わす割り込み信号をCPU42へ出力するようになっている。
次に、ケーブル3が正常に接続されている場合の送信動作について説明する。
図2は、ケーブル3の接続状態が正常な場合の送信処理の流れを示している。また、正常時のデータの流れについては図1に記載してある。なお、図1では、正常時に出力されない各信号を破線で示してある。第1の装置10のCPU12はバッファ・レジスタ22が空き状態であることを確認した後、データをインタフェース部20のバッファ・レジスタ22に書き込む(S1)。送信部23は、バッファ・レジスタ22に送信するべきデータがあることを検知すると、該データを第2の装置40の受信部51に対してケーブル3を通じて送信する(S2)。
バッファ・レジスタ22はデータが書き込まれると値保持の状態になり、該状態が続く間、CPU12からバッファ・レジスタ22に対する次データの書き込みは拒否される(S3)。
第2の装置40の受信部51は、第1の装置10の送信部23から送信されてきたデータを受信し、受信確認部52はそのデータの誤り有無を確認する。誤りがなかったときは、第2の装置40の受信確認部52は第1の装置10の送信結果確認部24に対して受信確認データ31を送信する(S4)。また、誤りなきことが確認されると、受信部51で受信したデータがメイルボックス・レジスタ53に格納される。
メイルボックス・レジスタ53にデータが格納されると、データ格納通知信号61がCPU通知手段55に出力され、これを受けたCPU通知手段55は所定の割り込み信号をCPU42に出力する。CPU42は、メイルボックス・レジスタ53にデータが格納されたことをCPU通知手段55からの割り込み信号で検知し、メイルボックス・レジスタ53からそのデータを読み出す。
第1の装置10の送信結果確認部24は第2の装置40の受信確認部52から受信確認データ31を受けると、送受信完了信号32を出力する。これにより、送信終了指示手段26が送信部23に対してデータの送信終了を指示し送信部23が該指示に従ってデータの送信を終了する。また、送受信完了信号32を受けたレジスタクリア手段25はバッファ・レジスタ22をクリアして空き状態にする(S5)。
これにより、バッファ・レジスタ22に対するデータの書き込みが許可され、CPU12がバッファ・レジスタ22に次データを書き込む(S6)。すなわち、バッファ・レジスタ22にデータを書き込んでから受信確認データ31が受信されてバッファ・レジスタ22がクリアされるまでの間(図中の期間A)はバッファ・レジスタ22に対する次データの書き込みが拒否され、その間、CPU12は次データの書き込み動作をリトライする。そして、バッファ・レジスタ22がクリアされて書き込みが許可されると、リトライに成功して次データが書き込まれる。ケーブル3の接続状態が正常な場合には、このような一連の動作が必要に応じて繰り返し実行される。
次に、ケーブル3の接続状態に異常が生じた場合の送信動作について説明する。
図3は、ケーブル3の接続状態に異常が生じた場合の送信処理の流れを示し、図4はそのときのデータの流れを示している。なお、図4では、異常時に出力されない各信号を破線で示してある。第1の装置10のCPU12はバッファ・レジスタ22が空き状態であることを確認した後、データをインタフェース部20のバッファ・レジスタ22に書き込む(S11)。送信部23は、バッファ・レジスタ22に送信するべきデータがあることを検知すると、該データを第2の装置40の受信部51に対してケーブル3を通じて送信するが、そのときケーブル3の断線が発生する(S12)。
ループ検出手段27はケーブル3の断線を検知し、異常検知信号33を送受信完了信号32および送信終了指示手段26、CPU通知手段28に出力する。これにより、送信終了指示手段26は送信部23に対して送信の終了を指示し、これに従って送信部23はデータの送信動作を終了する。異常検知信号33を受けたレジスタクリア手段25はバッファ・レジスタ22をクリアして空き状態にする(S13)。また、異常検知信号33を受けたCPU通知手段28はケーブル3の断線を示す割り込み信号を出力CPU12に出力し、異常の発生を通知する。
ケーブル3の断線などが発生した場合には、図4に示すように、受信確認部52から受信確認データ31が受信されないので、異常を検出して上記の対処を行なわないとバッファ・レジスタ22がクリアされず、値保持の状態がいつまでも継続する。その結果、CPU12は次データの書き込み動作のリトライを継続し、システムがハングするなどの支障が生じてしまう。
しかし、本システム5ではケーブル3の断線を検知してバッファ・レジスタ22をクリアするので、CPU12はリトライに成功して(S14)次データの書き込み動作を完了させることができ、システムがハングするような事態を回避することができる。
また、CPU12に接続状態の異常発生を通知するので、CPU12はそれ以後の更なるデータの書き込み動作を中止し、エラー表示などを行なうことが可能になる。さらに、送信部23に対して送信中止を指示するので、送信部23による無駄な送信動作の実行が回避される。
CPU12への通知とバッファ・レジスタ22のクリアとの実行順序はどちらが先でもかまわないが、異常発生の通知を受けたCPU12がデータの書き込み動作を中止した後にバッファ・レジスタ22に対して少なくとも1回のクリアが実行されるとよい。たとえば、ループ検出手段27がケーブル3の接続状態の異常を検知している間、バッファ・レジスタ22のクリアを継続するとよい。なお、システムハングの回避には、送信部23に対する送信中止の指示は必須ではなく、少なくともバッファ・レジスタ22のクリアとCPU12への異常発生の通知とが行なわれればよい。
図4に示すように、受信側の第2の装置40は、ケーブル3の接続状態に異常が発生したとき、次のように動作する。ループ検出手段54はケーブル3の接続状態の異常を検知すると異常検知信号62を出力し、これを受けたCPU通知手段55が所定の割り込み信号をCPU42に出力する。ケーブル3が断線したり外れたりする異常の発生をこの割り込み信号により検知したCPU42は、エラー表示などを行なうことができる。
図5は、システム5の具体例として、第1の装置10が複合機70で第2の装置40が外部コントローラ80の場合のシステム構成を示している。複合機70は、原稿の画像を読み取ってその複製を記録紙上に画像形成して出力するコピー機能、原稿を読み取って得た画像データを外部装置へ送信するスキャナ機能、印刷データを受信して記録紙に印刷するプリンタ機能などを備えた画像形成装置であり、原稿の読取部やプリンタ部などを備えている。
外部コントローラ80は、コードデータで表わされた印刷データをラスタイメージに展開する機能や、入力された画像データを保存したり画像処理を施したりする機能を有する画像処理装置である。外部コントローラ80は専用装置でもよいし、パーソナルコンピュータなどでもかまわない。
この例では、複合機70と外部コントローラ80との間で各種の制御データのほかに容量が大きい画像データも送受信される。たとえば、複合機70で読み取った大量の枚数の画像データを外部コントローラ80に送信して保存しているときにケーブル3が外れてしまうと、従来のシステムではシステムハングする場合がある。システムハングすると、表示部や操作部も使用不能になるので、ユーザに対してエラー表示を行なったり復旧のための何らかの指示を出したりすることが不可能となる。なお、本実施の形態においては、第1の装置10を複合機70とし、第2の装置40を外部コントローラ80としたシステム構成を例示したが、第1の装置10を外部コントローラ80とし、第2の装置40を複合機70としたシステム構成であっても構わない。いずれにせよ、データを送信する側の装置が、送信データを格納するバッファ・レジスタおよびバッファ・レジスタをクリアするレジスタクリア手段を有していれば適応可能である。
本発明では、ケーブル3の接続状態の異常を検出してバッファ・レジスタ22をクリアしてCPU12に異常発生を通知してシステムハングを回避することができるので、複合機70や外部コントローラ80は表示装置などを利用してユーザを適切に誘導して装置の復旧を促すことができる。たとえば、装置の電源OFF/ONやケーブル3の取付け確認などの指示を出すことができる。なお、本発明において、ケーブルの接続状態の異常とは、断線だけでなく、ケーブル自身が外れてしまう状態も含むものである。
以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。
たとえば、図1の例では、第1の装置10から第2の装置40へデータを送信するためのインタフェース部20およびインタフェース部50を備えたが、双方向のデータ送受信を実現するために、インタフェース部20と同じ回路を第2の装置40に、インタフェース部50と同じ回路をインタフェース部20にそれぞれ設け、これらをケーブルで接続して逆方向の通信を実現するように構成してもよい。
また、実施の形態ではデータを一旦格納するメモリとしてバッファ・レジスタ22を使用する場合を例示したが、FIFOメモリなどでもかまわない。
また、実施の形態ではレジスタクリア手段25によってバッファ・レジスタ22をクリアしたが、異常検知信号33の出力に基づいてインタフェース部20が自らリセット動作を行なうような構成でもかまわない。
また、異常検出時のバッファ・レジスタ22のクリア動作を、CPU12から所定の確認信号を受けるまで継続するように構成してもよい。すなわち、CPU通知手段28からの通知で接続状態の異常を認識したCPU12がバッファ・レジスタ22に対するデータの書き込み動作を中止した後、確認信号をインタフェース部20に出力するようにすれば、バッファ・レジスタ22に対する次データの書き込み待ちでCPU12が無限ループに陥ることを確実に回避することができる。
本発明の実施の形態に係わる第1の装置と第2の装置とからなるシステムの構成を示すブロック図である。 ケーブルの接続状態が正常な場合の送信処理の流れを示す説明図である。 ケーブルの接続状態に異常が生じた場合の送信処理の流れを示す説明図である。 ケーブルの接続状態に異常が生じた場合におけるデータの流れを示す説明図である。 第1の装置が複合機で第2の装置が外部コントローラの場合のシステム構成図である。 従来の装置でケーブルの接続状態に異常が生じた場合の動作を示す説明図である。
符号の説明
3…ケーブル
3a…接続線
5…システム
10…第1の装置
11…内部バス
12…CPU
20…インタフェース部
21…内部バス通信手段
22…バッファ・レジスタ
23…送信部
24…送信結果確認部
25…レジスタクリア手段
26…送信終了指示手段
27…ループ検出手段
28…CPU通知手段
31…受信確認データ
32…送受信完了信号
33…異常検知信号
40…第2の装置
41…内部バス
42…CPU
50…インタフェース部
51…受信部
52…受信確認部
53…メイルボックス・レジスタ
54…ループ検出手段
55…CPU通知手段
56…内部バス通信手段
61…データ格納通知信号
62…異常検知信号
70…複合機
80…外部コントローラ

Claims (10)

  1. 送信するデータを一旦格納するためのバッファ・レジスタと、該バッファ・レジスタに格納されたデータを送信する送信手段とを有する第1の装置と、前記第1の装置とケーブルで接続される第2の装置とを備えるシステムにおいて、
    前記第1の装置は、
    前記第1の装置から前記第2の装置へのデータの送信中に、前記ケーブルの接続状態の異常を検出する異常検出手段と、
    前記異常検出手段で前記ケーブルの接続状態の異常を検出したとき、前記バッファ・レジスタをクリアさせるレジスタクリア手段と、
    前記ケーブルの接続状態の異常の発生を通知する通知手段と
    を備えた
    ことを特徴とするシステム。
  2. 前記異常検出手段が接続状態の異常を検出したとき、第1の装置から第2の装置へのデータの送信を終了する
    ことを特徴とする請求項1に記載のシステム。
  3. 前記ケーブルは複数本の接続線からなり、前記接続線の内の1本の接続線の監視状態よりケーブルの接続状態の異常を検知する
    ことを特徴とする請求項1または2に記載のシステム。
  4. 前記第1の装置が画像形成装置であり、前記第2の装置が外部コントローラである
    ことを特徴とする請求項1乃至3のいずれか1つに記載のシステム。
  5. 前記第1の装置が外部コントローラであり、前記第2の装置が画像形成装置である
    ことを特徴とする請求項1乃至3のいずれか1つに記載のシステム。
  6. 送信するデータを一旦格納するためのバッファ・レジスタと、ケーブルで接続された相手機に前記バッファ・レジスタに格納されたデータを送信する送信手段とを備えたデータ処理装置において、
    前記送信手段でデータを送信中に、前記ケーブルの接続状態の異常を検出する異常検出手段と、
    前記異常検出手段で前記ケーブルの接続状態の異常を検出したとき、前記バッファ・レジスタをクリアさせるレジスタクリア手段と、
    前記ケーブルの接続状態の異常の発生を通知する通知手段と
    を有する
    ことを特徴とするデータ処理装置。
  7. 前記異常検出手段が接続状態の異常を検出したとき、前記送信手段によるデータの送信動作を終了させる送信終了指示手段をさらに有する
    ことを特徴とする請求項5に記載のデータ処理装置。
  8. 前記ケーブルは複数本の接続線からなり、前記接続線の内の1本の接続線の監視状態よりケーブルの接続状態の異常を検知する
    ことを特徴とする請求項5または6に記載のデータ処理装置。
  9. 前記相手機からデータの受信確認を受ける送信結果確認手段を有し、
    前記レジスタクリア手段は、前記送信結果確認手段が受信確認を受けたとき前記バッファ・レジスタをクリアする
    ことを特徴とする請求項6乃至8のいずれか1つに記載のデータ処理装置。
  10. バッファ・レジスタと、ケーブルで接続された相手機に前記バッファ・レジスタに格納されたデータを送信する送信部と、相手機からデータの受信確認を受ける送信結果確認手段と、送信結果確認手段が受信確認を受けたとき前記バッファ・レジスタをクリアするレジスタクリア手段とを備えた通信部を有する装置におけるケーブル接続異常対応方法であって、
    前記ケーブルの接続状態の異常を監視し、
    接続状態の異常を検出したとき、前記バッファ・レジスタをクリアすると共に、前記バッファ・レジスタに対するデータの書き込み処理を行なう所定の処理手段に対して前記異常の発生を通知する
    ことを特徴とするケーブル接続異常対応方法。
JP2005282557A 2005-09-28 2005-09-28 データ処理装置、システムおよびケーブル接続異常対応方法 Pending JP2007094706A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005282557A JP2007094706A (ja) 2005-09-28 2005-09-28 データ処理装置、システムおよびケーブル接続異常対応方法
US11/345,939 US20070073911A1 (en) 2005-09-28 2006-02-02 Data processing system, data processing apparatus and handling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282557A JP2007094706A (ja) 2005-09-28 2005-09-28 データ処理装置、システムおよびケーブル接続異常対応方法

Publications (1)

Publication Number Publication Date
JP2007094706A true JP2007094706A (ja) 2007-04-12

Family

ID=37895508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282557A Pending JP2007094706A (ja) 2005-09-28 2005-09-28 データ処理装置、システムおよびケーブル接続異常対応方法

Country Status (2)

Country Link
US (1) US20070073911A1 (ja)
JP (1) JP2007094706A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182538A (ja) * 2007-01-25 2008-08-07 Denso Corp 中継装置およびプログラム
JP2012206320A (ja) * 2011-03-29 2012-10-25 Brother Industries Ltd 画像形成システム,画像形成装置および情報処理装置
JP2014532236A (ja) * 2011-10-05 2014-12-04 マイクロン テクノロジー,インコーポレイティド 接続方法
CN106803801A (zh) * 2015-11-25 2017-06-06 弗兰克公司 应用聚合的电缆测试结果数据的系统和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381043B2 (en) * 2009-02-27 2013-02-19 Kabushiki Kaisha Toshiba System for testing a hinge and a cable connecting the main body and the display of a device
US9319349B2 (en) 2013-06-20 2016-04-19 Micron Technology, Inc. Encapsulation enabled PCIE virtualisation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838899A (en) * 1994-09-20 1998-11-17 Stratus Computer Digital data processing methods and apparatus for fault isolation
US6032271A (en) * 1996-06-05 2000-02-29 Compaq Computer Corporation Method and apparatus for identifying faulty devices in a computer system
JPH10105274A (ja) * 1996-09-09 1998-04-24 Internatl Business Mach Corp <Ibm> 携帯型情報処理機器
US6393590B1 (en) * 1998-12-22 2002-05-21 Nortel Networks Limited Method and apparatus for ensuring proper functionality of a shared memory, multiprocessor system
US6453429B1 (en) * 1999-04-29 2002-09-17 International Business Machines Corporation Method and apparatus for bus hang detection and identification of errant agent for fail safe access to trapped error information
US6543003B1 (en) * 1999-11-08 2003-04-01 International Business Machines Corporation Method and apparatus for multi-stage hang recovery in an out-of-order microprocessor
US6587963B1 (en) * 2000-05-12 2003-07-01 International Business Machines Corporation Method for performing hierarchical hang detection in a computer system
US6735720B1 (en) * 2000-05-31 2004-05-11 Microsoft Corporation Method and system for recovering a failed device on a master-slave bus
US7222268B2 (en) * 2000-09-18 2007-05-22 Enterasys Networks, Inc. System resource availability manager
US6725396B2 (en) * 2000-12-28 2004-04-20 International Business Machines Corporation Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status
JP3626741B2 (ja) * 2002-04-16 2005-03-09 オリオン電機株式会社 データ転送システム
US7120828B2 (en) * 2003-05-09 2006-10-10 Hewlett-Packard Development Company, L.P. System and method for in-order queue draining
US7373555B2 (en) * 2003-05-09 2008-05-13 Hewlett-Packard Development Company, L.P. Systems and methods controlling transaction draining for error recovery
US7194663B2 (en) * 2003-11-18 2007-03-20 Honeywell International, Inc. Protective bus interface and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182538A (ja) * 2007-01-25 2008-08-07 Denso Corp 中継装置およびプログラム
JP2012206320A (ja) * 2011-03-29 2012-10-25 Brother Industries Ltd 画像形成システム,画像形成装置および情報処理装置
JP2014532236A (ja) * 2011-10-05 2014-12-04 マイクロン テクノロジー,インコーポレイティド 接続方法
CN106803801A (zh) * 2015-11-25 2017-06-06 弗兰克公司 应用聚合的电缆测试结果数据的系统和方法

Also Published As

Publication number Publication date
US20070073911A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2007094706A (ja) データ処理装置、システムおよびケーブル接続異常対応方法
US7894086B2 (en) Image forming system and communication control method in the image forming system
EP2028571B1 (en) Method of detecting disconnection and power discontinuity of I/O unit connected to numerical controller
JP4630766B2 (ja) プライマリシステムとセカンダリシステムを有するシステム
JP5987797B2 (ja) 情報処理装置及びプログラム
JPH029744B2 (ja)
CN1972360A (zh) 数据处理装置
JP6403463B2 (ja) 画像形成装置および画像形成装置の制御方法
JP3265716B2 (ja) ファクシミリ装置およびファクシミリシステム
JPH028510B2 (ja)
JPH028511B2 (ja)
JP2014106827A (ja) 印刷管理装置、画像形成システムおよびプログラム
JP5082147B2 (ja) マルチノードシステム、ノード間スイッチ及びデータ中継方法
JP3580081B2 (ja) ファクシミリ装置
US10992823B2 (en) Information processing device to store log information during communication failure
JP2006076175A (ja) 画像形成装置及びその制御方法
JP3784624B2 (ja) 通信方向切り替え方法
JP2504928Y2 (ja) ファクシミリ受信システム
JP3226623B2 (ja) 周辺制御装置、電源制御装置および情報処理システム
JP2007102419A (ja) 情報処理装置
JP2000013469A (ja) 通信機器の復旧装置及び復旧方法
JP2016024474A (ja) 画像形成装置
JPH06348435A (ja) ネットワークプリンタ
JP2012008661A (ja) 画像処理装置
JPH0512824Y2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090219