JPH028510B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はフアクシミリ装置に関し、特にフアク
シミリ送受信動作を、半導体読み出し専用メモリ
（ROM）などの記憶装置に予め格納されたデー
タに基づいて、マイクロプロセツサ、半導体中央
処理ユニツト（CPU）、ワンチツプ又は数チツプ
のマイクロコンピユータLSIなどの小型演算処理
装置で制御する、LSIシステム制御方式のフアク
シミリ装置に関する。 この種の従来のフアクシミリ装置においては、
装置全体の動作制御が１つのシステム制御ユニツ
トで集中的におこなわれ、このシステム制御ユニ
ツトがCPU、ROMおよびRAM（半導体読み書き
メモリ）等の半導体LSIを主要素とするマイクロ
コンピユータシステムで構成されている。 従来のフアクシミリ装置の一例構成を第１図に
示す。第１図において、NCUは電話回路にフア
クシミリ装置を選択的に接続するための回線制御
装置である。MOD１〜MOD３は電話回線の信
号をフアクシミリ装置用のデータ信号に、またフ
アクシミリ装置のデータ信号を電話回線用の信号
（音声帯域信号）に変換する通信信号変換ユニツ
トである。DCRは、データ信号を画信号に、ま
た画信号をデータ信号に変換する画信号処理回路
ユニツトである。この画信号処理回路ユニツト
DCRには、ランレングスコード化などのデータ
圧縮がなされたデータ信号をプリント用の画信号
に変換（伸張）する伸張器、画信号をデータ圧縮
したデータ信号に変換する圧縮器、および、直列
信号を並列信号に、またその逆に変換する変換器
などが含まれる。SCUは中央制御ユニツトであ
り、送信モードと受信モードの切換えおよび信号
の流れる方向の切換え、あるいはデータ圧縮、伸
張などの制御をおこなう。 SCAおよびVPUは原稿を光学走査するスキヤ
ナおよび読取信号より画信号を得る画信号処理ユ
ニツト、WEおよびPRは受信画信号を書込処理
する記録制御ユニツトおよび原画を再生するプロ
ツタユニツト、OP−PORTは操作・表示ユニツ
ト、PSU−１〜PSU−４は電源ユニツトである。 これらの各ユニツトは、入出力部インターフエ
イスおよび入出力制御（Ｉ／Ｏポート）を介し
て、それぞれ共通バスに接続されている。 このフアクシミリ装置では制御ユニツト
（SCU）が単一であり、その制御対象ユニツトが
多く、システム全体のシーケンス動作を定めるシ
ステム制御フローと装置各要素の動作シーケンス
を定める要素制御フローの全体を制御するため、
その動作制御プログラムの設定、変更、修正が大
変であり、各要素の変更や修正がある場合に、動
作制御プログラムの修正、変更が全体に及び可能
性が高い。特に、各部のエラー検出をきめ細かく
おこなうことが困難である。制御ユニツトが単一
であるためこのユニト（SCU）が故障した場合
に、あるいはエラー対策が施こしていないエラー
が発生した場合に、回線を保持したままとなると
か、システムの電源が落ちない、などの事故を発
生する恐れがある。 このような従来の問題点は、制御部を機能別に
分割して複数個の制御ユニツトで分担させ、制御
ユニツト間を命令、応答のハンドシエイクをデー
タバスでおこなわせるようにすることにより、改
善される。しかしながら、一方の制御ユニツトが
他方の制御ユニツトに入力されているセンサー信
号等のステイタスを参照したい場合に、その度に
ステイタス要求命令やジヨブ命令を発しなければ
ならず、速応性が低く制御が複雑になるので、セ
ンサー類の状態変化を度々参照しにくいという問
題がある。 本発明は、フアクシリ送受信のシーケンス動作
の変更を容易にし、かつ、シーケンス動作の進行
可否を左右する、フアクシミリ送受信要素の状態
認識の速応性を高くすることを目的とする。 本発明においては、まず、フアクシミリ装置の
シーケンス制御動作を機能別に区分し、各々に従
属するモジユールSCA，WE，PROの状態をモジ
ユールSCA，WE，PRO内に設けたセンサーによ
り監視するモジユール制御ユニツトMCU−１と、
上記モジユール制御ユニツトをコントロールする
システム制御ユニツトSCUと、モジユール制御
ユニツトMCU−１とシステム制御ユニツトSCU
との間に介在させたデータバスとを有し、該デー
タバスを介した制御信号のやりとりによりシステ
ム動作を制御する。なお、カツコ内の記号は図示
に示し後述する実施例の対応要素等を示す。 これにより、仮にフアクシミリ送受信動作に変
更がある場合、変更がある要素のモジユール制御
ユニツトの、命令を受けてから応答を返す間のプ
ログラムを変更するのみでなく、システム制御ユ
ニツトの変更が不要であるので、シーケンス制御
動作の変更が容易である。 本発明においては更に、フアクシミリ送受信要
素の状態の認識の速応性を高くするために、モジ
ユール制御ユニツトMCU−１に上記データバス
とのインターフエイス部（Ｉ／Ｏインターフエイ
ス部の一部）を設ける一方、モジユール制御ユニ
ツトMCU−１に、上記インターフエイス部とは
別個に、上記センサーからの状態信号を保持する
ための状態信号保持部（Ｉ／Ｏインターフエイス
部の他部：第１０ａ，１０ｂ図）を備え、上記セ
ンサーからの状態信号を上記制御信号のやりとり
に束縛されることなく任意のタイミングで検出可
能とする。 これにより、システム制御ユニツトSCUは、
データバスを介した制御信号のやりとりの過程を
経ないで、任意のタイミングで各要素の状態情報
を得ることができ、モジユール制御ユニトMCU
−１の動作状態に依存しないで、フアクシミリ送
受信中の異常等、各要素の状態を認識できる。し
たがつて、異常発生に対応したエラー処理など、
速応性が高い制御を実現することができる。 本発明の他の目的および特徴は、図面を参照し
た以下の実施例の説明より明らかになろう。 第２図に本発明の一実施例を示す。これにおい
て制御ユユニツトは、システム制御ユニツト
SCU、第１のモジユール制御ユニツトMCU−１
および第２のモジユール制御ユニツトCCUとさ
れている。第１のモジユール制御ユニツトMCU
−１は、主に機械要素の動作制御用に割り当てら
れており、第２のモジユール制御ユニツトCCU
は主にフアクシミリ送受信通信制御用に割り当て
られている。システム制御ユニツトSCUは、シ
ステム全体のシーケンス動作におけるフアクシミ
リ装置各要素の動作タイミングを定めるべく、第
１および第２のモジユール制御ユニツトMCU−
１，CCUの制御用に割り当てられている。各制
御ユニツトSCU，MCU−１およびCCUは、図に
示すように、それぞれCPU，ROMおよびRAM
を主たる構成要素とする。 第１のモジユール制御ユニツトMCU−１は、
原稿の読取り位置までの搬送、読取りの副走査紙
送り、記録紙の副走査紙送り、排出、現像等の機
構系の制御を受けもち、CCUはフアクシミリ伝
送の通信制御手順の実行を受けもつ。SCUは
MCU−１，CCUのモジユール制御ユニツトと、
他に直線バツフアメモリRWBおよびDCRをその
制御対象ユニツトとしてコントロールする。 例えばMCU−１とSCUとの制御のやりとり
は、SCUから原稿を読取り位置まで搬送せよと
か、原稿を排出せよとかの大きなレベルでのコマ
ンドを発す。MCU−１はそのコマンドを解釈し、
その従属制御ユニツトの状態を看視しながらコマ
ンドの実行を行う。コマンドの実行にあたつて
は、例えば原稿が予め読取り位置に残つてない
か、所定の時間に原稿が読取り位置まで搬送され
たか、照明ランプは切れてないか、原稿はスキユ
ーしなかつたか、規格外の厚い原稿でなかつたか
をチエツクし、正常であればジヨブ終了後に正常
レスポンスを返し、何らかの異常が発見されゝ
ば、そのエラーのステイタスを表わすレスポンス
を返す SCUはエラーレスポンスを受けた時は、その
エラーステイタスを解析し、ステイタス内容に応
じたエラー処理を行つてからシステムの動作を中
断する。 例えば照明ランプ系が切断したとのレスポンス
であれば、原稿搬送系には何ら異常がないのであ
るから、原稿を排出してから動作を終了する。も
ちろんCCUが正常に動作してるなら通信制御は
正常に終了してから動作を終了する。また原稿ジ
ヤムとのレスポンスであれば、原稿の破損を防ぐ
ためにも原稿の排出動作はすることなく、通信制
御のみ正常に終了させてシステム動作を中断させ
る。 またMCU−１およびCCUはSCUからのコマン
ド順序性、定義されていないコマンド指令等から
SCUのエラーを検出し、これをレスポンスの形
でSCUに通知するし、SCUもまたMCU−１，
CCUからジヨブレスポンスが所定時間に返つた
か、コマンドを受ける準備が出来てるか等のエラ
ー検出を行い、エラー内容に準じたエラー処理動
作を行つてシステム動作を中断する。 第２図に示すフアクシミリ装置は、CCITTの
Ｔ３０を称するフアクシミリ送受をおこなう設定
となつている。これにおいて送受信号の分布は第
３図に示すようにPhase Ａ、Ｂ、C₁，C₂，Ｄお
よびＥと定められており、各Phaseは次の通りで
ある。 PHASE Ａ：コールの開始 自動又は手動によつて電話コールを確立する。 PHASE Ｂ：メツセージ前の手順 (a) 確認：グループの確認（G₁、G₂、G₃）、受
信のための確認、局の確認、標準外装置の確
認 (b) 命令：グループの命令、モードの指定、回
線トレーニング、エコーサプレツサー停止 PHASE C₁：メツセージ中の手順 メツセージ中の信号同期、メツセージエラーの
検出と証正、回線監視 PHASE C₂：メツセージの伝送 PHASE Ｄ：メツセージ伝送後の手順 メツセージ終了を信号する、確認を信号す
る、マルチページを信号、フアクシミリ手順終
了を信号する。 PHASE Ｅ：コール解除 メツセージ信号終了時および FAX手順で定められた信号が時間内に受信さ
れない時。 このようなPhase Ａ〜Ｅの実行においてScuは
MCU−１，CCUに対して、１バイトで構成され
るコマンドコードを出力する。第４図にそのバイ
ト内のビツト構成を示す。このコマンドはジヨブ
ナンバを示す４ビツトのコードと、同一ジヨブナ
ンバー内でのジヨブ区別をする３ビツトのコード
から成立している。MCU−１およびCCUはレス
ポンスコードでSCUに応答する。第５図にMCU
−１のレスポンスコードの構成を示す。MCU−
１はその制御対象ユニツトに異常があると最上位
ビツトを「１」としたエラーレスポンスを発つ
し、次に第６図に示すエラーステイタスを表わす
１バイトのコードを転送する。MCU−１のレス
ポンスコードを更に詳細に説明すると、SCUの
コマンドに対するジヨブレスポンスは第７図に示
すビツト構成であり、次の通りである。 ☆ JOB ERROR FLAG (イ) 送信（受信）系のJOB COMMANDに対
し送信（受信）系のERRORが発生した時の
みERROR FLAGを立てる。 (ロ) INITIALIZE COMMANDに対しては
TX（送信）、RX（受信）系どちらのERROR
が検出されてもERROR FLAGを立てる。 (ハ) MODE SET COMMANDに対しては
RESPONSEを返さない（オートマチツク
ハンドシエイクによるコマンドの受け渡し確
認のみ）。 ☆ END OF DOCUMENT (イ) SCAN TO READ JOBに於いて原稿が
読み取り有効位置になくなつた時返す
RESPONSE BIT (ロ) PREPARE TO SEND JOBに於いて、
原稿がJOB中に引き抜かれたとき。 なお、SCUが発するモードセツトコマンド
（MODE SET CMMAND）のビツト構成は、第
８図に示すように下位４桁ビツトがすべて「１」
とされる。 MCU−１のレスポンスコードのうち、エラー
があつたことを表わすときには、レスポンスコー
ドは第９ａ図に示す１バイトと、それに続けられ
る第９ｂ図に示す１バイトの組合せとなる。これ
は次の通りである。 ☆ JOB RESPONSEのBIT7＝１（ERROR
BIT）の時は、連続してERROR STATUS
BYTEもSCUへ転送する。 ☆ ERROR STATUS BYEのINDEX BIT＝
１の時はERROR STATUS BYTEが連続す
ることを示す。 ☆ JOBの内容により、各異常を検出出来ない
場合、そのERROR BITを「０」とセツトす
る。 SCUが常時監視しうるMCU−１のＩ／Ｏイン
ターフエイス部のレジスタ（ハンドシエイクコン
トロールレジスタ）のビツト構成を第１０ａ図に
示し、その内容を第１０ｂ図に示す。これにおい
て、SB₁およびSB₂は、それぞれスキヤナSCA部
にあつて、原稿のセツト位置存在を検出するセン
サーおよび読取位置存在を検出するセンサーの状
態信号（原稿あり、なし）であり、ERRORは、
MCU−１がエラーを検出したときに状態変化す
る信号である。IBF、ERRORでMCU−１は割
込要求信号をACTIVEにしてSCUに割込をかけ
る。MCU−１自身のエラーあるいはMCU−１が
判定したSCUのエラーをMCU−１がSCUに知ら
せるエラーレスポンスのビツト構成を第１０ｃ図
に示す。このエラーレスポンスは次の通りであ
る。 ☆ MCU−１からSCUへ返すERROR
RESPONSE (イ) SCUのコマンドミス（コマンドの順序性
など） (ロ) MCUプログラム暴走などの、MCU内部発
生のJOB ERROR以外のERROR（CPUで検
出出来るERROR） (ハ) 下位４ビツトはMCU ERRORの
STATUSを表わす。 ☆ ハード的に検出したCPU ERROR発生時、
すなわちＩ／Ｏインターフエイス部がCPU
ERRORを検出した時、はMCU−１のＩ／Ｏ
インターフエイス部のハンドシエイク コント
ロール レジスタ（第１０ａ図）にERROR
BITが自動的に設定され、このERRORにより
SCU−１のＩ／Ｏインターフエイス部がSCU
への割込要求信号をACTIVEにしてSCUに割
込みをかける。SCUは、この割込みを受ける
と、MCU−１を介することなく、ハンドシエ
イク コントロール レジスタ（第１０ａ図）
のデータを読込んで、ERRORを認識する。 CCUのレスポンスを詳細に説明すると、SCU
に対するジヨブレスポンスは、第１１図に示すビ
ツト構成となつており、エラー（ERROR）時に
は、上位２ビツトが「１」とされる。エラー時に
は第１２ａ図に示すビツト構成の１バイトに続け
て第１２ｂ図に示す１バイトが転送される。 SCUが常時監視しうる、CCUのハンドシエイ
ク コントロール レジスタ（Ｉ／Ｏインターフ
エイス部）のビツト構成を第１３ａ図に示し、そ
の内容を第１３ｂ図に示す。ERRORおよびIBF
でCCUのＩ／Ｏインターフエイス部は割込要求
をACTIVEにしてSCUに割込みをかける。SCU
は、この割込に応答して、SCUを介することな
く、ハンドシエイク コントローール レジスタ
（第１３ａ図）のデータを読込んで、ERRORを
認識する。 上記の如きSCUのコマンドと、それに応答し
たMCU−１，CCUの動作によつておこなわれる
Ｔ３０標準のフアクシミリ送信動作タイムチヤー
トを第１４図に、受信動作タイムチヤートを第１
５図に示す。これらの送受信動作におけるジヨブ
（JOB）の内容を次の第１表に要約して示す。な
お、第１表においてはCOMMANDは、SCUか
らMCU−１あるいはCCUに与えられる命令を示
し、JOBはMCU−１又はCCUの制御動作であ
る。

【表】

【表】

【表】

【表】 第１６ａ図〜第１６ｆ図にCCUのエラーチエ
ツクフローの数例を示す。第１６ａ図に示すフロ
ーは、第１４図、第１５図に示す。 INITIALIZE JOB（CCU）において、その
JOBを正常にやつたか否かを表わすJOB
RESPONSEを作成する過程を示し、これにおい
て、 INITIALIZE JOBを開始すると共にタイマー
をセツトし、回線が接続されている（CCT＝１）
か否か、所定時限内（Ｔ／ＯがYESとなるまで）
にJOBが終了されたか否か、およびスイツチフ
ツクがアクテイブ（SW HOOK＝１）であるか
否かで正常、異常を判定してそれを表わすJOB
RESPONSEをSCUに与える。第１６ｂ図に示す
フローは、第１５図のＯ JOBの実行において、
音声応答装置のセツト（AAD SET）状態、
NCUのリング音検出（NCU RI Ｌ→Ｈ）、タイ
ムオーバ（Ｔ／Ｏ）、音声応答装置AADがリング
音を検出したか（AAD RI）で不在受信JOBの
正常、異常を判定しこれを表わすJOB
RESPONSEをSCUに与えるものである。第１６
ｃ図に示すフローは、第１４図および第１５図に
示すＡ JOB（回線接続）の正常、異常を、NCU
に回線接続指令を発して（NCU OH）から所定
時限内（Ｔ／Ｏ＝YESまで）に回線が接続され
た（CCT＝１）か否かで判定し、それを表わす
JCB RESPONSEをSCUに与えるものである。
第１６ｄ図に示すフローは、第１４図、第１５図
に示すＥ JOB（フアクシミリ回線断操作）にお
いて正常、異常を判定するフローであり、NCU
に回線断を指してから（NCU OH OFF）の時
限開始とCCT−１、SWHOOK＝１の関係で正
常動作がエラー動作を判断し、それを表わす
JOB RESPONSEをSCUに与える。第１６ｅ図
に示すフローは、第１５図に示すRB JOBにお
いて原稿送りの正常、異常を判定するフローであ
り、所定時間内に原稿が定位置到達したか否かで
これを判定し、それを表わすJOBレスポンスを
SCUに与える。第１６ｆ図に示すフローは、原
稿が投入されたときの初期化（INITIALIZE）
の正否を判定し、これを表わすレスポンスを自発
的にSCUに与えるものである。MCU−１も同様
な異常判定フローでそれに割り当てられている
JOBの正常、異常をレスポンスする。 SCU自身も、MCU−１，SSC側のエラーを判
定し、SCUが判定したエラー、および、前述の
如くしてMCU−１、CCUから報知されエラーを
報知すると共にエラーNo.を不揮発性のRAM２に
書き込み、正常動作部分を動作させてエラー後の
対処動作をしてからシステムの電源を断（パワー
オフ、又はパワーダウン）とする。第１７ａ図お
よび第１７ｂ図にその動作フローを示す。第１７
ａ図は、第１表に示す処理において、SCUが１
つの命令をMCU−１又はCCUに発信して、次の
命令の発信に進むまでの、一単位の命令発信処理
であつて、SCUが、MCU−１およびCCU側のエ
ラーを判断するための処理を示す。第１７ｂ図
は、SCUがそれ自身のエラーを判定した場合、
および、MCU−１、CCUがエラーを知らせて来
た場合の、エラー報知、書込およびシステムパワ
ーダウンのフローを示す。 第１７ａ図に示すエラー判定フローの、「エラ
ーｘの判定」部を更に詳細に、第１７ｃ図および
第１７ｄ図に示す。第１７ｃ図は、SCUがMCU
−１のエラーを検出するフローである。これにお
いて、SCUは例えばMCU−１に受信準備をせよ
との指令を与える。SCUはコマンドを受ける準
備が出来ているか、出来てるならコマンドを受け
取つたか（ハンドシエイクのためのフラグ監視）
を検出し、イエスであれば、ジヨブレスポンスが
所定時間内に戻るかを待つ。ジヨブタイマーのタ
イムアウト内にレスポンスが返つたらそのレスポ
ンスがエラーエスポンスか判断する。エラーであ
ればレスポンスに続くエラーステイタスバイト情
報を受け取り、エラーのステイタスを判断する。
PAPER JAMか、NO PAPERか、PAPER
SKEWか、キヤツジを作動させるサーボのエラ
ーかを判断し、それぞれのエラーに対して異つた
エラーナンバーを割り振る。このどれかのエラー
ナンバーを検出した場合には、このエラーナンバ
ーをSCU内部の電池バツクアツプしたRAM２に
記憶し、同時にＩ／Ｏポートに接続されている例
えば発光ダイオードに表示し、しかるべきエラー
処理後電源断とする。 第１７ｄ図は、SCUの、CCUエラーを検出す
るフローであり、これにおいて、「DISが切れな
い」とは、DCS（モード指定コマンド）を送出し
たのに、受側からまだDIS（デジタルインフオメ
ーシヨン信号）が継続していることを表わし、
「モデムのトレーニング失敗」とは、トレーニン
グ信号を送出したのに受信からモデムのトレーニ
ングを失敗したとのレスポンスがあつたことを表
わし、「受信機からノーレスポンス」とは、所定
の時間内に受側からDIS信号が送られてこないこ
とを表わす。 前述の如くしてSCUが判定したエラーを表わ
すコード（エラーNo.）はRAM２にメモリされ
る。このRAM２の、SCU内の接続関係を更に詳
細に第１８ａ図に示す。この第１８ａ図は第２図
に示すSCUを示すものである。RAM２としては
CMOS RAMが用いられており、これは電圧制
御器VRとバツクアツプ用の電池BBで構成され
るバツクアツプ回路BBUで常時バツクアツプさ
れており、これにより不揮発性メモリの設定とな
つている。つまり、システム電源が断となると電
池BBがRAM２に電力を供給しメモリ内容を保
持する。RAM２は、第１８ｂ図に示すようにア
ドレスとメモリ領域が定められており、次の通り
書き込みおよび読み出しがおこなわれる。 書き込む場合 (1) RAM２中のデータの数をμ−CPU内のメモ
リ又はRAM１に入れる。 (2) データ記憶領域のデータを1byteずつシフト
する（矢印）。 (3) 最新データ記憶領域にデータを入れる。 (4) データの数が記憶容量未満か判断する。 (5) 記憶容量未満の場合μ−CPU内のメモリに
入つているデータの数を＋１し、それ以外の場
合はデータの数を操作しない。 (6) μ−CPU中のメモリの内容を不揮発性メモ
リRAM２のデータ数保持領域に記憶する。 (7) システム電源を切る。 読み出す場合 (1) RAM２中のデータの数をμ−CPU内のメモ
リ又はRAM１に入れる。 (2) 読出スイツチが押されたらデータの終了から
判断する。（読出スイツチはエラーNo.の１つの
読出毎に押される。 (3) データの終了の場合、終了表示をする。終了
でない場合、データを不揮発性メモリRAM２
から読取り、表示器に表示する。 (4) μ−CPU内のメモリ中のデータの数を−１
し次のデータを読み取るように(2)にもどる。 このような、RAM２の書込をおこなうまで
の、SCUの動作フローを第１９ａ図〜第１９ｄ
図に示し、書込制御フローを第１９ｅ図に、読出
制御フローを第１９ｆ図に示す。なお第１９ａ図
に示すエラー判定書込フローにおいて、Ｂの
「JOBレスポンス」のステツプを第１９ｂ図に示
し、Ｃ，Ｄの「エラーレスポンスデコード」を
MCU−１のエラー判定Ｃについて第１９ｃ図に、
またCCUのエラー判定Ｄについて第１９ｄ図に
示す。「エラーNo.記憶」はSCU自身がコマンド
発令から所定時間内にMCU−１又はCCUがレス
ポンスをかえして来たか否かを見てMCU−１又
はCCUのエラーを検出した場合のRAM２へのエ
ラーNo.の書込であり、「エラーNo.記憶」はMCU
−１およびCCUがレスポンスで知らせて来たエ
ラーの書込である。これらのいずれのエラーNo.記
憶においても、SCUは第１９ｅ図に示す書込み
制御フローでエラーNo.をRAM２に書込む。
RAM２よりのデータ読み出しにおいては、第１
９ｆ図に示す如く、TEST SW（テスト スイツ
チ）が１回押される毎に１つのエラーNo.が読み出
し表示される。オペレータは、TEST SWを押
して最近のデータから１つづつエラーNo.を読み出
す。すべてのエラーデータが読み出されると最後
に「FF」が表示される。 第１０ａ図にそのビツト構成を示した、MCU
−１のＩ／Ｏインターフエイス部のハンドシエイ
クコントロール レジスタすなわち、SCUが常
時監視し得るレジスタ、および、第１３ａ図にそ
のビツト構成を示した、CCUのＩ／Ｏインター
フエイス部のハンドシエイク コントロール レ
ジスタすなわちSCUが常時監視しうるレジスタ、
は、いずれもSCUが任意のタイミングで読み取
れるように、コマンド（命令）−レスポンス（応
答）用のハンドシエイクポートとは別のポートに
接続されており、それらのレジスタの内容は、
MCU−１，CCUのCPUがセツトするのに加え
て、該CPUを介さなくても、MCU−１のセンサ
ー制御入力部、CCUの各種入出力部を介して、
センサー類および回路類（ハード）に応答して自
動的にセツトされ、該レジスタの内容が異常を示
すものになると前記Ｉ／Ｏインターフエイス部が
SCUに割込みをかけて、SCUがMCU−１，CCU
にステイタスコマンドを発することなしに直接に
該レジスタの内容を読むと共に、SCUは、MCU
−１，CCUにステイタスコマンドを発すること
なしにまたそれらのレスポンスを待たずして任意
に該レジスタの情報を読み取ることができる。す
なわち、前記Ｉ／Ｏインターフエイス部のポート
の信号を読みことができる。 このように、コマンド（命令）−レスポンス
（応答）の手順を経ないで、直接にSCUが読取り
を行なうポート（前記Ｉ／Ｏインターフエイス
部）を設けたのは、MCU−１、CCUのCPUの制
御対象にあるセンサー、回路等の１つがシステム
動作（フアクシミリ送受信シーケンスの進行）に
大きな影響を持ち、システム動作を分岐（例えば
エラー処理への進行）させることが多々あり、頻
繁にコマンド（命令）を発してレスポンス（応
答）の形でステイタス情報を得ることが応答速度
が制御上の複雑さから困難であるからである。そ
こで、MCU−１およびCCUのポート（Ｉ／Ｏイ
ンターフエイス部）を、SCUに直結して、SCU
がMCU−１，CCUのCPUを介さずに、センサー
信号等を読み取り得るようにしている。 例えば原稿が所定位置にセツトされたかを検出
するセンサー信号（第１０ａ図のSB₁，SB₂）
は、MCU−１のCPUのコントロール下にあるべ
きものだが、オペレータにより所定の読取位置に
行くまでに引き抜かれたか、送信中に原稿が引き
抜かれたか、原稿がいつセツトされたかは、シス
テム動作を大きく分岐する（フアクシミリ送信シ
ーケンスを進行するか、エラー処理に進むか）の
で、SCUは頻繁に参照して、フアクシミリ送受
信シーケンスの続行が不可能な異常状態では、エ
ラー処理に進む。 前述の如く、SCUはMCU−１とCCUのエラー
をチエツクし、MCU−１およびCCUはそれぞれ
の制御下の要素のエラーをチエツクしてSCUに
知らせ、SCUがこれらのエラーに応答してエラ
ー報知、エラーNo.のRAM２への書込み、および
システム電源断の制御をおこなう。MCU−１お
よびCCUのそれぞれにおいても、SCUから自己
に発令されるコマンド間の時間監視、レスポンス
を受けてから次のコマンドを受ける間の時間監
視、エラーレスポンスを転送してから正常時のコ
マンドを受けたか否かの判定等々により、SCU
がMCU−１およびCCUのエラー監視をおこなう
と同様に、MCU−１およびCCUそれぞれがSCU
の監視をする。この、MCU−１およびCCUによ
るSCUのエラー監視において、SCUのエラーを
検出したときは、これをSCUに知らせてSCUの
RAM２に書込むが、SCUの異常によりエラーNo.
の書込や、回線断、システムパワーダウンをおこ
ない得ない場合もありうる。したがつて、本発明
の他の１つの実施例においては、MCU−１およ
びCCUに、SCUのエラーを検出した場合にエラ
ー報知、回線断およびシステムパワーダウンをお
こなわせる。そして必要に応じてMCU−１，
CCUに不揮発性RAMを備えてシステムパワーダ
ウンをおこなう前にSCUエラーNo.を書込む。こ
のようなエラー検出およびその後の処置は、
SCUについてすでに述べた態様で同様におこな
いうる。 本発明の他のもう１つの実施例においては、前
述の如くMCU−１およびCCUにSCUのチエツク
動作をおこなわせ、SCU，MCU−１およびCCU
のいずれか１つが他のエラーを検出したときその
報知をし、回線を断とし、かつシステムパワーダ
ウンをおこなう。その構成例を第２０ａ図および
第２０ｂ図に示す。 第２０ａ図に示す例では、異常処理装置ARC
で、SCU、CCUおよびMCU−１のいずれかがエ
ラー検出した場合エラー表示を操作・表示ユニツ
トOP−PORTに知らせると共にNCUのフアクシ
ミリ回線を断とし、所定時間後にシステムパワー
ダウンをおこなうようにしている。すなわち、い
ずれかの制御ユニツトがエラー信号「１」を出力
すると、それがOP−PORTおよびNCUに与えら
れてエラー報知と回線断がおこなわれ、タイマー
DF３がトリガーされ、タイマーDE３がタイムオ
ーバとなるとシステム電源を落とす指令がPSU
に与えられる。第２０ｂ図に示す例では、各制御
ユニツトSCU，CCU，MCU−１のエラー信号そ
れぞれOP−PORTに与えられ、OP−PORTにお
いていずれのユニツトがエラー検出をしたかが報
知される。第２１ａ図に、MCU−１がSCUのエ
ラーチエツクを行なうフローを示し、第２１ｂ図
に、CCUがSCUのエラーチエツクを行なうフロ
ーを示す。 以上の通り本発明によれば、フアクシミリ装置
のシーケンス制御動作を機能別に区分し、各々に
従属するモジユールSCA，WE，PROの状態をモ
ジユールSCA，WE，PRO内に設けたセンサーに
より監視するモジユール制御ユニツトMCU−１
と、上記モジユール制御ユニツトをコントロール
するシステム制御ユニツトSCUと、モジユール
制御ユニツトMCU−１とシステム制御ユニツト
SCUとの間に介在させたデータバスとを有し、
該データバスを介した制御信号のやりとりにより
システム動作を制御するので、仮にフアクシミリ
送受信動作に変更がある場合、変更がある要素の
モジユール制御ユニツトの、命令を受けてから応
答を返す間のプログラムを変更するのみでよく、
システム制御ユニツトの変更が不要であるので、
シーケンス制御動作の変更が容易である。 本発明においては更に、フアクシミリ送受信要
素の状態の認識の速応性を高くするために、モジ
ユール制御ユニツトMCU−１に上記データバス
とのインターフエイス部（Ｉ／Ｏインターフエイ
ス部の一部）を設ける一方、モジユール制御ユニ
ツトMCU−１に、上記インターフエイス部とは
別個に、上記センサーからの状態信号を保持する
ための状態信号保持部（Ｉ／Ｏインターフエイス
部の他部：第１０ａ，１０ｂ図）を備え、上記セ
ンサーからの状態信号を上記制御信号のやりとり
に束縛されることなく任意のタイミングで検出可
能としているので、システム制御ユニツトSCU
は、データバスを介した制御信号のやりとりの過
程を経ないで、任意のタイミングで各要素の状態
情報を得ることができ、モジユール制御ユニツト
MCU−１の動作状態に依存しないで、フアクシ
ミリ送受信中の異常等、各要素の状態を認識でき
る。したがつて、異常発生に対応したエラー処理
など、速応性が高い制御を実現することができ
る。

【図面の簡単な説明】

第１図は従来のフアクシミリ装置の構成を示す
ブロツク図である。第２図は本発明のフアクシミ
リ装置の構成を示すブロツク図、第３図はその送
受信手順を示す平面図、第４図、第５図、第６
図、第７図、第８図、第９ａ図、第９ｂ図、第１
０ａ図、第１０ｂ図、第１０ｃ図、第１１図、第
１２ａ図、第１２ｂ図、第１３ａ図および第１３
ｂ図は、その動作制御に用いられる制御信号のビ
ツト構成を示す平面図、第１４図は送信時の動作
タイミングを示すタイムチヤート、第１５図は受
信時の動作タイミングを示すタイムチヤート、第
１６ａ図、第１６ｂ図、第１６ｃ図、第１６ｄ
図、第１６ｅ図および第１６ｆ図は、第２図に示
すモジユール制御ユニツトCCUのエラーチエツ
ク動作を示すフローチヤート、第１７ａ図および
第１７ｂ図は第２図に示すシステム制御ユニツト
SCUのエラーチエツク動作およびエラー対処動
作を示すフローチヤート、第１７ｃ図はSCUの
モジユール制御ユニツトMCU−１エラーチエツ
ク動作を示すフローチヤート、第１７ｄ図は
SCUのCCUエラーチエツク動作を示すフローチ
ヤート、第１８ａ図はSCUの詳細を示すブロツ
ク図、第１８ｂ図はSCUのRAM２のデータ記憶
領域を示す平面図、第１９ａ図、第１９ｂ図、第
１９ｃ図および第１９ｄ図は、RAM２へのエラ
ー書込を行なうまでのSCUのエラー検出および
判定動作を示すフローチヤート、第１９ｅ図は
RAM２へのSCUによる書込制御を示すフローチ
ヤート、第１９ｆ図はSCUによるRAM２よりの
読出制御を示すフローチヤート、第２０ａ図およ
び第２０ｂ図はそれぞれ本発明の他の実施例の変
形部分を示す回路図、第２１ａ図および第２１ｂ
図は、それぞれMCU−１およびCCUのSCUエラ
ーチエツク動作を示すフローチヤートである。 NCU：回線制御装置、MOD１〜MOD３：通
信信号変換ユニツト、DCR：画信号処理回路ユ
ニツト、SCU：システム制御ユニツト（システ
ム制御ユニツト）、SCA：スキヤナ（モジユー
ル）、VPU：画信処理ユニツト、WE：記録制御
ユニツト（モジユール）、PRO：プロツタユニツ
ト（モジユール）、PSU：電源ユニツト、OP−
PORT：操作・表示ユニツト、MCU−１：モジ
ユール制御ユニツト（モジユール制御ユニツト）、
CCU：モジユール制御ユニツト。

Claims (1)

1. 【特許請求の範囲】 １ フアクシミリ装置のシーケンス制御動作を機
   能別に区分し、それに従属するモジユールの状態
   を該モジユール内に設けたセンサーにより監視す
   るモジユール制御ユニツトと、上記モジユール制
   御ユニツトをコントロールするシステム制御ユニ
   ツトと、上記モジユール制御ユニツトとシステム
   制御ユニツトとの間に介在させたデータバスとを
   有し、該データバスを介した制御信号のやりとり
   によりシステム動作を制御するフアクシミリ装置
   において、 上記モジユール制御ユニツトに上記データバス
   とのインターフエイス部を設ける一方、上記モジ
   ユール制御ユニツトに、上記インターフエイス部
   とは別個に、上記センサーからの状態信号を保持
   するための状態信号保持部を備え、上記センサー
   からの状態信号を上記制御信号のやりとりに束縛
   されることなく任意のタイミングで検出可能とし
   たことを特徴とするフアクシミリ装置。