JP2007036231A - 半導体ウェーハ及び半導体ウェーハを作製する方法 - Google Patents

半導体ウェーハ及び半導体ウェーハを作製する方法 Download PDF

Info

Publication number
JP2007036231A
JP2007036231A JP2006198682A JP2006198682A JP2007036231A JP 2007036231 A JP2007036231 A JP 2007036231A JP 2006198682 A JP2006198682 A JP 2006198682A JP 2006198682 A JP2006198682 A JP 2006198682A JP 2007036231 A JP2007036231 A JP 2007036231A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
edge
polishing
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006198682A
Other languages
English (en)
Other versions
JP4996888B2 (ja
Inventor
Rudolf Rupp
ルップ ルードルフ
Werner Aigner
アイグナー ヴェルナー
Friedrich Passek
パシェク フリードリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007036231A publication Critical patent/JP2007036231A/ja
Application granted granted Critical
Publication of JP4996888B2 publication Critical patent/JP4996888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

【課題】改善されたエッジ質を有する半導体ウェーハ並びにこのような半導体ウェーハを作製する方法を提供する。
【解決手段】0.3μmよりも大きい、又は0.3μmに等しい欠陥部を有していないエッジ領域が設けられているようにした。
【選択図】なし

Description

本発明は、エッジ領域の改善された質を有する半導体ウェーハ並びに半導体ウェーハを作製する方法に関する。
半導体ウェーハのエッジに課される質的要請は、特に半導体ウェーハの直径が大きい場合(直径≧300mm)にはますます高くなる。半導体ウェーハのエッジは、特に汚染からできるだけ自由であり、わずかな粗さを有していることが望ましい。さらに半導体ウェーハは取扱い時の高められた機械的な負荷に対して抵抗性があることが望ましい。
単結晶から分離された半導体ウェーハの処理されていないエッジは比較的粗い、不均一な表面を有している。このような表面は機械的な負荷時にはしばしば破断し、妨害となる粒子の原因となる。
それ故、エッジを研削し、これにより、結晶内の破断及び損傷を除外し、エッジ所定のプロフィールを付与することが一般的である。
適宜な研磨装置が従来技術により公知である。通常は、半導体ウェーハは回転するテーブルに固定され、エッジにより、加工工具の、同じく回転する作業面に送られる。この場合に使用される加工工具は、たいていはディスクの形で形成されており、これらのディスクはスピンドルに固定されており、周面を有しており、これらの周面は、半導体ウェーハのエッジを加工するための作業面として用いられる。材料を削り取る粒子は、通常は加工工具の作業面内に堅固に固定されている。
この加工工具は、半導体ウェーハに面取りされたエッジを設けるために適している。通常はエッジ面取り後にはある程度の最小粗さがエッジ表面に残る。
後の加工ステップでは、研削され、エッチング媒体により処理された、半導体ウェーハのエッジが通常は研磨される。
この場合に、中央で回転する半導体ウェーハのエッジは所定の力(圧着厚)により、中央で回転する研磨ドラムに対して押しつけられる。アメリカ特許第5989105号明細書により、エッジ研磨のためのこのような方法が公知である。この方法では、研磨ドラムはアルミニウム合金から成っており、研磨布を取り付けられている。半導体ウェーハは、通常は平坦なウェーハホルダ、いわゆる「チャック」に固定されている。半導体ウェーハのエッジは、このチャックから突出しており、これにより、エッジには研磨ドラムが自由にアクセス可能である。
プロセスチェックのためには、エッジ研磨後には、通常は抜き取り検査の形式で半導体ウェーハのエッジの視覚的なチェックがマイクロスコープ下に実施される。このチェックは半導体ウェーハのエッジ上の粒子、粗さ及び欠陥部に関して行われる。特に半導体ウェーハのエッジが、場合によって生じる起伏によりもたらされる光反射に基づき検査される。
ただし、このような視覚的なチェックは信頼性がなく、全ての半導体ウェーハのための一様なエッジ質を保証することを可能にしない。さらに視覚的なチェックは、半導体ウェーハのエッジ領域内の小さい欠陥部を完全に、信頼性良く確認し、これにより、できるだけ欠陥部のないプロセス管理を行うためには適していない。
さらに検査装置が提供されている。ただし、この検査装置は、たいていはウェーハエッジの3mmの周辺部除外領域内までの半導体ウェーハの検査しか可能にしない。エッジ領域全体、すなわち、半導体ディスクのエッジも前記周辺部除外領域のエッジもたいていの公知の検査装置では検査することができない。
ヨーロッパ特許庁特許公開第1348947号明細書により、例えば半導体ウェーハのエッジを検査することができるが、しかしながら、エッジ領域全体を検査することができない検査装置が公知である。
これに対して、ドイツ連邦共和国特許公開第10353936明細書には、半導体ウェーハの周辺部除外領域を含めたエッジ領域全体において所定の大きさ以上の欠陥部の自動的な検出を可能にする検査装置が記載されている。
ヨーロッパ特許庁特許公開第1348947号明細書 ドイツ連邦共和国特許公開第10353936明細書
本発明の課題は、改善されたエッジ質を有する半導体ウェーハ並びにこのような半導体ウェーハを作製する方法を提供することである。
この課題は、0.3μmよりも大きい、又は0.3μmに等しい欠陥部を有していないエッジ領域により特徴づけられる半導体ウェーハにより解決される。
本発明では、前記エッジ領域は、半導体ウェーハの少なくとも1つのエッジを有している。
有利には半導体ウェーハの前記エッジ領域は、半導体ウェーハのエッジと、半導体ウェーハの表面及び裏面に設けられた3mmの周辺部領域とを有している。
有利には半導体ウェーハのエッジ領域は、半導体ウェーハのエッジの傾斜した面及び面取りされた面全てを有している。
欠陥部は、半導体ウェーハのエッジ領域の粒子、破断部、亀裂、スクラッチ、しみ、汚染部、積層欠陥部を有している。
有利には、半導体ウェーハのエッジは研磨されている。
半導体ウェーハは、有利には単結晶のシリコンからなるウェーハ、研磨されたシリコンウェーハ、エピタキシャル層を有するシリコンウェーハ、熱により、例えばアルゴン雰囲気内で処理されたシリコンウェーハ、ストレインドシリコン層("Strained Silicon")を有するウェーハ、SOI(" Silicon on Insulator")ウェーハ、又はsSOI("Strained Silicon on Insulator")ウェーハである。
本発明の課題は、次のプロセス経過、すなわち、:(a)面取りされエッチングを施されたエッジを有する半導体ウェーハが準備され、(b)半導体ウェーハのエッジが研磨され、この場合に中央で回転するチャックで保持されこのチャックから突出した半導体ウェーハと、所定の角度だけチャックに対して傾斜した、中央で回転し、研磨布を取り付けられた少なくとも1つの研磨ドラムとが互いに対して送られ、研磨剤の連続的な供給下に所定の圧着圧により互いに押圧され、この場合に研磨ドラムと半導体ウェーハとが、半導体ウェーハの所定の回転数後に互いから離隔され、(c)半導体ウェーハが洗浄され、(d)検査ユニットにより半導体ウェーハのエッジ領域が検査され、(e)半導体ウェーハがさらに加工され、この場合に(d)に従った、半導体ウェーハのエッジ領域の検査により、エッジ領域内の0.3μmの大きさ以上の全ての欠陥部が自動的に検出され、分類され、検査時に欠陥部が確認された場合には、(b)〜(d)に従って半導体ウェーハが後加工され、次いで(e)に従ってさらに加工され、この場合に(b)に従ったエッジ研磨が、欠陥部の分類に基づき最適化された研磨パラメータにより行われるか、又はさもなければ、検出された欠陥部に基づき後加工が不可能な場合にはこの半導体ウェーハが取り除かれる、プロセス経過を有する、半導体ウェーハを作製する方法によっても解決される。
本発明による方法では、面取りされエッチングを施されたエッジを有する半導体ウェーハがまず準備される。このためには、有利には半導体ウェーハは従来技術に基づき単結晶から分離され、エッジが面取され、かつ表面及び裏面が研磨及び/又はラッピング法により平坦化され、湿式のエッチング処理を受ける。
半導体ウェーハの、面取りされエッチングを施されたエッジは、次いで(b)に従って研磨される。
このためには、市販のエッジ研磨自動装置が提供されている。この場合に半導体ウェーハが、中央で回転するチャックで固定され、この場合に半導体ウェーハはチャックから突出している。所定の角度だけチャックに対して傾斜した、中央で回転し、研磨布を取り付けられた研磨ドラムと、半導体ウェーハを有するチャックが互いに対して送られ、研磨剤の連続的な供給下に所定の圧着圧により互いに押圧される。
次いで半導体ウェーハは(c)に従って洗浄を受ける。この洗浄は、浴内で、又はスプレ方式により多数の半導体ウェーハが同時に洗浄されるバッチ式方法の形で行うか、又はウェーハを一枚ずつ洗浄する枚葉式プロセスの形で行うこともできる。
本発明の枠内では、多数の半導体ウェーハ、例えばエッジ研磨プロセスからの全てのウェーハが、フッ素水素酸(HF)による洗浄−純水によるすすぎ−TMAH/H(水酸化テトラメチルアンモニウム/過酸化水素)による洗浄−純水によるすすぎの順序で同時に洗浄される、浴洗浄を実施することが有利である。次いで半導体ウェーハは乾燥される。通常は、遠心分離式乾燥−、熱湯−又はHF/オゾン−原理に基づき作業する市販の機器による乾燥が行われる。洗浄及び乾燥ステップ後に得られるエッジ研磨された半導体ウェーハは乾燥しており、親水性である。
浴洗浄後には、(d)に従って、半導体ウェーハのエッジ領域の検査が設けられている。
このためには、従来技術に基づく検査ユニットが使用される。この検査ユニットは、有利にはドイツ連邦共和国特許公開第10352936号明細書に記載の装置に対応している。このような検査ユニットの機能形式は、暗視野内の光の検出に基づいており、この光は、「光点欠陥部(LPD)」、すなわち、例えば結晶欠陥部、損傷部、スクラッチ、不純物又は粒子で散乱せしめられる。この場合にそれぞれの欠陥部には、光散乱特性に等価の大きさ「ラテックス球等価(Latex Sphere Equivalent(LSE)」が割り当てられる。
エッジ領域は、少なくとも半導体ウェーハのエッジを有している。
有利には半導体ウェーハのエッジ領域は、半導体ウェーハのエッジの傾斜した面及び面取りされた面全てを有している。
有利には、エッジ領域は半導体ウェーハのエッジ並びに半導体ウェーハの表面及び裏面に設けられた3mmの周辺部領域を有している。
半導体ウェーハのエッジ領域の検査により、0.3μmの大きさ以上のエッジ領域内の欠陥部が検出され、分類される。
この大きさ以上の欠陥部を有する半導体ウェーハは、(b)に従ったエッジの新たな研磨により、しかしながら、最適化された研磨パラメータにより後加工されるか、又は後加工が不可能な場合には取り除かれる。
本発明によれば、研磨パラメータの最適化は、検査時に検出された欠陥部の分類に基づき行われる。
エッジの質に課される要請を満たした半導体ウェーハのみが(e)に従ってさらに加工されることにより、半導体ウェーハのエッジ領域の一様な質を保証することができる。このことは、ときには半導体ウェーハのエッジ領域の高められた機械的な負荷にも結びついた、後続のさらなる加工のためには極めて有利である。
(e)に従ったさらなる加工は、例えば半導体ウェーハの研磨(両面研磨、化学機械的研磨)、裏面シール、半導体ウェーハの表面におけるエピタキシシャル層の析出、又は水素雰囲気又はアルゴン雰囲気下における半導体ウェーハの熱的な処理を含んでいる。
本発明によれば、エッジ研磨及び洗浄後に半導体ウェーハのエッジ領域内に欠陥部が検出された場合にも、最適化された研磨パラメータによりエッジ研磨による後加工が行われる。
以下に、典型的に生じる欠陥部若しくは欠陥部分類に基づき、研磨パラメータのために最適化された有利な値範囲を説明する。本発明によれば、これらの研磨パラメータはエッジ領域の検査及び欠陥部分類後に半導体ウェーハの後加工の枠内でエッジ研磨時にさらに最適化される。
エッジ研磨時には、チャック及びチャックで保持された半導体ウェーハが中央で回転せしめられる。有利には、チャックの回転は50〜150/s(回転時間)である。
研磨布により覆われた、有利には500〜1000min−1の回転数により中央で回転せしめられる研磨ドラムとチャックとが互いに対して送られる。この場合に研磨ドラムは所定の迎え角下に半導体ウェーハに対して斜めに設置され、半導体ウェーハは、半導体ウェーハがチャックからわずかに突出しており、これにより、研磨ドラムのためにアクセス可能であるようにチャックに位置決めされている。前記迎え角は有利には30〜50°である。
半導体ウェーハ及び研磨ドラムは、有利には0.15〜0.40リットル/minの研磨剤流れを有する研磨剤の連続的な供給下に、所定の圧着圧により互いに押圧される。この場合に圧着圧は、ローラに固定された重りにより調整することができる。有利には圧着圧は2〜4kgが選択される。
有利には半導体ウェーハ若しくは半導体ウェーハを保持するチャックの2〜8回転後には、研磨ドラムと半導体ウェーハとは互いから離隔される。
例:
半導体ウェーハの検査時にエッジ領域内に0.3μmの大きさ又はこれよりも大きい欠陥部が確認された。それ故、この半導体ウェーハはエッジ研磨により後加工された。この場合に次の最適化された研磨パラメータが調整された:(1回転につき)85sのチャック回転時間、800min−1の研磨ドラムの回転数、3kgの圧着圧、40°の迎え角、 半導体ウェーハ(若しくはチャック)の4完全回転時の0.30liter/minの研磨剤流れ。これらの研磨パラメータは、検出された欠陥部の分類に基づき調整された。浴洗浄後のエッジ領域の新たな検査時では、0.3μmの大きさ以上の欠陥部は確認することができなかった。
エッジ研磨は、半導体ウェーハのエッジを制御する最も重要なプロセスステップである。なぜならば、通常は半導体ウェーハを作製するプロセス順序の中では最後のプロセスステップであり、このプロセスステップでは半導体ウェーハのエッジが直接に加工されるからである。それ故、このプロセスステップ後には半導体ウェーハのエッジ領域のチェック及びプロセス制御が特に重要である。
しかしながら、有利には半導体ウェーハのエッジ領域は、半導体ウェーハのエッジ領域を制御する別のプロセスステップ後にもチェックされ、対応したプロセスステップの制御が行われる。
それ故、半導体ウェーハのエッジ領域を制御する複数のステップを有する、半導体ウェーハを作製する方法では、有利にはこれらそれぞれのプロセスステップ後に、半導体ウェーハのエッジ領域のチェックが検査ユニットにより行われる。この場合に半導体ウェーハのエッジ領域は、エッジと、このエッジに対して3mmの間隔をおいた、表面及び裏面の周辺部領域とを含んでおり、この場合にチェック時には半導体ウェーハの前記エッジ領域内の0.3μmの大きさ以上の欠陥部が自動的に検出され、分類される。
半導体ウェーハのエッジ領域は、エッジ研磨と並んで別の加工ステップ、特にエッジ研削、エッチング、両面研磨、化学機械研磨又は半導体ウェーハにおけるエピタキシャル析出によって制御される。すなわち、本発明による方法のステップ(a)に従って、面取りされエッチングを施されたエッジを有する半導体ウェーハを準備するために用いられる加工ステップによっても、エッジ研磨後にようやく、すなわち、本発明による方法のステップ(e)に従った半導体ウェーハのさらなる加工時に設けられている加工ステップによっても制御される。
有利には、半導体ウェーハのエッジ領域を制御するそれぞれのプロセスステップ後には、半導体ウェーハのエッジ領域のチェックが実施される。
有利には、プロセス処理された半導体ウェーハ全てがチェックされる。
従来技術により公知の検査ユニットの1つ、有利にはドイツ連邦共和国特許公開第10352936号明細書につき公知の装置が使用され、これにより、半導体ウェーハのエッジ領域の自動的なチェック及び自動的な欠陥部分類が行われる。調査ユニットは、0.3μmの大きさ以上の欠陥部を検出することができる。
半導体ウェーハのエッジ領域のチェック時に欠陥部が検出された場合には、できるだけ欠陥部のない半導体ウェーハを作製するという目的で、先行するプロセスステップの制御が実施される。このためには、例えばプロセスパラメータが変更されるか、若しくは最適化される。
有利には、エッジ領域に欠陥部が検出された半導体ウェーハは最適なプロセスパラメータにより後加工される。
後加工が不可能な場合には、その半導体ウェーハは取り除かれる。
有利には全ての半導体ウェーハがチェックされることにより、欠陥部のある半導体ウェーハが後加工されるか、又は取り除かれること、及び半導体ウェーハのエッジ領域のチェックが、エッジ領域の質を制御するそれぞれのプロセスステップ後に行われることにより、本発明による方法により作製された半導体ウェーハ全てが、0.3μmの大きさ又はそれよりも大きい欠陥部を有していないことを確保することができる。
欠陥部に関する半導体ウェーハのチェックが、エッジ研磨と並んで有利には次のプロセスステップ後に行われる。
エッジ研削後には、半導体ウェーハは有利には研磨欠陥部及び先行するプロセスステップから生じた欠陥部に関して制御される。
有利には、エッチング後に半導体ウェーハはエッチング欠陥部に関してチェックされる。
両面研磨、化学機械研磨後又はエピタキシステップ後には、半導体ウェーハは有利には処理欠陥部、しみ、スクラッチ、粒子、又は粗さに関した不均一性についてチェックされる。
次に例として幾つかのプロセスステップを、この場合にエッジ領域内に生じる欠陥部、これらの欠陥部の原因並びに可能な対応措置に関して説明する。
両面研磨の後には、検査により半導体チップのエッジに沿って接線方向に延びるスクラッチが確認される。このスクラッチは後加工を許容せず、この半導体チップは破損品である。両面研磨後のエッジスクラッチの可能な原因は、研磨機のキャリア内に付着している異物又は半導体材料から紛れ込んだ破片、又はキャリアの収縮したプラスチック層又はこのプラスチック層の部分的な剥離に基づき摩耗したキャリアでもあり得る。プロセス制御を介して修正措置を講じることができる。修正装置とは、例えば研磨機が停止され、研磨パラメータが点検され、研磨機が洗浄されるか、又キャリアが点検され、場合によっては交換されることである。
エッジ面取り後には、検査により半導体ウェーハのエッジの破断が確認される。このような破断の可能な原因は、単結晶からの半導体ウェーハのソーイング若しくは分離時に生じた亀裂であり、この亀裂がエッジ面取り時に破断部にまで拡大されたものであり得る。別の可能な原因は誤った処理でもあり得る。このような破断部は、特に半導体チップにおいては致命的な欠陥である。なぜならば、認識されなかった破断部に基づきこの半導体チップがのちの加工ステップ、例えば両面研磨時に破砕され、この場合に研磨機が損傷され、このことはさらに研磨済みの半導体ウェーハのロット全体が欠陥品となることにつながる恐れがあるからである。
両面研磨後に半導体ウェーハのエッジに粒子が確認された場合には、これらの粒子は後洗浄により問題なしに除去することができる。
半導体ウェーハのエピタキシシャル成層後に、エピタキシ成長せしめられた半導体ウェーハのエッジに積層欠陥部が確認された場合には、後加工は不可能である。当該半導体ウェーハは欠陥品である。積層欠陥部の可能な原因は結晶欠陥部又は結晶格子内の歪みである。プロセス制御の枠内の修正手段は、単結晶の成長プロセスを最適化することである。

Claims (15)

  1. 半導体ウェーハにおいて、0.3μmよりも大きい、又は0.3μmに等しい欠陥部を有していないエッジ領域が設けられていることを特徴とする、半導体ウェーハ。
  2. 半導体ウェーハのエッジ領域が、半導体ウェーハのエッジ並びに半導体ウェーハの表面及び裏面に設けられた3mmの周辺部領域を含んでいる、請求項1記載の半導体ウェーハ。
  3. 半導体ウェーハのエッジが研磨されている、請求項1又は2記載の半導体ウェーハ。
  4. 欠陥部が、粒子、破断部、亀裂、スクラッチ、汚染部、積層欠陥部及びしみを有している、請求項1から3までのいずれか1項記載の半導体ウェーハ。
  5. 半導体ウェーハが、単結晶のシリコンから成るウェーハ、研磨されたシリコンウェーハ、エピタキシャル層を有するシリコンウェーハ、熱処理されたシリコンウェーハ、ストレインドシリコン層を有するウェーハ、SOIウェーハ又はsSOIウェーハである、請求項1から4までのいずれか1項記載の半導体ウェーハ。
  6. 半導体ウェーハを作製する方法において、該方法が次のプロセス経過を有している、すなわち、(a)面取されエッチングを施されたエッジを有する半導体ウェーハを準備し、(b)半導体ウェーハのエッジを研磨し、中央で回転するチャックで保持され、該チャックから突出した半導体ウェーハと、所定の角度だけチャックに対して傾斜した、中央で回転する、研磨布を取り付けられた少なくとも1つの研磨ドラムとを互いに対して送り、研磨剤の連続的な供給下に所定の圧着圧により互いに押圧し、研磨ドラムと半導体ウェーハとを、半導体ウェーハの所定の回転数後に互いから離隔し、(c)半導体ウェーハを洗浄し、(d)検査ユニットにより半導体ウェーハのエッジ領域を検査し、(e)半導体ウェーハをさらに加工し、(d)に従った半導体ウェーハのエッジ領域の検査により、エッジ領域内の0.3μmの大きさ以上の全ての欠陥部を自動的に検出し、分類し、検査時に欠陥部が確認された場合には、(b)〜(d)に従って半導体ウェーハを後加工し、次いで(e)に従ってさらに加工し、(b)に従ったエッジ研磨を、欠陥部の分類に基づき最適化された研磨パラメータにより行うか、又はさもなければ、検出された欠陥部に基づき後加工が不可能な場合には前記半導体ウェーハを取り除く、プロセス経過を有していることを特徴とする、半導体ウェーハを作製する方法。
  7. 半導体ウェーハのエッジ領域が、半導体ウェーハのエッジ、並びに半導体ウェーハの表面及び裏面に設けられた3mmの周辺部領域を有しているようにする、請求項6記載の方法。
  8. 半導体ウェーハのエッジの研磨時に、チャックの回転時間を50〜150/sにし、研磨ドラムの回転数を500〜1000min−1にし、研磨ドラムと半導体ウェーハとの間の迎え角を30〜50°にし、研磨剤流れを0.15〜0.40liter/minにし、圧着圧を2〜4kgにし、かつ半導体ウェーハの2〜8回転後に、半導体ウェーハと研磨ドラムとを互いから離隔する、請求項6又は7記載の方法。
  9. フッ素水素酸(HF)による洗浄−純水によるすすぎ−TMAH/H(水酸化テトラメチルアンモニウム/過酸化水素)による洗浄−純水によるすすぎの順序で半導体ウェーハの洗浄を実施し、次いで該半導体ウェーハを乾燥させる、請求項6から8までのいずれか1項記載の方法。
  10. 前記(e)に従ったさらなる加工が、1つ又は複数の加工ステップを有しているようにする、すなわち、半導体ウェーハの表面の研磨−裏面シール−半導体ウェーハの表面におけるエピタキシシャル層の析出−水素雰囲気又はアルゴン雰囲気下における半導体ウェーハの熱処理を有しているようにする、請求項6から9までのいずれか1項記載の方法。
  11. 前記方法が、半導体ウェーハのエッジ領域を制御する複数のプロセスステップを有しており、これらそれぞれの加工ステップ後に、検査ユニットにより半導体ウェーハのエッジ領域のチェックを行い、半導体ウェーハのエッジ領域が、エッジと、該エッジに対して3mmの間隔をおいて表面及び裏面に設けられた周辺部領域を有しているようにし、前記チェック時に、半導体ウェーハの前記エッジ領域内の0.3μmの大きさ以上の欠陥部を自動的に検出し、分類する、請求項6から10までのいずれか1項記載の方法。
  12. 半導体ウェーハのエッジ領域を制御するプロセスステップが、エッジ面取り、両面研磨、エッチングステップ及び半導体チップにおけるエピタキシャル層の析出を有しているようにする、請求項11記載の方法。
  13. プロセス処理されたそれぞれの半導体ウェーハにおいて、該半導体ウェーハのエッジ領域を制御する、請求項11又は12記載の方法。
  14. 欠陥部が検出された場合に、半導体ウェーハを、最適化されたプロセスパラメータにより後加工するか、又は検出された欠陥部に基づき後加工が不可能な場合には、前記半導体ウェーハを取り除く、請求項11〜13までのいずれか1項記載の方法。
  15. 欠陥部が検出された場合に、先行するプロセスステップの制御を、プロセスパラメータの最適化により行う、請求項11から14までのいずれか1項記載の方法。
JP2006198682A 2005-07-21 2006-07-20 半導体ウェーハを作製する方法 Active JP4996888B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005034120.9 2005-07-21
DE102005034120A DE102005034120B4 (de) 2005-07-21 2005-07-21 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2007036231A true JP2007036231A (ja) 2007-02-08
JP4996888B2 JP4996888B2 (ja) 2012-08-08

Family

ID=37650122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198682A Active JP4996888B2 (ja) 2005-07-21 2006-07-20 半導体ウェーハを作製する方法

Country Status (7)

Country Link
US (1) US7387963B2 (ja)
JP (1) JP4996888B2 (ja)
KR (1) KR100861101B1 (ja)
CN (1) CN100490126C (ja)
DE (1) DE102005034120B4 (ja)
SG (1) SG129398A1 (ja)
TW (1) TWI332238B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042213A (ja) * 2006-08-09 2008-02-21 Siltronic Ag 極めて正確なエッジプロフィルを備えた半導体ウェハ及びこれを製造する方法
JP2010254550A (ja) * 2009-03-04 2010-11-11 Siltronic Ag エピタキシャル被覆されたシリコンウェハ及びエピタキシャル被覆されたシリコンウェハの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535901B (zh) * 2008-09-29 2016-06-01 勝高股份有限公司 矽晶圓及其製造方法
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
CN102172861A (zh) * 2010-12-31 2011-09-07 苏州普锐晶科技有限公司 一种小型频率片的高速倒边加工方法
KR101233216B1 (ko) * 2011-09-27 2013-02-15 엘지전자 주식회사 태양전지용 웨이퍼 및 이의 제조방법
JP2015035595A (ja) * 2013-07-08 2015-02-19 株式会社荏原製作所 研磨方法および研磨装置
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
TW201838765A (zh) * 2017-04-19 2018-11-01 頂瑞機械股份有限公司 具自動檢測之機械加工裝置
CN108818161B (zh) * 2018-07-24 2020-08-04 上海新昇半导体科技有限公司 硅片的返工系统及方法
CN109623554A (zh) * 2019-01-08 2019-04-16 天津中环领先材料技术有限公司 一种降低硅片边缘粗糙度的边抛工艺
CN110712071A (zh) * 2019-08-27 2020-01-21 浙江博蓝特半导体科技股份有限公司 一种蓝宝石单面抛光厚度不良返抛方法及返抛装置
CN111037370B (zh) * 2019-11-29 2021-04-27 上海磐盟电子材料有限公司 一种圆晶倒角工艺
CN111430223B (zh) * 2020-05-15 2023-06-23 中国科学院微电子研究所 一种预清洗装置
CN114800222B (zh) * 2022-05-13 2023-09-26 中锗科技有限公司 一种锗晶片双面抛光的方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291222A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp リンス方法および装置
JPH1050640A (ja) * 1996-05-10 1998-02-20 Canon Inc 精密研磨装置およびこれを用いた半導体デバイスの製造方法
JPH11330042A (ja) * 1998-05-18 1999-11-30 Shin Etsu Handotai Co Ltd シリコンウエーハ鏡面面取り部の検査方法
JP2000084811A (ja) * 1998-09-16 2000-03-28 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP2000114329A (ja) * 1998-09-29 2000-04-21 Yuhi Denshi Kk 基板端部の研削面の検査方法とその装置
JP3041785B1 (ja) * 1998-12-28 2000-05-15 東亞合成株式会社 ガス拡散電極の排電方法
JP3055471B2 (ja) * 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
JP2001244221A (ja) * 2000-02-03 2001-09-07 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハの製造方法およびこの種の半導体ウェハ
WO2001082353A1 (fr) * 2000-04-24 2001-11-01 Shin-Etsu Handotai Co., Ltd. Dispositif et procede de polissage du chanfrein peripherique d'une tranche de silicium
WO2002005337A1 (fr) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co., Ltd. Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2002076082A (ja) * 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP2003177100A (ja) * 2001-12-12 2003-06-27 Sumitomo Mitsubishi Silicon Corp 鏡面面取りウェーハの品質評価方法
JP2004079587A (ja) * 2002-08-09 2004-03-11 Reitetsukusu:Kk ウエハ回転装置とこれを有する端部傷検査装置
JP2004153053A (ja) * 2002-10-31 2004-05-27 Trecenti Technologies Inc 半導体集積回路装置の製造方法
WO2004104566A1 (de) * 2003-05-19 2004-12-02 Micro-Epsilon Messtechnik Gmbh & Co. Kg Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor­zugsweise kreisförmig umlaufendem rand
JP2005063984A (ja) * 2003-06-17 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの評価方法及びウエーハ製造工程の管理方法
JP2005135936A (ja) * 2003-10-28 2005-05-26 Mimasu Semiconductor Industry Co Ltd ウエーハの面取り加工方法及びウエーハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513426B2 (ja) * 1993-09-20 1996-07-03 日本電気株式会社 ウェ―ハ研磨装置
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
DE69800756T2 (de) * 1998-10-15 2001-08-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Detektieren, Überwachung und Charakterisierung von Kantendefekten in Halbleiterscheiben
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP4778130B2 (ja) 1999-06-17 2011-09-21 スピードファム株式会社 エッジポリッシング装置及びエッジポリッシング方法
DE19949578C2 (de) * 1999-10-14 2003-04-30 Wacker Siltronic Halbleitermat Verfahren zur Kontrolle einer Oberflächenbearbeitung
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
DE10212657A1 (de) * 2002-03-21 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Reinigung einer Siliciumscheibe nach der Politur
JP3936220B2 (ja) 2002-03-28 2007-06-27 株式会社レイテックス 端部傷検査装置
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法
DE10352936A1 (de) * 2003-05-19 2004-12-30 Micro-Epsilon Messtechnik Gmbh & Co Kg Verfahren und Vorrichtung zur optischen Qualitätsprüfung von Objekten mit vorzugsweise kreisförmig umlaufendem Rand

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291222A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp リンス方法および装置
JPH1050640A (ja) * 1996-05-10 1998-02-20 Canon Inc 精密研磨装置およびこれを用いた半導体デバイスの製造方法
JP3055471B2 (ja) * 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
JPH11330042A (ja) * 1998-05-18 1999-11-30 Shin Etsu Handotai Co Ltd シリコンウエーハ鏡面面取り部の検査方法
JP2000084811A (ja) * 1998-09-16 2000-03-28 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP2000114329A (ja) * 1998-09-29 2000-04-21 Yuhi Denshi Kk 基板端部の研削面の検査方法とその装置
JP3041785B1 (ja) * 1998-12-28 2000-05-15 東亞合成株式会社 ガス拡散電極の排電方法
JP2001244221A (ja) * 2000-02-03 2001-09-07 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハの製造方法およびこの種の半導体ウェハ
WO2001082353A1 (fr) * 2000-04-24 2001-11-01 Shin-Etsu Handotai Co., Ltd. Dispositif et procede de polissage du chanfrein peripherique d'une tranche de silicium
WO2002005337A1 (fr) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co., Ltd. Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2002076082A (ja) * 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP2003177100A (ja) * 2001-12-12 2003-06-27 Sumitomo Mitsubishi Silicon Corp 鏡面面取りウェーハの品質評価方法
JP2004079587A (ja) * 2002-08-09 2004-03-11 Reitetsukusu:Kk ウエハ回転装置とこれを有する端部傷検査装置
JP2004153053A (ja) * 2002-10-31 2004-05-27 Trecenti Technologies Inc 半導体集積回路装置の製造方法
WO2004104566A1 (de) * 2003-05-19 2004-12-02 Micro-Epsilon Messtechnik Gmbh & Co. Kg Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor­zugsweise kreisförmig umlaufendem rand
JP2005063984A (ja) * 2003-06-17 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの評価方法及びウエーハ製造工程の管理方法
JP2005135936A (ja) * 2003-10-28 2005-05-26 Mimasu Semiconductor Industry Co Ltd ウエーハの面取り加工方法及びウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042213A (ja) * 2006-08-09 2008-02-21 Siltronic Ag 極めて正確なエッジプロフィルを備えた半導体ウェハ及びこれを製造する方法
JP2010254550A (ja) * 2009-03-04 2010-11-11 Siltronic Ag エピタキシャル被覆されたシリコンウェハ及びエピタキシャル被覆されたシリコンウェハの製造方法
JP2013153181A (ja) * 2009-03-04 2013-08-08 Siltronic Ag エピタキシャル被覆されたシリコンウェハ及びエピタキシャル被覆されたシリコンウェハの製造方法
TWI417955B (zh) * 2009-03-04 2013-12-01 Siltronic Ag 經磊晶塗覆的矽晶圓和製造經磊晶塗覆的矽晶圓的方法

Also Published As

Publication number Publication date
CN1901172A (zh) 2007-01-24
DE102005034120B4 (de) 2013-02-07
JP4996888B2 (ja) 2012-08-08
TW200705563A (en) 2007-02-01
TWI332238B (en) 2010-10-21
CN100490126C (zh) 2009-05-20
SG129398A1 (en) 2007-02-26
KR20070012229A (ko) 2007-01-25
US7387963B2 (en) 2008-06-17
DE102005034120A1 (de) 2007-02-01
US20070017900A1 (en) 2007-01-25
KR100861101B1 (ko) 2008-09-30

Similar Documents

Publication Publication Date Title
JP4996888B2 (ja) 半導体ウェーハを作製する方法
KR101145473B1 (ko) 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
US6635500B2 (en) Treatment of substrates
US20080031510A1 (en) Method of and apparatus for inspecting wafers in chemical mechanical polishing equipment
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
KR20150143151A (ko) 웨이퍼의 연마 방법
WO2018193762A1 (ja) 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
WO2018047501A1 (ja) 貼り合わせ用基板の表面欠陥の評価方法
JP2009283650A (ja) 半導体ウェーハの再生方法
WO2016143273A1 (ja) ウェーハの面取り加工装置及びウェーハの面取り加工方法
US20090088049A1 (en) Method for removal of surface films from reclaim substrates
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2006332536A (ja) ウエーハのワレ検査装置およびワレ検査方法ならびにウエーハの製造方法
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
JPH05234971A (ja) ウエーハの検査装置
JP5510022B2 (ja) ウェーハ評価方法
JP2005259967A (ja) 化学機械研磨装置及び化学機械研磨方法
JPH11330042A (ja) シリコンウエーハ鏡面面取り部の検査方法
JP2005135936A (ja) ウエーハの面取り加工方法及びウエーハ
JP2004228158A (ja) 半導体ウェーハの製造方法
JP2003257899A (ja) ウエハー加工方法
JP2005019600A (ja) ウエーハの評価方法及びウエーハ製造工程の管理方法
TW200820333A (en) Wafer backside grinding apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100611

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100716

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4996888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250