KR101145473B1 - 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법 - Google Patents

에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101145473B1
KR101145473B1 KR1020100015160A KR20100015160A KR101145473B1 KR 101145473 B1 KR101145473 B1 KR 101145473B1 KR 1020100015160 A KR1020100015160 A KR 1020100015160A KR 20100015160 A KR20100015160 A KR 20100015160A KR 101145473 B1 KR101145473 B1 KR 101145473B1
Authority
KR
South Korea
Prior art keywords
edge
silicon wafer
wafer
silicon
slm
Prior art date
Application number
KR1020100015160A
Other languages
English (en)
Other versions
KR20100100613A (ko
Inventor
프리드리히 파섹
프랑크 로이베
마르틴 피켈
라인하르트 샤우어
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100100613A publication Critical patent/KR20100100613A/ko
Application granted granted Critical
Publication of KR101145473B1 publication Critical patent/KR101145473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하는 에피택셜 코팅 실리콘 웨이퍼로서, 상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 1.5 nm RMS의 표면 거칠기와 1 내지 10%의 표면 거칠기 편차를 갖는 것을 특징으로 하는 에피택셜 코팅 실리콘 웨이퍼에 관한 것이다.
또한, 본 발명은: (a) 라운딩 가공된 에지를 갖는 실리콘 웨이퍼의 군을 마련하는 단계; (b) 실리콘 웨이퍼의 에지를 폴리싱하는 단계; (c) 실리콘 웨이퍼를 세정하는 단계; (d) 결함 및 에지 거칠기에 대하여 실리콘 웨이퍼 군의 에지 영역을 검사하고(각각의 경우에 에지 영역은 실리콘 웨이퍼의 라운딩되고 폴리싱된 에지 및 에지에 인접하고 전면과 배면에서 각각 3 mm의 폭을 갖는 영역을 포함), 또한 10 내지 80 ㎛의 공간 파장 범위에 대해 1 nm RMS 미만의 표면 거칠기를 갖는 실리콘 웨이퍼를 상기 실리콘 웨이퍼 군으로부터 선택하는 단계; (e) 싱글 웨이퍼 에피택시 반응기에서 선택된 실리콘 웨이퍼를 전처리하되, 제1 단계에서 1 내지 100 slm의 유량의 수소 분위기에서 처리하고, 추가로, 제2 단계에서 0.5 내지 5 slm의 유량으로 에칭제를 가스 분배 장치에 의해 실리콘 웨이퍼의 에지 영역에 전달하게 되는 전처리 단계; 및 (f) 실리콘 웨이퍼를 에피택셜 코팅하는 단계를 포함하는 에피택셜 코팅 실리콘 웨이퍼의 제조 방법에 관한 것이다.

Description

에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법{EPITAXIALLY COATED SILICON WAFER AND METHOD FOR PRODUCING EPITAXIALLY COATED SILICON WAFER}
본 발명은 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법에 관한 것이다.
실리콘 웨이퍼의 에지에서 요구되는 품질 요건이, 특히 큰 직경(300 mm 이상의 직경)의 실리콘 웨이퍼의 경우, 줄곧 증가하고 있다. 특히, 실리콘 웨이퍼의 에지는 가능한 한 오염이 없어야 하고 적은 거칠기를 가져야 한다. 또한, 취급 중에 증가되는 기계적 응력에 대하여 저항력이 있어야 한다. 단결정으로부터 슬라이싱된 실리콘 웨이퍼의 미처리 에지는 비교적 거칠고 불균일한 표면을 갖는다. 이는 흔히 기계적 응력하에 스폴링(spalling)을 겪게 되어, 유해한 입자의 근원이 된다. 따라서, 에지를 재연마하여 결정에서 스폴링 및 손상을 없애고 특정의 프로파일을 제공하는 것이 통상적이다.
적절한 연삭 장치가 종래 기술 분야에 공지되어 있다. 실리콘 웨이퍼가 회전 테이블 위에 고정되고 실리콘 웨이퍼의 에지가 기계 가공 공구의 마찬가지로 회전 작업 표면 위로 이동되는 것이 통상적이다. 이용되는 기계 가공 공구는 일반적으로 스핀들에 고정되고, 실리콘 웨이퍼의 에지를 기계 가공하기 위한 작업 표면으로서 기능하는 원형 표면을 갖는 디스크 형태이다. 재료 제거 연마용 입자는 보통 기계 가공 공구의 작업 표면에 단단하게 고정된다.
이들 기계 가공 공구는 실리콘 웨이퍼에 라운드된 에지를 마련하기에 적합하다. 에지 라운딩 가공 후에 소정의 최소 거칠기가 에지 표면에 남아 있는 것이 일반적이다.
이어지는 기계 가공 단계에서, 연삭되고 에칭제로 처리되는 실리콘 웨이퍼의 에지가 통상 폴리싱된다.
이 경우, 중심 회전 운동하는 실리콘 웨이퍼의 에지는 특정한 힘(접촉 압력)으로 중심 회전 운동하는 폴리싱 드럼에 대하여 압박된다. 미국 특허 제5,989,105호는 이러한 유형의 에지 폴리싱 방법을 개시하고 있고, 이 경우 폴리싱 드럼은 알루미늄 합금으로 이루어지며 폴리싱 천으로 덮인다. 실리콘 웨이퍼는 보통 평탄한 웨이퍼 홀더, 소위 척(chuck)에 고정된다. 실리콘 웨이퍼의 에지는 척을 넘어 돌출하여, 폴리싱 드럼에 자유롭게 접근 가능하다.
공정 모니터링을 위해, 에지 폴리싱 후에 기초 샘플에 대해 현미경에 의한 실리콘 웨이퍼의 에지의 시각적 조사를 실시하는 것이 통상적이다. 이러한 조사는 실리콘 웨이퍼의 에지에서의 입자, 거칠기 및 결함에 대한 것이다. 특히, 실리콘 웨이퍼의 에지를 가능한 불균등에 의해 야기된 빛 반사에 대하여 검사한다.
그러나, 이러한 시각적인 조사는 신뢰할 수 없고 모든 실리콘 웨이퍼에 대하여 균일한 에지 품질을 보장하지 못한다. 또한, 이러한 시각적인 조사는 결함 가능성이 있는 공정에 대하여 결론을 이끌어 내기 위해 실리콘 웨이퍼의 에지 영역에서 작은 결함을 완전하고 신뢰할 수 있게 탐지하기에 적합하지 않다.
또한, 검사 장치가 이용될 수 있지만, 이는 3 mm의 에지 제외부(edge exclusion) 구역에 이르는 웨이퍼 에지만큼만 실리콘 웨이퍼를 검사할 수 있다. 대부분의 공지의 검사 장치는 전체 에지 영역, 즉 실리콘 웨이퍼의 에지와 상기 에지 제외부 구역 모두를 검사하는데 이용될 수 없다.
예를 들어, EP 1348947 A1은 전체 에지 영역(에지 제외부)은 아니지만 실리콘 웨이퍼의 에지를 검사하는데 이용될 수 있는 검사 장치를 개시하고 있다. 반대로, DE 10352936 A1은 실리콘 웨이퍼의 에지 제외부 구역을 포함하는 전체 에지 영역에서 특정 크기로부터 시작하는 결함을 자동으로 탐지하는 검사 장치를 개시하고 있다.
종래의 에지 검사 방법은 제조 공정을 적절하게 최적화하기에 충분한 정보를 산출하지 못하였다. 특히, 결함들을 명확히 구별하여 결정적인 결함의 생성을 모니터링하고 이를 방지하는 것이 불가능하다.
따라서, 목표로 하는 바는 결함에 대한 자동 고해상도 특성 평가를 포함하는 자동 에지 검사를 이용하여 에피택셜 코팅 웨이퍼에 대한 제조 공정을 최적화하고 모니터링하며, 적절하다면, 개개의 결함 유형 및 종류에 대하여 분류를 실시하여, 바람직하지 않은 것으로 확인된 결함이 없는 실리콘 웨이퍼만을 공급하는 것이다. 본 발명의 목적은 개선된 이미지 품질을 갖는 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 적절한 제조 방법을 제공하는 것이다.
이 목적은, 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하는 에피택셜 코팅 실리콘 웨이퍼로서, 상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 1.5 nm RMS의 표면 거칠기와 1 내지 10%의 표면 거칠기 편차를 갖는 것을 특징으로 하는 에피택셜 코팅 실리콘 웨이퍼에 의해 달성된다.
본 발명에서, 에지 영역은 모든 경사지고 라운딩 가공된 표면을 포함하는 실리콘 웨이퍼의 에지뿐만 아니라 정면 및 배면에서 3 mm의 에지 영역, 즉 실리콘 웨이퍼의 에지에 인접하고 3 mm의 폭을 갖는 링 형상의 영역을 포함한다.
또한, 본 발명의 목적은: (a) 라운딩 가공된 에지를 갖는 실리콘 웨이퍼의 군을 마련하는 단계; (b) 실리콘 웨이퍼의 에지를 폴리싱하는 단계; (c) 실리콘 웨이퍼를 세정하는 단계; (d) 결함 및 에지 거칠기에 대하여 실리콘 웨이퍼 군의 에지 영역을 검사하고(각각의 경우에 에지 영역은 실리콘 웨이퍼의 라운딩되고 폴리싱된 에지 및 에지에 인접하고 전면과 배면에서 각각 3 mm의 폭을 갖는 영역을 포함), 또한 10 내지 80 ㎛의 공간 파장 범위에 대해 1 nm RMS 미만의 표면 거칠기를 갖는 실리콘 웨이퍼를 상기 실리콘 웨이퍼 군으로부터 선택하는 단계; (e) 싱글 웨이퍼 에피택시 반응기의 반응기 챔버에서 선택된 실리콘 웨이퍼를 전처리하되, 제1 단계에서 1 내지 100 slm의 유량의 수소 분위기에서 처리하고, 추가로, 제2 단계에서 0.5 내지 5 slm의 유량으로 에칭제를 수소 분위기에 첨가하고 가스 분배 장치에 의해 반응기 챔버에 분배하게 되는 전처리 단계; 및 (f) 실리콘 웨이퍼를 에피택셜 코팅하는 단계를 포함하는 에피택셜 코팅 실리콘 웨이퍼의 제조 방법에 의해 달성된다.
본 발명에 따른 방법의 바람직한 실시예를 종속항에서 청구하고 있다.
본 발명에 따르면, 개선된 이미지 품질을 갖는 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 콘팅된 실리콘 웨이퍼의 적절한 제조 방법을 제공할 수 있다.
도 1은 소위 P4 파라미터를 각도의 함수로 도시하고 있다.
도 2는 상이한 P4 값을 야기하는 웨이퍼상 영역의 현미경 사진을 도시한다.
도 3은 P4 값 및 거칠기의 상관 관계를 도시한다.
도 4는 롤러 세정 원리를 개략적으로 도시한다.
도 5 및 도 6은 서셉터/웨이퍼 지지체 상의 웨이퍼를 도시한다.
도 7은 상이한 결함 유형의 현미경 사진을 도시한다.
본 발명에 따른 방법에서, 먼저 라운딩 가공된 에지를 갖는 실리콘 웨이퍼의 군이 마련된다. 이를 위해, 바람직하게는, 종래 기술에 따라 실리콘 웨이퍼가 단결정으로부터 슬라이싱되고, 실리콘 웨이퍼의 에지가 라운딩 가공하며, 이어서 실리콘 웨이퍼의 정면 및 배면이 연삭 및/또는 래핑 방법에 의해 평평하게 되고 어쩌면 습식 화학 에칭 처리될 수 있다.
이어서, 실리콘 웨이퍼의 라운딩 가공된 에지는 단계 (b)에 따라 폴리싱된다.
시중에서 입수 가능한 자동화된 에지 폴리싱 장치가 이러한 목적을 위해 이용될 수 있다. 이 경우, 실리콘 웨이퍼가 중심 회전식 척에 고정되고, 실리콘 웨이퍼가 척을 넘어 돌출한다. 폴리싱 천으로 덮이고 척에 대하여 특정 각으로 경사진 중심 회전식 폴리싱 드럼과 실리콘 웨이퍼를 갖는 척이 서로를 향해 이동하고 특정한 접촉 압력으로 서로에 대해 압박되는 동시에 폴리싱제가 계속하여 공급된다.
에지 폴리싱 중에, 실리콘 웨이퍼를 유지하는 척은 그 중심을 중심으로 회전한다. 바람직하게는, 척의 일 회전이 20 내지 300 초, 특히 바람직하게는 50 내지 150 초 (회전 시간) 동안 걸린다.
폴리싱 천으로 덮이고 바람직하게는 300 내지 1500 min-1의 회전 속도, 특히 바람직하게는 500 내지 1000 min-1의 회전 속도로 그 중심을 중심으로 폴리싱 드럼 과 척은 폴리싱 드럼이 실리콘 웨이퍼에 대헤 소정 설정 각으로 경사지게 설정되고 실리콘 웨이퍼는 척을 약간 넘어 돌출하여 폴리싱 드럼에 접근할 수 있게 척에 고정시킨 상태로 서로를 향해 이동한다. 설정 각은 바람직하게는 30 내지 50°이다.
실리콘 웨이퍼 및 폴리싱 드럼은 특정한 접촉 압력으로 서로에 대해 압박되고 바람직하게는 0.1 내지 1 ℓ/min의 폴리싱제 유량, 특히 바람직하게는 0.15 내지 0.40 ℓ/min의 폴리싱제 유량으로 폴리싱제가 연속 공급되며, 접촉 압력은 롤에 부착되는 바람직하게는 1 내지 5 kg, 특히 바람직하게는 2 내지 4 kg의 웨이트에 의해 설정될 수 있다. 폴리싱 드럼 및 실리콘 웨이퍼는 바람직하게는 실리콘 웨이퍼 또는 이 실리콘 웨이퍼를 유지하는 척이 2 내지 20회, 특히 바람직하게는 2 내지 8회 회전한 후에 서로에게서 떨어지게 이동된다.
에지 폴리싱의 예:
Speedfam EP300-IV 유형의 에지 폴리싱 장치의 경우, 예컨대 본 발명에 따른 방법을 실시하기 위해, 즉 특정의 에지 거칠기를 달성하기 위해 다음의 설정 파라미터가 적절하다(바람직한 범위가 괄호 내에 명기됨).
- 폴리싱 중의 접촉 압력: 3.0 kg(1.0 내지 5.0 kg)
- 폴리싱 드럼의 회전 속도: 800 RPM(300 내지 1500 RPM)
- 웨이퍼의 회전 속도: 85 초/회전(20 내지 300 초/회전)
- 웨이퍼의 회전수: 4회(2 내지 20 회전)
- 폴리싱제 유량: 300 ml/min(100 내지 1000 ml/min)
- 폴리싱제 농도: 예컨대, 0.8% K2CO3(중요하지 않음, 임의의 다른 농도도 가능)
- 폴리싱제 유형: 예컨대, Bayer의 5% SiO2 LevasilTM 200, 다른 것들도 고려 가능
- 웨이퍼에 대한 폴리싱 드럼의 설정 각도: 40°(30 내지 50°)
- 폴리싱 천: 예컨대 Rohm und Hass Co.의 SubaTM 400 등(3M Inc., Nihon Micro Coating 등의 폴리싱 천)
- 폴리싱 시간: 340 초(150 내지 600 초)
바람직하게는, 이러한 방식으로 기계 가공된 실리콘 웨이퍼는 에지 폴리싱 후에, 라운드되고 어쩌면 (산 또는 염기로) 에칭되었으며 폴리싱된 결함이 없는 균질의 에지를 갖는다.
에지 폴리싱 후에, 실리콘 웨이퍼를 단계 c)에 따라 세정한다. 이 세정은 배스에서 다수의 실리콘 웨이퍼의 동시 세정하거나 분사 방법을 이용한 배치식 방법으로서 또는 대안적으로 싱글 웨이퍼 공정으로서 행할 수 있다.
본 발명의 문맥상, 단계 c)에서, 다수의 실리콘 웨이퍼, 예컨대 에지 폴리싱 작업으로부터의 모든 웨이퍼를 동시 세정하는 배스 세정을, 예컨대 수성 불화수소산(HF)으로 세정, 초고순도의 물로 헹굼, TMAH/H2O2(테트라메틸암모늄 수산화물/과산화수소)로 세정, 초고순도의 물로 헹굼의 순서로 실시하는 것이 바람직하다. 그 후, 실리콘 웨이퍼를 통상적으로 건조시키고, 이는 원심 건조, 고온수, 또는 HF/오존 원리에 따라 작동하는 시중에서 입수 가능한 장치에 의해 행해질 수 있다. 세정 및 건조 단계 후에 얻어지는 에지 폴리싱된 실리콘 웨이퍼는 건조되어 있고 친수성이 있다.
HF로 세정하는 동안, 바람직하게는 낮은 ppb 범위의 극도로 낮은 금속 불순물 농도를 특징으로 하고 실리콘 표면으로부터 금속 불순물을 제거하기에 특히 적합한, 예컨대 ICB GmbH & Co. KG의 Silapur-50TM과 같은 산성 세정제가 첨가된다.
예: 180초 동안 1500 ℓ/h의 유량으로 0.012% Silapur(200 ml) + 1.25% HF(3100 ml)
바람직하게는, 초고순도 물로의 헹굼은 60 내지 300초 동안 1500 내지 2000 ℓ/h의 유량으로 행해진다.
TMAH/H2O2로 세정하는 동안, 예컨대 약 300초 동안 1500 ℓ/h의 유량으로 60℃에서 0.65% TMAH(4710 ml) + 1.05% H2O2(4610 ml)가 적합하다.
생산 라인에서 웨이퍼의 이송 및 취급 단계의 결과로서, 웨이퍼 에지가 특히 접촉점(예컨대, 이송 카세트에서 접촉 위치)에서 오염될 수 있다. 이러한 오염은 에피택시 공정에서 부정확한 성장 및 결함을 야기할 수 있다.
이를 막기 위해서, 특히 실리콘 웨이퍼의 에지에 맞춰진 세정이 개발되었다.
특히 양호한 결과가 롤러 세정으로 달성될 수 있었다.
적절한 장치의 개략적인 도면이 도 4에 도시되어 있다.
이 경우, 웨이퍼(3)가 세정 롤러(4)에 대하여 이동하고, 웨이퍼(3) 및/또는 롤러(4)가 세정액으로 플러싱된다.
이용되는 세정 롤러(4)는 바람직하게는 예컨대 합성 스펀지, 특히 바람직하게는 폴리비닐 알코올(PVA)계 합성 스펀지이다.
웨이퍼 에지[말단부(32), 에지측 정면(31) 및 에지측 배면(33)]와 세정 롤러(4) 사이의 상대 속도는 바람직하게는 100 내지 500 cm/min, 특히 바람직하게는 200 내지 300 cm/min이다. 웨이퍼 표면에 대략 직교하게 배향된 웨이퍼 에지의 최외측부를 말단부(32)로서 나타내고 있다(역시 도 4b 참조).
세정 롤러들(4)이 다음과 같이 이용된다.
- 롤러(42)가 말단부(32)와 접촉하고,
- 롤러(41)가 에지측 정면(31)과 접촉하며,
- 롤러(43)가 에지측 배면(33)과 접촉함.
바람직하게는, 실리콘 기술 분야에서 이용되는 통상적인 세정제가 사용된다.
예컨대 0.3% TMAH + 0.7% H2O2의 농도로 초고순도 물, 테트라메틸암모늄 수산화물(TMAH) 및 과산화수소(H2O2)를 포함하는 용액이 특히 적합하다.
배스 세정 후에, 단계(d)에 따라, 결함 및 에지 거칠기에 대하여 실리콘 웨이퍼 군의 에지 영역을 검사하고, 또한 10 내지 80 ㎛의 공간 파장 범위에 대해 1 nm RMS 미만의 표면 거칠기를 갖는 실리콘 웨이퍼 군으로부터 실리콘 웨이퍼를 선택한다.
바람직하게는, 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하는 실리콘 웨이퍼로서, 상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 0.8 nm RMS의 표면 거칠기와 1 내지 3%의 표면 거칠기 편차를 갖는 것을 특징으로 하는 실리콘 웨이퍼가 선택된다.
바람직하게는, 또한 선택된 실리콘 웨이퍼는 에지 영역에서 1 ㎛를 초과하는 길이/치수/폭을 갖는 결함이 존재하지 않는다.
실리콘 웨이퍼 군으로부터의 실리콘 웨이퍼가 에지 거칠기에 대한 요건에 부합하지 않는다면, 이 실리콘 웨이퍼는 분류되거나 재처리되며, 즉 에지 폴리싱이 재개된다. 이 경우, 공정 파라미터는 10 내지 80 ㎛의 공간 파장 범위에 대해 1 nm RMS 미만, 특히 바람직하게는 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 0.9 nm RMS의 요구되는 에지 거칠기를 만족하도록 시험 결과를 근거로 상응하게 변경된다.
예컨대 실리콘 웨이퍼 군으로부터의 개개의 실리콘 웨이퍼에 대하여, 공정 의 변화 때문에 에지 거칠기에 대한 요구되는 범위 밖에 놓이는 것을 고려할 수 있다. 이들 웨이퍼는 안정적인 공정 조건하에 상응하게 재처리된다.
자동 에지 검사 장치가 실리콘 웨이퍼의 에지 영역을 검사하기 위해 사용된다. 예를 들어, 결함을 검출할 뿐만 아니라 에지 거칠기에 대한 정보를 제공하는 Nanophotonics AG의 EBI 유닛 또는 Raytex Corp.의 RSW1200이 적합하다(도 3 참조).
이러한 유형의 검사 장치의 기능은 암시야에서의 빛의 검출 및/또는 명시야에서의 이미지의 기록에 근거한다. 암시야 모드에서, 소위 LPD(light point defect), 즉 예컨대 결정 결함, 손상, 스크래치, 불순물 또는 입자에서 빛이 산란된다. 이 경우, 각 결함은 광 산란 거동, 소위 "LSE(Latex Sphere Equivalent)"에 대응하는 크기로 정해진다. 명시야 모드에서는, 반대로, 에지의 이미지가 기록된다.
반대로, 종래 기술에서는, 웨이퍼 에지를 보통 시각적으로 또는 영상 측정 시스템에 의해 검사하는데, 이 영상법의 경우에도 이미지를 사람이 평가하였다. 이 경우, 결함의 해상도는 사람의 눈의 능력으로 한정된다. 따라서, 특히 객관적 기준에 근거한 고해상도 결함 분석 및 분류가 실행될 수 없다. 결과적으로, 공지된 검사 방법의 도움으로 에지를 최적으로 처리하기 위한 방법을 제공하는 것이 또한 불가능하였다.
본 발명에 따른 방법의 단계 e)는 싱글 웨이퍼 에피택시 반응기에서 선택된 실리콘 웨이퍼를 전처리(제1 단계에서, 1 내지 100 slm의 유량의 수소 분위기에서의 처리를 행하고, 추가로, 제2 단계에서, 0.5 내지 5 slm의 유량으로 에칭제를 수소 분위기에 첨가하고 가스 분배 장치에 의해 반응기 챔버에 분배함)하는 것을 포함한다. 상기 단계 e)에 따른 두 개의 전처리 단계는 각각 950 내지 1200℃의 온도 범위에서 행해진다. 상기 단계 e)에 따른 두 전처리 단계 모두 전처리 시간이 10 내지 120초이며, 바람직하게는 20 내지 60초이다.
실제 에피택시 단계 전의 웨이퍼 에지의 상태가 결함의 부존재를 위해 중요하다. 입자와 함께, 극도로 적은 경우의 손상 역시 에피택시 공정의 결과로서 성장 결함을 야기할 수 있다.
입자 오염을 더 줄이고 존재할 수 있는 적은 경우의 손상을 제거하기 위해서, 특히 에피택시 작업을 시작하기 전에 웨이퍼 에지가 에칭 처리된다. 그러나, 이는 폴리싱된 에지에 대한 평면도/거칠기의 악화를 수반할 수 있지만, 이는 본 발명의 환경에서 비교적 적게 유지될 수 있었다.
이러한 에칭 처리는 에피택시 반응기에 제공된 전처리 단계의 환경에서 행해진다. 에피택셜 코팅될 폴리싱된 실리콘 웨이퍼는 통상 수소 분위기에 노출되어 실리콘 웨이퍼로부터 자연 산화물을 제거한다. 제2 단계에서, 에칭제가 통상 수소 분위기에 첨가된다.
이러한 제2 단계에서, 다음 공정 파라미터가 통상 종래 기술 분야에서 사용된다:
가스 유량:
HCl: 0.9 slm(분당 표준 리터);
H2: 통상적으로 50 slm.
적절하다면, 가스 흐름이 소위 자동 계량 밸브(Automatic metering valve: AMV)에 의해 반응기 챔버에 분배된다. 자동 계량 밸브: I/O = 150/150 (종래 기술: 가스 흐름의 균일한 분배).
이들 값은 본 발명에 따른 방법으로 수정된다:
가스 유량:
HCl: 0.5 내지 5 slm, 바람직하게는 1.5 내지 5 slm, 특히 바람직하게는 3 내지 5 slm;
H2: 1 내지 100 slm, 바람직하게는 1 내지 10 slm, 특히 바람직하게는 5 내지 10 slm.
선택된 공정 파라미터는 실리콘 웨이퍼의 에지 영역에서 에칭 속도의 증가를 야기한다는 점이 알려졌다.
게다가, 바람직하게는 I/O 값(I = 내부 구역, O = 외부 구역), 즉 가스 흐름의 분배율이 변경된다:
자동 계량 밸브: I/O = 0/300 내지 100/200 = 0 내지 0.5.
반응기 챔버 내의 가스 흐름의 분배는 자동 계량 밸브(AMV)에 의해 제어된다. Applied Materials의 Epi Centura 반응기의 경우, 밸브("계량 밸브")를 포함하는 AccusettTM이라 불리는 장치가 이용 가능하여 가스 흐름을 분배한다. 에칭제의 흐름은 반응기 챔버의 내부 구역 및 외부 구역으로 분배된다. 그 제어는 바람직하게는 적절한 소프트웨어에 의해 이루어진다.
내부 구역으로 분배되는 에칭제는 서셉터상에 위치한 실리콘 웨이퍼의 중심 주위 영역에서 작용한다. 챔버의 외부 구역으로 분배되는 에칭제의 일부가 실리콘 웨이퍼의 외부 구역, 즉 특히 에지 영역에서 작용한다. 전체 구역, 내부 구역 및 외부 구역은 처리될 실리콘 웨이퍼의 대략 전체 크기에 상응한다.
내부 구역과 외부 구역 간의 에칭제의 분배율은 바람직하게는 0에서부터 최대 0.5까지이다. 이 비율은 외부 구역에서의 에칭제의 양에 대한 내부 구역에서의 에칭제의 양으로부터 야기된다. 따라서, 에칭제는 에지 영역 안으로 상당하게 안내된다.
마찬가지로, 실리콘 웨이퍼에 대한 내부 구역과 외부 구역의 크기가 반응기 챔버 내로 가스를 안내하는 가스 유입 장치("주입기")의 상응하는 배치 및 구성에 의해 가장 간단하게 제어될 수 있다. 예컨대, US 2008/0182397 A1에서 이미 기술한 것처럼, 내부 구역은 300 mm의 웨이퍼 직경의 경우, 실리콘 웨이퍼의 중심에서 75 mm의 직경을 갖는 원형 영역일 수 있다.
본 발명에 따른 방법에서, 내부 구역은 바람직하게는 실리콘 웨이퍼의 중심에서 100 mm의 직경을 갖는 원에 상응하는 반면에, 외부 구역은 실리콘 웨이퍼의 에지를 둘러싸는 100 mm의 폭을 갖는 링에 상응한다. 마찬가지로, 300 mm의 직경을 갖는 실리콘 웨이퍼가 이러한 값들을 근거로 얻어진다. 현재 개발중에 있는 450 mm의 기판 직경을 갖는 차세대 실리콘 웨이퍼를 이용하는 경우, 내부 구역 및 외부 구역이 유사하게 선택되고, 200 mm의 웨이퍼 또는 150 mm의 웨이퍼와 같은 더 작은 기판의 경우도 마찬가지이다.
바람직하게는, 에칭제의 양은 내부 구역 및 외부 구역에 대한 가스 파이프라인의 직경을 변화시킴으로써 얻어진다. 에칭제의 양은 라인 직경을 감소시킴으로써 줄어든다.
원칙적으로, 이하의 구성이 바람직하다:
가스량은 1 slm 내지 5 slm의 유량을 설정할 수 있는 질량 유량 제어기(MFC)에 의해 설정된다. 이는 종래 기술에서 이용되는 MFC가 0.9 slm으로 한정되기 때문에 신규하다. 이 때, 이러한 가스량은 주요 가스 라인을 통해 두 개의 니들 밸브(내부 구역 및 외부 구역)로 통과되고 거기에서 분배된다. 조절(내부 구역 및 외부 구역에 대한 라인 직경을 서로 독립적으로 조절)이 밸브 설정에 의해 행해진다. 분배된 가스량이 주입기를 통해 반응기 챔버 내로 도입된다. 이러한 구성은 적절한 소프트웨어에 의한 자동 제어가 가능하다는 이점을 갖는다.
전처리 단계 후에, 에피택시 단계가 f)에 따라 발생한다. 예컨대 DE 102 005 045 337 A1에 기술한 것처럼, 종래 기술에 따라 에피택셜 증착 자체가 행해진다. 얻어진 에피택셜 코팅 실리콘 웨이퍼는 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 0.5 nm RMS의 에지 영역에서의 표면 거칠기 및 1 내지 10%의 표면 거칠기 편차를 특징으로 한다.
또한, 서셉터 압흔을 상당히 줄이기 위해서 바람직하게는 최적의 서셉터 지지체가 이용된다. 이는 도 5 및 도 6에 도시되어 있다.
웨이퍼 지지체(5)는, 웨이퍼(3)가 배면에서 에지 영역(34)에서는 지지되지 않고 이로써 서셉터 압흔을 완전하게 막도록 구성된다. 지지체 자체와 함께, 웨이퍼의 취급이 자동 에지 검사 및 결함 분류에 의해 모니터링된다. 웨이퍼(3)가 중심이 맞춰진 상태로 서셉터(6)에 위치하지 않고 에지(6)에서 접촉한다면, 이를 측정에 의해 식별하고 취급 로봇의 배치 위치 보정이 즉시 행해진다.
바람직하게는, 에피택셜 코팅에 이어서 결함 및 에지 거칠기에 대한 실리콘 웨이퍼의 에지 영역의 검사가 재개된다.
에피택셜 코팅 실리콘 웨이퍼의 결함에 대한 다양한 결함 유형이 공지되어 있다. 궁극적으로, 결함은 특정 결함 종류로 분류될 수 있다. 예를 들어, 한가지 유형의 결함을 크기 종류로 분류하고 이를 추가의 품질 및 사양 특성으로서 이용하는 가능성이 존재한다.
본 발명에 따른 방법에 따라 자동 에지 검사에 이용할 수 있는 결함 유형 및 관련 크기 종류의 예가 이하의 표 1에 나타나 있다. 1 ㎛를 초과하는 길이/치수/폭을 갖는 결함이 검출된다. 웨이퍼 제조에서 발생할 수 있는 이러한 결함 유형이 또한 존재한다.
유형 종류 특성 발생
스크래치 최대 허용 스크래치 길이 1 ㎛ 초과 에지 라운딩 가공, 에지 폴리싱, 취급
스폴링 최대 허용 스폴링 크기(범위) 1 ㎛ 초과 에지 라운딩 가공, 에지 폴리싱, 취급
구조적 에피택셜 결함 최대 허용 크기/폭 1 ㎛ 초과 에피택시: 예컨대, 적층결함(stacking fault), 힐락(hillock), 스파이크(spike)
크랙 최대 허용 길이 1 ㎛ 초과 취급, 에피택시
블레미쉬(Blemish) 최대 허용 폭 1 ㎛ 초과 취급, 에피택시
서셉터 압흔 최대 허용 폭 1 ㎛ 초과 에피택시
도 7a 내지 도 7e는 현미경 사진 형태로 표 1의 결함 유형의 예를 도시한다: 도 7a(스폴링), 도 7b(블레미쉬), 도 7c(구조적 에피택시 결함), 도 7d(스크래치), 도 7e(크랙).
결함 유형 및 결함 종류와 함께, 결함의 위치가 또한 품질의 정보로서 이용될 수 있다.
따라서, 상응하는 사양이 주어지면, 예컨대 말단부, 상부 또는 하부 모따기면 및 실리콘 웨이퍼의 상부 또는 하부 3 mm 에지 영역에서의 결함들을 구별하고, 목표한 방식으로, 말단부에 결함을 갖는 웨이퍼를 분류하며, 적절하다면, 재처리하는 것이 가능하다(도 4 참조). 따라서, 결함이 없는 말단부를 갖는 웨이퍼만을 얻고자 하는 고객의 요구에 따를 수 있다.
에피택시 반응기의 전처리에서 적절한 공정 파라미터를 찾는 것이 본 발명에 따른 방법의 성공에 결정적이었다. 또 다른 이점은 에피택시 반응기에서 실리콘 웨이퍼의 취급을 개선하고(도 5 및 도 6 참조), 특별한 세정 방법(도 4 참조)에 의해 에피택시 단계 전에 실리콘 웨이퍼에 오염이 존재하지 않도록 보장함으로써 얻어진다. 결론적으로, 이하에 설명하는 에지 검사의 데이터 평가와 함께, 에지 영역에서 극도로 낮은 거칠기를 갖는 에피택셜 코팅 실리콘 웨이퍼를 제공하는 동시에 실리콘 웨이퍼의 에지 영역에서 결함을 갖는 웨이퍼를 고객에게 결코 공급하지 않는다는 점을 보장하는 것이 가능하게 되었다.
자동 에지 검사용 측정 시스템의 원시 데이터(raw data)로부터 웨이퍼 에지의 거칠기에 대한 정보를 생성하는 방법이 개발되었다. 이를 위해, CCD 카메라에 의해 기록된 데이터가 검사된 재료에 의해 생성된 배경 신호에 대하여 필터링되었고, 정규화되었으며 분석되었다. CCD 원시 신호(raw signal)의 처리는, 에지의 거칠기 특성을 기술하는데에 이용될 수 있는 GV[gray value(명암값)] 파라미터(이하 P4라 불림)에서 종료한다. 궁극적으로, P4 파라미터는 카메라 픽셀에서 검출된 빛의 강도를 나타낸다. 통상적으로, 즉 카메라 기술 분야에 통례인 것과 같이, 256개의 명암값 레벨들이 강도를 분류하기 위해 이용될 수 있다. 이러한 빛의 강도는 해당 위치에서의 웨이퍼 에지의 거칠기에 비례한다.
도 1은 명암값 레벨(P4)을 실리콘 웨이퍼에서의 각도(위치)의 함수로서 도시한다. 두 개의 피크를 확인할 수 있다. 상이한 신호 크기가 위치(11, 12)에서 관찰된다.
도 2는 도 1에서 상이한 P4 신호 크기(11, 12)를 야기한 영역의 현미경 사진을 도시한다.
P4 파라미터는 거칠기의 절대값과 웨이퍼 에지에 걸친 거칠기의 균질성을 모두 나타내기에 적합하다.
도 3은 본 발명의 경우 Normaski 간섭의 표준 방법(광학 거칠기 측정)의 도움으로 결정된, 거칠기 값(21)에 대한 P4 값(22)의 상호관계를 도시한다.
P4 신호 및 이와 관련된 거칠기 값의 평가를 기초로 하여, 에지 거칠기의 균질성(3% 미만의 편차) 및 1 nm RMS 10/80 ㎛ 미만의 거칠기의 절대값에 대하여 에지 폴리싱 중에 공정의 최적화를 수행하고, 에지 폴리싱 공정을 모니터링하며, 필요하다면 에지 폴리싱 장치를 재조정하고 후속 공정에 부적합한 웨이퍼를 분류/재가공할 수 있었다.
개시된 공정 파라미터를 시험 매트릭스에서 시험하였고 처리된 웨이퍼를 완전 자동식 에지 검사 시스템에서 측정하였다. 생성된 데이터를 기초로, 95%가 넘는 처리된 웨이퍼에 대하여, 전체 에지 영역이 예컨대 1 ㎛ LSE 미만의 크기를 갖는 100개 미만의 결함을 함유하고, 표 1에 기술한 것과 같은 결함 유형이 제거될 수 있음을 확인할 수 있었다.
3: 웨이퍼 4: 세정 롤러
5: 웨이퍼 지지체 6: 서셉터
11, 12: P4 신호 크기 21: 거칠기 값
22: P4 값 31: 에지 정면
32: 말단부 33: 에지 배면
34: 에지 영역

Claims (20)

  1. 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하는 에피택셜 코팅 실리콘 웨이퍼로서,
    상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 1.5 nm RMS의 표면 거칠기와 1 내지 10%의 표면 거칠기 편차를 갖는 것을 특징으로 하는 에피택셜 코팅 실리콘 웨이퍼.
  2. 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하는 실리콘 웨이퍼로서,
    상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 0.8 nm RMS의 표면 거칠기와 1 내지 3%의 표면 거칠기 편차를 갖는 것을 특징으로 하는 실리콘 웨이퍼.
  3. 에피택셜 코팅 실리콘 웨이퍼의 제조 방법으로서,
    (a) 라운딩 가공된 에지를 갖는 실리콘 웨이퍼의 군을 마련하는 단계;
    (b) 실리콘 웨이퍼의 에지를 폴리싱하는 단계;
    (c) 실리콘 웨이퍼를 세정하는 단계;
    (d) 결함 및 에지 거칠기에 대하여 실리콘 웨이퍼 군의 에지 영역을 검사하고, 또한 10 내지 80 ㎛의 공간 파장 범위에 대해 1 nm RMS 미만의 표면 거칠기를 갖는 실리콘 웨이퍼를 상기 실리콘 웨이퍼 군으로부터 선택하는 단계;
    (e) 싱글 웨이퍼 에피택시 반응기에서 선택된 실리콘 웨이퍼를 전처리하되, 제1 단계에서 1 내지 100 slm의 유량의 수소 분위기에서 처리하고, 추가로, 제2 단계에서 0.5 내지 5 slm의 유량으로 에칭제를 수소 분위기에 첨가하고 가스 분배 장치에 의해 반응기 챔버에 분배하게 되는 전처리 단계; 및
    (f) 실리콘 웨이퍼를 에피택셜 코팅하는 단계
    를 포함하는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  4. 제3항에 있어서, 상기 단계 a)에 따라 실리콘 웨이퍼의 군을 마련하는 것은, 실리콘 단결정으로부터 웨이퍼를 슬라이싱하고, 이 실리콘 웨이퍼의 에지를 라운딩 가공하고 그 정면 및 배면을 연삭 또는 래핑함으로써 이루어지는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  5. 제3항 또는 제4항에 있어서, 상기 단계 d)에서 선택된 실리콘 웨이퍼는 정면, 배면, 및 라운딩 가공되고 폴리싱된 에지와 이 에지에 인접하는 상기 정면 및 배면에서의 각각 3 mm의 폭을 갖는 영역을 포함한 에지 영역을 구비하고, 또한 상기 에지 영역에서 10 내지 80 ㎛의 공간 파장 범위에 대해 0.1 내지 0.8 nm RMS의 표면 거칠기와 1 내지 3%의 표면 거칠기 편차를 갖는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 상기 선택된 실리콘 웨이퍼는 에지 영역에서 1 ㎛를 초과하는 크기를 갖는 결함이 존재하지 않는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  7. 제3항 또는 제4항에 있어서, 상기 단계 c)에 따른 세정은, 수성 불화수소산(HF)으로 세정, TMAH/H2O2(테트라메틸암모늄 수산화물/과산화수소)로 세정 및 초고순도의 물로 헹굼을 포함하는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  8. 제3항 또는 제4항에 있어서, 상기 실리콘 웨이퍼는, 초고순도 물, 테트라메틸암모늄 수산화물(TMAH) 및 과산화수소(H2O2)를 포함하는 세정액에 의해 세정되는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  9. 제8항에 있어서, 상기 단계 c)에 따른 세정은 세정 롤러에 대해 웨이퍼를 이동시키면서 웨이퍼와 세정 롤러 중 어느 하나 또는 이들 양자에 세정액을 플러싱하면서 이루어지는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  10. 제9항에 있어서, 상기 세정 롤러는 합성 스펀지인 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  11. 제3항 또는 제4항에 있어서, 상기 에피택셜 반응기에서 전처리 중에, 주입기에 의해 반응기 챔버 내로 도입되는 가스 흐름은 밸브에 의해 반응기 챔버의 외부 구역 및 내부 구역 내로 분배되어, 내부 구역 내의 가스 흐름이 실리콘 웨이퍼의 중심 주위 영역에서 작용하며 외부 구역 내의 가스 흐름이 실리콘 웨이퍼의 에지 영역에서 작용하며, 수소 분위기에 에칭제를 첨가한 제2 전처리 단계 중에, 내부 구역 및 외부 구역에서의 에칭제의 분배율은 I/O = 0 내지 0.5인 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  12. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 두 개의 전처리 단계는 각각 950 내지 1200℃의 온도 범위에서 행해지는 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  13. 제3항 또는 제4항에 있어서, 상기 수소 분위기에 첨가된 에칭제는 염화수소인 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  14. 제3항 또는 제4항에 있어서, 상기 제1 전처리 단계 중에, 수소 유량은 40 내지 60 slm인 것인 에피택셜 코팅 실리콘 웨이퍼의 제조 방법.
  15. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 두 전처리 단계 모두 전처리 시간이 10 내지 120초인 것인 실리콘 웨이퍼의 제조 방법.
  16. 제15항에 있어서, 상기 두 전처리 단계 모두 전처리 시간이 20 내지 60초인 것인 실리콘 웨이퍼의 제조 방법.
  17. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 제2 전처리 단계에서 에칭제의 유량은 1.5 내지 5 slm인 것인 실리콘 웨이퍼의 제조 방법.
  18. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 제2 전처리 단계에서 에칭제의 유량은 3 내지 5 slm인 것인 실리콘 웨이퍼의 제조 방법.
  19. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 제2 전처리 단계에서 수소 유량은 1 내지 10 slm인 것인 실리콘 웨이퍼의 제조 방법.
  20. 제3항 또는 제4항에 있어서, 상기 단계 e)에 따른 제2 전처리 단계에서 수소 유량은 5 내지 10 slm인 것인 실리콘 웨이퍼의 제조 방법.
KR1020100015160A 2009-03-04 2010-02-19 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법 KR101145473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009011622.2A DE102009011622B4 (de) 2009-03-04 2009-03-04 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009011622.2 2009-03-04

Publications (2)

Publication Number Publication Date
KR20100100613A KR20100100613A (ko) 2010-09-15
KR101145473B1 true KR101145473B1 (ko) 2012-05-15

Family

ID=42557717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100015160A KR101145473B1 (ko) 2009-03-04 2010-02-19 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US8304860B2 (ko)
JP (2) JP2010254550A (ko)
KR (1) KR101145473B1 (ko)
CN (1) CN101838848B (ko)
DE (1) DE102009011622B4 (ko)
SG (1) SG164317A1 (ko)
TW (1) TWI417955B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20110317003A1 (en) * 2010-06-02 2011-12-29 Porat Roy Method and system for edge inspection using a tilted illumination
JP5912368B2 (ja) 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP6314019B2 (ja) * 2014-03-31 2018-04-18 ニッタ・ハース株式会社 半導体基板の研磨方法
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP7348021B2 (ja) * 2019-10-15 2023-09-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
JP7166324B2 (ja) * 2020-12-21 2022-11-07 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989105A (en) * 1996-07-29 1999-11-23 Mitsubishi Materials Corporation Method and apparatus for polishing chamfers of semiconductor wafers
KR100790926B1 (ko) * 2005-09-29 2008-01-03 실트로닉 아게 폴리싱되지 않은 반도체 웨이퍼 및 그 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
JPH11625A (ja) * 1997-06-13 1999-01-06 Mitsubishi Materials Corp ウェーハの洗浄装置
US6247197B1 (en) 1998-07-09 2001-06-19 Lam Research Corporation Brush interflow distributor
US6458205B1 (en) * 1999-04-20 2002-10-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and its manufacturing method
US6415736B1 (en) * 1999-06-30 2002-07-09 Lam Research Corporation Gas distribution apparatus for semiconductor processing
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP3932756B2 (ja) * 2000-02-09 2007-06-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法
JP2003151925A (ja) * 2001-11-12 2003-05-23 Yac Co Ltd ウェーハエッジ研磨処理装置
JP3949941B2 (ja) * 2001-11-26 2007-07-25 株式会社東芝 半導体装置の製造方法および研磨装置
JP3936220B2 (ja) 2002-03-28 2007-06-27 株式会社レイテックス 端部傷検査装置
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
US6774040B2 (en) 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
JP3534115B1 (ja) 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
DE10352936A1 (de) 2003-05-19 2004-12-30 Micro-Epsilon Messtechnik Gmbh & Co Kg Verfahren und Vorrichtung zur optischen Qualitätsprüfung von Objekten mit vorzugsweise kreisförmig umlaufendem Rand
EP1625388A1 (de) 2003-05-19 2006-02-15 Micro-Epsilon Messtechnik GmbH & Co. KG Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor-zugsweise kreisförmig umlaufendem rand
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4784969B2 (ja) * 2004-03-30 2011-10-05 Ｈｏｙａ株式会社 マスクブランク用のガラス基板の製造方法、マスクブランクの製造方法、反射型マスクブランクの製造方法、露光用マスクの製造方法、及び反射型マスクの製造方法
US7708859B2 (en) * 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
DE102005034120B4 (de) 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US9064960B2 (en) 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989105A (en) * 1996-07-29 1999-11-23 Mitsubishi Materials Corporation Method and apparatus for polishing chamfers of semiconductor wafers
KR100790926B1 (ko) * 2005-09-29 2008-01-03 실트로닉 아게 폴리싱되지 않은 반도체 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
SG164317A1 (en) 2010-09-29
TW201112318A (en) 2011-04-01
CN101838848B (zh) 2013-04-03
JP2013153181A (ja) 2013-08-08
DE102009011622B4 (de) 2018-10-25
JP5805687B2 (ja) 2015-11-04
TWI417955B (zh) 2013-12-01
JP2010254550A (ja) 2010-11-11
CN101838848A (zh) 2010-09-22
KR20100100613A (ko) 2010-09-15
US20100224964A1 (en) 2010-09-09
US8304860B2 (en) 2012-11-06
DE102009011622A1 (de) 2010-09-16

Similar Documents

Publication Publication Date Title
KR101145473B1 (ko) 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
US7387963B2 (en) Semiconductor wafer and process for producing a semiconductor wafer
US20080031510A1 (en) Method of and apparatus for inspecting wafers in chemical mechanical polishing equipment
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
CN108140593A (zh) 缺陷区域的判定方法
US12027428B2 (en) Semiconductor wafer evaluation method and manufacturing method and semiconductor wafer manufacturing process management method
JP2002026096A (ja) シリコンウエハーの品質評価方法及び再生方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP2006332536A (ja) ウエーハのワレ検査装置およびワレ検査方法ならびにウエーハの製造方法
US20180369984A1 (en) Polishing method
JP6809422B2 (ja) 半導体ウェーハの評価方法
TWI752683B (zh) 製備半導體晶圓的方法
JP5500249B2 (ja) ウェーハの汚染防止方法、検査方法および製造方法
JPH11330042A (ja) シリコンウエーハ鏡面面取り部の検査方法
TW202407788A (zh) 半導體晶圓的評估方法及半導體晶圓的製造方法
JP4128687B2 (ja) 半導体ウェーハ表面の清浄度管理方法およびエッチング代検出方法
CN116504673A (zh) 识别晶圆过程中异常的工艺流程
JP2005317621A (ja) 研磨された材料表面の検査方法及び研磨装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 8