KR101356400B1 - 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법 - Google Patents

웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법 Download PDF

Info

Publication number
KR101356400B1
KR101356400B1 KR1020127034315A KR20127034315A KR101356400B1 KR 101356400 B1 KR101356400 B1 KR 101356400B1 KR 1020127034315 A KR1020127034315 A KR 1020127034315A KR 20127034315 A KR20127034315 A KR 20127034315A KR 101356400 B1 KR101356400 B1 KR 101356400B1
Authority
KR
South Korea
Prior art keywords
wafer
quality inspection
silicon wafer
back surface
contamination
Prior art date
Application number
KR1020127034315A
Other languages
English (en)
Other versions
KR20130054969A (ko
Inventor
에이지 카미야마
켄지 아오키
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20130054969A publication Critical patent/KR20130054969A/ko
Application granted granted Critical
Publication of KR101356400B1 publication Critical patent/KR101356400B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼의 최종 세정 공정에 있어서 웨이퍼 단부(端部)의 오염이 제거되지 않은 경우에도, 웨이퍼의 품질 검사 공정에 있어서의 웨이퍼 간의 교차 오염을 방지하고, 나아가서는 오염이 저감된 웨이퍼를 얻는 방법을 제공한다. 실리콘 웨이퍼의 제조 라인에 있어서, 양면 연마 후의 실리콘 웨이퍼를 품질 검사 공정으로 반송하여, 상기 품질 검사 공정에서 품질을 검사함에 있어서, 상기 품질 검사 공정의 전(前)공정에서는 실리콘 웨이퍼의 단부를 유지시키고, 품질 검사 공정에서는 실리콘 웨이퍼의 이면(裏面)을 유지시키도록 한다.

Description

웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법{WAFER CONTAMINATION PREVENTION METHOD, INSPECTION METHOD AND PRODUCTION METHOD}
본 발명은, 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법에 관한 것이며, 특히, 제조된 웨이퍼의 품질 검사 공정에 있어서의 웨이퍼 간의 크로스 컨테미네이션(cross-contamination: 교차 오염)을 방지하고, 나아가서는 오염이 저감된 웨이퍼를 얻을 수 있는 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법에 관한 것이다.
일반적으로, 실리콘 웨이퍼, 예컨대, 폴리시드 웨이퍼(polished wafer)는 다음과 같이 제조된다. 즉, 초크랄스키법(CZ법) 등에 의해 단결정 실리콘을 육성하고, 상기 실리콘 단결정을 블록으로 절단한 후에, 얇게 슬라이스하여, 거친 연마(래핑; lapping) 공정, 에칭 공정, 경면연마(폴리싱; polishing) 공정을 거쳐 최종 세정되고, 이후 각종 검사를 실시하여 이상(異常)이 확인되지 않으면 제품으로서 완성되어, 출하된다.
최근, 실리콘 웨이퍼의 대구경화(大口徑化) 및 상기 실리콘 웨이퍼 상에 형성되는 디바이스의 미세화가 점점 진행됨에 따라, 웨이퍼 표면의 높은 평탄성이 요구되고 있다. 이 때문에, 상기한 래핑 및 폴리싱 공정에 있어서, 직경 200mm를 초과하는 실리콘 웨이퍼에 대해서는, 디바이스가 제작되는 주면(主面) 뿐만 아니라, 디바이스가 제작되지 않는 이면(裏面)에 대해서도 연마를 실시하는 양면 연마(Double Sided Polishing, DSP)처리가 채용되고 있다. 상기 DSP 처리가 실시된 실리콘 웨이퍼는, 이면도 경면연마되어 있기 때문에, 종전과 같이 이면을 유지시키는 대신에, 웨이퍼의 에지(단부)를 유지시키는 것이 통례이다(예컨대, 특허문헌 1 참조).
일본 특허공개공보 제2002-33378호
이와 같이, DSP 처리를 거친 실리콘 웨이퍼는, 추가로 세정 공정을 거쳐, 최종적으로 품질 검사를 종료한 후 제품으로서 출하되는데, 이러한 제품단계에 있어서, 당초의 예상을 뛰어넘을 정도로 오염되어 있는 경우가 있으며, 이것이 DSP 처리를 실시한 실리콘 웨이퍼에 있어서의 문제가 되고 있다.
따라서, 본 발명의 목적은, 특히 DSP 처리를 실시한 실리콘 웨이퍼에 있어서의 오염 문제를 유리하게 회피하는 방법을 제안하는 데 있다.
발명자들은, 상기의 과제를 해결하기 위해, 우선, 검사 후의 실리콘 웨이퍼에 있어서의 오염 발생 원인에 대해 면밀히 연구한 바, 웨이퍼 단부에 오염의 원인이 있으며, 이것이, 특히 품질 검사 공정에 있어서 교차 오염을 발생시킨다는 것이 커다란 요인임을 찾아내기에 이르렀다.
웨이퍼의 단부는, (001)이나 (110), (111) 등의 저차(低次)의 면방위를 가지는 주면과는 달리, 다양한 고차(高次)의 결정방위가 노출되어 있다. 이 때문에, 탄소나 금속 등의 오염물질이 단부(端部)를 구성하는 고차의 불안정한 면에 부착된 경우에는, 단부의 표면에서 안정화되어 버려, 제거하는 것이 곤란해진다.
이러한 단부의 오염을 세정하는 방법은 주면만큼 확립되어 있지는 않기 때문에, 웨이퍼 단부의 세정 방법이나 웨이퍼 단부의 오염을 방지하는 방법을 확립하는 것이 중요함은 물론이고, 웨이퍼의 단부에서 발생한 오염에 대해, 웨이퍼 간의 교차 오염을 방지하는 방법을 확립하는 것도 중요하다. 웨이퍼 단부는 주면과 달리 평가 분석하는 방법도 복잡하고 검출하는 능력도 주면보다 뒤떨어진다. 이 때문에, 웨이퍼 단부의 오염을 제거하는 것은 주면만큼 용이하지 않으며, 최종 세정 공정을 거치더라도 웨이퍼 단부의 오염을 완전히 제거하지 못하는 경우가 있다. 그 결과, 이후의 품질 검사 공정에서, 오염이 완전히 제거되어 있지 않은 웨이퍼를, 예컨대 파티클 검사 장치로 반송하여 유지시키면, 유지부가 오염되어, 뒤이어 검사하는 웨이퍼를 교차 오염시켜 버리는 문제가 발생하였다.
그러나, 상술한 바와 같이, 직경 200mm를 초과하는 실리콘 웨이퍼에 대해서는, 웨이퍼의 연마 공정에 있어서 DSP 처리가 채용되고 있으며, 특허문헌 1의 방법에서는, DSP 처리 공정 후부터 웨이퍼의 품질 검사 공정까지의 모든 공정에 있어서, 웨이퍼 단부가 유지되기 때문에, 품질 검사 공정에 있어서 웨이퍼의 단부에서 발생한 오염에 대해, 교차 오염의 발생을 방지하는 것은 곤란하였다. 또한, 최근의 품질 검사 장치는 국소 환경(mini-environment)화되어 있기 때문에, 시동을 건 이후의 장치에 있어서, 장치 내의 청소 및 보수를 실시하기가 어려운 상황에 있다.
장치 내의 청소는, 오염원 제거작업, 구체적으로는 청정하고 쉽게 먼지가 발생되지 않는 부직포 등에 초순수(超純水) 내지는 알코올을 함유시켜서 닦아내는 작업인데, 이러한 종류의 작업은, 오염원을 유효하게 제거하는데 있어서는 효과적이지만, 장치 내의 환경에 일시적인 불안정화를 초래하며, 안정될 때까지 청정한 웨이퍼를 더미(dummy) 반송하는 등에 있어서 상당한 시간을 필요로 하기 때문에, 타이트하게 생산해야 할 때에는 적용이 곤란하다.
또한, 보수는, 구체적으로는 마모된 웨이퍼 유지부의 교환이다. 유지부에는 통상, 실리콘보다 유연한 수지가 사용되기 때문에, 마모되는 것은 불가피한 동시에, 단부 유지는, 접촉부의 단위면적 당 수지에 작용하는 힘이, 이면 유지의 경우보다 커지기 때문에, 1∼2년에 1회 정도의 교환이 필요하다. 한편, 이면 유지의 경우, 마모의 정도는 매우 적게 억제되기 때문에, 그 내구연수는 장치 수명 이상으로 여겨지고 있다.
따라서, 품질 검사 장치 내의 이러한 교차 오염을 방지하는 방법을 확립하는 것을 목표로 하여 검토한 결과, 본 발명을 도출하기에 이른 것이다.
즉, DSP 처리 후부터 품질 검사 공정의 전(前)공정까지는 실리콘 웨이퍼의 단부를 유지시키고, 또한 품질 검사 공정에서는 이면을 유지시키는 것이, 파티클 검사 장치 등의 품질 검사 장치에 있어서, 웨이퍼 간의 교차 오염을 방지하는 데 유효하다는 것을 알아내고, 본 발명을 완성하기에 이르렀다.
본 발명에 따른 웨이퍼의 오염 방지 방법은, 실리콘 웨이퍼의 제조 라인에 있어서, 양면 연마 후의 실리콘 웨이퍼를 품질 검사 공정으로 반송하여, 상기 품질 검사 공정에서 품질 검사를 할 때, 상기 품질 검사 공정의 전(前)공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고, 상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 오염 방지 방법에 있어서, 상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 오염 방지 방법에 있어서, 상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 오염 방지 방법에 있어서, 상기 산화막의 두께가 5∼1000옹스트롬인 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 검사 방법은, 실리콘 웨이퍼의 제조 라인에 있어서, 양면 연마 후의 실리콘 웨이퍼를 품질 검사 공정으로 반송하여, 상기 품질 검사 공정에서 품질 검사를 할 때, 상기 품질 검사 공정의 전(前)공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고, 상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 검사 방법에 있어서, 상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 검사 방법에 있어서, 상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 검사 방법에 있어서, 상기 산화막의 두께가 5∼1000옹스트롬인 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 제조 방법은, 실리콘 잉곳으로부터 잘라내어진 실리콘 웨이퍼에 대해 양면연마 처리를 실시하고, 이후 품질 검사 공정을 행하는 실리콘 웨이퍼의 제조 방법에 있어서, 상기 품질 검사 공정의 전(前)공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고, 상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 제조 방법에 있어서, 상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 제조 방법에 있어서, 상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 웨이퍼의 제조 방법에 있어서, 상기 산화막의 두께가 5∼1000옹스트롬인 것을 특징으로 하는 것이다.
본 발명에 따르면, DSP 처리가 실시된 실리콘 웨이퍼에 대해, 최종 세정 공정에 있어서 웨이퍼 단부의 오염이 제거되지 않은 경우에도, 웨이퍼의 품질 검사 공정 시에 웨이퍼의 단부를 유지시키지 않기 때문에, 웨이퍼 간의 교차 오염이 발생하는 것을 방지할 수 있고, 나아가서는 오염이 저감된 웨이퍼를 얻을 수 있다.
도 1은, 본 발명에 따른 웨이퍼의 제조 방법의 일례의 플로우 챠트를 나타낸 도면이다.
도 2는, 본 발명에 따른 오염 방지 방법에 의한 300mm 실리콘 웨이퍼의 (a)단부, 및 (b)이면의 MCL을 나타낸 도면이다.
도 3은, 종래의 방법에 따른 200mm 실리콘 웨이퍼의 (ａ)단부, 및 (b)이면의 MCL을 나타낸 도면이다.
도 4는, 종래의 방법에 따른 300mm 실리콘 웨이퍼의 (ａ)단부, 및 (b)이면의 MCL을 나타낸 도면이다.
이하에서는, 본 발명의 실시형태에 대해 설명한다.
우선, 본 발명의 웨이퍼의 오염 방지 방법에 대해 설명한다.
본 발명에 따른 웨이퍼의 오염 방지 방법은, 상기한 실리콘 웨이퍼의 제조 라인에 있어서, DSP 처리된 실리콘 웨이퍼를 최종 세정 공정을 거친 후, 품질 검사 장치로 반송하여, 상기 품질 검사 공정에서 품질을 검사할 때, 상기 품질 검사 공정의 전(前)공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고, 상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 것이다.
본 발명의 웨이퍼의 오염 방지 방법은, DSP 처리 공정 후부터 품질 검사 공정 전의 모든 공정에 있어서 웨이퍼의 단부만을 유지시키고, 다음의 웨이퍼 품질 검사 공정에서는, 유지수단을 전환하여 교차 오염을 방지하는 것이 중요하다. 이에 따라, DSP 처리후에 웨이퍼 단부에 오염이 발생한다 하더라도, 품질 검사 공정에서는 단부의 오염 부분에 접촉할 일이 없기 때문에, 검사 공정에서의 교차 오염을 방지하는 것이 가능해진다.
여기서, DSP 처리후의 공정에 있어서 웨이퍼의 단부를 유지시키는 방법은, 3곳 이상의 적절한 부분을 유지시켜 처리 및 반송하도록 한다.
또한, 웨이퍼의 품질 검사 공정에 있어서, 웨이퍼의 이면을 유지시킬 때의 방법은, 예컨대, 공지된 진공 척을 사용하는 진공 흡착 유지나, 공지된 정전 척을 사용하는 정전기 흡착 유지를 채용할 수 있는데, 웨이퍼의 이면으로의 파티클 부착을 방지하는 관점에서는 진공 흡착 유지를 채용하는 것이 바람직하다. 이때, 웨이퍼의 품질 검사에 영향을 줄 만한 웨이퍼의 휨 등이 발생하지 않도록 적절한 위치를 흡착하여 유지시키도록 한다.
참고로, DSP 처리가 실시된 이면을, 예컨대 진공 흡착 유지시키면, 이면에 접촉흔적(接觸痕)이 남는 경우가 있다. 이러한 접촉흔적은, 유지부가 웨이퍼의 이면에 접촉함으로 인한 웨이퍼 표면의 미시적인 구조 변화에 기인하는 것이며, 예컨대 금속 등의 오염이나 결함이 발생하여 디바이스의 수율을 저하시키는 것이 아니기 때문에, 본 발명의 오염 방지 방법에 영향을 주는 것이 아니다. 또한 오히려, 웨이퍼 단부 쪽이, 디바이스 형성부인 주면의 표면에 가까워, 여기에 교차 오염으로 인한 오염이 상주(常駐)하게 되면, 디바이스 수율 저하의 커다란 원인이 될 수 있다.
그러나, 웨이퍼의 주면 및 이면 중 적어도 이면에 미리 보호재료, 예컨대 산화막을 코팅함으로써, 접촉흔적에 대한 이면의 보호성능을 향상시킬 수 있다. 산화막으로서는, 웨이퍼를 대기 중에 방치하여 얻어지는 자연산화막, 각종 열처리를 실시하여 형성되는 열산화막을 들 수 있다. 또한, 웨이퍼를, 예컨대 SC-1 세정 또는 오존 세정함으로써 산화막을 형성해도 좋다. 또한, 개별처리방식의 세정기를 사용하여 웨이퍼의 이면에 오존수를 분사함으로써, 웨이퍼 이면에 산화막을 형성할 수 있다. 이후, 웨이퍼의 이면을 진공 흡착하면, 상술한 바와 같이 형성된 이면의 산화막 상에 접촉흔적이 남는데, 검사 공정이 종료한 후에, 예컨대 불산(hydrofluoric acid) 세정 및/또는 이것에 이어지는 알칼리 세정에 의해 이면의 산화막을 제거함으로써 접촉흔적을 제거할 수 있다.
산화막의 두께는, 5∼1000옹스트롬으로 한다. 5옹스트롬 미만이면, 산화막이 얇기 때문에, 산화막을 제거한 후에 웨이퍼 이면에 접촉흔적이 잔존(殘存)한다. 한편, 1000옹스트롬을 초과하면, 산화막의 형성시간이 길어져, 생산성이 저하된다. 산화막의 바람직한 두께는, 5∼20옹스트롬이다. 이러한 범위이면, 산화막을 제거한 후에 웨이퍼 이면에 접촉흔적이 잔존하는 것을 방지할 수 있고, 또한, 생산성 저하를 방지할 수 있다.
이와 같이 함으로써, DSP 처리후에 웨이퍼의 단부에서 오염이 발생하여, 웨이퍼의 최종 세정 공정에서 웨이퍼 단부의 오염이 완전히 제거되지 않은 경우에도, 웨이퍼의 품질 검사 공정에 있어서의 웨이퍼 간의 교차 오염을 방지할 수 있고, 나아가서는 오염이 저감된 웨이퍼를 얻을 수 있다.
상술한 웨이퍼의 오염 방지 방법, 즉, 품질 검사의 전(前)공정까지는 웨이퍼의 단부를 유지시키고, 품질 검사 공정에서는 웨이퍼의 이면을 유지시키는 방법에 의해, 웨이퍼 간의 교차 오염을 방지할 수 있으나, 품질 검사의 전(前)공정까지에 있어서 문제가 발생하여, 오염된 웨이퍼가 검사 공정까지 흘러와 버리거나, 또는, 인위적 미스에 의해 잘못하여 청정도 레벨이 낮은 웨이퍼를 검사 장치에 의해 측정하게 되는 등의 요인으로 인해 검사 장치의 웨이퍼 이면 유지구가 오염되는 경우가 극히 드물게 발생할 가능성이 있다. 이러한 오염이 만에 하나 발생한 경우에도, 웨이퍼의 유지 위치를 상술한 바와 같이 함으로써 웨이퍼 이면 유지구의 오염이 청정도가 높은 웨이퍼에 의해 클리닝되기 때문에, 검사 공정을 계속하는 동안에 웨이퍼 이면 유지구의 청정도를 회복시킬 수 있다.
다음으로는, 본 발명에 따른 웨이퍼의 검사 방법에 대해 설명하기로 한다. 본 발명에 따른 웨이퍼의 검사 방법은, 품질 검사의 전(前)공정까지는 웨이퍼의 단부를 유지시키고, 품질 검사 공정에서는 웨이퍼의 이면을 유지시킴으로써, 웨이퍼 간의 교차 오염을 방지하는 데 그 특징을 가지고 있다. 따라서, 상기 검사 공정에 있어서의 웨이퍼 유지 위치 이외의 구체적인 처리에 대해서는 일체 한정되지 않는다. 구체적으로는, 세정된 실리콘 웨이퍼의 평탄도, 파티클의 수, 손상, 오염 등을 검사한다. 이하에서는, 일례로서, 웨이퍼의 평탄도와 웨이퍼 표면 상의 파티클 수(數)의 검사 방법에 대해 설명한다.
(평탄도)
웨이퍼의 평탄도는, 정전용량방식이나 광학식 등의 평탄도 측정기를 이용하여 측정할 수 있다. 예컨대, 정전용량방식의 측정기를 이용할 경우에는, 검사 대상인 실리콘 웨이퍼의 표리면(表裏面)을 2개의 프로브(probe) 사이에 끼워, 웨이퍼를 회전시키면서 프로브와 웨이퍼와의 사이의 정전용량을 구함으로써, 프로브로부터 웨이퍼의 표면 및 이면까지의 거리의 차로부터 웨이퍼의 두께를 측정하고, 얻어진 두께로부터 평탄도를 산출한다. 또한, 광학식의 평탄도 측정기를 이용할 경우에는, 기준면으로부터의 반사광과 웨이퍼 표면으로부터의 반사광의 위상차로 인해 발생하는 간섭 프린지(interference fringe)를 CCD 카메라로 검출하여, 웨이퍼 표면의 고저차(高低差)를 직접 측정한다.
(파티클의 수)
실리콘 웨이퍼의 표면에 존재하는 파티클이나 결정 결함을, 파티클 검사 장치에 의해 검사한다. 구체적으로는, 검사 대상인 웨이퍼 표면에 레이저광을 조사하고, 산란된 레이저광의 강도를 신호광으로 하여 파티클 검사 장치에 의해 검출하고, 상기 신호광의 강도를 이용하여 결함을 휘점 결함(Light Point Defects: 이하, 「LPD」라 함)으로서 검출한다. 이때, 사이즈를 이미 알고 있는 표준입자를 이용하여, 웨이퍼 표면에 조사된 입사광이 표준입자에 의해 산란된 광의 강도와 표준입자의 사이즈 간의 상관(相關)을 미리 구해두고, 검출된 신호광의 강도(즉, LPD의 사이즈)가 소정의 문턱값을 초과한 회수를 계수(카운트)함으로써, 웨이퍼 표면의 품질을 평가한다.
이와 같이 함으로써, DSP 처리후에 웨이퍼의 단부에서 오염이 발생하여, 웨이퍼의 최종 세정 공정에서 웨이퍼 단부의 오염이 완전히 제거되지 않은 경우에도, 웨이퍼의 품질 검사 공정에 있어서의 웨이퍼 간의 교차 오염을 방지하여 웨이퍼를 검사할 수 있다.
이어서, 본 발명의 실리콘 웨이퍼의 제조 방법에 대해 설명한다. 본 발명의 실리콘 웨이퍼의 제조 방법은, 상술한 바와 같이, 품질 검사의 전(前)공정까지는 웨이퍼의 단부를 유지시키고, 품질 검사 공정에서는 웨이퍼의 이면을 유지시킴으로써, 웨이퍼 간의 교차 오염을 방지하는 데 그 특징을 가지고 있다. 따라서, 상기 제조 공정에 있어서의 웨이퍼 유지 위치 이외의 구체적인 처리에 대해서는 일체 한정되지 않는다. 이하에서는, 도 1을 참조하면서, 본 발명의 실리콘 웨이퍼의 제조 방법의 일례를 설명한다.
우선, 단계(S1)에서, 예컨대 초크랄스키(Czochralski, CZ)법에 의해, 석영 도가니에 투입된 다결정 실리콘을 1400℃ 정도로 용융하고, 이어서 종결정을 액면에 담가 회전시키면서 인상(引上)함으로써 실리콘 잉곳을 제조한다. 여기서, 원하는 저항율을 얻기 위해, 예컨대 붕소나 인 등을 도프(dope)한다. 또한, 잉곳 제조시에 자기장(磁場)을 인가하는 자기장 인가 초크랄스키(Magnetic field Czochralski, MCZ)법을 이용함으로써, 실리콘 잉곳 중의 산소농도를 제어할 수 있다.
그런 다음, 단계(S2)에서, 얻어진 실리콘 잉곳의 외주 연삭 처리를 실시하여 직경을 균일하게 한 후, 와이어 톱(wire saw)이나 내주 날 절단기를 이용하여 실리콘 잉곳을 1mm 정도의 두께로 슬라이스하여 실리콘 웨이퍼를 얻는다.
이어서, 단계(S3)에서, 얻어진 실리콘 웨이퍼를 연마 장치로 반송하고, 알루미나 연마제 등을 이용하여, 실리콘 웨이퍼에 대해 래핑 처리를 실시한다. 이에 따라 웨이퍼의 두께를 소정의 값으로 하여, 웨이퍼 표리면의 평행도를 높일 수 있다.
이후, 단계(S4)에서, 불산, 질산, 초산, 인산 중 적어도 하나로 이루어진 수용액을 이용한 산 에칭, 혹은 수산화칼륨 수용액이나 수산화나트륨 수용액 등을 이용한 알칼리 에칭 혹은 상기 산 에칭과 알칼리 에칭의 병용에 의해, 전(前)공정까지의 처리에 의해 발생된 웨이퍼의 왜곡을 제거한다.
이어서, 단계(S5)에서, 연마 장치를 이용하여, 에칭 처리가 실시된 실리콘 웨이퍼에 대해, 경면연마 처리를 실시한다. 본 발명에 있어서는, 웨이퍼의 양면을 연마하는 DSP 처리를 실시한다. 즉, 캐리어에 실리콘 웨이퍼를 끼우고, 웨이퍼를, 연마포가 접착된 상측 정반 및 하측 정반 사이에 끼워넣은 다음, 상하측 정반과 웨이퍼와의 사이에, 예컨대 콜로이달 실리카(colloidal silica) 등의 슬러리를 흘려넣고, 상하측 정반 및 캐리어를 서로 반대방향에 회전시켜, 실리콘 웨이퍼의 양면에 대해 경면연마 처리를 실시한다. 이에 따라, 웨이퍼 표면의 요철을 감소시켜 평탄도가 높은 웨이퍼를 얻을 수 있다.
다음으로는, 단계(S6)에서, 양면연마 처리가 실시된 실리콘 웨이퍼를 세정 공정으로 반송하고, 예컨대, 암모니아수, 과산화수소수 및 물의 혼합물인 SC-1 세정액이나, 염산, 과산화수소수 및 물의 혼합물인 SC-2 세정액을 이용하여, 웨이퍼 표면의 파티클이나 유기물, 금속 등을 제거한다.
마지막으로, 단계(S7)에서, 세정된 실리콘 웨이퍼를 검사 공정으로 반송하고, 상술한 본 발명의 검사 공정과 같이, 웨이퍼의 평탄도, 웨이퍼 표면의 LPD의 수, 손상, 웨이퍼 표면의 오염 등을 검사한다. 여기서, 검사 공정으로 반송된 후의 웨이퍼를 유지시킬 때에는, 웨이퍼의 단부가 아니라, 이면을 흡착하는 것이 중요하다. 상기 검사 공정에서 소정의 품질을 만족하는 웨이퍼만이 제품으로서 출하된다.
참고로, 상술한 단계에서 얻어진 웨이퍼에 대해, 필요에 따라 어닐링 처리나 에피택셜 막 성장처리를 실시함으로써, 어닐링 웨이퍼나 에피택셜 웨이퍼, 혹은 SOI(Silicon On Insulator) 웨이퍼 등을 얻을 수 있다.
이와 같이 함으로써, DSP 처리 후에 웨이퍼의 단부에서 오염이 발생하여, 웨이퍼의 최종 세정 공정에서 웨이퍼 단부의 오염이 완전히 제거되지 않은 경우에도, 웨이퍼의 품질 검사 공정에 있어서의 웨이퍼 간의 교차 오염이 방지되고, 나아가서는 웨이퍼의 오염이 저감된 웨이퍼를 얻을 수 있다.
[실시예]
이하에서는, 본 발명의 실시예에 대해 설명한다.
(발명예)
도 1의 단계(S1)부터 단계(S5)까지의 각 단계에 따라, 육성된 실리콘 단결정을 슬라이스하여 DSP 처리를 실시한, 직경 300mm의 실리콘 웨이퍼에 대해, 상기 DSP 처리(단계(S5)) 후부터 품질 검사 공정의 전(前)공정까지 단부를 유지시켜 처리 및 반송을 행하고, 최종 세정 공정(단계(S6))에서 웨이퍼를 세정한 후에, 품질 검사 공정(단계(S7))에서 파티클 검사 장치로 반송하여, 웨이퍼의 이면을 진공 흡착 유지시켜 파티클 검사를 하였다. 이후, 상기 실리콘 웨이퍼의 이면 및 단부의 MCL(Metal Contamination Level)을 분석하였다. 여기서, 최종 세정 공정(단계(S6))에서는 SC-1 세정액을 이용하여 웨이퍼의 주면 및 이면을 세정함으로써, 웨이퍼의 주면 및 이면에 두께가 10옹스트롬 정도인 산화막을 형성하고, 웨이퍼의 이면에 산화막이 형성된 상태로 웨이퍼의 이면을 진공 흡착 유지시켰다. 웨이퍼의 주면 및 이면에 형성된 산화막은, 품질 검사 공정(단계(S7)) 종료 후, 불산 세정 및 이에 이어지는 알칼리 세정에 의해 제거하였다. 알칼리 세정에 있어서는, 암모니아와 과산화수소를 주성분으로 한 알칼리계 세정액(SC-1 세정액)을 이용하였다.
도 2는, MCL을 분석한 결과의 일례를 나타낸 도면으로서, 실리콘 웨이퍼의 각각 (a)단부, 및 (b)이면의 MCL을 나타낸 도면이다. 분석 웨이퍼는, 25장 1카세트 단위로 공정을 거치고 있는 것에 있어서, 품질 검사 후에 1장씩 뽑아낸 27장에 대해 평가하였다. 상기 측정점의 각 점에는, 분석 편차도 포함되는데, 품질 검사 공정의 전(前)공정까지의 오염 레벨의 변동을 보이고 있다고 생각할 수 있다. 상기 도면으로부터 알 수 있듯이, 이후에 설명될 도 3(b)의 이면이나 도 4(a)의 단부에서 보여지는 바와 같은, 1자리수 높은 MCL의 경우에, 이후에 검사될 웨이퍼에 오염량을 끌고 가는 메모리 효과가 보이지 않고, 1로트 마다 독립적으로 변동되고 있어, 교차 오염은 발생하고 있지 않음을 알 수 있다. 또한, 경면연마된 웨이퍼의 이면을 진공 흡착하고 있기 때문에, 도 2(b)로부터, 웨이퍼 이면의 오염량은 정상값의 범위내인 것을 알 수 있다. 이와 같이, 만일, 전술한 바와 같은 청정도 레벨이 낮은 웨이퍼를 검사 장치에서 측정하는 등에 의해 품질 검사 장치의 웨이퍼 이면흡착부에 오염이 발생한 경우에 있어서도, 항상 이면이 세정된 웨이퍼가 검사 장치로 투입되기 때문에, 자정(自淨)작용에 의해, 장치의 이면흡착부는 깨끗한 상태로 유지될 수 있다. 또한, 품질 검사 공정(단계(S7) 종료 후에 산화막을 제거한 웨이퍼 이면에는 접촉흔적이 잔존하지 않음이 확인되었다.
(비교예 1)
육성된 실리콘 단결정을 슬라이스하여 DSP 처리를 실시한 직경 200mm의 실리콘 웨이퍼에 대해, 상기 SSP(Single Sided Polishing) 처리 후부터 품질 검사 공정의 전(前)공정까지 「이면」을 유지시켜 처리 및 반송을 행하고, 최종 세정 공정에서 웨이퍼를 세정한 후, 품질 검사 공정에서, 파티클 검사 장치로 반송하여, 실리콘 웨이퍼의 「이면」을 유지시켜 파티클 검사를 행하였다. 이후, 상기 실리콘 웨이퍼의 이면 및 단부의 MCL을 분석하였다. MCL 분석 웨이퍼는 상기와 마찬가지로, 25장 1카세트 단위로 공정을 거치는 것에 있어서, 품질 검사 후에 1장씩 뽑아낸 총 27장에 대해 평가하였다. 분석한 원소도 상기와 마찬가지로, 중금속에 대해서는, 철, 니켈 및 크롬, 경금속에 대해서는, 나트륨, 칼륨 및 칼슘이다. 도 3은, 그 결과를 시계열로 나타낸 도면으로서, 실리콘 웨이퍼의 각각 (a)단부, 및 (b)이면의 MCL을 나타낸 도면이다. 상기의 결과를 통해, 교차 오염이 상기 시계열의 초기, 또는 그 이전에 발생한 것으로 생각된다. 또한 도 3(b)로부터 명확히 알 수 있듯이, 도 2에 나타난 바와 같은 1로트마다 독립된 변동을 보이는 것과는 달리, 품질 검사 공정의 전(前)공정까지 웨이퍼의 이면에 있어서 만에 하나 오염이 발생한 경우에도, 오염된 웨이퍼로부터 몇 개의 로트까지의 웨이퍼에 대해서는 이면에, 오염의 영향이 남아있음을 알 수 있다. 이 때문에, SSP와 같은 구세대 장치에서는, 정기적으로 웨이퍼 접촉부를 클리닝하는 것이 일반적이다. 또한, SSP와 같은 구세대 장치에서는, 직경이 300mm인 웨이퍼용의 미니 인바이런먼트화된 장치와는 달리, 웨이퍼 접촉부의 청소도 비교적 용이하다.
(비교예 2)
육성된 실리콘 단결정을 슬라이스하여, SSP보다 새로운 가공방법인 DSP 처리를 실시한 직경이 300mm인 실리콘 웨이퍼에 대해, 상기 DSP 처리 후부터 품질 검사 공정의 전(前)공정까지 「단부」를 유지시켜 처리 및 반송을 행하고, 최종 세정 공정에서 웨이퍼를 세정한 후, 품질 검사 공정에서, 파티클 검사 장치로 반송하여, 실리콘 웨이퍼의 「단부」를 유지시켜 파티클 검사를 행하였다. 이후, 상기 실리콘 웨이퍼의 이면 및 단부의 MCL을 분석하였다. MCL 분석 웨이퍼는 상기와 마찬가지로, 25장 1카세트 단위로 공정을 거치는 것에 있어서, 품질 검사 후에 1장씩 뽑아낸 총 27장에 대해 평가하였다. 분석한 원소도 상기와 마찬가지로, 중금속에 대해서는, 철, 니켈 및 크롬, 경금속에 대해서는, 나트륨, 칼륨 및 칼슘이다. 도 4는, 그 결과를 시계열로 나타낸 도면으로서, 실리콘 웨이퍼의 각각 (a)단부, 및 (b)이면의 MCL을 나타낸 도면이다. 도 4(a)로부터 명확히 알 수 있듯이, 도 2에 나타난 바와 같은 1로트마다 독립된 변동을 보이는 것과는 달리, MCL이 1자리수 높은 웨이퍼가 있으면 그 웨이퍼의 로트로부터 몇개의 로트까지의 웨이퍼에 대해서는 단부의 MCL이 높은 상황으로 유지되어 있어, 이전의 MCL이 높은 웨이퍼의 영향이 남아있기 때문에, 교차오염이 발생하고 있는 것으로 추측된다. 특히, 오늘날의 검사 장치에서는, 고속의 웨이퍼 핸들링이 요구되고 있어, 단부의 마모도 현저하기 때문에, 장기간의 사용으로 인한 발진(發塵) 발생도 염려되고 있다. 이 때문에, 단순한 정기적인 클리닝만으로는 불충분하며, 마모된 웨이퍼 접촉부를 새것으로 교환하는 것이 일반적이다. 그러나, 신세대의 장치는, 미니 인바이런먼트(mini-environment)화되어 있기 때문에, 청소를 위해 자주 장치를 개방하는 것은 바람직하지 않으며, 더욱이 웨이퍼 접촉부의 교환의 경우에는, 장기간에 걸쳐 장치의 사용을 정지시킬 수 밖에 없다. 이러한 사정에 관련해서는, 특히 파티클 검사 장치에서, 심각한 문제가 되고 있다.

Claims (12)

  1. 실리콘 웨이퍼의 제조 라인에 있어서, 양면 연마 후의 실리콘 웨이퍼를 품질 검사 공정으로 반송하여, 상기 품질 검사 공정에서 품질 검사를 할 때,
    양면 연마 후부터 품질 검사 전까지의 공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고,
    상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 실리콘 웨이퍼의 오염 방지 방법.
  2. 제 1항에 있어서,
    상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 오염 방지 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 오염 방지 방법.
  4. 제 3항에 있어서,
    상기 산화막의 두께가 5∼1000옹스트롬인 오염 방지 방법.
  5. 실리콘 웨이퍼의 제조 라인에 있어서, 양면 연마 후의 실리콘 웨이퍼를 품질 검사 공정으로 반송하여, 상기 품질 검사 공정에서 품질 검사를 할 때,
    양면 연마 후부터 품질 검사 전까지의 공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고,
    상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 웨이퍼의 검사 방법.
  6. 제 5항에 있어서,
    상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 검사 방법.
  7. 제 5항 또는 제 6항에 있어서,
    상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 검사 방법.
  8. 제 7항에 있어서,
    상기 산화막의 두께가 5∼1000옹스트롬인 검사 방법.
  9. 실리콘 잉곳으로부터 잘라내어진 실리콘 웨이퍼에 대해 양면연마 처리를 실시하고, 이후 품질 검사 공정을 행하는 실리콘 웨이퍼의 제조 방법에 있어서,
    양면 연마 후부터 품질 검사 전까지의 공정에서는 상기 실리콘 웨이퍼의 단부를 유지시키고,
    상기 품질 검사 공정에서는 상기 실리콘 웨이퍼의 이면을 유지시키는 것을 특징으로 하는 웨이퍼의 제조 방법.
  10. 제 9항에 있어서,
    상기 실리콘 웨이퍼의 이면 유지는, 진공 흡착 또는 정전기 흡착에 의해 행하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 품질 검사 공정 전에, 상기 실리콘 웨이퍼의 주면 및 이면 중 적어도 이면에 산화막을 형성하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  12. 제 11항에 있어서,
    상기 산화막의 두께가 5∼1000옹스트롬인 웨이퍼의 제조 방법.


KR1020127034315A 2010-06-01 2011-06-01 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법 KR101356400B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010125734 2010-06-01
JPJP-P-2010-125734 2010-06-01
PCT/JP2011/003094 WO2011152051A1 (ja) 2010-06-01 2011-06-01 ウェーハの汚染防止方法、検査方法および製造方法

Publications (2)

Publication Number Publication Date
KR20130054969A KR20130054969A (ko) 2013-05-27
KR101356400B1 true KR101356400B1 (ko) 2014-01-28

Family

ID=45066442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127034315A KR101356400B1 (ko) 2010-06-01 2011-06-01 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법

Country Status (4)

Country Link
JP (1) JP5500249B2 (ko)
KR (1) KR101356400B1 (ko)
DE (1) DE112011101877B4 (ko)
WO (1) WO2011152051A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860919B1 (ko) * 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040794A (ko) * 2002-11-08 2004-05-13 주식회사 실트론 실리콘 웨이퍼 표면의 오염 검사 방법
KR20040058881A (ko) * 2002-12-27 2004-07-05 주식회사 실트론 실리콘웨이퍼의 연마 방법 및 연마 장치
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591291Y2 (ja) * 1992-01-22 1999-03-03 東京航空計器株式会社 円盤状物品の保持装置
JPH09270401A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
JPH11156771A (ja) * 1997-11-28 1999-06-15 Dainippon Screen Mfg Co Ltd 基板搬送装置および基板搬送方法
JP2002033378A (ja) 2000-07-19 2002-01-31 Mimasu Semiconductor Industry Co Ltd ウェーハハンドリング装置
JP2004079587A (ja) * 2002-08-09 2004-03-11 Reitetsukusu:Kk ウエハ回転装置とこれを有する端部傷検査装置
JP2004087522A (ja) * 2002-08-22 2004-03-18 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
US20050110287A1 (en) * 2003-10-24 2005-05-26 Ade Corporation 200 MM notched/flatted wafer edge gripping end effector
JP4337581B2 (ja) * 2004-02-27 2009-09-30 信越半導体株式会社 半導体ウエーハの両面研磨装置及び割れ検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040794A (ko) * 2002-11-08 2004-05-13 주식회사 실트론 실리콘 웨이퍼 표면의 오염 검사 방법
KR20040058881A (ko) * 2002-12-27 2004-07-05 주식회사 실트론 실리콘웨이퍼의 연마 방법 및 연마 장치
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법

Also Published As

Publication number Publication date
DE112011101877B4 (de) 2020-03-26
DE112011101877T5 (de) 2013-04-11
JP5500249B2 (ja) 2014-05-21
JPWO2011152051A1 (ja) 2013-07-25
WO2011152051A1 (ja) 2011-12-08
KR20130054969A (ko) 2013-05-27

Similar Documents

Publication Publication Date Title
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
JP5862492B2 (ja) 半導体ウェーハの評価方法及び製造方法
KR101292884B1 (ko) 탄화 규소 단결정 기판
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
JP2007036231A (ja) 半導体ウェーハ及び半導体ウェーハを作製する方法
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP6418357B1 (ja) ＧａＡｓ基板およびその製造方法
US7479204B2 (en) Method of manufacturing semiconductor substrate and method of evaluating quality of semiconductor substrate
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
JP6589807B2 (ja) シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
KR20080075508A (ko) 반도체 웨이퍼의 평면연삭방법 및 제조방법
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
TWI737339B (zh) 單結晶矽的電阻率測定方法
JP2006332536A (ja) ウエーハのワレ検査装置およびワレ検査方法ならびにウエーハの製造方法
JP2002016023A (ja) 薄板の加工方法
JP4127233B2 (ja) シリコン単結晶ウェーハの評価方法およびこれを用いたシリコン単結晶ウェーハ
JP3994523B2 (ja) シリコンウエーハ鏡面面取り部の検査方法
JP4128687B2 (ja) 半導体ウェーハ表面の清浄度管理方法およびエッチング代検出方法
JP2022175082A (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2011228478A (ja) ウェーハ評価方法
JP2001127128A (ja) テストウエハ
JP2004228158A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 5