DE112011101877T5 - Verfahren zur Verhinderung von Kontamination von Wafern, ein Verfahren zur Überprüfung von Wafern und Verfahren zur Herstellung von Wafern - Google Patents

Verfahren zur Verhinderung von Kontamination von Wafern, ein Verfahren zur Überprüfung von Wafern und Verfahren zur Herstellung von Wafern Download PDF

Info

Publication number
DE112011101877T5
DE112011101877T5 DE112011101877T DE112011101877T DE112011101877T5 DE 112011101877 T5 DE112011101877 T5 DE 112011101877T5 DE 112011101877 T DE112011101877 T DE 112011101877T DE 112011101877 T DE112011101877 T DE 112011101877T DE 112011101877 T5 DE112011101877 T5 DE 112011101877T5
Authority
DE
Germany
Prior art keywords
wafer
wafers
silicon wafer
quality inspection
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011101877T
Other languages
English (en)
Other versions
DE112011101877B4 (de
Inventor
Eiji Kamiyama
Kenji Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112011101877T5 publication Critical patent/DE112011101877T5/de
Application granted granted Critical
Publication of DE112011101877B4 publication Critical patent/DE112011101877B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Verfügung zu stellen, das Kreuzkontamination zwischen Wafern verhindert und Wafer mit verminderter Kontamination zur Verfügung stellen kann. Für diesen Zweck umfasst ein Verfahren zur Verhinderung von Kontamination von Siliciumwafern, die hergestellt werden durch eine Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Verhinderung von Kontamination von Wafer, ein Verfahren zur Überprüfung von Wafer und ein Verfahren zur Herstellung von Wafer. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zur Verhinderung von Kontamination von Wafer, ein Verfahren zur Überprüfung von Wafer und ein Verfahren zur Herstellung von Wafer, die es ermöglichen, Kreuzkontamination zwischen Wafer während des Qualitätsprüfungsschrittes von Wafer zu verhindern, und dadurch entsprechend Wafer mit verminderter Kontamination zu erhalten.
  • STAND DER TECHNIK
  • Siliciumwafer, beispielsweise polierte Wafer, werden im Allgemeinen wie folgt hergestellt. Als erstes wird einkristallines Silicium durch das Czochralski-Verfahren (CZ-Verfahren) und dergleichen gezüchtet. Das einkristalline Silicium wird in Blöcke geschnitten und die Blöcke werden dann dünn in Scheiben geschnitten und rauem Schleifen (Läppen), Ätzen, Hochglanzpolieren und dann abschließender Reinigung unterworfen. Wenn keine Unregelmäßigkeiten in verschiedenen Überprüfungen, die danach durchgeführt werden, gefunden wurden, werden sie als Produkte ausgeliefert.
  • In den letzten Jahren haben sich Siliciumwafer dazu entwickelt, zunehmend größere Durchmesser zu haben, und Einheiten bzw. Vorrichtungen, die auf den Siliciumwafer gebildet werden, haben sich dazu entwickelt, zunehmend miniaturisiert zu sein. Dementsprechend ist es notwendig, dass die Wafer sehr glatte Oberflächen haben. Daher wird in dem vorangehenden Läppen und Polieren doppelseitiges Polieren (DSP) zum Polieren nicht nur der Vorder-Oberfläche, auf der Einheiten bzw. Vorrichtungen gebildet werden, aber auch der Rückseiten-Oberfläche, wo keine Einheiten bzw. Vorrichtungen gebildet werden, für Siliciumwafer, die einen Durchmesser von mehr als 200 mm haben, durchgeführt. Da die Rückseiten-Oberflächen der Siliciumwafer durch das DSP auch hochglanzpoliert werden, wird im Allgemeinen ein Rand von jedem Wafer gehalten, während konventionell an der Rückseiten-Oberfläche gehalten wird (siehe JP 2002-033378A (PTL 1), als Beispiel).
  • LISTE DER ZITIERTEN DOKUMENTE
  • Patentliteratur
    • PTL 1: JP 2002-033378A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • (Technisches Problem)
  • Daher werden die Siliciumwafer, die durch DSP wie oben beschrieben poliert wurden, zusätzlich einem Reinigungsschritt unterworfen und werden letztlich einem Qualitätsprüfungsschritt unterworfen, um als Produkte verschickt zu werden. Allerdings sind diese Produkte in einigen Fällen stärker kontaminiert als ursprünglich erwartet, was ein Problem für Siliciumwafer, die durch DSP poliert wurden, war.
  • Angesichts der obigen Ausführungen ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren der vorteilhaften Vermeidung des Problems der Kontamination, insbesondere in Siliciumwafern, die vor allem durch DSP poliert werden, vorzuschlagen.
  • (Lösung des Problems)
  • Um das oben genannte Problem zu lösen, haben die Erfinder verschiedene Studien zu der Ursache der Kontamination in den Siliciumwafern nach der Qualitätsprüfung durchgeführt. Als ein Ergebnis haben sie gefunden, dass Quellen der Kontamination in einem Rand der Wafer vorliegen, was ein Hauptgrund für Kreuzkontamination, insbesondere während des Qualitätsprüfungsschrittes, ist.
  • In einem Rand eines Wafers sind Kristallebenen hoher Ordnung exponiert, im Gegensatz zu der Vorder-Oberfläche, die Kristallflächen niedriger Ordnung, beispielsweise (001), (110) und (111) hat. Demzufolge werden, wenn Kontaminanten wie Kohlenstoff oder Metalle auf den instabilen Kristallebenen hoher Ordnung in dem Rand des Wafers adsorbiert werden, die Kontaminanten auf der Oberfläche des Randes stabilisiert und können kaum entfernt werden.
  • Da Verfahren zur Reinigung von Rändern um eine solche Kontamination zu entfernen im Vergleich zu Verfahren zur Reinigung von Vorder-Oberflächen nicht etabliert sind, ist es natürlich wichtig, das Verfahren zur Reinigung von Rändern von Wafer und ein Verfahren zur Verhinderung der Kontamination an den Rändern der Wafer zu etablieren. Allerdings ist es auch wichtig, ein Verfahren zur Verhinderung von Kreuzkontamination zwischen Wafer, die durch Kontamination an den Rändern der Wafer verursacht ist, zu etablieren. Verfahren zur Analyse und Bewertung der Ränder der Wafer sind komplizierter und unterlegen in der Detektionsfähigkeit im Vergleich zu solchen Verfahren für Vorder-Oberflächen der Wafer. Daher wird Kontamination an den Rändern der Wafer nicht so leicht entfernt wie Kontamination an den Vorder-Oberflächen, so dass Kontamination auf den Rändern der Wafer in einigen Fällen selbst nach abschließender Reinigung nicht vollständig entfernt werden kann. Als ein Ergebnis werden, wenn ein Wafer mit Kontamination, die nicht vollständig entfernt ist, an beispielsweise einen Partikelprüfapparat für den anschließenden Qualitätsprüfungsschritt überführt wird und durch Waferhalter gehalten wird, die Halter kontaminiert, was zu dem Problem von Kreuzkontamination an den nächsten zu prüfenden Wafer führt.
  • Wie oben erwähnt, werden jedoch, da das DSP für Waferpolieren von Siliciumwafern, die einen Durchmesser von mehr als 200 mm haben, durchgeführt wurde, Ränder von Wafern in allen Schritten nach dem DSP-Schritt und vor dem Waferqualitätsprüfungsschritt in dem Verfahren von PTL 1 gehalten. Dementsprechend war es schwierig, Kreuzkontamination aufgrund von Kontamination, die in Rändern der Wafer während des Qualitätsprüfungsschrittes auftritt, zu verhindern. Weiterhin sind moderne Qualitätsprüfungsapparate solche mit Mini-Umgebung, was es schwierig macht, innerhalb solch eines Apparates im Betrieb (nach dem Start) zu reinigen und die Instandhaltung davon durchzuführen.
  • Reinigen innerhalb eines Apparates ist eine Arbeit zur Entfernung der Kontaminationsquelle, speziell durch Abwischen davon mit einem Fliesstoff, der sauber ist, kaum Staub produziert und mit hochreinem Wasser oder Alkohol imprägniert ist. So ein Arbeitsschritt ist vorteilhaft bei dem wirksamen Entfernen der Kontaminationsquelle, aber verursacht temporär Instabilität der Umgebung innerhalb des Apparates, was merkliche Zeit beansprucht, zum Beispiel für die Überführung von sauberen Dummy-Wafern bis die Stabilität der Umgebung wieder hergestellt ist. Daher ist es schwierig, diesen Arbeitsschritt in einem engen Produktionszeitplan durchzuführen.
  • Weiterhin ist die Instandhaltung insbesondere der Austausch von abgenutzten Waferhaltern. Da die Halter gewöhnlich aus einem weicheren Harz als Silicium hergestellt sind, ist Abnutzung der Halter unvermeidlich. Unterdessen ist die Kraft, die auf das Harz der Kontaktteile pro Flächeneinheit wirkt, in dem Fall des Haltens an einem Rand stärker als in dem Fall des Haltens an der Rückseiten-Oberfläche. Daher ist es notwendig, dass die Halter etwa einmal in ein oder zwei Jahren ausgetauscht werden. Andererseits kann in dem Fall des Haltens der Rückseiten-Oberfläche die Abnutzung auf ein erheblich kleines Maß reduziert werden, so dass erwartet wird, dass die Lebensdauer der Halter länger ist als die Lebensdauer des Apparates.
  • Daher haben die Erfinder die vorliegende Erfindung als ein Ergebnis der Forschung zur Verhinderung solcher Kreuzkontamination in dem Qualitätsprüfungsapparat erreicht.
  • Insbesondere wurde gefunden, dass es wirksam in der Verhinderung von Kreuzkontamination zwischen Wafer während des Qualitätsprüfungsschrittes unter Verwendung eines Qualitätsprüfapparates, wie einem Partikelprüfapparat, ist, einen Rand eines Siliciumwafers nach dem DSP-Schritt bis vor dem Qualitätsprüfungsschritt zu halten und die Rückseiten-Oberfläche des Wafers während des Qualitätsprüfungsschrittes zu halten. Somit war die vorliegende Erfindung vervollständigt.
  • Ein Aspekt der vorliegenden Erfindung liegt in einem Verfahren zur Verhinderung von Kontamination von Siliciumwafern, die hergestellt werden durch eine Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, wobei das Verfahren umfasst: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseitenoberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Verhinderung von Kontamination von Siliciumwafern, wobei der Schritt des Haltens der Rückseitenoberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Verhinderung von Kontamination von Siliciumwafern, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Verhinderung von Kontamination von Siliciumwafern, wobei die Dicke des Oxidfilms in einem Bereich von 5–1000 Angström ist.
  • Ein anderer Aspekt der vorliegenden Erfindung liegt in einem Verfahren zur Überprüfung von Siliciumwafern, die hergestellt werden durch eine Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, wobei das Verfahren umfasst: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseitenoberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Überprüfung von Siliciumwafern, wobei der Schritt des Haltens der Rückseiten-Oberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  • Noch weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Überprüfung von Siliciumwafern, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Überprüfung von Siliciumwafern, wobei die Dicke des Oxidfilms in einem Bereich von 5–1000 Angström liegt.
  • Noch ein anderer Aspekt der vorliegenden Erfindung liegt in einem Verfahren zur Herstellung von Siliciumwafern, das die Schritte des Polierens von Vorder- bzw. Rückseiten-Oberflächen eines Siliciumwafers, der durch In-Scheiben-Schneiden eines Siliciumingots erhalten wird, und dann der Durchführung einer Qualitätsprüfung an dem Siliciumwafer umfasst, wobei das Verfahren durchgeführt wird durch: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritts vorangehen, und Halten der Rückseitenoberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Herstellung von Siliciumwafern, wobei der Schritt des Haltens der Rückseiten-Oberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Herstellung von Siliciumwafern, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  • Weiterhin liegt ein Aspekt der vorliegenden Erfindung in dem Verfahren zur Herstellung von Siliciumwafern, wobei die Dicke des Oxidfilms in einem Bereich von 5–1000 Angström ist.
  • (Vorteilhafte Wirkung der Erfindung)
  • Gemäß der vorliegenden Erfindung wird, selbst in Fällen, wo Kontamination auf einem Rand eines Siliciumwafers, der durch DSP poliert wurde, nicht durch abschließende Reinigung entfernt wird, der Rand des Wafers während des Qualitätsprüfungsschrittes nicht gehalten, so dass Kreuzkontamination zwischen Wafern verhindert werden kann und entsprechend Wafer mit verminderter Kontamination erhalten werden können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens der Herstellung von Wafern in Übereinstimmung mit der vorliegenden Erfindung zeigt.
  • 2(a) und 2(b) sind Graphen, die die MCL (Metall-Kontaminations-Level) des Randes bzw. der Rückseiten-Oberfläche eines 300 mm Siliciumwafers, der unter Verwendung eines Verfahrens zur Verhinderung von Kontamination von Wafern in Übereinstimmung mit der vorliegenden Erfindung erhalten wurde, zeigen.
  • 3(a) und 3(b) sind Graphen, die die MCL des Randes bzw. der Rückseitenoberfläche eines 200 mm Siliciumwafers, der durch ein konventionelles Verfahren erhalten wurde, zeigen.
  • 4(a) und 4(b) sind Graphen, die die MCL des Randes bzw. der Rückseitenoberfläche eines 300 mm Siliciumwafers, der durch ein konventionelles Verfahren erhalten wurde, zeigen.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden unten beschrieben werden.
  • Zunächst wird das Verfahren zur Verhinderung von Kontamination von Wafern in Übereinstimmung mit der vorliegenden Erfindung beschrieben werden.
  • Das vorliegende Verfahren zur Verhinderung von Kontamination von Wafern, die durch die zuvor genannte Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen (d. h. DSP) unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, hergestellt werden, umfasst Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen; und Halten der Rückseiten-Oberfläche des Siliciumwafers währen des Qualitätsprüfungsschrittes.
  • Für das Verfahren zur Verhinderung von Kontamination von Wafern der vorliegenden Erfindung ist es wichtig, nur den Rand der Wafer in Schritten nach dem DSP-Schritt und vor dem Qualitätsprüfungsschritt zu halten und in dem nachfolgenden Waferqualitätsprüfungsschritt die Haltemittel zu wechseln, um Kreuzkontamination zu verhindern. In so einer Weise wird, selbst wenn der Rand des Wafers nach dem DSP kontaminiert ist, der kontaminierte Rand während des Qualitätsprüfungsschrittes nicht berührt, was es möglich macht, Kreuzkontamination währen des Prüfungsschrittes zu verhindern.
  • Hierbei müssen, in den Schritten nach dem DSP-Schritt, 3 oder mehr geeignete Punkte auf dem Rand des Wafers für die Bearbeitung und Überführung des Wafers gehalten werden.
  • Das Verfahren des Haltens der Rückseiten-Oberfläche eines Wafers in dem Waferqualitätsprüfungsschritt umfasst z. B. Vakuum-Spannen unter Verwendung einer bekannten Vakuumspannvorrichtung und elektrostatisches Spannen unter Verwendung einer bekannten elektrostatischen Spannvorrichtung. In Bezug darauf, zu verhindern, dass Partikel an der Rückseiten-Oberfläche des Wafers haften, ist es bevorzugt, die Vakuum-Spannvorrichtung-Haltetechnik zu verwenden. Bei dieser Gelegenheit ist der Wafer an geeigneten Positionen durch Spannen zu halten, so dass der Wafer beispielsweise nicht abgelenkt wird, was die Waferqualitätsprüfung beeinflussen würde.
  • Es ist zu beachten, dass, wenn die Rückseiten-Oberfläche, die durch DSP poliert wurde, z. B. durch Vakuum-Spannen gehalten wird, Kontaktspuren auf der Rückseiten-Oberfläche zurückbleiben würden. Da diese Kontaktspuren von mikroskopischen Änderungen in der Struktur der Wafer-Oberfläche aufgrund des Kontaktes zwischen den Halter und der Rückseiten-Oberfläche des Wafers resultieren, sind diese Kontaktspuren nicht eine Folge von beispielsweise Kontamination oder Defekten, die durch Metalle und dergleichen verursacht werden; daher ist die Ausbeute an Einheiten bzw. Vorrichtungen nicht verringert. Daher beeinflussen die Kontaktspuren das Verfahren zur Verhinderung von Kontamination von Wafer in Übereinstimmung mit der vorliegenden Erfindung nicht. Da der Waferrand eher nah an der Vorder-Oberfläche, wo Einheiten bzw. Vorrichtungen gebildet werden, ist, würde die Kontamination an dem Rand des Wafers aufgrund von Kreuzkontamination ein Hauptgrund der Verringerung in der Ausbeute an Einheiten bzw. Vorrichtungen sein.
  • Allerdings kann mindestens die Rückseiten-Oberfläche der Vorder- und Rückseiten-Oberflächen des Wafers im Voraus mit einem Schutzmaterial, z. B. einem Oxidfilm, überzogen werden, um das Schutzleistungsvermögen der Rückseiten-Oberfläche gegen die Kontaktzeichen zu verbessern. Beispiele des Oxidfilms umfassen einen natürlichen Oxidfilm, der dadurch erhalten wird, dass der Wafer in der Atmosphäre gelassen wird, und thermische Oxidfilme, die dadurch gebildet werden, dass verschiedene thermische Behandlungen an dem Wafer durchgeführt werden. Alternativ kann ein Oxidfilm dadurch gebildet werden, dass beispielsweise SC-1-Reinigung oder Ozonreinigung des Wafers durchgeführt wird. Als eine weitere Alternative kann ein Oxidfilm auf der Rückseiten-Oberfläche des Wafers dadurch gebildet werden, dass Ozonwasser auf die Rückseiten-Oberfläche des Wafers unter Verwendung eines Einzelwafer-Reinigers gesprüht wird. Vakuum-Spannen der Rückseiten-Oberfläche des Wafers danach würde Kontaktzeichen auf dem Oxidfilm, der wie oben erwähnt gebildet wird, auf der Rückseiten-Oberfläche des Wafers zurücklassen. Allerdings können diese Kontaktzeichen durch Entfernung des Oxidfilms auf der Rückseiten-Oberfläche zum Beispiel durch Flusssäurereinigung und/oder anschließende alkalische Reinigung nach dem Prüfungsschritt entfernt werden.
  • Die Dicke des gebildeten Oxidfilms ist in einem Bereich von 5–1000 Angström. Ein Oxidfilm, der eine Dicke von weniger als 5 Angström hat, ist so dünn, dass ein Kontaktzeichen auf der Rückseiten-Oberfläche des Wafers selbst nach der Entfernung des Oxidfilms zurückbleibt. Andererseits beansprucht es mehr Zeit, einen Oxidfilm, der eine Dicke von mehr als 1000 Angström hat, zu bilden, was in verringerter Produktivität resultiert. Die bevorzugte Dicke des Oxidfilms ist in einem Bereich von 5–20 Angström. Die Dicke in diesem Bereich kann verhindern, dass das Kontaktzeichen auf der Rückseiten-Oberfläche des Wafers nach Entfernung des Oxidfilms zurückbleibt, und kann weiterhin Verringerung der Produktivität verhindern.
  • Daher kann, selbst in Fällen, wo die Ränder des Wafers, der durch DSP poliert wurde, kontaminiert sind und die Kontamination auf den Rändern des Wafers nicht vollständig durch abschließende Reinigung der Wafer entfernt wird, Kreuzkontamination zwischen den Wafer in dem Waferqualitätsprüfungsschritt verhindert werden und Wafer mit verringerter Kontamination können entsprechend erhalten werden.
  • Die Kreuzkontamination zwischen solchen Wafer kann durch das zuvor genannte Verfahren zur Verhinderung von Kontamination von Wafer, d. h., das Verfahren, das Halten eines Randes eines Wafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Wafers während des Qualitätsprüfungsschrittes umfasst, verhindert werden. Allerdings kann es selten vorkommen, dass der Halter in dem Prüfungsapparat kontaminiert ist, z. B. da ein Wafer, der durch einen Fehler, der vor dem Qualitätsprüfungsschritt erfolgt ist, kontaminiert ist, zu dem Prüfungsschritt geschickt wird, oder da ein Wafer mit schlechter Reinheit aus Versehen durch den Prüfungsapparat aufgrund von menschlichen Fehlern überprüft wird. Selbst wenn eine solche Kontamination auftritt, wird, mit den Haltepositionen wie oben beschrieben, der kontaminierte Halter zum Stützen der Rückseiten-Oberfläche des Wafers durch Wafer mit hoher Reinheit gereinigt. Entsprechend kann die Reinheit des Halters wieder hergestellt werden, während der Prüfungsschritt kontinuierlich durchgeführt wird.
  • Als nächstes wird das Verfahren zur Überprüfung von Wafer der vorliegenden Erfindung beschrieben werden. Das Verfahren zur Überprüfung von Wafer der vorliegenden Erfindung umfasst Halten eines Randes eines Wafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Wafers in dem Qualitätsprüfungsschritt, wobei Kreuzkontamination zwischen solchen Wafern verhindert wird. Entsprechend sind beliebige Verfahren nicht limitiert, mit Ausnahme der Wafer-Haltepositionen in dem obigen Prüfungsverfahren. Im Speziellen werden in dem Prüfungsschritt die gereinigten Siliciumwafer im Hinblick auf Ebenheit bzw. Flachheit, die Anzahl an Partikeln, Schädigung, Kontamination und dergleichen überprüft. Im Folgenden wird beispielhafter Weise ein Verfahren zur Überprüfung der Ebenheit von Wafer und der Anzahl an Partikeln auf den Wafer-Oberflächen beschrieben werden.
  • (Ebenheit)
  • Die Ebenheit des Wafers kann gemessen werden unter Verwendung eines Ebenheit-Messapparates vom Kapazitätstyp, optischen Typ oder dergleichen. Zum Beispiel, wenn ein Kapazitätstyp-Messapparat verwendet wird, wird ein Siliciumwafer, der überprüft werden soll, zwischen zwei Sensoren an den Vorder- und Rückseiten-Oberflächen des Wafers positioniert und die Kapazitäten zwischen den Sensoren und dem Wafer werden gemessen während der Wafer rotiert wird. Die Dicke des Wafers wird bestimmt unter Verwendung des Abstands zwischen den Sensoren, des Abstands zwischen dem Sensor und der Vorder-Oberfläche und des Abstands zwischen dem Sensor und der Rückseiten-Oberfläche, wodurch die Ebenheit aus der erhaltenen Dicke berechnet wird. Alternativ kann, wenn ein Ebenheits-Messapparat vom optischen Typ verwendet wird, die Dicke des Wafers durch die Aufnahme des Interferenzmusters, das durch die Phasendifferenz zwischen dem Licht, das von der Referenzebene reflektiert wird, und dem Licht, das von der Wafer-Oberfläche reflektiert wird, mit einer CCD-Kamera und die direkte Messung der Höhendifferenz zwischen den Oberflächen des Wafers erhalten werden.
  • (Die Anzahl an Partikeln)
  • Partikel oder Kristalldefekte, die auf der Oberfläche von jedem Siliciumwafer vorliegen, werden mit einem Partikelüberprüfungsapparat untersucht. Im Speziellen wird die Oberfläche von jedem Wafer, der untersucht werden soll, mit Laserlicht bestrahlt und das Laserlicht, das von dem Wafer gestreut wird, wird als Signallicht von dem Partikelüberprüfungsapparat detektiert und Defekte werden als Lichtpunkt-Defekte (im Folgenden als „LPD” bezeichnet) detektiert unter Verwendung der Intensität des Signallichts. Bei dieser Gelegenheit wird die Beziehung zwischen der Größe der Standardpartikel, die eine bekannte Größe haben, und der Intensität des Lichts, das von den Standardpartikeln gestreut wird, im Voraus bestimmt. Die Qualität der Wafer-Oberfläche wird bewertet, indem gezählt wird, wie viel mal die Intensität des detektierten Signallichtes (nämlich die Größe der LPD) einen vorbestimmten Schwellenwert übersteigt.
  • Daher können die Wafer überprüft werden, während Kreuzkontamination zwischen den Wafer während des Waferqualitätsprüfungsschrittes verhindert wird, selbst in Fällen, wo die Ränder der Wafer, die durch DSP poliert wurden, kontaminiert sind und die Kontamination auf den Rändern der Wafer durch abschließende Reinigung der Wafer nicht vollständig entfernt wird.
  • Anschließend wird das Verfahren zur Herstellung von Siliciumwafern in Übereinstimmung mit der vorliegenden Erfindung beschrieben werden. Das Verfahren der Herstellung eines Wafers in Übereinstimmung mit der vorliegenden Erfindung ist gekennzeichnet durch Halten eines Randes eines Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen und Halten einer Rückseiten-Oberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes, wodurch Kreuzkontamination zwischen solchen Wafer verhindert wird, wie oben beschrieben. Entsprechend sind beliebige spezifische Verfahren nicht limitiert, mit Ausnahme der Wafer-Haltepositionen in dem obigen Herstellungsverfahren. Im Folgenden wird ein Verfahren zur Herstellung von Siliciumwafern in Übereinstimmung mit der vorliegenden Erfindung in Bezug auf 1 beschrieben werden.
  • Zuerst wird in Schritt S1 ein Siliciumingot hergestellt, z. B. durch Schmelzen von polykristallinem Silicium, das bei etwa 1400°C in einen Quarztiegel gegeben wird, dann Eintauchen eines Impfkristalls in die Siliciumschmelze und Herausziehen des Impfkristalls während der Impfkristall rotiert wird, in Übereinstimmung mit dem Czochralski-Verfahren (CZ-Verfahren). Bei dieser Gelegenheit wird z. B. Bor, Phosphor oder dergleichen dotiert um den vorbestimmten Widerstand zu erhalten. Zusätzlich kann die Konzentration an Sauerstoff in dem Siliciumingot durch das magnetische Czochralski-Verfahren (MCZ-Verfahren), in dem ein magnetisches Feld angelegt wird, wenn ein Ingot hergestellt wird, kontrolliert werden.
  • Als nächstes wird in Schritt S2 die Peripherie des erhaltenen Siliciumingots abgeschliffen, um zu ermöglichen, dass der Ingot einen konstanten Durchmesser hat, und der abgeschliffene Siliciumingot wird dann in Siliciumwafer, die eine Dicke von etwa 1 mm haben, unter Verwendung einer Drahtsäge oder einer Innendurchmesser(ID)-Säge-Schneidemaschine geschnitten.
  • Anschließend werden in Schritt S3 die Siliciumwafer, die in S2 erhalten wurden, an einen Polierapparat überführt und die Siliciumwafer werden Läppen unterworfen unter Verwendung von Alumina-Schleifmitteln oder dergleichen. Daher werden die Wafer so hergestellt, dass sie eine vorbestimmte Dicke haben, was es ermöglicht, dass die Vorder- und Rückseiten-Oberflächen der Wafer paralleler sind.
  • Danach wird in Schritt S4 Abweichung, die durch die Verfahren, die dem Prüfungsschritt vorangehen, verursacht ist, durch Säure-Ätzen unter Verwendung einer wässrigen Lösung, die aus mindestens einer von Flusssäure, Salpetersäure, Essigsäure und Phosphorsäure hergestellt ist, Alkali-Ätzen unter Verwendung einer wässrigen Kaliumhydroxidlösung, wässrigen Natriumhydroxidlösung oder dergleichen; oder Kombinationen des Säure-Ätzens und des Alkali-Ätzens entfernt.
  • Anschließend werden in Schritt S5 die Siliciumwafer, die durch Ätzen hergestellt wurden, Hochglanzpolieren unter Verwendung eines Polierapparates unterworfen. In der vorliegenden Erfindung wird DSP durchgeführt, bei dem die beiden Oberflächen der Wafer poliert werden. Im Speziellen werden die beiden Oberflächen von jedem Siliciumwafer hochglanzpoliert, indem jeder Siliciumwafer in einem Loch eines Trägers gehalten wird; der Wafer zwischen einer oberen Oberflächenplatte und einen unteren Oberflächenplatte, an die jeweils ein Poliertuch angebracht ist, sandwichartig positioniert wird, Schlamm, beispielsweise kolloidales Silica, z. B. auf die Lücken zwischen dem Wafer und den oberen und unteren Oberflächenplatten aufgebracht wird; und der Träger und die oberen und unteren Oberflächenplatten in gegenseitigen Gegenrichtungen rotiert werden. Somit können Wafer, die eine hohe Ebenheit mit verringerten Unregelmäßigkeiten auf den Wafer-Oberflächen haben, erhalten werden.
  • Als nächstes werden in Schritt S6 Siliciumwafer, die durch doppelseitiges Polieren poliert wurden, an einen Reinigungsschritt geschickt, so dass Partikel oder organische Materialien, Metalle und/oder dergleichen auf den Wafer-Oberflächen unter Verwendung von beispielsweise einer SC1-Reinigungslösung, die eine Mischung aus wässrigem Ammoniak, einer Wasserstoffperoxidlösung und Wasser ist, oder einer SC2-Reinigungslösung, die eine Mischung aus Salzsäure, einer Wasserstoffperoxidlösung und Wasser ist, entfernt werden.
  • Schließlich werden in Schritt S7 die gereinigten Siliciumwafer an den Prüfungsschritt geschickt und die Ebenheit der Wafer, die Anzahl an LPD auf den Wafer-Oberflächen, Schädigungen, Kontamination auf den Wafer-Oberflächen und dergleichen werden untersucht wie in der oben beschriebenen Überprüfung der vorliegenden Erfindung. Hierbei ist es beim Halten der Wafer, die an den Prüfungsschritt geschickt werden, wichtig, sie nicht an den Rändern der Wafer, sondern an den Rückseiten-Oberflächen davon durch Spannen zu halten. Nur Wafer, die die gewünschte Qualität erreichen und diesen Prüfungsschritt bestehen, werden als Produkte verschickt werden.
  • Es ist zu beachten, dass geglühte Wafer, epitaktische Wafer, SOI(Silicium auf Isolator, „silicon an insulator”)-Wafer und dergleichen optional erhalten werden können durch Glühen oder Aufwachsen eines epitaktischen Films auf die Wafer, die durch die vorangehenden Schritte erhalten wurden.
  • Daher kann, selbst in Fällen, wo Ränder der Wafer, die durch DSP poliert wurden, kontaminiert sind und die Kontamination auf den Rändern der Wafer durch abschließende Reinigung der Wafer nicht vollständig entfernt wird, Kreuzkontamination zwischen den Wafer während des Waferqualitätsprüfungsschrittes verhindert werden und Wafer mit verringerter Kontamination können entsprechend erhalten werden.
  • BEISPIELE
  • Beispiele der vorliegenden Erfindung werden unten beschrieben werden.
  • (Beispiel der Erfindung)
  • Siliciumwafer, die einen Durchmesser von 300 mm haben, wurden erhalten durch In-Scheiben-Schneiden von gezüchtetem Einkristall-Silicium und wurden durch DSP in Übereinstimmung mit den Verfahrensschritten von Schritt S1 bis Schritt S5 in 1 poliert. Jeder Siliciumwafer wurde bearbeitet und überführt durch Halten an einem Rand des Wafers nach dem DSP-Schritt (Schritt S5) und vor dem Qualitätsprüfungsschritt. Der Wafer wurde in dem abschließenden Reinigungsschritt (Schritt S6) gereinigt und dann zu einem Partikelüberprüfungsapparat in dem Qualitätsprüfungsschritt (Schritt S7) überführt, wodurch Partikel auf dem Wafer überprüft wurden, wobei die Rückseiten-Oberfläche durch Vakuum-Spannen gehalten wurde. Danach wurden die Metall-Kontamination-Level (MCL) der Rückseitenoberfläche und der Endteile der Siliciumwafer analysiert. In der abschließenden Reinigung (Schritt S6) oben wurden die Vorder- und Rückseiten-Oberflächen der Wafer unter Verwendung einer SC-1-Reinigungslösung gereinigt, wodurch ein Oxidfilm mit einer Dicke von etwa 10 Angström auf den Vorder- und Rückseiten-Oberflächen des Wafers gebildet wurde. Die Rückseiten-Oberfläche des Wafers wurde durch Vakuum-Spannen gehalten, wobei der Oxidfilm auf der Rückseiten-Oberfläche des Wafers gebildet war. Der Oxidfilm, der auf den Vorder- und Rückseiten-Oberflächen des Wafers gebildet worden war, wurde durch Flusssäurereinigung und alkalische Reinigung im Anschluss an die Flusssäurereinigung nach dem Qualitätsprüfungsschritt (Schritt S7) entfernt. Eine alkalische Reinigungslösung (SC-1-Reinigungslösung), die als Hauptkomponenten Ammoniak und Wasserstoffperoxid enthielt, wurde in der alkalischen Reinigung verwendet.
  • 2(a) und 2(b) sind Graphen von Plots, die Beispiele der Ergebnisse der Untersuchung der MCL, die die MCL der Ränder bzw. der Rückseiten-Oberflächen der Siliciumwafer zeigen, zeigen. Die Wafer für die Untersuchung wurden ausgewählt aus Kassetten von Wafer, die durch die Verfahrensschritte bearbeitet worden waren, wobei jede Kassette 25 Wafer umfasste, und 27 Wafer, die einer nach dem anderen nach der Qualitätsprüfung ausgewählt wurden, wurden bewertet. Auch wenn die gemessenen Werte analytische Fehler umfassen, kann die Variation der Kontaminationslevel durch die Verfahrensschritte vor dem Qualitätsprüfungsschritt als beobachtet angesehen werden. Wie in diesen Graphen gesehen wird, wurde in den Fällen von MCL, die um eine Stelle höher waren, wie in 3(b) für die Rückseiten-Oberfläche und in 4(a) für die Endteile, wie später beschrieben wird, gezeigt ist, der Memoryeffekt, der höhere Kontaminationslevel der Wafer, die später überprüft werden sollen, verursacht, nicht gefunden. Und zwar war die Variation des Kontaminationslevels in jeder Charge unabhängig von einer anderen und es wurde nicht gefunden, dass Kreuzkontamination auftritt. Weiterhin, da die Rückseiten-Oberflächen der hochglanzpolierten Wafer durch Vakuum-Spannen gehalten wurden, wurde gefunden, dass das Kontaminationslevel auf den Rückseiten-Oberflächen der Wafer innerhalb des Bereichs von normalen Werten liegt, wie in 2(b) gezeigt ist. Daher, selbst wenn der Halter des Qualitätsprüfungsapparates, der die Rückseiten-Oberfläche des Wafers durch Vakuum-Spannen hält, kontaminiert ist, z. B. aufgrund der Tatsache, dass ein Wafer mit schlechter Reinheit aus Versehen durch einen Überprüfungsapparat untersucht wird, wie oben beschrieben ist, werden Wafer, die jeweils eine gereinigte Rückseiten-Oberfläche haben, kontinuierlich in den Prüfungsapparat geladen. Daher kann der Halter des Apparates durch die Selbstreinigungsaktion sauber gehalten werden. Zusätzlich wurde gefunden, dass keine Kontaktzeichen auf der Rückseiten-Oberfläche von jedem Wafer nach der Entfernung des Oxidfilms darauf nach dem Qualitätsprüfungsschritt (Schritt S7) zurückblieben.
  • (Vergleichsbeispiel 1)
  • Siliciumwafer, die einen Durchmesser von 200 mm haben, wurden durch In-Scheiben-Schneiden von gezüchtetem Einkristall-Silicium erhalten und wurden durch SSP (einseitiges Polieren „single sided polishing”) poliert. Die Siliciumwafer wurden bearbeitet und überführt durch „Rückseiten-Oberflächen”-Halten nach dem SSP-Schritt und vor dem Qualitätsprüfungsschritt. Die Wafer wurden in der abschließenden Reinigung gereinigt und dann zu einem Partikelüberprüfungsapparat in dem Qualitätsprüfungsschritt überführt, wobei Partikel auf jedem Siliciumwafer überprüft wurden, während die „Rückseiten-Oberflächen” gehalten wurden. Danach wurden die MCL der Rückseiten-Oberflächen und Ränder der Siliciumwafer analysiert. Die Wafer für die MCL-Untersuchung wurden ausgewählt aus Kassetten von Wafer, die durch die Verfahrensschritte bearbeitet worden waren, wobei jede Kassette 25 Wafer umfasste, und insgesamt 27 Wafer, die einer nach dem anderen nach der Qualitätsüberprüfung ausgewählt wurden, wurden wie die vorangehenden bewertet. Die analysierten Elemente waren Schwermetalle, einschließlich Eisen, Nickel und Chrom, und Leichtmetalle, einschließlich Natrium, Kalium und Calcium, wie auch bei den vorangehenden. 3(a) und 3(b) sind Graphen, die Zeitreihen-Plots der Ergebnisse der Untersuchung, die die MCL der Ränder bzw. der Rückseiten-Oberflächen der Siliciumwafer zeigen, zeigen. Ausgehend von diesen Ergebnissen wird davon ausgegangen, dass Kreuzkontamination in der frühen Stufe der Zeitreihen oder davor aufgetreten ist. Wie aus 3(b) ersichtlich ist, wurde im Gegensatz zu einer Variation, die unabhängig von einer Charge zu einer anderen ist, wie in 2 gesehen wird, selbst wenn die Rückseiten-Oberfläche eines Wafers vor dem Qualitätsprüfungsschritt kontaminiert ist, gefunden, dass der Effekt der Kontamination von dem kontaminierten Wafer auf verschiedene Chargen von Wafer übertragen wurde. Daher werden Waferkontaktteile von Apparaten der früheren Generationen, beispielsweise für SSP, im Allgemeinen regelmäßig gereinigt. Weiterhin werden Waferkontaktteile von Apparaten einer früheren Generation, beispielsweise für SSP, relativ leicht gereinigt, im Gegensatz zu Apparaten mit Mini-Umgebung für Wafer, die einen Durchmesser von 300 mm haben.
  • (Vergleichsbeispiel 2)
  • Siliciumwafer, die einen Durchmesser von 300 mm haben, wurden durch In-Scheiben-Schneiden von gezüchtetem Einkristall-Silicium erhalten und wurden durch DSP poliert, was ein neueres Bearbeitungsverfahren als SSP ist. Die Siliciumwafer wurden bearbeitet und überführt durch „Endteil”-Halten nach dem DSP bis vor der Qualitätsprüfung. Jeder Wafer wurde in der abschließenden Reinigung gereinigt und dann an einen Partikelüberprüfungsapparat in dem Qualitätsprüfungsschritt überführt, wobei Partikel auf dem Siliciumwafer überprüft wurden, während der „Rand” gehalten wurde. Danach wurden die MCL der Rückseiten-Oberflächen und Ränder der Siliciumwafer analysiert. Die Wafer für die MCL-Untersuchung wurden ausgewählt aus Kassetten von Wafer, die durch die Verfahrensschritte bearbeitet worden waren, wobei jede Kassette 25 Wafer umfasste, und insgesamt 27 Wafer, die einer nach dem anderen nach der Qualitätsüberprüfung ausgewählt wurden, wurden wie die vorangehenden bewertet. Die analysierten Elemente waren Schwermetalle, einschließlich Eisen, Nickel und Chrom, und Leichtmetalle, einschließlich Natrium, Kalium und Calcium, wie auch bei den vorangehenden. 4(a) und 4(b) sind Graphen, die Zeitreihen-Plots der Ergebnisse der Untersuchung, die die MCL der Ränder bzw. der Rückseiten-Oberflächen der Siliciumwafer zeigen, zeigen. Wie aus 4(a) ersichtlich ist, wird es, im Gegensatz zu einer Variation, die unabhängig von einer Charge zu einer anderen ist, wie in 2 gesehen wird, wenn es einen Wafer mit einem MCL, das um eine Stelle höher ist, gibt, aufrecht erhalten, dass verschiedene Chargen von Wafer, die dem Wafer mit dem hohen MCL folgen, höhere MCL an den Rändern haben und ein hoher MCL bleibt bestehen. Daher wird angenommen, dass Kreuzkontamination aufgetreten ist. Insbesondere für Überprüfungsapparate der letzten Jahre wird Hochgeschwindigkeitswaferhandhabung benötigt und Ränder von Wafer werden merklich abgenutzt; daher ist Staubemission aufgrund einer langen Nutzungsdauer ebenfalls eine Sorge. In diesem Zusammenhang ist lediglich regelmäßiges Reinigen nicht ausreichend, sodass die abgenutzten Waferkontaktteile im Allgemeinen durch neue ersetzt werden. Allerdings sind Apparate dieser Generation solche mit Mini-Umgebung und es ist nicht erstrebenswert, die Apparate regelmäßig für die Reinigung zu öffnen. Weiterhin erfordert der Austausch der Waferkontaktteile langfristige Aussetzung der Verwendung. Solche Umstände sind schwerwiegende Probleme insbesondere für Partikelüberprüfungsapparate.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2002-033378 A [0003]

Claims (12)

  1. Verfahren zur Verhinderung von Kontamination von Siliciumwafern, die hergestellt werden durch eine Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, wobei das Verfahren umfasst: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  2. Verfahren gemäß Anspruch 1, wobei der Schritt des Haltens der Rückseiten-Oberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  3. Verfahren gemäß Anspruch 1 oder Anspruch 2, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  4. Verfahren gemäß Anspruch 3, wobei die Dicke des Oxidfilms in einem Bereich von 5 bis 1000 Angström ist.
  5. Verfahren zur Überprüfung von Siliciumwafern, die hergestellt werden durch eine Produktionslinie, in der ein Siliciumwafer Polieren an seinen Vorder- und Rückseiten-Oberflächen unterworfen wird und dann zu einem Qualitätsprüfungsschritt geschickt wird, um die Qualität des Siliciumwafers zu bewerten, wobei das Verfahren umfasst: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  6. Verfahren gemäß Anspruch 5, wobei der Schritt des Haltens der Rückseiten-Oberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  7. Verfahren gemäß Anspruch 5 oder Anspruch 6, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  8. Verfahren gemäß Anspruch 7, wobei die Dicke des Oxidfilms in einem Bereich von 5 bis 1000 Angström ist.
  9. Verfahren zur Herstellung von Siliciumwafern, das die Schritte des Polierens von Vorder- und Rückseiten-Oberflächen eines Siliciumwafers, der durch In-Scheiben-Schneiden eines Siliciumingots erhalten wird, und dann der Durchführung einer Qualitätsprüfung an dem Siliciumwafer umfasst, wobei das Verfahren durchgeführt wird durch: Halten eines Randes des Siliciumwafers in Schritten, die dem Qualitätsprüfungsschritt vorangehen, und Halten der Rückseiten-Oberfläche des Siliciumwafers während des Qualitätsprüfungsschrittes.
  10. Verfahren gemäß Anspruch 9, wobei der Schritt des Haltens der Rückseiten-Oberfläche des Siliciumwafers durch Vakuum-Spannen oder elektrostatisches Spannen durchgeführt wird.
  11. Verfahren gemäß Anspruch 9 oder Anspruch 10, das zusätzlich die Bildung eines Oxidfilms mindestens auf der Rückseiten-Oberfläche des Siliciumwafers, dem Qualitätsprüfungsschritt vorangehend, umfasst.
  12. Verfahren gemäß Anspruch 11, wobei die Dicke des Oxidfilms in einem Bereich von 5 bis 1000 Angström ist.
DE112011101877.0T 2010-06-01 2011-06-01 Verfahren zur Verhinderung von Kontamination von Wafern und Verfahren zur Herstellung von Wafern Active DE112011101877B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010125734 2010-06-01
JP2010-125734 2010-06-01
PCT/JP2011/003094 WO2011152051A1 (ja) 2010-06-01 2011-06-01 ウェーハの汚染防止方法、検査方法および製造方法

Publications (2)

Publication Number Publication Date
DE112011101877T5 true DE112011101877T5 (de) 2013-04-11
DE112011101877B4 DE112011101877B4 (de) 2020-03-26

Family

ID=45066442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101877.0T Active DE112011101877B4 (de) 2010-06-01 2011-06-01 Verfahren zur Verhinderung von Kontamination von Wafern und Verfahren zur Herstellung von Wafern

Country Status (4)

Country Link
JP (1) JP5500249B2 (de)
KR (1) KR101356400B1 (de)
DE (1) DE112011101877B4 (de)
WO (1) WO2011152051A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860919B1 (ko) 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033378A (ja) 2000-07-19 2002-01-31 Mimasu Semiconductor Industry Co Ltd ウェーハハンドリング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591291Y2 (ja) * 1992-01-22 1999-03-03 東京航空計器株式会社 円盤状物品の保持装置
JPH09270401A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
JPH11156771A (ja) * 1997-11-28 1999-06-15 Dainippon Screen Mfg Co Ltd 基板搬送装置および基板搬送方法
JP2004079587A (ja) * 2002-08-09 2004-03-11 Reitetsukusu:Kk ウエハ回転装置とこれを有する端部傷検査装置
JP2004087522A (ja) * 2002-08-22 2004-03-18 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
KR20040040794A (ko) * 2002-11-08 2004-05-13 주식회사 실트론 실리콘 웨이퍼 표면의 오염 검사 방법
KR100825528B1 (ko) * 2002-12-27 2008-04-25 주식회사 실트론 실리콘웨이퍼의 연마 방법 및 연마 장치
US20050110287A1 (en) * 2003-10-24 2005-05-26 Ade Corporation 200 MM notched/flatted wafer edge gripping end effector
JP4337581B2 (ja) * 2004-02-27 2009-09-30 信越半導体株式会社 半導体ウエーハの両面研磨装置及び割れ検査方法
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033378A (ja) 2000-07-19 2002-01-31 Mimasu Semiconductor Industry Co Ltd ウェーハハンドリング装置

Also Published As

Publication number Publication date
DE112011101877B4 (de) 2020-03-26
WO2011152051A1 (ja) 2011-12-08
KR20130054969A (ko) 2013-05-27
JPWO2011152051A1 (ja) 2013-07-25
JP5500249B2 (ja) 2014-05-21
KR101356400B1 (ko) 2014-01-28

Similar Documents

Publication Publication Date Title
DE102005034120B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010026351B4 (de) Verfahren und Vorrichtung zur Untersuchung einer Halbleiterscheibe
DE102007044924A1 (de) Verfahren des Identifizierens von Kristalldefektbereichen in monokristallinem Silizium unter Verwendung von Metalldotierung und Wärmebehandlung
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE102019202027B4 (de) Verfahren zum Herstellen eines SiC-Substrats
DE102009011622A1 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
KR102297269B1 (ko) 실리콘 웨이퍼의 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
DE102008023054A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE112016004752T5 (de) Verfahren zum Ermitteln von Defektregionen
DE112007001361B4 (de) Verfahren zur Durchführung einer COP-Evaluierung an einem EinkristallSiliciumwafer
DE112014003792B4 (de) Verfahren zum Bewerten von Polier-Pads und Verfahren zum Polieren von Wafern
DE102019127412A1 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
JP4537643B2 (ja) シリコン単結晶ウェーハの製造方法
DE102013002637A1 (de) Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
DE112017006630T5 (de) SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
DE112011101877T5 (de) Verfahren zur Verhinderung von Kontamination von Wafern, ein Verfahren zur Überprüfung von Wafern und Verfahren zur Herstellung von Wafern
JP5606180B2 (ja) シリカ微粒子の測定方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
EP3940124B1 (de) Kristallstück aus monokristallinem silizium
KR20040045986A (ko) 실리콘 웨이퍼 또는 실리콘 단결정 잉곳의 결함 영역 구분방법
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
DE102008049774A1 (de) Prozessinterne Überwachung der Metallkontamination während der Bearbeitung von Mikrostrukturen
DE19641070A1 (de) Verfahren zur Charakterisierung von Defekten
DE19840197A1 (de) Verfahren und Vorrichtung zur Qualitätskontrolle sowie zur Prozeßsteuerung ind er Siliziumwaferfertigung
DE102010017557A1 (de) Verfahren zur Qualitätskontrolle eines zu prozessierenden Substrats

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final