DE19641070A1 - Verfahren zur Charakterisierung von Defekten - Google Patents

Verfahren zur Charakterisierung von Defekten

Info

Publication number
DE19641070A1
DE19641070A1 DE1996141070 DE19641070A DE19641070A1 DE 19641070 A1 DE19641070 A1 DE 19641070A1 DE 1996141070 DE1996141070 DE 1996141070 DE 19641070 A DE19641070 A DE 19641070A DE 19641070 A1 DE19641070 A1 DE 19641070A1
Authority
DE
Germany
Prior art keywords
silicon wafer
defects
defect
silicon
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996141070
Other languages
English (en)
Inventor
Dieter Dipl Phys Dr Graef
Gertrud Valouch
Michael Dipl Phys Dr Brohl
Ruediger Dipl Phys Dr Schmolke
Monique Dipl Chem Dr Suhren
Peter Dipl Phys Dr Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE1996141070 priority Critical patent/DE19641070A1/de
Publication of DE19641070A1 publication Critical patent/DE19641070A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Gegenstand der Erfindung ist ein Verfahren zur Charakterisie­ rung von Defekten auf der Seitenfläche einer Siliciumscheibe.
Siliciumscheiben werden beispielsweise dadurch bereitgestellt, daß man sie von einem Einkristall mit Hilfe einer Innenloch- oder einer Drahtsäge abtrennt. Eine dabei entstehende Silici­ umscheibe besitzt eine Vorder- und eine Rückseite, die im Zu­ sammenhang mit der vorliegenden Erfindung Seitenflächen ge­ nannt werden, und eine ihrer Umfangslinie folgende Kante. Die Einkristalle erhält man üblicherweise gemäß dem Czochralski-Ver­ fahren (CZ-Verfahren), bei dem die Schmelze, aus der der Einkristall gezogen wird, in einem Tiegel ruht, oder nach dem Zonenziehverfahren (FZ-Verfahren), bei dem kein Tiegel benö­ tigt wird. Es gibt kein Verfahren, das Einkristalle mit per­ fektem Kristallgitter zu erzeugen vermag. Sowohl nach dem CZ-Verfahren gezogene, als auch nach dem FZ-Verfahren gezogene Einkristalle haben Fehlordnungen im Kristallgitter, die als as-grown Defekte (nachfolgend nur "Defekte" genannt) bezeich­ net werden.
Da Defekte die Weiterverarbeitung der Siliciumscheiben zu elektronischen Bauelementen empfindlich stören können, fällt der Charakterisierung von Defekten große Bedeutung zu. Nur mit einer leistungsfähigen Analytik lassen sich verläßliche Aussa­ gen über die Defekte, beispielsweise über die Defektgröße und die Defektdichte, treffen. Es sind verschiedene Methoden zur Charakterisierung von Defekten bekannt.
Beim sogenannten FPD-Test (Flow Pattern Defect) wird eine Si­ liciumscheibe mit einer oxidierenden Chromätze, z. B. einer so­ genannten Secco-Ätze, geätzt. Durch diese Vorbehandlung werden Defekte für die Betrachtung unter einem Mikroskop sichtbar gemacht. Nachteilig an dieser Methode ist, daß eine ganzflä­ chige quantitative Erfassung der Defekte auf der Seitenfläche einer Siliciumscheibe sehr zeitaufwendig ist und die Silicium­ scheibe durch die Vorbehandlung mit Metallspuren verunreinigt wird, so daß eine Weiterverwendung der Siliciumscheibe zur Herstellung elektronischer Bauelemente ausgeschlossen ist.
Beim sogenannten GOI-Test (Gate Oxide Integrity) wird durch eine oxidierende thermische Behandlung auf der Seitenfläche einer polierten Siliciumscheibe eine dünne Oxidschicht er­ zeugt. Dann werden MOS-Kontakte (Metal On Silicon) auf die Oxidschicht aufgebracht und die elektrische Durchbruchsfestig­ keit der Oxidschicht geprüft. Die Defektcharakterisierung er­ folgt durch die Angabe einer GOI-Defektdichte. Nachteilig an dieser Präparationsmethode ist, daß wegen der nicht beliebig klein aufbringbaren Kontakte nur eine vergleichsweise niedrige laterale Auflösung möglich ist und statistische Aussagen über die Defekte durch die begrenzte Anzahl von Kontakten mit einer gewissen Unsicherheit behaftet sind. Durch die erforderlichen Temperaturbehandlungen sowie die Strukturierung und Metalli­ sierung der Scheibenoberfläche sind die Siliciumscheiben nach dem GOI-Test zur Herstellung elektronischer Bauelemente nicht weiter verwendbar.
Beim sogenannten COP-Test (Crystal Originated Particles) wird eine polierte Siliciumscheibe mit einer alkalischen Lösung, beispielsweise mit einer sogenannten SC1-Lösung, die NH₄OH, H₂O₂ und H₂O enthält, vorbehandelt (J. Ryuta, E. Morita, T. Tanaka, Y. Shimanuki, Jpn. J. Appl. Phys. 29, L1947 (1990)). Die Charakterisierung von Defekten erfolgt anschließend mit einem kommerziellen Oberflächeninspektions-Gerät, wobei Defekte als Lichtpunktdefekte lokalisiert werden und ihnen auf der Basis ihres Lichtstreuverhaltens eine bestimmte Größe zugeordnet wird. Allerdings zeigte sich bisher, daß die Dauer der Vorbe­ handlung und die Temperatur und die Zusammensetzung der Be­ handlungslösung sowie der Dotierstoffgehalt in der Silicium­ scheibe einen entscheidenden Einfluß auf das Ergebnis der De­ fektcharakterisierung haben. Es ist daher häufig schwierig, die ermittelten Defektgrößen und Defektdichten richtig zu be­ werten. Darüber, daß die untersuchte Siliciumscheibe nach ei­ nem derartigen Testverfahren zur Herstellung elektronischer Bauelemente verwendet werden kann, ist nichts bekannt.
Die vorliegende Erfindung löst die Aufgabe, ein Verfahren be­ reitzustellen, das eine zuverlässige Charakterisierung von De­ fekten auf der Seitenfläche einer Siliciumscheibe ermöglicht, und die Siliciumscheibe nach der Charakterisierung der Defekte in einen Zustand bringt, in dem sie sich zur Herstellung elek­ tronischer Bauelemente eignet.
Gegenstand der Erfindung ist ein Verfahren, das dadurch ge­ kennzeichnet ist, daß
  • a) die Siliciumscheibe mit einer alkalischen Lösung bei einer Temperatur größer 25°C behandelt und dabei eine Schicht mit einer bestimmten Dicke von der Seitenfläche der Siliciumschei­ be abgetragen wird;
  • b) Defekte auf der Seitenfläche, die durch die Behandlung ge­ mäß a) erkennbar werden, mit einem Oberflächeninspektions-Ge­ rät nach Anzahl und Größe untersucht werden; und
  • c) mindestens eine Seitenfläche der Siliciumscheibe poliert wird.
Das Verfahren liefert unabhängig vom Dotierstoffgehalt der un­ tersuchten Siliciumscheibe eine verläßliche Angabe über De­ fektgrößen und Defektdichten. Dies wird dadurch belegt, daß die Untersuchungsergebnisse bestens mit Meßwerten korrelieren, die bei einem FPD-Test oder einem GOI-Test gefunden werden. Ein besonderer Vorteil des Verfahrens entsteht dadurch, daß die untersuchte Scheibe durch den Polierschritt in einen Zu­ stand versetzt wird, in dem sie sich in Bezug auf ihre chemi­ sche Beschaffenheit und ihre Morphologie von einer polierten Siliciumscheibe nicht unterscheidet, bei der keine Defektcha­ rakterisierung vorgenommen wird. Dieser Vorteil kommt insbe­ sondere bei sehr teuren Siliciumscheiben mit Durchmessern von 200 mm und größer zum Tragen, die bisher nach der Defektcha­ rakterisierung nicht mehr zur Herstellung von elektronischen Bauelementen zur Verfügung standen. Da durch das Verfahren die Verwendbarkeit der untersuchten Siliciumscheibe nicht beein­ trächtigt wird, ist es im Grundsatz möglich, für jede Silici­ umscheibe eine Defektcharakterisierung vorzunehmen.
Unverzichtbarer Bestandteil der Erfindung ist, daß die Silici­ umscheibe mit einer alkalischen Lösung bei einer Temperatur größer 25°C vorbehandelt wird, bis auf der Seitenfläche der Siliciumscheibe ein ausreichender Materialabtrag erfolgt ist und Defekte mit einem Oberflächeninspektions-Gerät nachgewie­ sen werden können. Der notwendige Materialabtrag ist mit der unteren Detektionsschwelle des Oberflächeninspektions-Gerätes verknüpft. Bei einer typischen unteren Detektionsschwelle von < 0,12 µm ist ein Materialabtrag von mindestens 50 nm zu empfehlen.
Als alkalische Lösung wird vorzugsweise eine SC1-Lösung ver­ wendet, die NH₄OH, H₂O₂ und H₂O enthält. Besonders bevorzugt ist eine SC1-Lösung, die durch Mischen von Ammonikwasser (25%ig), wässerigem H₂O₂ (30%ig) und H₂O im Volumen-Verhältnis von 1 : 1 : 5 erhalten wird. Da im Verlauf der Behandlung NH₄OH und H₂O₂ verbraucht werden, ist vorgesehen, diese Komponenten kon­ tinuierlich oder von Zeit zu Zeit nachzuchargieren.
Bei der Vorbehandlung wird die Siliciumscheibe, vorzugsweise senkrecht stehend, vollständig in die Behandlungslösung einge­ taucht. Die Temperatur der Behandlungslösung beträgt minde­ stens 25°C, vorzugsweise 50 bis 90°C. Nach der Behandlung ist es zweckmäßig, die Siliciumscheibe zu spülen und zu trocknen. Der Materialabtrag kann aus dem durch die Behandlung entste­ henden Gewichtsverlust bestimmt werden.
Wesentlich für die Charakterisierung der Defekte ist, daß mit einem kommerziellen Oberflächeninspektions-Gerät möglichst al­ le wahrnehmbaren Defekte, mindestens jedoch alle Defekte ab einer Größe von < 0.12 µm LSE (Latex Sphere Equivalent) erfaßt werden. Dann ist sichergestellt, daß das Ergebnis der De­ fektcharakterisierung mit den Ergebnissen anderer Methoden, beispielsweise der FPD-Methode und dem GOI-Test, gut korre­ liert. Die Defekte werden gezählt und nach ihrem Lichtstreu­ verhalten einer bestimmten Größenklasse zugeordnet. Die Zuord­ nung findet mit Hilfe einer Eichung statt, die beispielsweise durch entsprechende Lichtstreuexperimente an Latexkügelchen be­ kannter Größe vorgenommen wurde.
Nach der Defektcharakterisierung wird mindestens eine Seiten­ fläche der Siliciumscheibe auf bekannte Weise poliert. Poliert werden entweder beide Seitenflächen oder die Seitenfläche, die mit dem Oberflächeninspektions-Gerät untersucht wurde, oder die dieser gegenüberliegende Seitenfläche. In jedem Fall er­ hält man eine polierte Siliciumscheibe, die sich von einer po­ lierten Siliciumscheibe nicht wesentlich unterscheidet, die nicht für eine Defektcharakterisierung präpariert wurde. Sie eignet sich bestens zur Herstellung elektronischer Bauelemente.
Die Erfindung wird nachfolgend an Beispielen vorgestellt.
Beispiel 1
Es wurden verschiedene Einkristalle mit einem Durchmesser von 200 mm gemäß dem CZ-Verfahren hergestellt und zu polierten Si­ liciumscheiben der Kategorien CZ1-CZ3 verarbeitet. Wegen unter­ schiedlich gewählter Bedingungen bei der Herstellung der Ein­ kristalle waren für Siliciumscheiben verschiedener Kategorien unterschiedliche Defektgrößenverteilungen zu erwarten. Die Siliciumscheiben wurden mit einer SC1-Lösung (NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5) bei 85°C behandelt, gespült und mit einem kommerziellen Oberflächeninspektions-Gerät auf Defekte unter­ sucht. Der Fig. 1 ist zu entnehmen, daß die Größenverteilung der detektierten Defekte (LPD = Light Point Defects) mit der Behandlungszeit zunimmt. Die relative Anzahl der Defekte bei Siliciumscheiben unterschiedlicher Kategorien ändert sich deutlich im Verlauf der Behandlungszeit (Fig. 2). Eine Korrela­ tion mit entsprechenden GOI Defektdichten wird erst nach aus­ reichend langer Behandlungszeit erreicht (Fig. 3). Es läßt sich gut erkennen, daß wegen dieser Änderung erst ab einer Behand­ lungszeit von ungefähr zwei Stunden bei den beschriebenen SC1-Bedingungen mit zuverlässigen Untersuchungsergebnissen ge­ rechnet werden kann. Gemäß Fig. 4 wirken sich lange Behand­ lungszeiten kaum negativ auf die Oberflächenrauhigkeit aus. Die Oberflächenrauhigkeit, bestimmt durch ein kommerzielles Meßgerät und angegeben in Haze/ppm, steigt nur geringfügig mit der Behandlungsdauer an. Polieren nach der SC1-Behandlung führt zu einer Siliciumscheibe, die sich in bezug auf Oberflä­ chenqualität (Metallkontamination, Rauhigkeit), insbesondere auch LPD (Light Point Defect) nicht von einer polierten Sili­ ciumscheibe unterscheidet (Fig. 5). In dieser Figur ist auch die gute Reproduzierbarkeit der beschriebenen COP-Defektcha­ rakterisierung mit SC1 erkennbar. Das gegenläufige Verhalten der LPD nach Polieren und der COP nach SC1-Behandlung liegt in den unterschiedlichen Defektgrößenverteilungen der verwendeten Kategorien CZ1-CZ3 (vgl. Fig. 1).
Beispiel 2
Siliciumscheiben, die von einer Vielzahl von Einkristallen stammten, die unter unterschiedlichen Bedingungen hergestellt worden waren, wurden 4 Stunden mit einer SC1-Lösung (NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5) bei 85°C behandelt und mit einem Oberflä­ cheninspektions-Gerät, das Defekte ab einer Größe von < 0,12 µm erfassen konnte, untersucht. Ein Vergleich der gefundenen De­ fektdichten zeigt, daß die Ergebnisse eines GOI-Tests bzw. ei­ nes FPD-Tests und die Ergebnisse der vorgestellten Testmethode gut korrelieren (Fig. 6 und 7).
Beispiel 3
Das Verfahren läßt sich unabhängig von Dotierung und Kristall­ orientierung der Siliciumscheiben einsetzen. Die Silicium-Ab­ tragsraten zeigen keine Abhängigkeit vom Typ der Dotierung und der Dotierstoffkonzentration. In Fig. 8 bezeichnet p- und n- niedrig bor- bzw. phosphordotierte Siliciumscheiben mit einer Dotierstoffkonzentration im Bereich 10¹⁵/cm³, p+ hoch bordo­ tierte (< 10¹⁸/cm³) und n+ hoch antimondotierte (5*10¹⁸/cm³) Si­ liciumscheiben. Unterschiede im Bereich der Kristallorientie­ rung liegen bei etwa 10%.
Beispiel 4
5 doppelseitig polierte Siliciumscheiben mit einer (100) Kri­ stallorientierung und einem Durchmesser von 150 mm wurden vor und nach einer vierstündigen Behandlung mit einer SC1-Lösung (NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5) bei 85°C behandelt, gespült, getrocknet und gewogen. Weitere 5 gleichartige Siliciumscheiben wurden als Referenzscheiben ohne vorherige SC1-Behandlung mitgewogen. Der Gewichtsunterschied läßt sich direkt in einen entsprechen­ den Silicium-Abtrag umrechnen (vgl. Fig. 8). Eine systematische Verschiebung des absoluten Gewichts durch Schwankungen in den Wiegebedingungen läßt sich durch die Verwendung der Referenz­ scheiben korrigieren. Damit besteht für das beschriebene De­ fektcharakterisierungs-Verfahren auch eine einfache Möglich­ keit der statistischen Prozeß Kontrolle (statistical process control).

Claims (5)

1. Verfahren zur Charakterisierung von Defekten auf einer Sei­ tenfläche einer Siliciumscheibe, dadurch gekennzeichnet, daß
  • a) die Siliciumscheibe mit einer alkalischen Lösung bei einer Temperatur größer 25°C behandelt und dabei eine Schicht mit einer bestimmten Dicke von der Seitenfläche der Siliciumschei­ be abgetragen wird;
  • b) Defekte auf der Seitenfläche, die durch die Behandlung ge­ mäß a) erkennbar werden, mit einem Oberflächeninspektions-Ge­ rät nach Anzahl und Größe untersucht werden; und
  • c) mindestens eine Seitenfläche der Siliciumscheibe poliert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliciumscheibe in Schritt a) mit einer Lösung behandelt wird, die NH₄OH, H₂O₂ und H₂O enthält.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, daß durch Wiegen bestimmt wird, wieviel Material in Schritt a) von der Siliciumscheibe abgetragen worden ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß von der Seitenfläche der Siliciumscheibe eine Schicht mit einer Dicke von mindestens 50 nm abgetragen wird und sich die Untersuchung der Defekte bis zu den kleinsten, noch wahrnehmbaren Defekten erstreckt, mindestens jedoch bis zu Defekten einer Größe von < 0.12 µm LSE.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die gemäß Schritt c) polierte Siliciumscheibe zur Herstellung elektronischer Bauelemente verwendet wird.
DE1996141070 1996-10-04 1996-10-04 Verfahren zur Charakterisierung von Defekten Withdrawn DE19641070A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996141070 DE19641070A1 (de) 1996-10-04 1996-10-04 Verfahren zur Charakterisierung von Defekten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996141070 DE19641070A1 (de) 1996-10-04 1996-10-04 Verfahren zur Charakterisierung von Defekten

Publications (1)

Publication Number Publication Date
DE19641070A1 true DE19641070A1 (de) 1998-04-09

Family

ID=7807934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996141070 Withdrawn DE19641070A1 (de) 1996-10-04 1996-10-04 Verfahren zur Charakterisierung von Defekten

Country Status (1)

Country Link
DE (1) DE19641070A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035235A1 (de) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von siliziumeinkristallwafern und siliziumeinkristallwafer
DE10107150A1 (de) * 2001-02-15 2002-09-26 Infineon Technologies Ag Verfahren zum Freilegen von polykristallinen Bereichen auf beschädigten oder strukturell entarteten Oxidinseln in einem Halbleitersubstrat
EP1249864A1 (de) * 2001-04-09 2002-10-16 ABB Schweiz AG Verfahren und Gerät zum Reduzieren der Dicke von dünnen Scheiben
WO2003083932A1 (en) * 2001-10-17 2003-10-09 Applied Materials, Inc. A method for measuring etch rtes during a release process
EP1729332A1 (de) * 2004-03-22 2006-12-06 Mimasu Semiconductor Industry Co., Ltd. Ablaufplanungs-steuerverfahren beim spin-ätzen und spin-ätzsystem

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 1-236633 A. In: Patents Abstr. of Japan, Sect. E, Vol. 13 (1989), Nr. 568 (E-861) *
RYUTA, Jiro et al.: Crystal-Originated Singularities on Si Wafer Surface after SC1 Cleaning. In: Japanese Journal of Applied Physics,1990, Nr. 11, S. 1947-1949 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035235A1 (de) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von siliziumeinkristallwafern und siliziumeinkristallwafer
EP1035235A4 (de) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk Verfahren zur herstellung von siliziumeinkristallwafern und siliziumeinkristallwafer
DE10107150A1 (de) * 2001-02-15 2002-09-26 Infineon Technologies Ag Verfahren zum Freilegen von polykristallinen Bereichen auf beschädigten oder strukturell entarteten Oxidinseln in einem Halbleitersubstrat
DE10107150C2 (de) * 2001-02-15 2003-02-06 Infineon Technologies Ag Verfahren zum Freilegen von polykristallinen Bereichen auf beschädigten oder strukturell entarteten Oxidinseln in einem Halbleitersubstrat
EP1249864A1 (de) * 2001-04-09 2002-10-16 ABB Schweiz AG Verfahren und Gerät zum Reduzieren der Dicke von dünnen Scheiben
WO2003083932A1 (en) * 2001-10-17 2003-10-09 Applied Materials, Inc. A method for measuring etch rtes during a release process
US7052622B2 (en) 2001-10-17 2006-05-30 Applied Materials, Inc. Method for measuring etch rates during a release process
EP1729332A1 (de) * 2004-03-22 2006-12-06 Mimasu Semiconductor Industry Co., Ltd. Ablaufplanungs-steuerverfahren beim spin-ätzen und spin-ätzsystem
EP1729332A4 (de) * 2004-03-22 2010-09-15 Mimasu Semiconductor Ind Co Ablaufplanungs-steuerverfahren beim spin-ätzen und spin-ätzsystem

Similar Documents

Publication Publication Date Title
DE102005013831B4 (de) Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
DE102007044924A1 (de) Verfahren des Identifizierens von Kristalldefektbereichen in monokristallinem Silizium unter Verwendung von Metalldotierung und Wärmebehandlung
DE112011105735B4 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
DE112007001361B4 (de) Verfahren zur Durchführung einer COP-Evaluierung an einem EinkristallSiliciumwafer
DE112016004547T5 (de) Vorrichtung zum inspizieren einer hinteren oberfläche eines epitaxialwafers und verfahren zum inspizieren einer hinteren oberfläche eines epitaxialwafers unter verwendung derselben
US5418172A (en) Method for detecting sources of contamination in silicon using a contamination monitor wafer
DE69119365T2 (de) Verfahren zur Analyse von Metallverunreinigungen in dem oberflächigen Oxidfilm eines Halbleitersubstrats
DE19808350A1 (de) Halbleiterwaferbewertungsverfahren und Halbleitereinrichtungsherstellungsverfahren
DE112015006323B4 (de) Verfahren zur Bewertung eines Halbleitersubstrats und Verfahren zur Herstellung eines Halbleitersubstrats
DE19641070A1 (de) Verfahren zur Charakterisierung von Defekten
DE10048432A1 (de) Waferoberflächen-Inspektionsverfahren
DE102005023872A1 (de) Totalreflektions-Röntgenfluoreszenzanalyseverfahren
DE102016202239B3 (de) Schneller Aufheizprozess bei der Herstellung von Halbleiterbauelementen
US4668330A (en) Furnace contamination
DE102008049774B4 (de) Prozessanlage und Verfahren zur prozessinternen Überwachung der Metallkontamination während der Bearbeitung von Mikrostrukturen
Jeannotte et al. A study of radiation damage in tungsten—I
DE112017002225B4 (de) Siliziumwafer
DE112019006459T5 (de) Halbleiterwafer-Bewertungsverfahren und Herstellungsverfahren und Halbleiterwafer-Herstellungsprozess-Steuerungsverfahren
JPH08191091A (ja) シリコンウェーハの酸化膜耐圧強度の簡便評価法
JPH04125946A (ja) 半導体基板の評価方法
DE4234715C1 (de) Verfahren zur Ermittlung von Halbleitergiften in Quarzglas
DE102019207433A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE3934140A1 (de) Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
JP3341649B2 (ja) シリコンウエーハバルク中のCuの高感度検出方法
EP3940124B1 (de) Kristallstück aus monokristallinem silizium

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee