JP2006521020A5 - - Google Patents

Claims (25)

1. 基板と、前記基板の所定領域に形成され、所定濃度の不純物を含み、主面を有する半導体領域と、を備え、
   前記半導体領域には、半導体Ｆｉｎ構造を有する第１のトランジスタと、平面型構造の第２のトランジスタと、が集積された半導体装置であって、
   前記第１のトランジスタは、
   前記半導体領域の所定位置に、前記半導体領域の主面よりも低い位置にある底部と、その底部とつながった側面とを有する凹部形状のトレンチ領域と、
   前記トレンチ領域の内側に前記トレンチ領域に埋め込まれるように形成され、不純物を含むソース・ドレイン領域と、
   前記トレンチ領域の内側に、前記トレンチ領域に埋め込まれるように形成され、前記ソース・ドレイン領域の間に位置し、かつ、側面と上面とを有し、前記トレンチ領域底面から上方に延びる凸形状の半導体Ｆｉｎ構造部と、
   前記トレンチ領域の内側に形成され、前記ソース・ドレイン領域及び前記半導体Ｆｉｎ構造部と、前記トレンチ領域側面との間に埋め込まれるように形成された分離絶縁膜と、
   前記半導体Ｆｉｎ構造部の側面及び上面に、これらの側面及び上面を覆うように形成されたゲート絶縁膜と、
   前記ゲート絶縁膜を介して、前記半導体Ｆｉｎ構造部の側面及び上面に形成され、前記半導体Ｆｉｎ構造部側面と前記埋め込み絶縁膜の間に形成されたゲート電極と、を備えており、
   前記第２のトランジスタは、前記第１のトランジスタが形成されている前記トレンチ領域の外側に位置する、前記半導体領域の主面に形成され、
   前記半導体領域の主面上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極の側部の前記半導体領域主面に形成された、不純物を含むソース・ドレイン領域と、を備えており、
   前記第１のトランジスタの前記半導体Ｆｉｎ構造部の上面は、前記半導体領域の主面より、突出していない構造である、半導体装置。
2. 前記第１のトランジスタのソース・ドレイン領域の上面と、第２のトランジスタのソース・ドレイン領域の上面とはほぼ同一高さである請求項１に記載の半導体装置。
3. 前記第１のトランジスタの前記半導体Ｆｉｎ構造部の上面も、前記第１のトランジスタのソース・ドレイン領域の上面、及び第２のトランジスタのソース・ドレイン領域の上面とほぼ同一の高さで揃っている、請求項２に記載の半導体装置。
4. 前記第１のトランジスタの半導体Ｆｉｎ構造部の上面に形成された前記ゲート電極は、前記第１のトランジスタのソース・ドレイン領域を結ぶ方向と直交しており、
   前記ゲート電極は、前記トレンチ領域の外側の前記半導体領域に延在している、請求項１に記載の半導体装置。
5. 前記第１のトランジスタの前記ゲート電極は、前記トレンチ領域の外側の前記半導体領域に延びた伸張部を有し、前記伸張部と前記半導体領域との間には絶縁膜が形成されている、請求項４に記載の半導体装置。
6. 前記第１のトランジスタの前記半導体Ｆｉｎ構造部上のゲート電極の延在方向と、前記第２のトランジスタのゲート電極の延在方向とは平行である、請求項５に記載の半導体装置。
7. 前記第１のトランジスタのゲート電極は、前記半導体Ｆｉｎ構造部側面に形成された部分よりも、前記半導体Ｆｉｎ構造部の上部に形成された部分が、より厚く形成されている、請求項１に記載の半導体装置。
8. 前記第１のトランジスタの前記ゲート電極の、前記半導体Ｆｉｎ構造部の側面は、第１の材料により構成され、前記半導体Ｆｉｎ構造部の上面は、第１の材料と第２の材料とで構成されている、請求項１に記載の半導体装置。
9. 前記半導体Ｆｉｎ構造部の上面上のゲート絶縁膜は、側面上よりも厚く形成されている、請求項１に記載の半導体装置。
10. 前記第１のトランジスタの前記ソース・ドレイン領域の幅は、前記半導体Ｆｉｎ構造部の幅よりも大きい、請求項１に記載の半導体装置。
11. 前記第１のトランジスタのソース・ドレイン領域には、ＬＤＤ領域が形成されている、請求項１に記載の半導体装置。
12. 前記第１のトランジスタが形成されている前記トレンチ領域の底部には、前記半導体領域よりも高濃度の不純物を含む、高濃度不純物層領域を有する、請求項１に記載の半導体装置。
13. 前記第１のトランジスタの前記半導体Ｆｉｎ構造部上のゲート電極と、前記第２のトランジスタのゲート電極とは同じ材料で構成されている、請求項１に記載の半導体装置。
14. 前記第２のトランジスタのソース・ドレイン領域と、前記半導体領域との間には、分離絶縁膜が形成されている、請求項１に記載の半導体装置。
15. 主面を有する素子形成領域の所定位置に、前記形成領域の主面よりも低い位置にある底部と、その底部とつながった側面とを有する凹部形状のトレンチ領域を形成する工程と、
    前記トレンチ領域の内側に前記トレンチ領域に埋め込まれるよう、不純物を含むソース・ドレイン領域を形成する工程と、
    前記トレンチ領域の内側に、前記トレンチ領域に埋め込まれるように、前記ソース・ドレイン領域の間に位置し、かつ、側面および上面を有し前記トレンチ領域底面から上方に延びる凸形状の半導体Ｆｉｎ構造部を形成する工程と、
    前記半導体Ｆｉｎ構造部の側面及び上面に、これらの側面及び上面を覆うよう、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して、前記半導体Ｆｉｎ構造部側面及び上面にゲート電極を形成する工程と、を備えており、
    前記半導体Ｆｉｎ構造部の上面は、前記素子形成領域の主面より、突出していない、半導体装置の製造方法。
16. 基板の所定領域に、所定濃度の不純物を含み、主面を有する半導体領域を形成し、前記半導体領域にＦｉｎ構造部を有する第１のトランジスタと、平面型構造の第２のトランジスタが集積された半導体装置の製造方法であって、
    前記半導体領域内の前記第１のトランジスタの形成位置に、前記半導体領域の主面よりも低い位置にある底部と、その底部とつながった側面とを有する凹部形状のトレンチ領域を形成する工程と、
    前記トレンチ領域の内側に前記トレンチ領域に埋め込まれるよう、不純物を含むソース・ドレイン領域を形成する工程と、
    前記トレンチ領域の内側に、前記トレンチ領域に埋め込まれるように形成され、前記ソース・ドレイン領域の間に位置し、かつ、側面および上面を有し、前記トレンチ領域底面から上方に延びる凸形状の半導体Ｆｉｎ構造部を形成する工程と、
    前記トレンチ領域の内側に、前記ソース・ドレイン領域及び前記半導体Ｆｉｎ構造部と、前記トレンチ領域側面との間に埋め込まれるように分離絶縁膜を形成する工程と、
    前記半導体Ｆｉｎ構造部の側面及び上面に、これらの側面及び上面を覆うようにゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して、前記半導体Ｆｉｎ構造部側面及び上面に、前記半導体Ｆｉｎ構造部側面と前記埋め込み絶縁膜の間にゲート電極を形成する工程により、前記第１のトランジスタを形成し、前記第１のトランジスタが形成されている前記トレンチ領域の外側に位置する、前記第２のトランジスタの形成領域の、前記半導体領域の主面上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極の側部の前記半導体領域主面に、不純物を含むソース・ドレイン領域を形成する工程により、前記第２のトランジスタを形成し、
    前記第１のトランジスタの前記半導体Ｆｉｎ構造部の上面は、前記半導体領域の主面より、突出しないよう形成されている、半導体装置の製造方法。
17. 前記第１のトランジスタのソース・ドレイン領域の上面と、第２のトランジスタのソース・ドレイン領域の上面とはほぼ同一高さである請求項１６に記載の半導体装置の製造方法。
18. 前記第１のトランジスタのソース・ドレイン領域の上面、及び第２のトランジスタのソース・ドレイン領域の上面と、前記第１のトランジスタの前記半導体Ｆｉｎ構造部の上面も、ほぼ同一の高さで揃っている、請求項１７に記載の半導体装置の製造方法。
19. 前記トレンチ領域の側面を形成後、この側面に絶縁膜を形成し、前記トレンチ領域と前記半導体Ｆｉｎ領域とを電気的に分離する、請求項１６に記載の半導体装置の製造方法。
20. 前記トレンチ領域の底部に、前記半導体領域よりも高濃度の不純物を含む、高濃度不純物層領域を形成し、その後、前記半導体Ｆｉｎ構造部を形成する、請求項１６に記載の半導体装置の製造方法。
21. 前記トレンチ領域内に、前記トレンチ領域全体を埋め込まないように絶縁膜を形成する工程と、
    前記トレンチ領域内の前記絶縁膜の上に、前記トレンチ領域を埋め込むように、半導体膜を形成する工程とを備え、前記半導体膜が前記半導体Ｆｉｎ構造部の一部となる、請求項１６に記載の半導体装置の製造方法。
22. 前記半導体層を形成した後、前記半導体層の所定部分を除去することにより、前記半導体Ｆｉｎ構造部を形成する工程を有する、請求項１６に記載の半導体装置の製造方法。
23. 前記半導体Ｆｉｎ構造部と、前記絶縁膜との間に、電極材料を埋め込み、前記ゲート電極を形成する工程を備えた、請求項１６に記載の半導体装置の製造方法。
24. 前記第１のトランジスタの前記ゲート電極の、前記半導体Ｆｉｎ構造部の側面は、第１の材料により構成され、前記半導体Ｆｉｎ構造部の上面は、第１の材料と第２の材料とで形成されている、請求項１６に記載の半導体装置の製造方法。
25. 前記半導体Ｆｉｎ構造部の上面のゲート絶縁膜は、側面よりも厚く形成されている、請求項１６に記載の半導体装置の製造方法。