JP2009527928A5 - - Google Patents

Claims (5)

1. 第１及び第２絶縁構造を、半導体層のトランジスタ領域の横方向のいずれの側にも位置するように形成する工程と、
   ゲート構造をトランジスタ領域の一部分の上に形成するための、ゲート構造形成工程であって、前記ゲート構造は導電ゲート電極を、半導体層の上のゲート誘電体層の上に備えるとともに、ゲート電極の側壁によって、ゲート構造下のチャネル領域と、チャネル領域と第１及び第２絶縁構造との間に延びるソース／ドレイン領域との間の境界が、チャネル領域のいずれの側にも画定される、ゲート構造形成工程と、
   半導体層の内、ソース／ドレイン領域に含まれる部分を除去してソース／ドレインリセスを形成する工程と、
   第１及び第２絶縁構造の上側部分を除去して第１及び第２絶縁膜後退構造を形成する工程と、
   ソース／ドレインリセスにソース／ドレインストレッサを充填する工程とからなる、半導体の製造方法。
2. ソース／ドレインリセスの下側表面、及び絶縁膜後退構造の上側表面は、半導体基板の上側表面よりも下方にそれぞれ第１ずれ距離及び第２ずれ距離だけ垂直方向にずれ、第１ずれ距離は第２ずれ距離よりも長い、請求項１記載の半導体の製造方法。
3. 第１ずれ距離は第２ずれ距離よりも約１０〜３０ｎｍだけ長い、請求項２記載の半導体の製造方法。
4. ソース／ドレインリセスに充填する工程は、第１及び第２絶縁膜後退構造を形成する前記工程の前に行なわれる、請求項３記載の半導体の製造方法。
5. 半導体基板のトランジスタ領域の横方向のいずれの側にも位置する第１及び第２絶縁膜後退構造と、絶縁膜後退構造の上側表面が半導体基板の上側表面の下方に位置することと、
   トランジスタ領域の一部分の上に設けられたゲート構造と、前記ゲート構造は導電ゲート電極を基板の上のゲート誘電体層の上に備えることと、ゲート構造の側壁によって、ゲート構造下のチャネル領域と、チャネル領域と第１及び第２絶縁膜後退構造との間に延びるソース／ドレイン領域との間の境界が、チャネル領域のいずれの側にも画定されることと、
   チャネル領域のいずれの側にも設けられたソース／ドレインストレッサと、前記ソース／ドレインストレッサの下側表面は絶縁膜後退構造の上側表面よりも下方に垂直方向にずれていることと、
   前記絶縁膜後退構造の各々の上に設けられた中間誘電体層ストレッサと、前記中間誘電体層ストレッサは、それぞれのソース／ドレインストレッサの側壁に隣接することとからなる、集積回路。