JP2006505816A - Ｌｅｄマトリクス表示器の検査方法及び装置 - Google Patents

Abstract

アクティブマトリクスディスプレイ画素セル（２０，２０′）における発光素子を検知する方法であり、駆動素子（２４）及び発光素子（２５）の第１電極（２９）に接続可能なデータライン（２１）を有する。データライン（２１）は、発光素子（２５）のアノード（２９）と接続され、発光素子（２５）を逆バイアスする検知電圧（Ｖ１）が供給され、発光素子（２５）を流れる漏れ電流（ＩＬ）を検出する。

Description

本発明は、アクティブマトリクス表示画素セルにおける発光素子を検知する方法に関する。また、有機又はポリマ発光ダイオードなどの電流駆動型発光素子を各々が有する複数の画素セルと、駆動素子及び発光素子の電極に接続可能なデータラインとを有するアクティブマトリクスディスプレイにも関する。

例えば、当該基板又は当該装置の処理からの粒子や当該層における小さな凹凸などの欠陥又は構造上の異質性は、全てのＯＬＥＤディスプレイ（ポリマの小さい分子で区分けされたパッシブ及びアクティブのマトリクスディスプレイを含む）の寿命にとって深刻な問題である。

製造過程において生じる欠陥を減らすために、初期段階での遮断処理（screening）や焼付け（burn-in）処理を適用することができるが、このような欠陥は、ディスプレイのライフタイムの間も現われる可能性がある。

初期段階での遮断処理や動作中におけるマトリクスディスプレイにおける欠陥画素の識別の選択基準は、以前より国際特許出願公開ＷＯ０１／２２５０４において提案されている。この技術によれば、ＯＬＥＤに逆極性の電圧をかけ時間についての得られる漏れ電流を検出することにより、当該ＯＬＥＤの安定性を確認することができる。かかる漏れ電流は、理想的な装置では小さいものであるが、欠陥があると非常に大きくなるものである。したがって、欠陥画素を識別することが可能となる。これと対照的に、ダイオードがＯＮとなって順モードにあるときは、ダイオードを流れる電流は大きく、欠陥からの電流寄与は隠れてしまう。このことを図１に示す。

同じ作用を、画素をセンサとして用いることに利用することができる。光、温度、色、放射又は物理的接触など外部の影響があるとき、ＯＬＥＤの漏れ電流は変わることになる。この変化はＯＬＥＤにおける欠陥に関して上述したのと同じ方法で検出することができる。

画素欠陥を修正する技術も、パッシブ及びアクティブマトリクスディスプレイについて提案されている。強力な電圧パルスは、逆モードにおいてＯＬＥＤにかけられる。このような高い電界によって画素の欠陥を治し又は絶縁するよう高い電流を誘導することができる。

アクティブマトリクスの場合、２つのトランジスタ（アドレス指定及び駆動トランジスタ）を備える簡単な回路が考えられる。当該画素回路は、列ドライバによってデータラインを通じ電圧制御される。通常のアドレス指定動作では、画素の選択後に記憶（蓄積）ポイントに電圧が書き込まれ、これにより当該駆動トランジスタを介して電力ラインからＯＬＥＤに流れる電流が制御される。したがって、ＯＬＥＤは、当該記憶ポイントに印加された電圧に応じた光を発する。

この場合、既知の欠陥修正技術は、ＯＬＥＤカソードに対して負の電圧を当該電力ラインに印加することによる。こうして、負の電圧は、駆動トランジスタ及びＯＬＥＤにかけられる。かかる方法によりＯＬＥＤが逆バイアスされると、駆動トランジスタに流れる電流は、通常、ＯＬＥＤが順バイアスされているときよりも非常に小さいものとなり、これにより駆動トランジスタが少しだけ開成する。ＯＬＥＤに対し最大電圧ドロップを呈させるためには、駆動トランジスタは線形モードで動作するべきである。この態様において、ソース・ドレイン電圧は最小化される。しかし、ＯＬＥＤのアノードの電圧が直接制御されずトランジスタは非常にワイド（低電圧でも大電流が可能という意味）なので、線形モードでのトランジスタの動作は実現するのが極めて難しい。

本発明の目的は、このような問題を克服し、アクティブマトリクスディスプレイにおける発光素子の逆バイアスを改善することである。

本発明の第１の態様によれば、この目的は、序説において述べた種類の方法であって、反復される出力期間において前記データラインを前記駆動素子に接続し、前記データラインに前記発光素子が光を発するように駆動信号を供給し、２つの出力期間の間における検知期間において前記データラインを前記発光素子の第１電極（例えばアノード）に接続し前記データラインに当該発光素子カソード電圧に対して負性で前記発光素子を逆バイアスするための検知電圧を供給し、前記発光素子を流れる漏れ電流を検出する、方法によって達成される。

本発明の第２の態様によれば、この目的は、序説において述べたタイプの表示装置であって、前記データラインに発光素子カソード電圧に対して負の検知電圧を供給して前記発光素子を逆バイアスする手段と、前記発光素子に流れる漏れ電流を検出する手段とをさらに有するものによって達成される。

したがって、本発明の基本的思想は、画素セルのデータラインを用い発光素子へ負電圧を供給し当該データラインを通じる漏れ電流を検出することである。これにより、電力ラインを発光素子の逆バイアスのために用いることに関連する問題を回避することができる。

データラインから発光素子のアノードへのアクセスは、データラインとアノードとの間にスイッチを追加することによって実現可能である。シングルのトランジスタカレントミラー（図４参照）のような幾つかの画素回路は、このようなスイッチを既に持っており、他の回路においてはこのスイッチが新しい画素回路を形成するために加えられる。これは本発明の第３の態様である。

検知期間は反復して呈させることができ、これは規定数の出力期間によって（例えば３つの出力期間毎に）分けられたものとすることができる。

好ましくは、当該画素セルは、データラインを駆動素子及び／又は発光素子アノードにそれぞれ接続するための２つのスイッチを有する。このような場合において、本方法は、当該検知期間においてデータラインが発光素子アノードだけに接続されるようにそれらスイッチを制御することをさらに有することができる。

この２つのスイッチは、発光素子のアノードがスイッチ間のポイントに接続される状態で、データラインと駆動素子との間に直列に配置することができる。これはそれ自体周知の画素セルに対応する。これに代えて、各画素セルは、データラインと駆動素子との間に設けられた第１のスイッチと、データラインと発光素子のアノードとの間に設けられた第２のスイッチとを有する。これは、本発明の第３の態様による画素セルである。

本方法はさらに、発光素子が欠陥を生じているかどうかを判定するよう漏れ電流を解折することを有し、生じていれば、発光素子のアノードに対し、発光素子における欠陥を除去するよう修復電圧を供給する。この修復電圧は、検知の間よりも大きな電圧をもって発光素子に逆バイアスをかけるように適応させられる。このような強力な逆バイアスは、発光素子における欠陥を除去するように呈されるものである。修復電圧は、次に継続する検知期間において、従って検知電圧に代えて供給されることが好ましい。

修復電圧を供給することに代え、又はこれに補うものとして、本発明の方法は、当該欠陥に応じて画素の駆動を調整することを有することができる。例えば、駆動電流は低くすることができるので、発光素子は弱い光を放つ。或いは、欠陥画素は不活性化させることができる。このような画素駆動の調整の場合、欠陥を隠すため、すなわちユーザに欠陥を見せないようにするため、周囲又は周辺画素を調整してもよい。画素駆動の調整は、次に継続する出力期間の前又はその間において行われるのが好ましい。

逆バイアスされたＬＥＤをセンサとして用いることは以前にも知られている。したがって、本発明による方法は、発光素子が光や温度、色、放射線又は物理的接触などの外部の影響を受けているかどうかを判定するよう当該逆バイアス電流を解折することをさらに有することができる。

電流駆動型発光素子は、有機発光ダイオード（ＯＬＥＤ）などの発光ダイオードとすることができる。

以下、本発明のこれらの態様その他を、添付図面を参照してより明瞭に説明された好適実施例に基づいて明らかにする。

本発明の機能は、図２のブロック図に概略的に描かれている。

表示領域の外側のデータ列ライン２の先端にあるスイッチ１によって、データ列ライン２は、画像表示データを表す駆動信号（ここでは電圧（Ｖ）だが電流に代替可）を供給する従来の列ドライバ３と、負性（ＯＬＥＤカソードに対して）の検知電圧（Ｖ１）を供給する検知ユニット４との間でスイッチングされることが可能である。この負性電圧は、現にアドレス指定される画素セル５においてＯＬＥＤを逆バイアスし、データ列ライン２に漏れ電流（ＩＬ）を流すことを可能とする。

本発明による方法は、時間を出力期間と検知期間とに分割する特別なアドレス指定を必要とする。出力期間（又はフレーム）において、スイッチ１は列ドライバ３に接続され、データは画素５に書き込まれてＯＬＥＤを光らせる。これら出力期間の中間において、スイッチ１は検知ユニット４に接続される。そこで画素５は光っておらず、その代わりＯＬＥＤからの漏れ電流ＩＬが検出される。

検知（センシング）は出力のような高いレートを必要としないので、２つのタイプの期間（検知及び出力期間）を交替させる必要はない。

ある種の用途においては、検知は、例えば当該装置がスイッチオンとされる度というように不規則に行うことができる。図３に示される例では、３フレーム毎に検知が行われる。

検知動作中も、出力中と同様に、通常のライン走査が使われて各単一画素へのアクセスが通常はライン毎に可能となる。現に走査されるラインは、行選択ライン６の信号によって判定される。但し、選択信号（又は以下に述べるような複数の選択信号）は、現在の期間が出力期間か又は検知期間かによって異なる。出力期間において、画素データ電圧Ｖ（又はデータ電流Ｉ）の与えられたデータ列は、各画素５の記憶ポイントに接続される。これに代え検知期間においては、検知電圧Ｖ１の与えられたデータ列は、各画素のＯＬＥＤアノードに接続される。これは後でさらに述べる。

検知ユニット４は、逆供給の間、ＯＬＥＤに流れる漏れ電流を検出する手段をさらに含む。メモリ８にアクセスすることによって、検出された電流ＩＬは、大きな漏れを検出するための閾値及び安定性（変動又は増加／減少）を確認するための前の測定値と比較される。検出された電流はその後メモリ８に記憶可能である。序説において述べたように、検出された漏れ電流ＩＬは、センサ信号として、すなわち欠陥画素の指標として用いることができる。

メモリ８はまた、列ドライバ３と通信を行うコントローラ９からアクセス可能である。これにより、コントローラ９は、次の出力期間において画素駆動電圧Ｖを調整することができる。

検知ユニットは、検知電圧Ｖ１と同様にして画素に供給可能な、より強力な逆電圧Ｖ２を一方で供給するよう構成することもできる。この電圧Ｖ２を、修復電圧と呼ぶが、ＯＬＥＤをヒューズ（溶解）させんとするものであり、これにより当該欠陥を除去するのが望ましい。

かかるヒューズについては、同時係属のヨーロッパ出願ＥＰ０１１３０１６６．０に記述されており、参照されたい。

図３は、種々の欠陥補正方法に関係するタイミング図の各例を示している。

第１のケース１０ａにおいては、第１の検知期間１１ａの間に欠陥が検出されず、画素は、出力期間１２ａにおいて通常の機能を持続することができ、次の検知期間１３ａにおいて再び検知されることになる。

第２のケース１０ｂでは、第１の検知期間１１ｂにおいて欠陥が検出される。連続した出力期間１２において、画素は通常通り駆動される。次の続く検知期間１３ｂにおいて、当該欠陥の除去を試みるために、その欠陥した画素に修復電圧を供給する。

第３のケース１０ｃにおいても、第１の検知期間１１ｃにおいて欠陥が検出されるが、ここで出力期間１２ｃにおける画素の振舞が適応させられる。画素ドライブは、穏やかな駆動に、例えばアドレス指定されたときにこの画素に当該データ信号を単に低くすることに調整可能である。これも、完全に不活性化される。どれらの場合にも、欠陥画素のインパクト（効力）を減らすために、すなわち光出力低下をマスク（隠蔽）するために周辺画素すなわち表示全体も適応可能となる。

図４は、当業界において知られた自己補償（シングルトランジスタ）カレントミラー画素セル２０の概略的回路図を示している。かかる画素は、本発明を具現化するのに用いることができる。画素セル２０は、データライン２１、パワーライン２２、メモリ素子２３、駆動素子２４及びＯＬＥＤ２５の形態を採る発光素子を備える。２つのスイッチ２６，２７は、記憶ポイント２８とデータライン２２との間に直列に設けられ、ＯＬＥＤアノード２９は、これらスイッチ２６，２７の間のポイント３０に接続される。駆動素子２４は、トランジスタである。駆動スイッチはまた、ＰＭＯＳ又はＮＭＯＳタイプのトランジスタとすることができる。

従来は、画素がアドレス指定されたとき（列信号が記憶ポイント２８及びＯＬＥＤアノード２９に供給される）、両スイッチ２６，２７がＯＮとなる。これらスイッチは、当該画素がＯＬＥＤ２５を駆動しているとき（メモリ素子２３から駆動素子２４へ電圧が供給される）、両方がＯＦＦとなる。画素アドレス指定のこの一部分は、出力期間において用いられることになる。

本発明によれば、画素は検知期間において別にアドレス指定される。この期間において第１のスイッチ２６はＯＦＦに切り換えられるとともに、第２のスイッチ２７はＯＮに切り換えられる。検知電圧は、ＯＬＥＤカソード電圧３１に対して負であるが、これがデータライン２１からＯＬＥＤ２５のアノード２９へ供給され、これによりダイオード２５が逆モードにされる。これにより、ＯＬＥＤ２５及びデータライン２１を流れる漏れ電流ＩＬをもたらし、上述のように、かかる漏れ電流が検出され、記憶されかつ分析されることが可能となる。

なお、検知の間、第１スイッチ２６を当該ディスプレイにおける全ての画素につき同時に制御することができるとともに、第２スイッチ２７は、ラインごとに独立している。

図５は、本発明による新しい画素セル２０′の概略的回路図を示している。図４における要素に対応する要素は、同一の参照番号によって示される。この画素は、基本的に、１つのスイッチ３２がデータラインと記憶ポイントとの間に接続された従来の画素回路に基づいている。本発明によれば、第２のスイッチ３３がデータライン２１とＯＬＥＤアノード２９との間に設けられ、これによりデータライン２１からＯＬＥＤアノード２９への直接アクセスを可能とする。

出力期間中において、第２のスイッチ３３はＯＦＦとなり、第１のスイッチ３２は、画素のアドレス指定中にＯＮ、ＯＬＥＤの駆動中にＯＦＦとなる。

検知期間において、第１のスイッチ３２はＯＦＦとなり、第２のスイッチ３３はＯＮとなる。（ＯＬＥＤカソード３１に対して）負の検知電圧Ｖ１は、その後データライン２１からＯＬＥＤ２５へ供給され、これによりダイオード２５が逆モードとされる。再び、これによりＯＬＥＤ２５及びデータライン２１に流れる漏れ電流ＩＬを生じ、かかる電流が上述したように検出、記憶及び解折される。

なお、１つのＮＭＯＳトランジスタ及び１つのＰＭＯＳトランジスタのような相補的スイッチと適切な行信号を用いることによって、図５の２つの選択信号を１つに組み合わせることができる。

説明した実施例（図４及び図５）のどちらにおいても、駆動素子２４（ここでは駆動トランジスタ）は、駆動トランジスタ２４を通じるパワーライン２２からの漏れ電流を最小化するため、検知中はＯＦＦに切り換えられることが必要である。そうしないと、検出される漏れ電流ＩＬに寄与してしまうことになる。

駆動トランジスタ２４のリセットは、ディスプレイの全画素に対する検知期間において最初に行われるのが好ましい。これは選択された全行につき全てのデータ列に適切な電圧を供給することにより、ライン毎の走査を伴うことなく行うことができる。この電圧は、駆動トランジスタがＯＦＦに切り換わるような、すなわち電流を漏らさないようなものとするのがよい。

かかるリセットはまた、パワーライン２２の電圧を減らすことにより、又はパワーライン２２を完全に切り離すことによっても行うことができる。

もう１つの代替例は、ＯＬＥＤアノード２９と駆動トランジスタ２４との間に追加スイッチ（図示せず）を設け、データラインから駆動トランジスタ２４の切り離しを可能とするものであり、これより、検出される漏れ電流の妨害を回避する。こうしたオプションの幾つか又は全ての組み合わせも可能である。

図６ａないし図６ｄは、図５に記述されたもののような電圧プログラマブル画素回路についての図２における検知ユニット４の実現例を示している。この回路は、チャージ感応性増幅器として動作する負帰還キャパシタ４２を持つ演算増幅器４１を含む。スイッチ４３は、キャパシタ４２と並列に設けられるので、増幅器４１をバイパスすることが可能である。

図６ａは通常のアドレス指定動作中すなわち出力期間中における回路を示している。この場合、オペアンプ４１の入力には列ドライバ３からのデータ列信号が供給され、スイッチ４３が閉じる。したがって、信号Ｖは、データ列ライン２を介してアドレス指定画素５に供給される。

図６ｂは、検知期間の回路を示している。ここで、オペアンプ４１の入力電圧は、ＯＬＥＤ２５を逆モードに設定するための必要な電圧Ｖ１であり、一定に維持される。この検知電圧Ｖ１は、データ列ライン２を介して、アドレス指定された画素５に供給される。スイッチ４３は開放されるので、増幅器４１が当該逆バイアスされた画素５から漏れ電流ＩＬを受けメモリ８に出力電圧Ｖｏｕｔを送ることが可能となる。

もう１つのスイッチ４４は、データ列２を直接、修復電圧Ｖ２に接続するように構成される。この電圧をデータ列２に供給するため、スイッチ４４が切り換えられ、オペアンプ４１からデータ列ラインを切り離し、Ｖ２端子に接続する。これは図６に示される。修復電圧Ｖ２は、その後データ列ライン２に介してアドレス指定画素５に供給される。修復電圧Ｖ２は、その代わりに増幅器の入力電圧を変えることによって供給される。

もう１つの代替例は、図６ｄに示されるに、異なる３つの端子すなわちＶ，Ｖ２及びオペアンプ４１の間でスイッチングするためにスイッチ４５を用いるものである。この回路によれば、オペアンプ４１は、検知の間データ列ライン２にのみ接続される。修復の間、スイッチ４５は、データ列２をＶ端子に接続し、修復の間はＶ２端子に接続する。

上述した実施例の幾つかの変形例は、当業者にとっては想像可能である。例えば、本文においてデータ信号が列毎に接続され選択信号が行毎に接続されるが、これは本発明を限定するものではないことは明らかである。出力期間と同じタイプの走査を使って検知を行う必要もないし、そのことに関しては全くどんな走査を用いてもよい。

また、他の部品を、上述したトランジスタを置き換えたり又は補助するようスイッチ及び駆動素子として用いてもよい。メモリ素子はキャパシタである必要はなく、別のタイプのスタティックメモリとして等価なものとすることができる。

さらに、本発明をＯＬＥＤについて説明したが、当業者であれば、本発明の原理が例えば電界発光ディスプレイ及びエレクトロルミネセントディスプレイのようなアクティブマトリクス駆動の他の電流駆動型発光ディスプレイに拡張可能であることは明らかである。

電圧の関数としてＯＬＥＤ中の電流を示す図。 本発明の実施例による装置の概略ブロック図。 本発明による種々の駆動方法を示すタイミング図。 図２の装置を実現するのに適した従来技術による概略画素回路を示す図。 図２の装置を実現するのに適した本発明の実施例により概略画素回路を示す図。 図２における検知ユニットの一部の回路図。 図２における検知ユニットの一部の回路図。 図２における検知ユニットの一部の回路図。 図２における検知ユニットの一部の回路図。

Claims (16)

1. アクティブマトリクス表示画素セルにおける発光素子を検知する方法であって、駆動素子及び前記発光素子の第１電極に接続可能なデータラインをさらに有し、
   反復される出力期間において前記データラインを前記駆動素子に接続し、前記データラインに前記発光素子が光を発するための駆動信号を供給し、検知期間において２つの出力期間の間において前記データラインを前記発光素子の第１電極に接続し前記データラインに前記発光素子を逆バイアスするための検知電圧を供給し、前記発光素子を流れる漏れ電流を検出する、
   方法。
2. 請求項１に記載の方法であって、検知期間は、繰り返し呈され、所定数の出力期間によって分離されている、方法。
3. 請求項１又は２に記載の方法であって、前記画素セルは、前記データラインを前記駆動素子及び／又は前記発光素子のアノードに接続するための２つのスイッチを有し、前記検知期間において前記データラインを前記第１電極に接続するよう前記スイッチを制御することをさらに有する方法。
4. 請求項１ないし３のうちいずれか１つに記載の方法であって、前記発光素子が外部の影響を受けているかどうかを判定するために前記漏れ電流を解析することをさらに有する方法。
5. 請求項１ないし３のうちいずれか１つに記載の方法であって、前記発光素子が欠陥しているかどうかを判定するために前記漏れ電流を解析することをさらに有し、欠陥している場合、前記発光素子の第１電極に前記発光素子における欠陥を除去するための修復電圧を供給する方法。
6. 請求項４に記載の方法であって、前記修復電圧は、継続する検知期間において供給される、方法。
7. 請求項１ないし３のうちにいずれか１つに記載の方法であって、前記発光素子に欠陥があるかどうかを判定するために前記漏れ電流を解析し、欠陥があればその欠陥に応じて画素の駆動を調整する方法。
8. 請求項７に記載の方法であって、当該欠陥画素は、不活性化される、方法。
9. 請求項７又は８に記載の方法であって、前記欠陥をマスクするように周辺画素の駆動を調整する方法。
10. 請求項７ないし９のうちいずれか１つに記載の方法であって、前記調整するステップは、当該次に続く出力期間の前又はその際中に行われる、方法。
11. 請求項１ないし１０のうちのいずれか１つに記載の方法であって、前記発光素子は有機又はポリマの発光ダイオードである、方法。
12. 各々が電流駆動型発光素子を有する複数の画素セルと、データラインを前記発光素子の第１電極に接続する手段とを有する、アクティブマトリクス表示装置であって、
    前記データラインに発光素子カソード電圧に対して負の検知電圧を供給して前記発光素子を逆バイアスする手段と、前記発光素子に流れる漏れ電流を検出する手段とをさらに有する、装置。
13. 請求項１２に記載の表示装置であって、各画素セルは、前記データラインと前記駆動素子との間に配された２つのスイッチを有し、前記発光素子の第１電極は、前記スイッチ間のポイントに接続されている、装置。
14. 請求項１２に記載の表示装置であって、各画素セルは、前記データラインと前記駆動素子との間に設けられた第１のスイッチと、前記データラインと前記発光素子の第１電極との間に設けられた第２のスイッチとを有する、装置。
15. 請求項１２ないし１４のうちいずれか１つに記載の表示装置であって、前記発光素子は、有機又はポリマの発光ダイオードである、装置。
16. データラインと、駆動素子と、発光素子と、前記データラインと前記駆動素子との間に設けられた第１のスイッチとを有するアクティブマトリクス表示装置における画素セルであって、前記データラインと前記発行素子の第１電極との間に設けられた第２のスイッチを有する画素セル。

Images