JPWO2015093097A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

回路規模の増大を抑制しつつ回路素子の劣化を補償することのできる表示装置（特に、駆動トランジスタの劣化および発光素子の劣化の双方を同時に補償することのできる表示装置）を実現する。データ信号線（Ｓ（ｊ））は、各画素回路（１１）内の有機ＥＬ素子（ＯＬＥＤ）を所望の輝度で発光させるための信号を伝達する信号線として用いられるだけでなく、特性検出用の信号線としても用いられる。また、データ信号線（Ｓ（ｊ））と内部データ線（Ｓｉｎ（ｊ））との間にスイッチ（３３４）が設けられる。このような構成において、特性検出のために取得したアナログデータをデジタルデータに変換するＡＤ変換期間には、スイッチ（３３４）がオフ状態にされるとともに、当該ＡＤ変換期間直前におけるデータ信号線（Ｓ（ｊ））の電位が所定の制御線（ＣＬ）からデータ信号線（Ｓ（ｊ））に供給される。

Description

本発明は表示装置およびその駆動方法に関し、より詳しくは、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を備える表示装置およびその駆動方法に関する。

従来より、表示装置が備える表示素子としては、印加される電圧によって輝度が制御される電気光学素子と流れる電流によって輝度が制御される電気光学素子とがある。印加される電圧によって輝度が制御される電気光学素子の代表例としては液晶表示素子が挙げられる。一方、流れる電流によって輝度が制御される電気光学素子の代表例としては有機ＥＬ素子が挙げられる。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれている。自発光型の電気光学素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。従って、近年、積極的に有機ＥＬ表示装置の開発が進められている。

有機ＥＬ表示装置の駆動方式として、パッシブマトリクス方式（単純マトリクス方式とも呼ばれる。）とアクティブマトリクス方式とが知られている。パッシブマトリクス方式を採用した有機ＥＬ表示装置は、構造は単純であるものの、大型化および高精細化が困難である。これに対して、アクティブマトリクス方式を採用した有機ＥＬ表示装置（以下「アクティブマトリクス型の有機ＥＬ表示装置」という。）は、パッシブマトリクス方式を採用した有機ＥＬ表示装置に比べて大型化および高精細化を容易に実現できる。

アクティブマトリクス型の有機ＥＬ表示装置には、複数の画素回路がマトリクス状に形成されている。アクティブマトリクス型の有機ＥＬ表示装置の画素回路は、典型的には、画素を選択する入力トランジスタと、有機ＥＬ素子への電流の供給を制御する駆動トランジスタとを含んでいる。なお、以下においては、駆動トランジスタから有機ＥＬ素子に流れる電流のことを「駆動電流」という場合がある。

図３２は、従来の一般的な画素回路９１の構成を示す回路図である。この画素回路９１は、表示部に配設されている複数のデータ信号線Ｓと複数の走査線Ｇとの各交差点に対応して設けられている。図３２に示すように、この画素回路９１は、２個のトランジスタＴ１，Ｔ２と、１個のコンデンサＣｓｔと、１個の有機ＥＬ素子ＯＬＥＤとを備えている。トランジスタＴ１は入力トランジスタであり、トランジスタＴ２は駆動トランジスタである。

トランジスタＴ１は、データ信号線ＳとトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇにゲート端子が接続され、データ信号線Ｓにソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線にドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。なお、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線のことを以下「ハイレベル電源線」といい、ハイレベル電源線にはハイレベル電源電圧と同じ符合ＥＬＶＤＤを付す。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のソース端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源電圧ＥＬＶＳＳを供給する電源線に接続されている。なお、ローレベル電源電圧ＥＬＶＳＳを供給する電源線のことを以下「ローレベル電源線」といい、ローレベル電源線にはローレベル電源電圧と同じ符合ＥＬＶＳＳを付す。また、ここでは、トランジスタＴ２のゲート端子と、コンデンサＣｓｔの一端と、トランジスタＴ１のドレイン端子との接続点のことを便宜上「ゲートノードＶＧ」という。なお、一般的には、ドレインとソースのうち電位の高い方がドレインと呼ばれているが、本明細書の説明では、一方をドレイン，他方をソースと定義するので、ドレイン電位よりもソース電位の方が高くなることもある。

図３３は、図３２に示す画素回路９１の動作を説明するためのタイミングチャートである。時刻ｔ１以前には、走査線Ｇは非選択状態となっている。従って、時刻ｔ１以前には、トランジスタＴ１がオフ状態になっており、ゲートノードＶＧの電位は初期レベル（例えば、１つ前のフレームでの書き込みに応じたレベル）を維持している。時刻ｔ１になると、走査線Ｇが選択状態となり、トランジスタＴ１がターンオンする。これにより、データ信号線ＳおよびトランジスタＴ１を介して、この画素回路９１が形成する画素（サブ画素）の輝度に対応するデータ電圧ＶｄａｔａがゲートノードＶＧに供給される。その後、時刻ｔ２までの期間に、ゲートノードＶＧの電位がデータ電圧Ｖｄａｔａに応じて変化する。このとき、コンデンサＣｓｔは、ゲートノードＶＧの電位とトランジスタＴ２のソース電位との差であるゲート−ソース間電圧Ｖｇｓに充電される。時刻ｔ２になると、走査線Ｇが非選択状態となる。これにより、トランジスタＴ１がターンオフし、コンデンサＣｓｔが保持するゲート−ソース間電圧Ｖｇｓが確定する。トランジスタＴ２は、コンデンサＣｓｔが保持するゲート−ソース間電圧Ｖｇｓに応じて有機ＥＬ素子ＯＬＥＤに駆動電流を供給する。その結果、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

ところで、有機ＥＬ表示装置においては、駆動トランジスタとして、典型的には薄膜トランジスタ（ＴＦＴ）が採用される。しかしながら、薄膜トランジスタについては、閾値電圧にばらつきが生じやすい。表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。そこで、有機ＥＬ表示装置における表示品位の低下を抑制する技術が従来より提案されている。例えば、日本の特開２００５−３１６３０号公報には、駆動トランジスタの閾値電圧のばらつきを補償する技術が開示されている。また、日本の特開２００３−１９５８１０号公報および日本の特開２００７−１２８１０３号公報には、画素回路から有機ＥＬ素子ＯＬＥＤに流れる電流を一定にする技術が開示されている。さらに、日本の特開２００７−２３３３２６号公報には、駆動トランジスタの閾値電圧や電子移動度に関わらず均一な輝度の画像を表示する技術が開示されている。

上述の先行技術によれば、表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じても、所望の輝度（目標輝度）に応じて有機ＥＬ素子（発光素子）に一定電流を供給することが可能となる。しかしながら、有機ＥＬ素子に関しては、時間の経過とともに電流効率が低下する。すなわち、たとえ一定電流が有機ＥＬ素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。その結果、焼き付きが生じる。

以上より、駆動トランジスタの劣化および有機ＥＬ素子の劣化に対して何ら補償が行われなければ、図３４に示すように、駆動トランジスタの劣化に起因する電流低下が生じるとともに有機ＥＬ素子の劣化に起因する輝度低下が生じる。また、駆動トランジスタの劣化に対して補償が行われても、図３５に示すように、時間が経過するにつれて、有機ＥＬ素子の劣化に起因する輝度低下が生じる。そこで、日本の特表２００８−５２３４４８号公報には、駆動トランジスタの特性に基づいてデータを補正する技術に加えて、有機ＥＬ素子ＯＬＥＤの特性に基づいてデータを補正する技術が開示されている。

日本の特開２００５−３１６３０号公報 日本の特開２００３−１９５８１０号公報 日本の特開２００７−１２８１０３号公報 日本の特開２００７−２３３３２６号公報 日本の特表２００８−５２３４４８号公報

ところが、日本の特表２００８−５２３４４８号公報に開示された技術によれば、選択期間中には駆動トランジスタまたは有機ＥＬ素子のいずれか一方の特性しか検出することができない。このため、駆動トランジスタの劣化および有機ＥＬ素子の劣化の双方を同時に補償することはできない。

また、駆動トランジスタの特性の検出や有機ＥＬ素子の特性の検出が可能となるように表示装置を構成しようとする場合、できるだけ回路規模が増大しないことが望まれる。回路規模が増大すると、例えば低消費電力化や小型化を図る上で不利になるからである。この点に関し、日本の特表２００８−５２３４４８号公報に開示された技術においては、図３６に示すように、データ信号を画素回路に供給するためのデータ信号線ＶＤＡＴＡに加えて、特性検出のための電流検出用のモニタラインＭＯＮＩＴＯＲが設けられている。このため、回路規模の増大の程度が大きい。

そこで、本発明は、回路規模の増大を抑制しつつ回路素子の劣化を補償することのできる表示装置（特に、駆動トランジスタの劣化および有機ＥＬ素子の劣化の双方を同時に補償することのできる表示装置）を実現することを目的とする。

本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出処理が行われるよう、かつ、各電気光学素子が目標輝度に応じて発光するよう、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部と、
前記特性検出処理の結果に基づいて得られる特性データを、映像信号を補正するための補正データとして記憶する補正データ記憶部と、
前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正部と
を備え、
各画素回路は、
前記電気光学素子と、
前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
を含み、
前記画素回路駆動部は、
前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
を含み、
前記出力／電流モニタ回路は、
前記データ信号線に接続された内部データ線と、
前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
を含み、
前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、フレーム期間には、前記モニタ行において前記特性検出対象回路素子の特性を検出する準備が行われる検出準備期間と、前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定期間と、前記モニタ行において前記電気光学素子を発光させる準備が行われる発光準備期間とからなる特性検出処理期間が含まれ、
前記電流測定期間には、前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電期間と、前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタ期間と、前記ＡＤ変換回路が前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換期間とが含まれ、
前記ＡＤ変換期間には、
前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記電流測定期間は、前記駆動トランジスタの特性を検出するための電流測定が行われる駆動トランジスタ特性検出期間と前記電気光学素子の特性を検出するための電流測定が行われる電気光学素子特性検出期間とからなることを特徴とする。

本発明の第３の局面は、本発明の第２の局面において、
前記出力／電流モニタ回路は、前記データ信号線に一端が接続され、所定の制御線に他端が接続された第３の制御スイッチを更に含み、
前記電流測定期間のうちの前記駆動トランジスタ特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられた電位の大きさに等しい大きさの電位が与えられることを特徴とする。

本発明の第４の局面は、本発明の第３の局面において、
前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記データ信号線がハイインピーダンスの状態となるよう、前記第３の制御スイッチがオフ状態かつ前記モニタ制御トランジスタがオフ状態とされることを特徴とする。

本発明の第５の局面は、本発明の第３の局面において、
前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられた電位の大きさに実質的に等しい大きさの電位が与えられることを特徴とする。

本発明の第６の局面は、本発明の第３の局面において、
前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられるべき電位に近い一定の大きさの電位が与えられることを特徴とする。

本発明の第７の局面は、本発明の第２の局面において、
前記検出準備期間に前記データ信号線に与える電位をＶｍｇとし、前記駆動トランジスタ特性検出期間に前記データ信号線に与える電位をＶｍ＿ＴＦＴとし、前記電気光学素子特性検出期間に前記データ信号線に与える電位をＶｍ＿ｏｌｅｄとしたとき、以下の関係を満たすようにＶｍｇ，Ｖｍ＿ＴＦＴ，およびＶｍ＿ｏｌｅｄの値が定められていることを特徴とする。
Ｖｍ＿ＴＦＴ＜Ｖｍｇ−Ｖｔｈ（Ｔ２）
Ｖｍ＿ＴＦＴ＜ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ）
Ｖｍ＿ｏｌｅｄ＞Ｖｍｇ−Ｖｔｈ（Ｔ２）
Ｖｍ＿ｏｌｅｄ＞ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ）
ここで、Ｖｔｈ（Ｔ２）は前記駆動トランジスタの閾値電圧であって、Ｖｔｈ（ｏｌｅｄ）は前記電気光学素子の発光閾値電圧であって、ＥＬＶＳＳは前記電気光学素子の陰極の電位である。

本発明の第８の局面は、本発明の第１の局面において、
前記特性検出処理期間は、垂直帰線期間内に設けられていることを特徴とする。

本発明の第９の局面は、本発明の第８の局面において、
任意の電気光学素子を着目電気光学素子と定義したとき、前記画素回路駆動部は、前記着目電気光学素子が前記モニタ行に含まれている場合、前記モニタ行に含まれる画素回路への前記データ信号の書き込みを垂直走査期間に行う際には、前記着目電気光学素子が前記非モニタ行に含まれている場合における階調電圧よりも大きい階調電圧に相当するデータ信号の電位を前記データ信号線に与えることを特徴とする。

本発明の第１０の局面は、本発明の第１の局面において、
前記特性検出処理期間は、垂直走査期間内に設けられていることを特徴とする。

本発明の第１１の局面は、本発明の第１の局面において、
１つの前記特性検出対象回路素子の特性を検出するための電流測定期間において、前記データ信号線充電期間と前記モニタ期間と前記ＡＤ変換期間とからなるサイクルが複数回繰り返されることを特徴とする。

本発明の第１２の局面は、本発明の第１の局面において、
１フレーム期間につき前記電気光学素子または前記駆動トランジスタのいずれか一方のみについての前記特性検出処理が行われることを特徴とする。

本発明の第１３の局面は、電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線と、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部とを備えた表示装置の駆動方法であって、
フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出ステップと、
前記特性検出ステップでの検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして、予め用意された補正データ記憶部に記憶させる補正データ記憶ステップと、
前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正ステップと
を含み、
各画素回路は、
前記電気光学素子と、
前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
を含み、
前記画素回路駆動部は、
前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
を含み、
前記出力／電流モニタ回路は、
前記データ信号線に接続された内部データ線と、
前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
を含み、
前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、
前記特性検出ステップは、
前記モニタ行において前記特性検出対象回路素子の特性を検出する準備を行う検出準備ステップと、
前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定ステップと、
前記モニタ行において前記電気光学素子を発光させる準備を行う発光準備ステップと
を含み、
前記電流測定ステップは、
前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電ステップと、
前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタステップと、
前記ＡＤ変換回路によって前記モニタデータをアナログ値からデジタル値に変換するためのＡＤ変換ステップと
を含み、
前記ＡＤ変換ステップでは、
前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする。

本発明の第１の局面によれば、電流によって輝度が制御される電気光学素子（例えば有機ＥＬ素子）と当該電気光学素子に供給すべき電流を制御するための駆動トランジスタとを含む画素回路を有する表示装置において、フレーム期間に回路素子（電気光学素子または駆動トランジスタの少なくとも一方）の特性の検出が行われる。そして、その検出結果を考慮して得られる補正データを用いて映像信号が補正される。このようにして補正された映像信号に基づくデータ信号が画素回路に供給されるので、回路素子の劣化が補償されるような大きさの駆動電流が電気光学素子に供給される。ここで、回路素子の特性は、データ信号線に流れている電流を測定することによって検出される。すなわち、データ信号線は、各画素回路内の電気光学素子を所望の輝度で発光させるための信号を伝達する信号線として用いられるだけでなく、特性検出用の信号線としても用いられる。このため、回路素子の特性を検出するために新たな信号線を表示部内に設ける必要がない。従って、回路規模の増大を抑制しつつ、回路素子の劣化を補償することが可能となる。

また、ＡＤ変換期間には、第２のスイッチがオフ状態となることによって、モニタ期間に取得されたアナログデータが出力／電流モニタ回路内で保持される。アナログデータを保持するこの機能（サンプルホールド機能）を利用して、ＡＤ変換回路が複数の列で共有されている。これにより、回路素子の特性検出を可能な構成にすることに伴う回路規模の増大が効果的に抑制される。

本発明の第２の局面によれば、フレーム期間に電気光学素子および駆動トランジスタの特性の検出が行われる。このため、回路規模の増大を効果的に抑制しつつ、電気光学素子の劣化および駆動トランジスタの劣化の双方を補償することが可能となる。

本発明の第３の局面によれば、駆動トランジスタ特性検出期間内のＡＤ変換期間には、データ信号線と内部データ線とが電気的に切り離され、当該ＡＤ変換期間の直前のデータ信号線の電位に等しい大きさの電位が制御線からデータ信号線に与えられる。このため、ＡＤ変換回路の共有化に起因してＡＤ変換中にデータ信号線の電位が変動することが防止される。また、データ信号線の再充電が極めて短時間で行われるので、特性検出のための電流測定を繰り返し行うことが可能となる。これにより、駆動トランジスタの特性を検出するための電流測定の際に充分なＳ／Ｎ比を確保することが可能となる。

本発明の第４の局面によれば、電気光学素子特性検出期間内のＡＤ変換期間には、データ信号線がハイインピーダンスの状態とされる。このため、ＡＤ変換回路の共有化に起因してＡＤ変換中にデータ信号線の電位が変動することが防止される。また、データ信号線の再充電が極めて短時間で行われるので、特性検出のための電流測定を繰り返し行うことが可能となる。これにより、電気光学素子の特性を検出するための電流測定の際に充分なＳ／Ｎ比を確保することが可能となる。

本発明の第５の局面によれば、電気光学素子特性検出期間内のＡＤ変換期間には、データ信号線と内部データ線とが電気的に切り離され、当該ＡＤ変換期間の直前のデータ信号線の電位に等しい大きさの電位が制御線からデータ信号線に与えられる。このため、ＡＤ変換回路の共有化に起因してＡＤ変換中にデータ信号線の電位が変動することが防止される。また、データ信号線の再充電が極めて短時間で行われるので、特性検出のための電流測定を繰り返し行うことが可能となる。これにより、電気光学素子の特性を検出するための電流測定の際に充分なＳ／Ｎ比を確保することが可能となる。

本発明の第６の局面によれば、本発明の第５の局面と同様、電気光学素子の特性を検出するための電流測定の際に充分なＳ／Ｎ比を確保することが可能となる。

本発明の第７の局面によれば、駆動トランジスタ特性検出期間には、駆動トランジスタが確実にオン状態になるとともに電気光学素子が確実にオフ状態となる。また、電気光学素子特性検出期間には、駆動トランジスタが確実にオフ状態になるとともに電気光学素子が確実にオン状態となる。

本発明の第８の局面によれば、モニタ行については、垂直走査期間における書き込み後、垂直帰線期間中の発光準備期間に再度書き込みが行われる。これに関し、発光準備期間における書き込みが可能となるよう、垂直走査期間における書き込み後に、該当のデータを保持しておく必要がある。この点に関し、保持すべきデータは１ライン分のデータにすぎないので、メモリ容量の増大は僅かである。これに対して、垂直走査期間内に特性検出処理期間が設けられている構成においては、数十ライン分のラインメモリが必要となることもある。以上より、垂直走査期間内に特性検出処理期間が設けられている構成と比較して、必要となるメモリ容量が低減される。

本発明の第９の局面によれば、モニタ行では電気光学素子が垂直帰線期間中に一時的に消灯するということを考慮して、データ信号の電位が調整される。このため、表示品位の低下が抑制される。

本発明の第１０の局面によれば、垂直帰線期間内に特性検出処理期間が設けられている構成とは異なり、モニタ行における目標輝度に応じた書き込みは１フレーム期間に１回だけ行われれば良い。

本発明の第１１の局面によれば、特性検出対象回路素子の特性を検出するための各電流測定期間において、電流の測定が複数回繰り返される。このため、充分なＳ／Ｎ比を確保することができる。

本発明の第１２の局面によれば、１フレーム期間につき特性検出処理を電気光学素子または駆動トランジスタのいずれか一方のみについて行うことにより、ＡＤ変換後にＡＤ変換で得られたデータを転送するための時間が充分に確保される。

本発明の第１３の局面によれば、本発明の第１の局面と同様の効果を表示装置の駆動方法の発明において奏することができる。

本発明の一実施形態において、画素回路，出力／電流モニタ回路，および信号変換回路の詳細な構成を示す回路図である。 上記実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置の全体構成を示すブロック図である。 上記実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。 上記実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。 上記実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。 上記実施形態において、出力部内の出力／電流モニタ回路の入出力信号について説明するための図である。 上記実施形態において、制御クロック信号ＣＬＫ１の制御による積分時間の長さの調整について説明するための図である。 上記実施形態において、Ａ／Ｄコンバータの共有について説明するための図である。 上記実施形態において、各行の動作の推移について説明するための図である。 上記実施形態において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路）の動作を説明するためのタイミングチャートである。 上記実施形態において、通常動作が行われる際の電流の流れについて説明するための図である。 上記実施形態において、モニタ行についての１水平走査期間の詳細を説明するためのタイミングチャートである。 上記実施形態において、検出準備期間の電流の流れについて説明するための図である。 上記実施形態において、ＴＦＴ特性検出期間内の期間Ｔｂ２の電流の流れについて説明するための図である。 上記実施形態において、ＴＦＴ特性検出期間内の期間Ｔｂ３における回路の状態を説明するための図である。 上記実施形態において、ＯＬＥＤ特性検出期間内の期間Ｔｃ２の電流の流れについて説明するための図である。 上記実施形態において、発光準備期間の電流の流れについて説明するための図である。 上記実施形態において、発光期間の電流の流れについて説明するための図である。 上記実施形態において、モニタ行における１フレーム期間と非モニタ行における１フレーム期間とを比較した図である。 上記実施形態において、補正データ記憶部内の補正データの更新の手順を説明するためのフローチャートである。 上記実施形態において、映像信号の補正について説明するための図である。 上記実施形態において、ＴＦＴ特性およびＯＬＥＤ特性の検出に関連する動作の概略を説明するためのフローチャートである。 上記実施形態における効果について説明するための図である。 上記実施形態における効果について説明するための図である。 上記実施形態の第２の変形例において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路）の動作を説明するためのタイミングチャートである。 上記実施形態の第２の変形例において、モニタ行についての１水平走査期間の詳細を説明するためのタイミングチャートである。 上記実施形態の第２の変形例において、図１に示した構成から制御線ＣＬおよびスイッチ３３５を削除した構成を示す回路図である。 １フレーム期間の構成を説明するための図である。 上記実施形態の第３の変形例において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路とする）の垂直帰線期間中の動作について説明するためのタイミングチャートである。 上記実施形態の第３の変形例において、垂直帰線期間の詳細を説明するためのタイミングチャートである。 上記実施形態の第３の変形例において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路とする）の１フレーム期間中の動作について説明するためのタイミングチャートである。 従来の一般的な画素回路の構成を示す回路図である。 図３２に示す画素回路の動作を説明するためのタイミングチャートである。 駆動トランジスタの劣化および有機ＥＬ素子の劣化に対して何ら補償が行われない場合について説明するための図である。 駆動トランジスタの劣化に対してのみ補償が行われた場合について説明するための図である。 日本の特表２００８−５２３４４８号公報の図１４である。

以下、添付図面を参照しながら、本発明の一実施形態について説明する。なお、以下においては、ｍおよびｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数であると仮定する。また、以下においては、画素回路内に設けられている駆動トランジスタの特性のことを「ＴＦＴ特性」といい、画素回路内に設けられている有機ＥＬ素子の特性のことを「ＯＬＥＤ特性」という。

＜１．全体構成＞
図２は、本発明の一実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置１の全体構成を示すブロック図である。この有機ＥＬ表示装置１は、表示部１０，コントロール回路２０，ソースドライバ（データ信号線駆動回路）３０，ゲートドライバ（走査線駆動回路）４０，および補正データ記憶部５０を備えている。本実施形態においては、ソースドライバ３０およびゲートドライバ４０によって画素回路駆動部が実現されている。なお、ソースドライバ３０およびゲートドライバ４０の一方または双方が表示部１０と一体的に形成された構成であっても良い。

表示部１０には、ｍ本のデータ信号線Ｓ（１）〜Ｓ（ｍ）およびこれらに直交するｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）が配設されている。以下では、データ信号線の延伸方向をＹ方向とし、走査線の延伸方向をＸ方向とする。Ｙ方向に沿った構成要素を「列」という場合があり、Ｘ方向に沿った構成要素を「行」という場合がある。また、表示部１０には、ｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）と１対１で対応するように、ｎ本のモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）が配設されている。走査線Ｇ１（１）〜Ｇ１（ｎ）とモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）とは互いに平行になっている。さらに、表示部１０には、ｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）とｍ本のデータ信号線Ｓ（１）〜Ｓ（ｍ）との交差点に対応するように、ｎ×ｍ個の画素回路１１が設けられている。このようにｎ×ｍ個の画素回路１１が設けられることによって、ｎ行×ｍ列の画素マトリクスが表示部１０に形成されている。また、表示部１０には、ハイレベル電源電圧を供給するハイレベル電源線と、ローレベル電源電圧を供給するローレベル電源線とが配設されている。

なお、以下においては、ｍ本のデータ信号線Ｓ（１）〜Ｓ（ｍ）を互いに区別する必要がない場合にはデータ信号線を単に符号Ｓで表す。同様に、ｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）を互いに区別する必要がない場合には走査線を単に符号Ｇ１で表し、ｎ本のモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）を互いに区別する必要がない場合にはモニタ制御線を単に符号Ｇ２で表す。

本実施形態におけるデータ信号線Ｓは、画素回路１１内の有機ＥＬ素子を所望の輝度で発光させるための輝度信号を伝達する信号線として用いられるだけでなく、ＴＦＴ特性やＯＬＥＤ特性の検出用の制御電位を画素回路１１に与えるための信号線およびＴＦＴ特性やＯＬＥＤ特性を表す電流であって後述する出力／電流モニタ回路３３０で測定可能な電流の経路となる信号線としても用いられる。

コントロール回路２０は、ソースドライバ３０にデータ信号ＤＡおよびソース制御信号ＳＣＴＬを与えることによりソースドライバ３０の動作を制御し、ゲートドライバ４０にゲート制御信号ＧＣＴＬを与えることによりゲートドライバ４０の動作を制御する。ソース制御信号ＳＣＴＬには、例えば、従来より用いられているソーススタートパルス，ソースクロック，ラッチストローブ信号に加えて、出力／電流モニタ回路３３０の動作を制御するための制御クロック信号ＣＬＫ１，ＣＬＫ２，およびＣＬＫ２Ｂが含まれている。ゲート制御信号ＧＣＴＬには、例えば、ゲートスタートパルス，ゲートクロック，およびアウトプットイネーブル信号が含まれている。また、コントロール回路２０は、ソースドライバ３０から与えられるモニタデータＭＯを受け取り、補正データ記憶部５０に格納されている補正データの更新を行う。なお、モニタデータＭＯとは、ＴＦＴ特性やＯＬＥＤ特性を求めるために測定されたデータである。

ゲートドライバ４０は、ｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）に接続されている。ゲートドライバ４０は、シフトレジスタおよび論理回路などによって構成されている。ところで、本実施形態に係る有機ＥＬ表示装置１においては、ＴＦＴ特性およびＯＬＥＤ特性に基づいて、外部から送られる映像信号（上記データ信号ＤＡの元となるデータ）に補正が施される。これに関し、本実施形態では、各フレームにおいて、１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。すなわち、或るフレームに１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われると、次のフレームには２行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われ、さらに次のフレームには３行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。このようにして、ｎフレーム期間をかけて、ｎ行分のＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。なお、本明細書においては、任意のフレームに着目したときにＴＦＴ特性およびＯＬＥＤ特性の検出が行われている行のことを「モニタ行」といい、モニタ行以外の行のことを「非モニタ行」という。

ここで、１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、ｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）は、（ｋ＋１）フレーム目には図３に示すように駆動され、（ｋ＋２）フレーム目には図４に示すように駆動され、（ｋ＋ｎ）フレーム目には図５に示すように駆動される。なお、図３〜図５に関し、ハイレベルの状態がアクティブな状態である。また、図３〜図５では、モニタ行についての１水平走査期間を符号ＴＨｍで表し、非モニタ行についての１水平走査期間を符号ＴＨｎで表している。

図３〜図５より把握されるように、モニタ行と非モニタ行とで１水平走査期間の長さが異なっている。詳しくは、モニタ行についての１水平走査期間の長さは、非モニタ行についての１水平走査期間の長さよりも長くなっている。非モニタ行については、一般的な有機ＥＬ表示装置と同様、１フレーム期間中に１回の選択期間がある。モニタ行については、一般的な有機ＥＬ表示装置とは異なり、１フレーム期間中に２回の選択期間がある。なお、モニタ行についての１水平走査期間ＴＨｍに関する更に詳しい説明は後述する。

図３〜図５に示すように、各フレームにおいて、非モニタ行に対応するモニタ制御線Ｇ２は非アクティブな状態で維持される。モニタ行に対応するモニタ制御線Ｇ２については、１水平走査期間ＴＨｍ中の選択期間以外の期間（走査線Ｇ１が非アクティブな状態になっている期間）に、アクティブな状態で維持される。本実施形態においては、以上のようにｎ本の走査線Ｇ１（１）〜Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）〜Ｇ２（ｎ）が駆動されるよう、ゲートドライバ４０が構成されている。なお、モニタ行において１フレーム期間中に走査線Ｇ１に２回のパルスを発生させるためには、コントロール回路２０からゲートドライバ４０に送られるアウトプットイネーブル信号の波形を公知の手法を用いて制御すれば良い。

ソースドライバ３０は、ｍ本のデータ信号線Ｓ（１）〜Ｓ（ｍ）に接続されている。ソースドライバ３０は、駆動信号発生回路３１と、信号変換回路３２と、ｍ個の出力／電流モニタ回路３３０からなる出力部３３とによって構成されている（図２参照）。出力部３３内のｍ個の出力／電流モニタ回路３３０はそれぞれｍ本のデータ信号線Ｓ（１）〜Ｓ（ｍ）のうちの対応するデータ信号線Ｓに接続されている。

駆動信号発生回路３１には、シフトレジスタ，サンプリング回路，およびラッチ回路が含まれている。駆動信号発生回路３１において、シフトレジスタは、ソースクロックに同期して、ソーススタートパルスを入力端から出力端へと順次に転送する。ソーススタートパルスのこの転送に応じて、シフトレジスタから、各データ信号線Ｓに対応するサンプリングパルスが出力される。サンプリング回路は、サンプリングパルスのタイミングに従って１行分のデータ信号ＤＡを順次に記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデータ信号ＤＡをラッチストローブ信号に応じて取り込んで保持する。

なお、本実施形態においては、データ信号ＤＡには、各画素の有機ＥＬ素子を所望の輝度で発光させるための輝度信号と、ＴＦＴ特性やＯＬＥＤ特性を検出する際に画素回路１１の動作を制御するためのモニタ制御信号とが含まれている。

信号変換回路３２には、Ｄ／ＡコンバータおよびＡ／Ｄコンバータが含まれている。上述のようにして駆動信号発生回路３１内のラッチ回路に保持された１行分のデータ信号ＤＡは、信号変換回路３２内のＤ／Ａコンバータによってアナログ電圧に変換される。その変換されたアナログ電圧は、出力部３３内の出力／電流モニタ回路３３０に与えられる。また、信号変換回路３２には、出力部３３内の出力／電流モニタ回路３３０からモニタデータＭＯが与えられる。そのモニタデータＭＯは、信号変換回路３２内のＡ／Ｄコンバータで、アナログ電圧からデジタル信号に変換される。そして、デジタル信号に変換されたモニタデータＭＯは、駆動信号発生回路３１を介してコントロール回路２０に与えられる。

図６は、出力部３３内の出力／電流モニタ回路３３０の入出力信号について説明するための図である。出力／電流モニタ回路３３０には、信号変換回路３２からデータ信号ＤＡとしてのアナログ電圧Ｖｓが与えられる。そのアナログ電圧Ｖｓは、出力／電流モニタ回路３３０内のバッファを介してデータ信号線Ｓに印加される。また、出力／電流モニタ回路３３０は、データ信号線Ｓに流れている電流の大きさをアナログデータ（アナログ電圧）として取得する機能および或るタイミングで取得したアナログデータの値をＡＤ変換が行われている期間を通じて保持する機能（すなわちサンプルホールド機能）を有している。出力／電流モニタ回路３３０で取得されたデータは、モニタデータＭＯとして信号変換回路３２に与えられる。なお、出力／電流モニタ回路３３０の詳しい構成については後述する（図１参照）。

補正データ記憶部５０には、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂが含まれている（図２参照）。なお、これら４つのメモリは、物理的には１つのメモリであっても良いし、物理的に異なるメモリであっても良い。補正データ記憶部５０は、外部から送られる映像信号の補正に使用される補正データを記憶している。詳しくは、ＴＦＴ用オフセットメモリ５１ａは、ＴＦＴ特性の検出結果に基づくオフセット値を補正データとして記憶する。ＯＬＥＤ用オフセットメモリ５１ｂは、ＯＬＥＤ特性の検出結果に基づくオフセット値を補正データとして記憶する。ＴＦＴ用ゲインメモリ５２ａは、ＴＦＴ特性の検出結果に基づくゲイン値を補正データとして記憶する。ＯＬＥＤ用ゲインメモリ５２ｂは、ＯＬＥＤ特性の検出結果に基づく劣化補正係数を補正データとして記憶する。なお、典型的には、表示部１０内の画素の数に等しい数のオフセット値およびゲイン値が、ＴＦＴ特性の検出結果に基づく補正データとして、それぞれＴＦＴ用オフセットメモリ５１ａおよびＴＦＴ用ゲインメモリ５２ａに記憶される。また、典型的には、表示部１０内の画素の数に等しい数のオフセット値および劣化補正係数が、ＯＬＥＤ特性の検出結果に基づく補正データとして、それぞれＯＬＥＤ用オフセットメモリ５１ｂおよびＯＬＥＤ用ゲインメモリ５２ｂに記憶される。但し、複数の画素毎に１つの値が各メモリに記憶されるようにしても良い。

コントロール回路２０は、ソースドライバ３０から与えられるモニタデータＭＯに基づいて、ＴＦＴ用オフセットメモリ５１ａ内のオフセット値，ＯＬＥＤ用オフセットメモリ５１ｂ内のオフセット値，ＴＦＴ用ゲインメモリ５２ａ内のゲイン値，およびＯＬＥＤ用ゲインメモリ５２ｂ内の劣化補正係数を更新する。また、コントロール回路２０は、ＴＦＴ用オフセットメモリ５１ａ内のオフセット値，ＯＬＥＤ用オフセットメモリ５１ｂ内のオフセット値，ＴＦＴ用ゲインメモリ５２ａ内のゲイン値，およびＯＬＥＤ用ゲインメモリ５２ｂ内の劣化補正係数を読み出して、映像信号の補正を行う。その補正によって得られたデータが、データ信号ＤＡとしてソースドライバ３０に送られる。

＜２．要部の詳細な構成＞
次に、本実施形態における要部の詳細な構成について説明する。図１は、画素回路１１，出力／電流モニタ回路３３０，および信号変換回路３２の詳細な構成を示す回路図である。以下、これらの回路の構成および動作について詳しく説明する。

＜２．１ 画素回路＞
図１に示す画素回路１１は、ｉ行ｊ列の画素回路１１である。この画素回路１１は、１個の有機ＥＬ素子ＯＬＥＤ，３個のトランジスタＴ１〜Ｔ３，および１個のコンデンサＣｓｔを備えている。トランジスタＴ１は画素を選択する入力トランジスタとして機能し、トランジスタＴ２は有機ＥＬ素子ＯＬＥＤへの電流の供給を制御する駆動トランジスタとして機能し、トランジスタＴ３はＴＦＴ特性やＯＬＥＤ特性を検出するか否かを制御するモニタ制御トランジスタとして機能する。なお、本実施形態においては、トランジスタＴ２および有機ＥＬ素子ＯＬＥＤが特性検出対象回路素子に相当する。また、各トランジスタに関し、ゲート端子が制御端子に相当し、ドレイン端子が第１導通端子に相当し、ソース端子が第２導通端子に相当する。

トランジスタＴ１は、データ信号線Ｓ（ｊ）とトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇ１（ｉ）にゲート端子が接続され、データ信号線Ｓ（ｊ）にソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、トランジスタＴ１のドレイン端子にゲート端子が接続され、ハイレベル電源線ＥＬＶＤＤにドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。トランジスタＴ３については、モニタ制御線Ｇ２（ｉ）にゲート端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にドレイン端子が接続され、データ信号線Ｓ（ｊ）にソース端子が接続されている。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のドレイン端子に他端が接続されている。なお、このコンデンサＣｓｔによって第１のコンデンサが実現されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。

ところで、図３２に示した構成においては、コンデンサＣｓｔは、トランジスタＴ２のゲート−ソース間に設けられていた。これに対して、本実施形態においては、コンデンサＣｓｔは、トランジスタＴ２のゲート−ドレイン間に設けられている。この理由は次のとおりである。本実施形態においては、１フレーム期間中に、トランジスタＴ３をオンにした状態でデータ信号線Ｓ（ｊ）の電位を変動させる制御が行われる。仮にトランジスタＴ２のゲート−ソース間にコンデンサＣｓｔが設けられていると、データ信号線Ｓ（ｊ）の電位の変動に応じてトランジスタＴ２のゲート電位も変動する。そうすると、トランジスタＴ２のオン／オフ状態が所望の状態とはならないことが生じ得る。そこで、本実施形態においては、データ信号線Ｓ（ｊ）の電位の変動に応じてトランジスタＴ２のゲート電位が変動することのないよう、図１に示すようにトランジスタＴ２のゲート−ドレイン間にコンデンサＣｓｔが設けられている。

＜２．２ 画素回路内のトランジスタについて＞
本実施形態においては、画素回路１１内のトランジスタＴ１〜Ｔ３はすべてｎチャネル型である。また、本実施形態においては、トランジスタＴ１〜Ｔ３には、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）が採用されている。

以下、酸化物ＴＦＴに含まれる酸化物半導体層について説明する。酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層である。酸化物半導体層は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物である。Ｉｎ、ＧａおよびＺｎの割合（組成比）は、特に限定されない。例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２などでもよい。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（アモルファスシリコンＴＦＴに比べて２０倍を超える移動度）と低いリーク電流（アモルファスシリコンＴＦＴに比べて１００分の１未満のリーク電流）を有するので、画素回路内の駆動ＴＦＴ（上記トランジスタＴ２）およびスイッチングＴＦＴ（上記トランジスタＴ１）として好適に用いられる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴを用いれば、表示装置の消費電力を大幅に削減することができる。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、アモルファスでもよく、結晶質部分を含み、結晶性を有していてもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体が好ましい。このようなＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体の結晶構造は、例えば日本の特開２０１２−１３４４７５号公報に開示されている。

酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体に代えて、他の酸化物半導体を含んでいてもよい。例えばＺｎ−Ｏ系半導体（ＺｎＯ）、Ｉｎ−Ｚｎ−Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ−Ｔｉ−Ｏ系半導体（ＺＴＯ）、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドニウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ₂Ｏ₃−ＳｎＯ₂−ＺｎＯ）、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体などを含んでいてもよい。

＜２．３ 出力／電流モニタ回路＞
図１を参照しつつ、本実施形態における出力／電流モニタ回路３３０の構成および動作について詳しく説明する。出力／電流モニタ回路３３０には、オペアンプ３３１とコンデンサ３３２と３つのスイッチ（スイッチ３３３，３３４，および３３５）とが含まれている。

図１に示すように、出力／電流モニタ回路３３０の内部データ線Ｓｉｎ（ｊ）は、スイッチ３３４を介して、データ信号線Ｓ（ｊ）に接続されている。オペアンプ３３１については、反転入力端子は内部データ線Ｓｉｎ（ｊ）に接続され、非反転入力端子にはデータ信号ＤＡとしてのアナログ電圧Ｖｓが与えられる。コンデンサ３３２およびスイッチ３３３は、オペアンプ３３１の出力端子と内部データ線Ｓｉｎ（ｊ）との間に設けられている。スイッチ３３３には、制御クロック信号ＣＬＫ１が与えられる。オペアンプ３３１，コンデンサ３３２，およびスイッチ３３３によって、積分回路が構成されている。ここで、この積分回路の動作について説明する。制御クロック信号ＣＬＫ１によってスイッチ３３３がオフ状態からオン状態に切り替えられると、コンデンサ３３２に蓄積された電荷が放電される。その後、スイッチ３３３がオン状態からオフ状態に切り替えられると、内部データ線Ｓｉｎ（ｊ）を流れる電流に基づいてコンデンサ３３２への充電が行われる。すなわち、内部データ線Ｓｉｎ（ｊ）に流れている電流の時間積分値がコンデンサ３３２に蓄積される。これにより、内部データ線Ｓｉｎ（ｊ）を流れる電流の大きさに応じてオペアンプ３３１の出力端子の電位が変化する。そのオペアンプ３３１からの出力はモニタデータＭＯとして信号変換回路３２に送られる。なお、制御クロック信号ＣＬＫ１によってスイッチ３３３がオン状態にされると、オペアンプ３３１の出力端子−反転入力端子間が短絡状態となる。これにより、オペアンプ３３１の出力端子および内部データ線Ｓｉｎ（ｊ）の電位がアナログ電圧Ｖｓの電位と等しくなる。

スイッチ３３４は、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）との間に設けられている。スイッチ３３４には、制御クロック信号ＣＬＫ２が与えられる。この制御クロック信号ＣＬＫ２に基づいてスイッチ３３４の状態が切り替えられることによって、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）との電気的な接続状態が制御される。本実施形態においては、制御クロック信号ＣＫＬ２がハイレベルであれば、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に接続された状態となり、制御クロック信号ＣＫＬ２がローレベルであれば、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。

スイッチ３３５は、データ信号線Ｓ（ｊ）と所定の制御線ＣＬとの間に設けられている。スイッチ３３５には、制御クロック信号ＣＬＫ２Ｂが与えられる。この制御クロック信号ＣＬＫ２Ｂに基づいてスイッチ３３５の状態が切り替えられることによって、データ信号線Ｓ（ｊ）と制御線ＣＬとの電気的な接続状態が制御される。本実施形態においては、制御クロック信号ＣＫＬ２Ｂがハイレベルであれば、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に接続された状態となり、制御クロック信号ＣＫＬ２Ｂがローレベルであれば、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に切り離された状態となる。

上述したように、スイッチ３３４がオフ状態になると、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とは電気的に切り離された状態となる。このとき、スイッチ３３３がオフ状態になっていれば、内部データ線Ｓｉｎ（ｊ）の電位は維持される。本実施形態においては、このようにして内部データ線Ｓｉｎ（ｊ）の電位が維持されている状態で、信号変換回路３２内のＡ／Ｄコンバータ３２４でのＡＤ変換が行われる。

なお、本実施形態においては、スイッチ３３３によって第１の制御スイッチが実現され、スイッチ３３４によって第２の制御スイッチが実現され、スイッチ３３５によって第３の制御スイッチが実現されている。また、コンデンサ３３２によって第２のコンデンサが実現されている。

＜２．４ 信号変換回路＞
図１を参照しつつ、本実施形態における信号変換回路３２の構成および動作について詳しく説明する。この信号変換回路３２には、Ｄ／Ａコンバータ３２１とセレクタ３２２とオフセット回路３２３とＡ／Ｄコンバータ３２４とが含まれている。Ｄ／Ａコンバータ３２１は、駆動信号発生回路３１から出力されたデジタル信号であるデータ信号ＤＡをアナログ電圧Ｖｓに変換する。本実施形態においては、複数の列でＡ／Ｄコンバータ３２４が共有される。これを実現するために、信号変換回路３２内にセレクタ３２２が設けられている。セレクタ３２２には、複数個の出力／電流モニタ回路３３０からモニタデータＭＯが与えられる。セレクタ３２２は、与えられた複数個のモニタデータＭＯを時分割で順次に出力する。オフセット回路３２３は、ＴＦＴ特性検出の際とＯＬＥＤ特性検出の際とでＡ／Ｄコンバータ３２４への入力レベルを同じにする機能（オフセット調整機能）を有している。このオフセット回路３２３が設けられている理由は、ＴＦＴ特性検出の際の基準電位であるＶｍ＿ＴＦＴとＯＬＥＤ特性検出の際の基準電位であるＶｍ＿ｏｌｅｄとが異なる電位であるためである。Ａ／Ｄコンバータ３２４は、オフセット回路３２３から出力されたアナログ電圧をデジタル信号に変換する。なお、オフセット調整に用いるオフセット値は、Ｖｍ＿ＴＦＴの値およびＶｍ＿ｏｌｅｄの値に依存させると良い。以上より、信号変換回路３２内の構成要素に関しては、Ｄ／Ａコンバータ３２１については各列につき１個設けられ、セレクタ３２２，オフセット回路３２３，およびＡ／Ｄコンバータ３２４については複数の列につき１個設けられている。

ここで、Ｖｍ＿ＴＦＴとＶｍ＿ｏｌｅｄとが異なる大きさであることに起因するＡＤ変換への影響とその対処について更に詳しく説明する。Ｖｍ＿ＴＦＴとＶｍ＿ｏｌｅｄとは異なる大きさの電位であるため、オフセット回路３２３が設けられていなければ、ＴＦＴ特性検出時とＯＬＥＤ特性検出時との間でＡ／Ｄコンバータ３２４への入力ＤＣレベルが変化する。このため、Ａ／Ｄコンバータ３２４によるＡＤ変換の分解能が無駄になる（有効活用されない）。そこで、本実施形態においては、上述したオフセット回路３２３が設けられている。このオフセット回路３２３では、ＴＦＴ特性検出時にはＶｏｆｆｓｅｔ１，ＯＬＥＤ特性検出時にはＶｏｆｆｓｅｔ２によって、Ａ／Ｄコンバータ３２４への入力ＤＣレベルの調整が行われる。これにより、Ａ／Ｄコンバータ３２４によるＡＤ変換の際のＤＣレベルをほぼ一定にすることが可能となり、ＡＤ変換の分解能が有効活用される。なお、ここではオフセットレベルの種類が２種類の場合を例に挙げて説明しているが、本発明はこれに限定されない。例えば、ＲとＧとＢとでＶｍ＿ｏｌｅｄの値が異なる場合、ＯＬＥＤ特性検出時用に３種類のオフセットレベルを用意して、それらを切り替えて用いるようにしても良い。また、電流測定条件によって、測定電流の予測値が大きいときと測定電流の予測値が小さいときとがある。これに関し、スイッチ３３３に与える制御クロック信号ＣＬＫ１を例えば図７に示すように制御して積分時間（制御クロック信号ＣＬＫ１のオフ時間）の長さを変化させることによっても、Ａ／Ｄコンバータ３２４によるＡＤ変換の分解能が有効に活用することが可能となる。これにより、測定電流が小さなときでも充分なＳ／Ｎ比を確保することが可能となる。

＜２．５ Ａ／Ｄコンバータの共有＞
上述したように、本実施形態においては、複数の列でＡ／Ｄコンバータ３２４が共有される。これについて、図８を参照しつつ、詳しく説明する。なお、図８には、ソースドライバ３０が１４４０チャネルの出力部３３を有している場合（すなわち、１４４０本のデータ信号線Ｓが設けられている場合）の例を示している。図８に示す例では、１４４列で１個のＡ／Ｄコンバータ３２４が共有されている。従って、１４４列毎に１個のセレクタ３２２が設けられている。各セレクタ３２２には、１４４個の出力／電流モニタ回路３３０からモニタデータＭＯが与えられる。そして、各セレクタ３２２は、１４４個のモニタデータＭＯを時分割で順次にオフセット回路３２３に与える。オフセット回路３２３に与えられたモニタデータＭＯは、入力レベルの調整後、Ａ／Ｄコンバータ３２４に与えられる。ところで、上述したように、出力／電流モニタ回路３３０では、上述したサンプルホールド機能によって、ＡＤ変換が行われている期間を通じてアナログデータの値が保持される。これにより、全ての列で同じタイミングで取得されたアナログデータの値が順次にＡ／Ｄコンバータ３２４に与えられる。なお、ＡＤ変換後のモニタデータＭＯは、駆動信号発生回路３１内のロジック部３１１を介してコントロール回路２０に送られる。

上述の例では１４４列で１個のＡ／Ｄコンバータ３２４が共有されているが、本発明はこれに限定されない。１個のＡ／Ｄコンバータ３２４を共有する列の数については、Ａ／Ｄコンバータ３２４の能力すなわちＡ／Ｄコンバータ３２４のサンプリング周波数に応じて決定すれば良い。Ａ／Ｄコンバータ３２４のサンプリング周波数が大きいほど、１個のＡ／Ｄコンバータ３２４を共有する列の数を多くすることが可能となる。

＜３．駆動方法＞
＜３．１ 概要＞
次に、本実施形態における駆動方法について説明する。上述したように、本実施形態においては、各フレームに１つの行のＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。各フレームにおいて、モニタ行についてはＴＦＴ特性およびＯＬＥＤ特性の検出を行うための動作（以下、「特性検出動作」という。）が行われ、非モニタ行については通常動作が行われる。すなわち、１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、図９に示すように、各行の動作は推移する。また、ＴＦＴ特性およびＯＬＥＤ特性の検出が行われると、その検出結果を用いて、補正データ記憶部５０内の補正データの更新が行われる。そして、補正データ記憶部５０に記憶されている補正データを用いて映像信号の補正が行われる。

図１０は、モニタ行に含まれる画素回路１１（ｉ行ｊ列の画素回路１１とする）の動作を説明するためのタイミングチャートである。なお、図１０では、ｉ行目がモニタ行とされるフレームにおけるｉ行目の１回目の選択期間開始時点を基準にして「１フレーム期間」を表している。また、ここでは、１フレーム期間のうちのモニタ行における１水平走査期間ＴＨｍ以外の期間のことを「発光期間」という。発光期間には符号ＴＬを付している。図１０に示すように、モニタ行についての１水平走査期間ＴＨｍは、モニタ行においてＴＦＴ特性およびＯＬＥＤ特性を検出する準備が行われる期間（以下、「検出準備期間」という。）Ｔａと、ＴＦＴ特性を検出するための電流測定が行われる期間（以下、「ＴＦＴ特性検出期間」という。）Ｔｂと、ＯＬＥＤ特性を検出するための電流測定が行われる期間（以下、「ＯＬＥＤ特性検出期間」という。）Ｔｃと、モニタ行において有機ＥＬ素子ＯＬＥＤを発光させる準備が行われる期間（以下、「発光準備期間」という。）Ｔｄとによって構成されている。なお、本実施形態においては、ＴＦＴ特性検出期間ＴｂとＯＬＥＤ特性検出期間Ｔｃとによって電流測定期間が実現されている。

検出準備期間Ｔａには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされ、データ信号線Ｓ（ｊ）には電位Ｖｍｇが与えられる。ＴＦＴ特性検出期間Ｔｂには、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）はアクティブな状態とされ、データ信号線Ｓ（ｊ）には電位Ｖｍ＿ＴＦＴが与えられる。ＯＬＥＤ特性検出期間Ｔｃには、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）はアクティブな状態とされ、データ信号線Ｓ（ｊ）には電位Ｖｍ＿ｏｌｅｄが与えられる。発光準備期間Ｔｄには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされ、データ信号線Ｓ（ｊ）にはモニタ行に含まれる有機ＥＬ素子ＯＬＥＤの目標輝度に応じたデータ電位Ｄ（ｉ，ｊ）が与えられる。発光期間ＴＬには、走査線Ｇ１（ｉ）およびモニタ制御線Ｇ２（ｉ）は非アクティブな状態とされる。また、ＴＦＴ特性検出期間Ｔｂには、例えば電源回路から制御線ＣＬに電位Ｖｍ＿ＴＦＴが与えられ、ＯＬＥＤ特性検出期間Ｔｃには、例えば電源回路から制御線ＣＬに電位Ｖｍ＿ｏｌｅｄが与えられる。なお、電位Ｖｍｇ，電位Ｖｍ＿ＴＦＴ，および電位Ｖｍ＿ｏｌｅｄについての詳しい説明は後述する。

＜３．２ 画素回路の動作＞
＜３．２．１ 通常動作＞
各フレームにおいて、非モニタ行では、通常動作が行われる。非モニタ行に含まれる画素回路１１では、目標輝度に対応するデータ電位Ｖｄａｔａに基づく書き込みが選択期間に行われた後、トランジスタＴ１はオフ状態で維持される。データ電位Ｖｄａｔａに基づく書き込みによってトランジスタＴ２はオン状態となる。トランジスタＴ３についてはオフ状態で維持される。以上より、図１１で符号７１で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

＜３．２．２ 特性検出動作＞
各フレームにおいて、モニタ行では、特性検出動作が行われる。図１２は、モニタ行についての１水平走査期間ＴＨｍの詳細を説明するためのタイミングチャートである。なお、この１水平走査期間ＴＨｍによって特性検出処理期間が実現されている。図１２に示すように、本実施形態においては、ＴＦＴ特性検出期間Ｔｂは、期間Ｔｂ１〜Ｔｂ６によって構成されており、ＯＬＥＤ特性検出期間Ｔｃは、期間Ｔｃ１〜Ｔｃ６によって構成されている。なお、本実施形態においては、期間Ｔｂ１，Ｔｂ４，Ｔｃ１，およびＴｃ４によってデータ信号線充電期間が実現され、期間Ｔｂ２，Ｔｂ５，Ｔｃ２，およびＴｃ５によってモニタ期間が実現され、期間Ｔｂ３，Ｔｂ６，Ｔｃ３，およびＴｃ６によってＡＤ変換期間が実現されている。

検出準備期間Ｔａには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ１はオン状態となり、トランジスタＴ３はオフ状態で維持される。また、この期間Ｔａには、制御クロック信号ＣＬＫ１，ＣＬＫ２，およびＣＬＫ２Ｂはそれぞれハイレベル，ハイレベル，およびオフレベルとなる。このため、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。また、この期間Ｔａには、データ信号線Ｓ（ｊ）にはオペアンプ３３１を介して電位Ｖｍｇが与えられる。この電位Ｖｍｇに基づく書き込みによってコンデンサＣｓｔが充電され、トランジスタＴ２がオン状態となる。以上より、検出準備期間Ｔａには、図１３で符号７２で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。但し、有機ＥＬ素子ＯＬＥＤが発光するのは極めて短い時間である。

期間Ｔｂ１（データ信号線充電期間）になると、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）はアクティブな状態とされる。これにより、トランジスタＴ１はオフ状態となり、トランジスタＴ３はオン状態となる。なお、ＴＦＴ特性検出期間Ｔｂを通じて、トランジスタＴ１はオフ状態で維持され、トランジスタＴ３はオン状態で維持される。また、期間Ｔｂ１になると、オペアンプ３３１を介してデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ＴＦＴが与えられる。以上より、期間Ｔｂ１には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ＴＦＴとなるように充電が行われる。なお、後述するように、ＯＬＥＤ特性検出期間Ｔｃ内の期間Ｔｃ１には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ｏｌｅｄとなるように充電が行われる。

期間Ｔｂ２（モニタ期間）になると、制御クロック信号ＣＬＫ１がハイレベルからローレベルに変化する。これにより、スイッチ３３３がオフ状態となる。ここで、ＴＦＴ用オフセットメモリ５１ａに格納されているオフセット値に基づいて求められるトランジスタＴ２の閾値電圧をＶｔｈ（Ｔ２）とすると、次式（１），（２）が成立するように、電位Ｖｍｇの値，電位Ｖｍ＿ＴＦＴの値，および電位Ｖｍ＿ｏｌｅｄの値が設定されている。
Ｖｍ＿ＴＦＴ＋Ｖｔｈ（Ｔ２）＜Ｖｍｇ ・・・（１）
Ｖｍｇ＜Ｖｍ＿ｏｌｅｄ＋Ｖｔｈ（Ｔ２） ・・・（２）
また、ＯＬＥＤ用オフセットメモリ５１ｂに格納されているオフセット値に基づいて求められる有機ＥＬ素子ＯＬＥＤの発光閾値電圧をＶｔｈ（ｏｌｅｄ）とすると、次式（３）が成立するように電位Ｖｍ＿ＴＦＴの値が設定されている。
Ｖｍ＿ＴＦＴ＜ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ） ・・・（３）
さらに、有機ＥＬ素子ＯＬＥＤの降伏電圧をＶｂｒ（ｏｌｅｄ）とすると、次式（４）が成立するように電位Ｖｍ＿ＴＦＴの値が設定されている。
Ｖｍ＿ＴＦＴ＞ＥＬＶＳＳ−Ｖｂｒ（ｏｌｅｄ） ・・・（４）

以上のように、検出準備期間Ｔａに上式（１），（２）を満たす電位Ｖｍｇに基づく書き込みが行われた後、期間Ｔｂ１〜Ｔｂ２には上式（１），（３），および（４）を満たす電位Ｖｍ＿ＴＦＴがデータ信号線Ｓ（ｊ）に与えられている。上式（１）より、期間Ｔｂ２には、トランジスタＴ２はオン状態となる。また、上式（３），（４）より、期間Ｔｂ２には、有機ＥＬ素子ＯＬＥＤに電流は流れない。

以上より、期間Ｔｂ２には、図１４で符号７３で示す矢印のように、トランジスタＴ２を流れる電流が、トランジスタＴ３を介してデータ信号線Ｓ（ｊ）に出力される。また、期間Ｔｂ２には、スイッチ３３４はオン状態になっている。これにより、期間Ｔｂ２にデータ信号線Ｓ（ｊ）に出力された電流（シンク電流）の大きさ（時間積分値）に応じて、コンデンサ３３２に電荷が蓄積され、オペアンプ３３１の出力端子の電位が変化する。

期間Ｔｂ３（ＡＤ変換期間）になると、制御クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。これにより、図１５に示すように、スイッチ３３４がオフ状態となり、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。その結果、期間Ｔｂ２の終了時点におけるデータ信号線Ｓ（ｊ）の電流の大きさを示すアナログデータが、出力／電流モニタ回路３３０に保持される。このような状態で、セレクタ３２２が複数の列のアナログデータ（モニタデータＭＯ）を順次に出力することによって、各Ａ／Ｄコンバータ３２４で複数の列のアナログデータに対して順次にＡＤ変換が行われる。

また、期間Ｔｂ３には、制御クロック信号ＣＬＫ２Ｂがローレベルからハイレベルに変化する。これにより、図１５に示すように、スイッチ３３５がオン状態となり、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に接続された状態となる。その結果、期間Ｔｂ３には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ＴＦＴとなるように充電が行われる。このようにして、ＡＤ変換が行われている期間中、制御線ＣＬを介してデータ信号線Ｓ（ｊ）の充電が行われる。

期間Ｔｂ４（データ信号線充電期間）になると、制御クロック信号ＣＬＫ１がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２Ｂがハイレベルからローレベルに変化する。これにより、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。このようにしてスイッチ３３３およびスイッチ３３４がオン状態となり、オペアンプ３３１を介してデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ＴＦＴが与えられる。以上より、期間Ｔｂ４には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ＴＦＴとなるように再充電が行われる。ところで、上述したように、期間Ｔｂ３には、制御線ＣＬを介してデータ信号線Ｓ（ｊ）の充電が行われている。このため、期間Ｔｂ４は、ごく短い長さの期間で良い。

期間Ｔｂ５（モニタ期間）には、期間Ｔｂ２と同様の動作が行われる。期間Ｔｂ６（ＡＤ変換期間）には、期間Ｔｂ３と同様の動作が行われる。以上のようにして、トランジスタＴ２のゲート−ソース間の電圧を所定の大きさ（Ｖｍｇ−Ｖｍ＿ＴＦＴ）にした状態で当該トランジスタＴ２のドレイン−ソース間を流れる電流の大きさが繰り返し測定され、ＴＦＴ特性が検出される。

期間Ｔｃ１（データ信号線充電期間）になると、制御クロック信号ＣＬＫ１がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２Ｂがハイレベルからローレベルに変化する。これにより、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。また、本実施形態においては、ＴＦＴ特性検出期間Ｔｂと同様、ＯＬＥＤ特性検出期間Ｔｃを通じて、トランジスタＴ１はオフ状態で維持され、トランジスタＴ３はオン状態で維持される。また、期間Ｔｃ１になると、オペアンプ３３１を介してデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ｏｌｅｄが与えられる。以上より、期間Ｔｃ１には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ｏｌｅｄとなるように充電が行われる。

期間Ｔｃ２（モニタ期間）になると、制御クロック信号ＣＬＫ１がハイレベルからローレベルに変化する。これにより、スイッチ３３３がオフ状態となる。ここで、上式（２）および次式（５）が成立するように電位Ｖｍ＿ｏｌｅｄの値が設定されている。
ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ）＜Ｖｍ＿ｏｌｅｄ ・・・（５）
また、トランジスタＴ２の降伏電圧をＶｂｒ（Ｔ２）とすると、次式（６）が成立するように電位Ｖｍ＿ｏｌｅｄの値が設定されている。
Ｖｍ＿ｏｌｅｄ＜Ｖｍｇ＋Ｖｂｒ（Ｔ２） ・・・（６）

以上のように、期間Ｔｃ１〜Ｔｃ２には、上式（２），（５），および（６）を満たす電位Ｖｍ＿ｏｌｅｄがデータ信号線Ｓ（ｊ）に与えられる。上式（２），（６）より、期間Ｔｃ２には、トランジスタＴ２はオフ状態となる。また、上式（５）より、期間Ｔｃ２には、有機ＥＬ素子ＯＬＥＤに電流が流れる。

以上より、期間Ｔｃ２には、図１６で符号７４で示す矢印のように、データ信号線Ｓ（ｊ）からトランジスタＴ３を介して有機ＥＬ素子ＯＬＥＤに電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。このときの電流の大きさ（時間積分値）に応じて、コンデンサ３３２に電荷が蓄積され、オペアンプ３３１の出力端子の電位が変化する。

期間Ｔｃ３になると、制御クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。これにより、期間Ｔｂ３と同様に、スイッチ３３４がオフ状態となり、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。その結果、期間Ｔｃ２の終了時点におけるデータ信号線Ｓ（ｊ）の電流の大きさを示すアナログデータが、出力／電流モニタ回路３３０に保持される。このような状態で、セレクタ３２２が複数の列のアナログデータ（モニタデータＭＯ）を順次に出力することによって、各Ａ／Ｄコンバータ３２４で複数の列のアナログデータに対して順次にＡＤ変換が行われる。

また、期間Ｔｃ３（ＡＤ変換期間）には、制御クロック信号ＣＬＫ２Ｂがローレベルからハイレベルに変化する。これにより、期間Ｔｂ３と同様に、スイッチ３３５がオン状態となり、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に接続された状態となる。その結果、期間Ｔｃ３には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ｏｌｅｄとなるように充電が行われる。このようにして、ＡＤ変換が行われている期間中、制御線ＣＬを介してデータ信号線Ｓ（ｊ）の充電が行われる。

期間Ｔｃ４（データ信号線充電期間）になると、制御クロック信号ＣＬＫ１がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２Ｂがハイレベルからローレベルに変化する。これにより、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。このようにしてスイッチ３３３およびスイッチ３３４がオン状態となり、オペアンプ３３１を介してデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ｏｌｅｄが与えられる。以上より、期間Ｔｃ４には、データ信号線Ｓ（ｊ）の電位がＶｍ＿ｏｌｅｄとなるように再充電が行われる。ところで、上述したように、期間Ｔｃ３には、制御線ＣＬを介してデータ信号線Ｓ（ｊ）の充電が行われている。このため、期間Ｔｃ４は、ごく短い長さの期間で良い。

期間Ｔｃ５（モニタ期間）には、期間Ｔｃ２と同様の動作が行われる。期間Ｔｃ６（ＡＤ変換期間）には、期間Ｔｃ３と同様の動作が行われる。以上のようにして、有機ＥＬ素子ＯＬＥＤのアノード（陽極）−カソード（陰極）間の電圧を所定の大きさ（Ｖｍ＿ｏｌｅｄ−ＥＬＶＳＳ）にした状態で当該有機ＥＬ素子ＯＬＥＤを流れる電流の大きさが繰り返し測定され、ＯＬＥＤ特性が検出される。

なお、電位Ｖｍｇの値，電位Ｖｍ＿ＴＦＴの値，および電位Ｖｍ＿ｏｌｅｄの値については、上式（１）〜（６）の他、採用されている出力／電流モニタ回路３３０での電流の測定可能範囲なども考慮して決定される。

発光準備期間Ｔｄになると、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされる。これにより、トランジスタＴ１はオン状態となり、トランジスタＴ３はオフ状態となる。また、発光準備期間Ｔｄには、制御クロック信号ＣＬＫ１がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２がローレベルからハイレベルに変化し、制御クロック信号ＣＬＫ２Ｂがハイレベルからローレベルに変化する。これにより、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。また、発光準備期間Ｔｄには、オペアンプ３３１を介してデータ信号線Ｓ（ｊ）に目標輝度に応じたデータ電位Ｄ（ｉ，ｊ）が与えられる。このデータ電位Ｄ（ｉ，ｊ）に基づく書き込みによってコンデンサＣｓｔが充電され、トランジスタＴ２がオン状態となる。以上より、発光準備期間Ｔｄには、図１７で符号７５で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

発光期間ＴＬ（図１０参照）には、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ１はオフ状態となり、トランジスタＴ３はオフ状態で維持される。トランジスタＴ１はオフ状態となるが、発光準備期間Ｔｄ中に目標輝度に応じたデータ電位Ｄ（ｉ，ｊ）に基づく書き込みによってコンデンサＣｓｔが充電されていることから、トランジスタＴ２はオン状態で維持される。従って、発光期間ＴＬには、図１８で符号７６で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。すなわち、発光期間ＴＬには、目標輝度に応じて有機ＥＬ素子ＯＬＥＤが発光する。ところで、トランジスタＴ１がオフ状態になると、トランジスタＴ２のゲート電位は理想的には保持される。しかしながら、実際には、トランジスタＴ１によるチャージインジェクション、走査線Ｇ１（ｉ）のフィードスルー、寄生容量との電荷分配等の二次効果により、トランジスタＴ２のゲート電位については書き込まれた電位からの変動が生じる。一方、発光期間ＴＬよりも先行するＴＦＴ特性検出期間Ｔｂの直前にも、トランジスタＴ１がオフ状態となってトランジスタＴ２のゲートがホールド状態になることから、ＴＦＴ特性検出期間Ｔｂと発光期間ＴＬにおける、二次効果の影響は、ほぼ等しくなる。従って、これら二次効果による影響の大きさが（寄生容量値のばらつき等によって）画素毎にばらついていても、二次効果を考慮してＴＦＴ特性の検出が行われ、補正が施される。よって、画素毎の二次効果のばらつきを互いに相殺することができる。

以上のように、非モニタ行においては、一般的な有機ＥＬ表示装置と同様に、有機ＥＬ素子ＯＬＥＤを発光させる処理が行われる。これに対して、モニタ行においては、ＴＦＴ特性およびＯＬＥＤ特性を検出するための処理が行われた後に、有機ＥＬ素子ＯＬＥＤを発光させる処理が行われる。従って、図１９から把握されるように、モニタ行における発光期間の長さは非モニタ行における発光期間の長さよりも短くなる。このため、発光準備期間Ｔｄにデータ信号線Ｓ（ｊ）に印加されるデータ電位Ｄ（ｉ，ｊ）の大きさについては、フレーム期間内での積分輝度が非モニタ行で現れる輝度と等しくなるように調整が施される。詳しくは、非モニタ行における階調電圧よりもやや大きい階調電圧に相当するデータ電位が、発光準備期間Ｔｄにデータ信号線Ｓ（ｊ）に与えられる。換言すれば、任意の有機ＥＬ素子ＯＬＥＤを着目有機ＥＬ素子と定義したとき、着目有機ＥＬ素子がモニタ行に含まれている場合、発光準備期間Ｔｄには、着目有機ＥＬ素子が非モニタ行に含まれている場合における階調電圧よりも大きい階調電圧に相当するデータ電位がソースドライバ３０によってデータ信号線Ｓ（ｊ）に与えられる。これにより、表示品位の低下が抑制される。

なお、本実施形態においては、ＴＦＴ特性検出期間ＴｂにはＴＦＴ特性の検出のための電流測定が２回行われ、ＯＬＥＤ特性検出期間ＴｃにはＯＬＥＤ特性の検出のための電流測定が２回行われるが、本発明はこれに限定されない。ＴＦＴ特性検出期間ＴｂおよびＯＬＥＤ特性検出期間Ｔｃに、ＴＦＴ特性の検出のための電流測定およびＯＬＥＤ特性の検出のための電流測定が、それぞれ１回ずつ行われても良いし、それぞれ３回以上ずつ行われても良い。また、ＴＦＴ特性の検出のための電流測定の回数とＯＬＥＤ特性の検出のための電流測定の回数とが異なっていても良い。また、ＴＦＴ特性検出期間Ｔｂのみを有するフレームがあっても良いし、ＯＬＥＤ特性検出期間Ｔｃのみを有するフレームがあっても良い。すなわち、１フレーム期間につきＴＦＴ特性の検出またはＯＬＥＤ特性の検出のいずれか一方のみが行われるようにしても良い。この場合、ＴＦＴ特性の検出が行われるフレーム期間には、図１０でＴｂ〜Ｔｃで示す期間を通じてデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ＴＦＴが与えられ、ＯＬＥＤ特性の検出が行われるフレーム期間には、図１０でＴｂ〜Ｔｃで示す期間を通じてデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ｏｌｅｄが与えられる。このようにすることによって、ＡＤ変換後にＡＤ変換で得られたモニタデータＭＯをコントロール回路２０に転送するための時間が充分に確保される。

また、本実施形態においては、図９に示すようにフレームが変わる毎にモニタ行も変わるが、本発明はこれに限定されない。複数フレームにわたって同じ行をモニタ行としても良い。たとえば、２種類のＶｍ＿ＴＦＴでトランジスタＴ２（駆動トランジスタ）の特性検出を行う２フレームと２種類のＶｍ＿ｏｌｅｄで有機ＥＬ素子ＯＬＥＤ（電気光学素子）の特性検出を行う２フレームとの合計４フレームにわたって同一の行をモニタ行とすることも可能である。さらに、同一のモニタ電圧（Ｖｍ＿ＴＦＴ，Ｖｍ＿ｏｌｅｄ）で複数フレームにわたって同じ行をモニタ行としても良い。このようにして１つの行で繰り返して特性検出の処理を行うことによって、Ｓ／Ｎ比が向上するという効果が得られる。さらに、本実施形態においては、各フレームに１つの行のみがモニタ行とされるが、本発明はこれに限定されない。表示品位が損なわれない範囲内で、各フレームに複数の行がモニタ行とされても良いし、パネルの電源オン直後や電源オフ期間、又は非表示期間の任意のタイミングで、全行の特性検出を連続実行するようにしても良い。

＜３．３ 補正データ記憶部内の補正データの更新＞
次に、補正データ記憶部５０に記憶されている補正データ（ＴＦＴ用オフセットメモリ５１ａに記憶されているオフセット値，ＯＬＥＤ用オフセットメモリ５１ｂに記憶されているオフセット値，ＴＦＴ用ゲインメモリ５２ａに記憶されているゲイン値，およびＯＬＥＤ用ゲインメモリ５２ｂに記憶されている劣化補正係数）がどのように更新されるかについて説明する。図２０は、補正データ記憶部５０内の補正データの更新の手順を説明するためのフローチャートである。なお、ここでは１つの画素に対応する補正データに着目する。

まず、ＴＦＴ特性検出期間ＴｂにＴＦＴ特性の検出が行われる（ステップＳ１１０）。このステップＳ１１０によって、映像信号を補正するためのオフセット値およびゲイン値が求められる。そして、ステップＳ１１０で求められたオフセット値が、新たなオフセット値としてＴＦＴ用オフセットメモリ５１ａに格納される（ステップＳ１２０）。また、ステップＳ１１０で求められたゲイン値が、新たなゲイン値としてＴＦＴ用ゲインメモリ５２ａに格納される（ステップＳ１３０）。その後、ＯＬＥＤ特性検出期間Ｔｃに、ＯＬＥＤ特性の検出が行われる（ステップＳ１４０）。このステップＳ１４０によって、映像信号を補正するためのオフセット値および劣化補正係数が求められる。そして、ステップＳ１４０で求められたオフセット値が、新たなオフセット値としてＯＬＥＤ用オフセットメモリ５１ｂに格納される（ステップＳ１５０）。また、ステップＳ１４０で求められた劣化補正係数が、新たな劣化補正係数としてＯＬＥＤ用ゲインメモリ５２ｂに格納される（ステップＳ１６０）。以上のようにして、１つの画素に対応する補正データの更新が行われる。本実施形態においては、各フレームに１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるので、１フレーム期間につき、ＴＦＴ用オフセットメモリ５１ａ内のｍ個のオフセット値，ＴＦＴ用ゲインメモリ５２ａ内のｍ個のゲイン値，ＯＬＥＤ用オフセットメモリ５１ｂ内のｍ個のオフセット値，およびＯＬＥＤ用ゲインメモリ５２ｂ内のｍ個の劣化補正係数の更新が行われる。

なお、本実施形態においては、ステップＳ１１０およびステップＳ１４０での検出結果に基づいて得られるデータ（オフセット値，ゲイン値，劣化補正係数）によって特性データが実現されている。

ところで、上述したように、ＯＬＥＤ特性検出期間Ｔｃには、一定電圧（Ｖｍ＿ｏｌｅｄ−ＥＬＶＳＳ）に基づいて有機ＥＬ素子ＯＬＥＤを流れる電流の大きさの測定が行われる。その測定結果としての検出電流が小さいほど、有機ＥＬ素子ＯＬＥＤの劣化の程度は大きい。従って、検出電流が小さいほど、オフセット値が大きくかつ劣化補正係数が大きくなるようにＯＬＥＤ用オフセットメモリ５１ｂおよびＯＬＥＤ用ゲインメモリ５２ｂ内のデータの更新が行われる。

＜３．４ 映像信号の補正＞
本実施形態においては、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化を補償するために、補正データ記憶部５０に格納されている補正データを用いて、外部から送られる映像信号の補正が行われる。以下、映像信号のこの補正について図２１を参照しつつ説明する。

図２１に示すように、コントロール回路２０には、映像信号を補正するための構成要素として、ＬＵＴ２１１，乗算部２１２，乗算部２１３，加算部２１４，加算部２１５，および乗算部２１６が設けられている。また、コントロール回路２０には、ＯＬＥＤ特性検出期間Ｔｃにデータ信号線Ｓに与える電位Ｖｍ＿ｏｌｅｄを補正するための構成要素として、乗算部２２１および加算部２２２が設けられている。コントロール回路２０内のＣＰＵ２３０は、上記各構成要素の動作の制御，補正データ記憶部５０内の各メモリ（ＴＦＴ用オフセットメモリ５１ａ，ＴＦＴ用ゲインメモリ５２ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，およびＯＬＥＤ用ゲインメモリ５２ｂ）に対するデータの更新／読み出し，不揮発性メモリ７０に対するデータの更新／読み出し，ソースドライバ３０との間のデータ授受などを行う。

以上のような構成において、外部から送られる映像信号は、以下のように補正される。まず、ＬＵＴ２１１を用いて、外部から送られる映像信号にガンマ補正が施される。すなわち、映像信号が示す階調Ｐがガンマ補正によって制御電圧Ｖｃに変換される。乗算部２１２は、制御電圧ＶｃとＴＦＴ用ゲインメモリ５２ａから読み出されたゲイン値Ｂ１とを受け取り、それらを乗じて得られる値“Ｖｃ・Ｂ１”を出力する。乗算部２１３は、乗算部２１２から出力された値“Ｖｃ・Ｂ１”とＯＬＥＤ用ゲインメモリ５２ｂから読み出された劣化補正係数Ｂ２とを受け取り、それらを乗じて得られる値“Ｖｃ・Ｂ１・Ｂ２”を出力する。加算部２１４は、乗算部２１３から出力された値“Ｖｃ・Ｂ１・Ｂ２”とＴＦＴ用オフセットメモリ５１ａから読み出されたオフセット値Ｖｔ１とを受け取り、それらを加算することによって得られる値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１”を出力する。加算部２１５は、加算部２１４から出力された値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１”とＯＬＥＤ用オフセットメモリ５１ｂから読み出されたオフセット値Ｖｔ２とを受け取り、それらを加算することによって得られる値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２”を出力する。乗算部２１６は、加算部２１５から出力された値“Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２”と画素回路１１内の寄生容量に起因するデータ電位の減衰を補償するための係数Ｚとを受け取り、それらを乗じて得られる値“Ｚ（Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２）”を出力する。以上のようにして得られた値“Ｚ（Ｖｃ・Ｂ１・Ｂ２＋Ｖｔ１＋Ｖｔ２）”がデータ信号ＤＡとしてコントロール回路２０からソースドライバ３０に送られる。検出準備期間Ｔａにデータ信号線Ｓに与える電位Ｖｍｇについても映像信号と同様の処理によって補正される。なお、加算部２１５から出力された値にデータ電位の減衰を補償するための係数Ｚを乗ずる処理を行う乗算部２１６については、必ずしも設けられる必要はない。

また、ＯＬＥＤ特性検出期間Ｔｃにデータ信号線Ｓに与える電位Ｖｍ＿ｏｌｅｄが以下のように補正される。乗算部２２１は、ｐｒｅ＿Ｖｍ＿ｏｌｅｄ（補正前のＶｍ＿ｏｌｅｄ）とＯＬＥＤ用ゲインメモリ５２ｂから読み出された劣化補正係数Ｂ２とを受け取り、それらを乗じて得られる値“ｐｒｅ＿Ｖｍ＿ｏｌｅｄ・Ｂ２”を出力する。加算部２２２は、乗算部２２１から出力された値“ｐｒｅ＿Ｖｍ＿ｏｌｅｄ・Ｂ２”とＯＬＥＤ用オフセットメモリ５１ｂから読み出されたオフセット値Ｖｔ２とを受け取り、それらを加算することによって得られる値“ｐｒｅ＿Ｖｍ＿ｏｌｅｄ・Ｂ２＋Ｖｔ２”を出力する。以上のようにして得られた値“ｐｒｅ＿Ｖｍ＿ｏｌｅｄ・Ｂ２＋Ｖｔ２”が、ＯＬＥＤ特性検出期間Ｔｃ中のデータ信号線Ｓの電位Ｖｍ＿ｏｌｅｄを指示するデータとしてコントロール回路２０からソースドライバ３０に送られる。

＜３．５ 駆動方法のまとめ＞
図２２は、ＴＦＴ特性およびＯＬＥＤ特性の検出に関連する動作の概略を説明するためのフローチャートである。まず、ＴＦＴ特性検出期間ＴｂにＴＦＴ特性の検出が行われる（ステップＳ２１０）。そして、ステップＳ２１０での検出結果を用いて、ＴＦＴ用オフセットメモリ５１ａおよびＴＦＴ用ゲインメモリ５２ａの更新が行われる（ステップＳ２２０）。次に、ＯＬＥＤ特性検出期間ＴｃにＯＬＥＤ特性の検出が行われる（ステップＳ２３０）。そして、ステップＳ２３０での検出結果を用いて、ＯＬＥＤ用オフセットメモリ５１ｂおよびＯＬＥＤ用ゲインメモリ５２ｂの更新が行われる（ステップＳ２４０）。その後、ＴＦＴ用オフセットメモリ５１ａ，ＴＦＴ用ゲインメモリ５２ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，およびＯＬＥＤ用ゲインメモリ５２ｂに格納されている補正データを用いて、外部から送られる映像信号の補正が行われる（ステップＳ２５０）。

なお、本実施形態においては、ステップＳ２１０およびステップＳ２３０によって特性検出ステップが実現され、ステップＳ２２０およびステップＳ２４０によって補正データ記憶ステップが実現され、ステップＳ２５０によって映像信号補正ステップが実現されている。

＜４．効果＞
本実施形態によれば、各フレームにおいて１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。モニタ行における１水平走査期間ＴＨｍは非モニタ行における１水平走査期間ＴＨｎよりも長くされ、モニタ行では、その１水平走査期間ＴＨｍ中にＴＦＴ特性の検出およびＯＬＥＤ特性の検出が行われる。そして、ＴＦＴ特性の検出結果およびＯＬＥＤ特性の検出結果の双方を考慮して求められた補正データを用いて、外部から送られる映像信号が補正される。このようにして補正された映像信号に基づくデータ電位がデータ信号線Ｓに印加されるので、各画素回路１１内の有機ＥＬ素子ＯＬＥＤを発光させる際に、駆動トランジスタ（トランジスタＴ２）の劣化および有機ＥＬ素子ＯＬＥＤの劣化が補償されるような大きさの駆動電流が有機ＥＬ素子ＯＬＥＤに供給される（図２３参照）。また、図２４に示すように劣化の最も少ない画素の劣化レベルに合わせて電流を増加させることによって、焼き付きに対する補償を行うことが可能となる。ここで、本実施形態におけるデータ信号線Ｓは、各画素回路１１内の有機ＥＬ素子ＯＬＥＤを所望の輝度で発光させるための輝度信号を伝達する信号線として用いられるだけでなく、特性検出用の信号線（特性検出用の制御電位（Ｖｍｇ，Ｖｍ＿ＴＦＴ，Ｖｍ＿ｏｌｅｄ）を画素回路１１に与える信号線、特性を表す電流であって出力／電流モニタ回路３３０で測定可能な電流の経路となる信号線）としても用いられる。すなわち、ＴＦＴ特性やＯＬＥＤ特性を検出するために新たな信号線を表示部１０内に設ける必要がない。従って、回路規模の増大を抑制しつつ、駆動トランジスタ（トランジスタＴ２）の劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を同時に補償することが可能となる。

また、本実施形態においては、各列に設けられた出力／電流モニタ回路３３０が、ＴＦＴ特性やＯＬＥＤ特性を表すアナログデータを保持する機能（サンプルホールド機能）を有している。このサンプルホールド機能を利用して、上記アナログデータをデジタルデータに変換するためのＡ／Ｄコンバータ３２４が複数の列で共有されている。これにより、回路素子の特性検出を可能な構成にすることに伴う回路規模の増大が効果的に抑制される。また、出力／電流モニタ回路３３０には、データ信号線Ｓと内部データ線Ｓｉｎとの接続状態を制御するためのスイッチ３３４およびデータ信号線Ｓと所定の制御線ＣＬとの接続状態を制御するためのスイッチ３３５が設けられている。そして、Ａ／Ｄコンバータ３２４によるＡＤ変換が行われている期間中には、データ信号線Ｓと内部データ線Ｓｉｎとが電気的に切り離され、制御線ＣＬからデータ信号線Ｓに所定の電位（Ｖｍ＿ＴＦＴあるいはＶｍ＿ｏｌｅｄ）が与えられる。これにより、Ａ／Ｄコンバータ３２４の共有化に起因してＡＤ変換中にデータ信号線Ｓの電位が変動することが防止される。このことより、データ信号線Ｓの再充電が極めて短時間で行われるので、特性検出のための電流測定を繰り返し行うことが可能となる。これにより、充分なＳ／Ｎ比を確保できるという効果が得られる。

さらに、本実施形態においては、画素回路１１内のトランジスタＴ１〜Ｔ３に酸化物ＴＦＴ（具体的にはＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴ）が採用されている。この観点からも、充分なＳ／Ｎ比を確保できるという効果が得られる。これについて以下に説明する。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴのことをここでは「Ｉｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴ」という。Ｉｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴとＬＴＰＳ（Low Temperature Poly silicon）−ＴＦＴとを比較すると、ＬＴＰＳ−ＴＦＴよりもＩｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴの方がオフ電流が極めて小さい。例えば、画素回路１１内のトランジスタＴ３にＬＴＰＳ−ＴＦＴが採用されている場合には、オフ電流は最大１ｐＡ程度となる。これに対して、画素回路１１内のトランジスタＴ３にＩｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴが採用されている場合には、オフ電流は最大１０ｆＡ程度となる。従って、例えば１０００行分のオフ電流は、ＬＴＰＳ−ＴＦＴが採用されている場合には最大１ｎＡ程度となり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴが採用されている場合には最大１０ｐＡ程度となる。検出電流については、いずれが採用されている場合にも１０〜１００ｎＡ程度となる。ところで、各データ信号線Ｓは、対応する列の全ての行の画素回路１１内のトランジスタＴ３に接続されている。従って、特性検出が行われているときのデータ信号線ＳのＳ／Ｎ比は、非モニタ行のトランジスタＴ３の漏れ電流の合計に依存する。具体的には、特性検出が行われているときのデータ信号線ＳのＳ／Ｎ比は「検出電流／（漏れ電流×非モニタ行の行数）」で表される。以上のことから、例えば、“Ｌａｎｄｓｃａｐｅ ＦＨＤ”の表示部１０を有する有機ＥＬ表示装置においては、ＬＴＰＳ−ＴＦＴが採用されている場合にはＳ／Ｎ比は１０程度となるのに対し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−ＴＦＴが採用されている場合にはＳ／Ｎ比は１０００程度となる。このように、本実施形態においては、電流の検出を行う際に充分なＳ／Ｎ比を確保することができる。

＜５．変形例＞
以下、上記実施形態の変形例について説明する。なお、以下においては、上記実施形態と異なる点についてのみ詳しく説明し、上記実施形態と同様の点については説明を省略する。

＜５．１ 第１の変形例＞
上記実施形態においては、ＯＬＥＤ特性検出期間Ｔｃにデータ信号線Ｓに与える電位については、ＯＬＥＤ用オフセットメモリ５１ｂに格納されているオフセット値Ｖｔ２およびＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数Ｂ２に基づいて補正が施される（図２１参照）。すなわち、電位Ｖｍ＿ｏｌｅｄの大きさは、画素毎に異なり得る。これに関し、上述したようにＡＤ変換中にはスイッチ３３４がオフ状態となるので、仮に画素毎に異なる大きさの電位Ｖｍ＿ｏｌｅｄが制御線ＣＬからデータ信号線Ｓに供給されるようにするためには、図１に示すＤ／Ａコンバータ３２１とは別のＤ／Ａコンバータを備える必要がある。

しかしながら、ＡＤ変換後のデータ信号線Ｓの再充電が短時間で行われるのであれば、必ずしも、画素毎に定まる電位Ｖｍ＿ｏｌｅｄが制御線ＣＬからデータ信号線Ｓに供給される必要はない。そこで、本変形例においては、ＯＬＥＤ特性検出期間Ｔｃには、電位Ｖｍ＿ｏｌｅｄに近い一定の電位が電源回路から制御線ＣＬに与えられる。これにより、ＯＬＥＤ特性検出期間Ｔｃには、上記一定の電位が制御線ＣＬからデータ信号線Ｓに与えられる。

以上のように、ＯＬＥＤ特性検出期間Ｔｃに制御線ＣＬに与える電位の大きさは、画素毎に定まる電位Ｖｍ＿ｏｌｅｄの大きさに実質的に等しければ、電位Ｖｍ＿ｏｌｅｄと全く同じ大きさであっても良いし、電位Ｖｍ＿ｏｌｅｄに近い電位であっても良い。

＜５．２ 第２の変形例＞
上記実施形態においては、ＯＬＥＤ特性検出期間Ｔｃ内でＡＤ変換が行われる期間（期間Ｔｃ３および期間Ｔｃ６）には制御ラインＣＬからデータ信号線Ｓに電位Ｖｍ＿ｏｌｅｄが与えられる構成となっていた。しかしながら、本発明はこれに限定されない。ＯＬＥＤ特性検出期間Ｔｃ内でＡＤ変換が行われる期間にはデータ信号線Ｓがハイインピーダンスの状態にされる構成（本変形例の構成）を採用することもできる。以下、本変形例における駆動方法について、上記実施形態と異なる点を中心に説明する。

図２５は、本変形例において、モニタ行に含まれる画素回路１１（ｉ行ｊ列の画素回路１１とする）の動作を説明するためのタイミングチャートである。図１０および図２５から把握されるように、ＯＬＥＤ特性検出期間Ｔｃにおけるモニタ制御線Ｇ２（ｉ）の波形が上記実施形態と本変形例とで異なっている。

図２６は、本変形例において、モニタ行についての１水平走査期間ＴＨｍの詳細を説明するためのタイミングチャートである。この図２６を参照しつつ、本変形例における特性検出動作について説明する。検出準備期間Ｔａ，ＴＦＴ特性検出期間Ｔｂ，および発光準備期間Ｔｄについては、上記実施形態と同様の動作が行われるので説明を省略する。

上記実施形態と同様、ＯＬＥＤ特性検出期間Ｔｃは、期間Ｔｃ１〜Ｔｃ６によって構成されている。期間Ｔｃ１（データ信号線充電期間）および期間Ｔｃ２（モニタ期間）には、上記実施形態と同様の動作が行われる。期間Ｔｃ３（ＡＤ変換期間）になると、制御クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。これにより、スイッチ３３４がオフ状態となり、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。そして、上記実施形態と同様にして、各Ａ／Ｄコンバータ３２４で複数の列のアナログデータに対して順次にＡＤ変換が行われる。また、期間Ｔｃ３には、上記実施形態とは異なり、制御クロック信号ＣＬＫ２Ｂはローレベルで維持され、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされる。これにより、スイッチ３３５がオフ状態で維持され、かつ、トランジスタＴ３もオフ状態となる。以上より、期間Ｔｃ３には、データ信号線Ｓ（ｊ）はハイインピーダンスの状態となる。このようにして、期間Ｔｃ３には、データ信号線Ｓ（ｊ）からの電荷の流出が防止され、データ信号線Ｓ（ｊ）の電位はＶｍ＿ｏｌｅｄに近い電位で維持される。

期間Ｔｃ４（データ信号線充電期間）には、上記実施形態と同様にして、データ信号線Ｓ（ｊ）の再充電が行われる。上述したように、期間Ｔｃ３には、データ信号線Ｓ（ｊ）はハイインピーダンスの状態となって、データ信号線Ｓ（ｊ）の電位はＶｍ＿ｏｌｅｄに近い電位で維持されている。従って、期間Ｔｃ４には、極めて短時間で、データ信号線Ｓ（ｊ）の電位がＶｍ＿ｏｌｅｄとなるように再充電が行われる。期間Ｔｃ５（モニタ期間）には、期間Ｔｃ２と同様の動作が行われ、期間Ｔｃ６（ＡＤ変換期間）には、期間Ｔｃ３と同様の動作が行われる。

以上のように、本変形例によれば、ＯＬＥＤ特性検出期間ＴｃにおいてＡ／Ｄコンバータ３２４によるＡＤ変換が行われている期間中には、データ信号線Ｓはハイインピーダンスの状態とされる。また、ＴＦＴ特性検出期間ＴｂにおいてＡ／Ｄコンバータ３２４によるＡＤ変換が行われている期間中には、上記実施形態と同様、制御線ＣＬからデータ信号線Ｓに所定の電位（Ｖｍ＿ＴＦＴ）が与えられる。これにより、本変形例においても、データ信号線Ｓの再充電が極めて短時間で行われる。従って、特性検出のための電流測定を繰り返し行うことが可能となり、充分なＳ／Ｎ比を確保することができる。

なお、ＴＦＴ特性検出期間Ｔｂ内でＡＤ変換が行われる期間（期間Ｔｂ３および期間Ｔｂ６）にも、トランジスタＴ３をオフ状態にしてデータ信号線Ｓ（ｊ）をハイインピーダンスの状態にすることもできる。この場合の回路構成は、図１に示した構成から制御線ＣＬおよびスイッチ３３５を削除した構成（図２７参照）となる。但し、この場合、トランジスタＴ２がオン状態になっているので、有機ＥＬ素子ＯＬＥＤに電流が供給されて有機ＥＬ素子ＯＬＥＤが発光してしまう。また、トランジスタＴ２のソース電位が大きく変動するので、ＡＤ変換後の再充電の期間を長くする必要がある。従って、ＴＦＴ特性検出期間Ｔｂ内でＡＤ変換が行われる期間については、上記実施形態のように、トランジスタＴ３をオン状態に維持しつつ、制御線ＣＬからデータ信号線Ｓ（ｊ）に電位Ｖｍ＿ＴＦＴを与えることが好ましい。しかしながら、図２７に示す構成を採用した場合にも、Ａ／Ｄコンバータ３２４を複数の列で共有することができるという効果、ＯＬＥＤ特性の検出の際の再充電期間を短くすることができるという効果、および図１に示した構成を採用した場合に比べて回路規模を小さくすることができるという効果が得られる。

＜５．３ 第３の変形例＞
一般に、有機ＥＬ表示装置においては、１フレーム期間は、先頭行から最終行への順番で順次に画素への映像信号の書き込みが行われる期間である垂直走査期間と、映像信号の書き込みを最終行から先頭行に戻すために設けられている期間である垂直帰線期間（垂直同期期間）とからなる。そして、有機ＥＬ表示装置の動作中、図２８に示すように、垂直走査期間Ｔｖと垂直帰線期間Ｔｆとが交互に繰り返される。ところで、上記実施形態においては、垂直走査期間Ｔｖ中にＴＦＴ特性の検出およびＯＬＥＤ特性の検出が行われていた。しかしながら、本発明はこれに限定されず、垂直帰線期間Ｔｆ中にＴＦＴ特性の検出およびＯＬＥＤ特性の検出が行われる構成（本変形例の構成）を採用することもできる。

本変形例においては、例えば（ｋ＋１）フレーム目の垂直帰線期間Ｔｆに１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるとすると、（ｋ＋２）フレーム目の垂直帰線期間Ｔｆには、２行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われ、（ｋ＋３）フレーム目の垂直帰線期間Ｔｆには、３行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われ、（ｋ＋ｎ）フレーム目の垂直帰線期間Ｔｆには、ｎ行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。すなわち、フレームが変わる毎にモニタ行も変わる。なお、垂直走査期間Ｔｖには、一般的な有機ＥＬ表示装置と同様の動作が行われる。

図２９は、本変形例において、モニタ行に含まれる画素回路１１（ｉ行ｊ列の画素回路１１とする）の垂直帰線期間Ｔｆ中の動作について説明するためのタイミングチャートである。図２９に示すように、本変形例においては、垂直帰線期間Ｔｆ中の一部の期間が、検出準備期間Ｔａ，ＴＦＴ特性検出期間Ｔｂ，ＯＬＥＤ特性検出期間Ｔｃ，および発光準備期間Ｔｄからなる特性検出処理期間となっている。

図３０は、本変形例における垂直帰線期間Ｔｆの詳細を説明するためのタイミングチャートである。図３０から把握されるように、本変形例における垂直帰線期間Ｔｆ中の検出準備期間Ｔａ，ＴＦＴ特性検出期間Ｔｂ（Ｔｂ１〜Ｔｂ６），および発光準備期間Ｔｄには、それぞれ上記実施形態における検出準備期間Ｔａ，ＴＦＴ特性検出期間Ｔｂ（Ｔｂ１〜Ｔｂ６），および発光準備期間Ｔｄと同様の動作が行われる（上記第２の変形例も同様）。本変形例における垂直帰線期間Ｔｆ中のＯＬＥＤ特性検出期間Ｔｃ（Ｔｃ１〜Ｔｃ６）には、上記第２の変形例におけるＯＬＥＤ特性検出期間Ｔｃ（Ｔｃ１〜Ｔｃ６）と同様の動作が行われる。このようにして、垂直走査期間Ｔｖではなく垂直帰線期間ＴｆにＴＦＴ特性およびＯＬＥＤ特性の検出を行うことも可能である。なお、本変形例におけるＯＬＥＤ特性検出期間Ｔｃに上記実施形態におけるＯＬＥＤ特性検出期間Ｔｃと同様の動作が行われるようにしても良い。

ところで、非モニタ行においては、垂直走査期間Ｔｖ中の選択期間に目標輝度に応じた書き込みが行われ、当該書き込みに基づく有機ＥＬ素子ＯＬＥＤの発光がほぼ１フレーム期間継続される。これに対して、モニタ行においては、垂直走査期間Ｔｖ中の選択期間に書き込みが行われるが、垂直帰線期間Ｔｆになると有機ＥＬ素子ＯＬＥＤの発光が一時的に中断される。このため、垂直帰線期間Ｔｆ終了後にモニタ行で有機ＥＬ素子ＯＬＥＤが発光するよう、垂直帰線期間Ｔｆ中の発光準備期間Ｔｄにデータ電位Ｄ（ｉ，ｊ）に基づく書き込みが行われる。

すなわち、モニタ行においては、図３１に示すように、まず、先行フレームの垂直走査期間Ｔｖ中の選択期間における書き込みに基づいて有機ＥＬ素子ＯＬＥＤが発光する。その後、垂直帰線期間Ｔｆに、有機ＥＬ素子ＯＬＥＤが一時的に消灯する。その後、垂直帰線期間Ｔｆ中の発光準備期間Ｔｄにおける書き込みに基づいて有機ＥＬ素子ＯＬＥＤが発光する。これに関し、発光準備期間Ｔｄにデータ電位Ｄ（ｉ，ｊ）に基づく書き込みが可能となるよう、垂直走査期間Ｔｖ中の選択期間における書き込み後に、該当のデータを保持しておく必要がある。この点に関し、保持すべきデータは１ライン分のデータにすぎないので、メモリ容量の増大は僅かである。これに対して、上記実施形態においては、モニタ行と非モニタ行とで１水平走査期間の長さが異なるので、コントロール回路２０からのデータ転送のタイミングによっては、数十ライン分のラインメモリが必要となることもある。以上より、本変形例によれば、上記実施形態と比較して、必要となるメモリ容量が低減される。

なお、垂直帰線期間Ｔｆにモニタ行での有機ＥＬ素子ＯＬＥＤの発光が一時的に中断されることを考慮して、垂直走査期間Ｔｖ中の選択期間（図３１で符号Ｔｚで示す期間）に予め本来の階調電圧よりも大きい階調電圧に相当するデータ電位がデータ信号線Ｓに与えられるようにしても良い。換言すれば、任意の有機ＥＬ素子ＯＬＥＤを着目有機ＥＬ素子と定義したとき、着目有機ＥＬ素子がモニタ行に含まれている場合、垂直走査期間Ｔｖ中の選択期間には、着目有機ＥＬ素子が非モニタ行に含まれている場合における階調電圧よりも大きい階調電圧に相当するデータ電位がソースドライバ３０によってデータ信号線Ｓ（ｊ）に与えられるようにしても良い。これにより、表示品位の低下が抑制される。

＜６．その他＞
本発明は、上記実施形態および変形例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、本発明を適用可能な有機ＥＬ表示装置は、上記実施形態で例示した画素回路１１を備えるものに限定されるものではない。画素回路は、少なくとも、電流によって制御される電気光学素子（有機ＥＬ素子ＯＬＥＤ），トランジスタＴ１〜Ｔ３，およびコンデンサＣｓｔを備えていれば、上記実施形態で例示した構成以外の構成であっても良い。

１…有機ＥＬ表示装置
１０…表示部
１１…画素回路
２０…コントロール回路
３０…ソースドライバ
３１…駆動信号発生回路
３２…信号変換回路
３３…出力部
４０…ゲートドライバ
５０…補正データ記憶部
５１ａ…ＴＦＴ用オフセットメモリ
５１ｂ…ＯＬＥＤ用オフセットメモリ
５２ａ…ＴＦＴ用ゲインメモリ
５２ｂ…ＯＬＥＤ用ゲインメモリ
３２１…Ｄ／Ａコンバータ
３２２…セレクタ
３２３…オフセット回路
３２４…Ａ／Ｄコンバータ
３３０…出力／電流モニタ回路
３３３〜３３５…スイッチ
Ｔ１〜Ｔ３…トランジスタ
Ｃｓｔ…コンデンサ
Ｇ１，Ｇ１（１）〜Ｇ１（ｎ）…走査線
Ｇ２，Ｇ２（１）〜Ｇ２（ｎ）…モニタ制御線
Ｓ，Ｓ（ｊ），Ｓ（１）〜Ｓ（ｍ）…データ信号線
Ｓｉｎ，Ｓｉｎ（ｊ），Ｓｉｎ（１）〜Ｓｉｎ（ｍ）…内部データ線
ＥＬＶＤＤ…ハイレベル電源電圧，ハイレベル電源線
ＥＬＶＳＳ…ローレベル電源電圧，ローレベル電源線
Ｔａ…検出準備期間
Ｔｂ…ＴＦＴ特性検出期間
Ｔｃ…ＯＬＥＤ特性検出期間
Ｔｂ１，Ｔｂ４，Ｔｃ１，Ｔｃ４…データ信号線充電期間
Ｔｂ２，Ｔｂ５，Ｔｃ２，Ｔｃ５…モニタ期間
Ｔｂ３，Ｔｂ６，Ｔｃ３，Ｔｃ６…ＡＤ変換期間
Ｔｄ…発光準備期間
ＴＬ…発光期間

本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出処理が行われるよう、かつ、各電気光学素子が目標輝度に応じて発光するよう、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部と、
前記特性検出処理の結果に基づいて得られる特性データを、映像信号を補正するための補正データとして記憶する補正データ記憶部と、
前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正部と
を備え、
各画素回路は、
前記電気光学素子と、
前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
を含み、
前記画素回路駆動部は、
前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
を含み、
前記出力／電流モニタ回路は、
前記データ信号線に接続された内部データ線と、
前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
前記内部データ線に一端が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
前記内部データ線に一端が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
を含み、
前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、フレーム期間には、前記モニタ行において前記特性検出対象回路素子の特性を検出する準備が行われる検出準備期間と、前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定期間と、前記モニタ行において前記電気光学素子を発光させる準備が行われる発光準備期間とからなる特性検出処理期間が含まれ、
前記電流測定期間には、前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電期間と、前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタ期間と、前記ＡＤ変換回路が前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換期間とが含まれ、
前記ＡＤ変換期間には、
前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする。

本発明の第１３の局面は、電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線と、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部とを備えた表示装置の駆動方法であって、
フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出ステップと、
前記特性検出ステップでの検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして、予め用意された補正データ記憶部に記憶させる補正データ記憶ステップと、
前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正ステップと
を含み、
各画素回路は、
前記電気光学素子と、
前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
を含み、
前記画素回路駆動部は、
前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
を含み、
前記出力／電流モニタ回路は、
前記データ信号線に接続された内部データ線と、
前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
前記内部データ線に一端が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
前記内部データ線に一端が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
を含み、
前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、
前記特性検出ステップは、
前記モニタ行において前記特性検出対象回路素子の特性を検出する準備を行う検出準備ステップと、
前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定ステップと、
前記モニタ行において前記電気光学素子を発光させる準備を行う発光準備ステップと
を含み、
前記電流測定ステップは、
前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電ステップと、
前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタステップと、
前記ＡＤ変換回路によって前記モニタデータをアナログ値からデジタル値に変換するためのＡＤ変換ステップと
を含み、
前記ＡＤ変換ステップでは、
前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする。

スイッチ３３４は、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）との間に設けられている。スイッチ３３４には、制御クロック信号ＣＬＫ２が与えられる。この制御クロック信号ＣＬＫ２に基づいてスイッチ３３４の状態が切り替えられることによって、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）との電気的な接続状態が制御される。本実施形態においては、制御クロック信号ＣＬＫ２がハイレベルであれば、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に接続された状態となり、制御クロック信号ＣＬＫ２がローレベルであれば、データ信号線Ｓ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。

スイッチ３３５は、データ信号線Ｓ（ｊ）と所定の制御線ＣＬとの間に設けられている。スイッチ３３５には、制御クロック信号ＣＬＫ２Ｂが与えられる。この制御クロック信号ＣＬＫ２Ｂに基づいてスイッチ３３５の状態が切り替えられることによって、データ信号線Ｓ（ｊ）と制御線ＣＬとの電気的な接続状態が制御される。本実施形態においては、制御クロック信号ＣＬＫ２Ｂがハイレベルであれば、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に接続された状態となり、制御クロック信号ＣＬＫ２Ｂがローレベルであれば、データ信号線Ｓ（ｊ）と制御線ＣＬとが電気的に切り離された状態となる。

検出準備期間Ｔａには、走査線Ｇ１（ｉ）はアクティブな状態とされ、モニタ制御線Ｇ２（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ１はオン状態となり、トランジスタＴ３はオフ状態で維持される。また、この期間Ｔａには、制御クロック信号ＣＬＫ１，ＣＬＫ２，およびＣＬＫ２Ｂはそれぞれハイレベル，ハイレベル，およびローレベルとなる。このため、スイッチ３３３，３３４，および３３５はそれぞれオン状態，オン状態，およびオフ状態となる。また、この期間Ｔａには、データ信号線Ｓ（ｊ）にはオペアンプ３３１を介して電位Ｖｍｇが与えられる。この電位Ｖｍｇに基づく書き込みによってコンデンサＣｓｔが充電され、トランジスタＴ２がオン状態となる。以上より、検出準備期間Ｔａには、図１３で符号７２で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。但し、有機ＥＬ素子ＯＬＥＤが発光するのは極めて短い時間である。

Claims (13)

1. アクティブマトリクス型の表示装置であって、
   電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
   フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出処理が行われるよう、かつ、各電気光学素子が目標輝度に応じて発光するよう、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部と、
   前記特性検出処理の結果に基づいて得られる特性データを、映像信号を補正するための補正データとして記憶する補正データ記憶部と、
   前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正部と
   を備え、
   各画素回路は、
   前記電気光学素子と、
   前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
   駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
   前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
   前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
   を含み、
   前記画素回路駆動部は、
   前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
   前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
   を含み、
   前記出力／電流モニタ回路は、
   前記データ信号線に接続された内部データ線と、
   前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
   前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
   前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
   前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
   を含み、
   前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
   フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、フレーム期間には、前記モニタ行において前記特性検出対象回路素子の特性を検出する準備が行われる検出準備期間と、前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定期間と、前記モニタ行において前記電気光学素子を発光させる準備が行われる発光準備期間とからなる特性検出処理期間が含まれ、
   前記電流測定期間には、前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電期間と、前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタ期間と、前記ＡＤ変換回路が前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換期間とが含まれ、
   前記ＡＤ変換期間には、
   前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
   前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする、表示装置。
2. 前記電流測定期間は、前記駆動トランジスタの特性を検出するための電流測定が行われる駆動トランジスタ特性検出期間と前記電気光学素子の特性を検出するための電流測定が行われる電気光学素子特性検出期間とからなることを特徴とする、請求項１に記載の表示装置。
3. 前記出力／電流モニタ回路は、前記データ信号線に一端が接続され、所定の制御線に他端が接続された第３の制御スイッチを更に含み、
   前記電流測定期間のうちの前記駆動トランジスタ特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられた電位の大きさに等しい大きさの電位が与えられることを特徴とする、請求項２に記載の表示装置。
4. 前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記データ信号線がハイインピーダンスの状態となるよう、前記第３の制御スイッチがオフ状態かつ前記モニタ制御トランジスタがオフ状態とされることを特徴とする、請求項３に記載の表示装置。
5. 前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられた電位の大きさに実質的に等しい大きさの電位が与えられることを特徴とする、請求項３に記載の表示装置。
6. 前記電流測定期間のうちの前記電気光学素子特性検出期間においては、前記ＡＤ変換期間には、前記第３の制御スイッチがオン状態とされることによって前記データ信号線と前記制御線とが電気的に接続され、かつ、前記制御線には前記データ信号線充電期間に前記データ信号線に与えられるべき電位に近い一定の大きさの電位が与えられることを特徴とする、請求項３に記載の表示装置。
7. 前記検出準備期間に前記データ信号線に与える電位をＶｍｇとし、前記駆動トランジスタ特性検出期間に前記データ信号線に与える電位をＶｍ＿ＴＦＴとし、前記電気光学素子特性検出期間に前記データ信号線に与える電位をＶｍ＿ｏｌｅｄとしたとき、以下の関係を満たすようにＶｍｇ，Ｖｍ＿ＴＦＴ，およびＶｍ＿ｏｌｅｄの値が定められていることを特徴とする、請求項２に記載の表示装置：
   Ｖｍ＿ＴＦＴ＜Ｖｍｇ−Ｖｔｈ（Ｔ２）
   Ｖｍ＿ＴＦＴ＜ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ）
   Ｖｍ＿ｏｌｅｄ＞Ｖｍｇ−Ｖｔｈ（Ｔ２）
   Ｖｍ＿ｏｌｅｄ＞ＥＬＶＳＳ＋Ｖｔｈ（ｏｌｅｄ）
   ここで、Ｖｔｈ（Ｔ２）は前記駆動トランジスタの閾値電圧であって、Ｖｔｈ（ｏｌｅｄ）は前記電気光学素子の発光閾値電圧であって、ＥＬＶＳＳは前記電気光学素子の陰極の電位である。
8. 前記特性検出処理期間は、垂直帰線期間内に設けられていることを特徴とする、請求項１に記載の表示装置。
9. 任意の電気光学素子を着目電気光学素子と定義したとき、前記画素回路駆動部は、前記着目電気光学素子が前記モニタ行に含まれている場合、前記モニタ行に含まれる画素回路への前記データ信号の書き込みを垂直走査期間に行う際には、前記着目電気光学素子が前記非モニタ行に含まれている場合における階調電圧よりも大きい階調電圧に相当するデータ信号の電位を前記データ信号線に与えることを特徴とする、請求項８に記載の表示装置。
10. 前記特性検出処理期間は、垂直走査期間内に設けられていることを特徴とする、請求項１に記載の表示装置。
11. １つの前記特性検出対象回路素子の特性を検出するための電流測定期間において、前記データ信号線充電期間と前記モニタ期間と前記ＡＤ変換期間とからなるサイクルが複数回繰り返されることを特徴とする、請求項１に記載の表示装置。
12. １フレーム期間につき前記電気光学素子または前記駆動トランジスタのいずれか一方のみについての前記特性検出処理が行われることを特徴とする、請求項１に記載の表示装置。
13. 電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査線と、前記画素マトリクスの各行に対応するように設けられたモニタ制御線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線と、前記走査線，前記モニタ制御線，および前記データ信号線を駆動する画素回路駆動部とを備えた表示装置の駆動方法であって、
    フレーム期間に前記電気光学素子または前記駆動トランジスタの少なくとも一方を含む特性検出対象回路素子の特性を検出する特性検出ステップと、
    前記特性検出ステップでの検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして、予め用意された補正データ記憶部に記憶させる補正データ記憶ステップと、
    前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正ステップと
    を含み、
    各画素回路は、
    前記電気光学素子と、
    前記走査線に制御端子が接続され、前記駆動トランジスタの制御端子に第１導通端子が接続され、前記データ信号線に第２導通端子が接続された入力トランジスタと、
    駆動電源電位が第１導通端子に与えられた前記駆動トランジスタと、
    前記モニタ制御線に制御端子が接続され、前記駆動トランジスタの第２導通端子および前記電気光学素子の陽極に第１導通端子が接続され、前記データ信号線に第２導通端子が接続されたモニタ制御トランジスタと、
    前記駆動トランジスタの制御端子の電位を保持するため、一端が前記駆動トランジスタの制御端子に接続された第１のコンデンサと
    を含み、
    前記画素回路駆動部は、
    前記データ信号を前記データ信号線に印加する機能および前記データ信号線に流れている電流の大きさに応じたデータを前記特性データの元となるモニタデータとして取得する機能を有する出力／電流モニタ回路と、
    前記モニタデータをアナログ値からデジタル値に変換するＡＤ変換回路と
    を含み、
    前記出力／電流モニタ回路は、
    前記データ信号線に接続された内部データ線と、
    前記データ信号が非反転入力端子に与えられ、前記内部データ線に反転入力端子が接続されたオペアンプと、
    前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第２のコンデンサと、
    前記内部データ線に一旦が接続され、前記オペアンプの出力端子に他端が接続された第１の制御スイッチと、
    前記データ信号線に一端が接続され、前記内部データ線に他端が接続された第２の制御スイッチと
    を含み、
    前記ＡＤ変換回路は、複数個の前記出力／電流モニタ回路につき１個設けられ、
    フレーム期間において前記特性検出処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、
    前記特性検出ステップは、
    前記モニタ行において前記特性検出対象回路素子の特性を検出する準備を行う検出準備ステップと、
    前記データ信号線に流れている電流を測定することによって前記特性検出対象回路素子の特性を検出する電流測定ステップと、
    前記モニタ行において前記電気光学素子を発光させる準備を行う発光準備ステップと
    を含み、
    前記電流測定ステップは、
    前記特性検出対象回路素子の特性に応じた大きさの電流が前記データ信号線に流れるように前記データ信号線を充電するデータ信号線充電ステップと、
    前記データ信号線に流れている電流の時間積分値を前記第２のコンデンサに蓄積することによって前記モニタデータを取得するモニタステップと、
    前記ＡＤ変換回路によって前記モニタデータをアナログ値からデジタル値に変換するためのＡＤ変換ステップと
    を含み、
    前記ＡＤ変換ステップでは、
    前記第２の制御スイッチがオフ状態とされることによって、前記データ信号線と前記内部データ線とが電気的に切り離され、
    前記ＡＤ変換回路において、対応する複数個の前記出力／電流モニタ回路によってそれぞれ取得された複数個の前記モニタデータが順次にアナログ値からデジタル値に変換されることを特徴とする、駆動方法。

Images