JP2006296186A - スイッチングコンバータ - Google Patents

Abstract

【課題】複数のスイッチに対して夫々駆動部を設け、負荷電流や入力電圧、出力電圧、入出力電圧に応じて各スイッチを制御することにより、ＤＣ−ＤＣ変換時の変換効率を向上させる。
【解決手段】複数の第一のスイッチと複数の第二のスイッチとを交互にオン状態として同期整流させる際、前記複数の第一のスイッチをそれぞれ所要の出力に応じてオン又はオフ状態に繰り返し駆動し、前記複数の第二のスイッチをそれぞれ前記第一のスイッチと同期させてオン又はオフ状態に駆動し、負荷電流、出力電圧、入力電圧或は入出力電圧差に応じて前記複数の第一のスイッチの一部の駆動、並びに前記複数の第二のスイッチの一部又は全部の駆動を停止させる。
【選択図】図１

Description

本発明は、同期整流型の直流−直流変換又は交流−直流変換を行う技術に関する。

従来、種々の電子機器に同期整流型ＤＣ−ＤＣコンバータが用いられている。この同期整流型ＤＣ−ＤＣコンバータは、例えばＡＣアダプタで商用電源から変換されて得られたＤＣ電力や、電池から得られたＤＣ電力等を、内部回路の動作に適した電圧にまで降圧する機能を有する。この同期整流型ＤＣ−ＤＣコンバータは、高効率低損失であるという利点を有している。

同期整流型ＤＣ−ＤＣコンバータとしては、例えば、図１３に示す構成が考えられる。該ＤＣ−ＤＣコンバータは、入力端子１０１と接続したメインスイッチとしてのＦＥＴ１１１や、該ＦＥＴ１１１のソース端子とグランドの間に接続された同期整流用スイッチとしてのＦＥＴ１１２、出力コイル１１３、出力コンデンサ１１４、入力コンデンサ１１５、該ＦＥＴ１１１及びＦＥＴ１１２を交互に駆動するＦＥＴドライバー部１１６等を備えている。

図１３のＤＣ−ＤＣコンバータでは、発振制御部１２０が、出力電圧検出部１１７、出力電流検出部１１８、稼動状態制御部１１９の出力に応じてＦＥＴドライバー部１１６を制御し、ＦＥＴ１１１のデューティ比を変えて出力電圧を制御している。

ＤＣ−ＤＣコンバータにおいて、大きな負荷電流が必要とされる場合、例えば図１４に示すように複数の出力制御用ＦＥＴ９１，９２を設け、これらをドライバ回路９３で駆動すると共に、複数の同期整流用ＦＥＴ９４，９５を設け、これらをドライバ回路９６で駆動する構成が考えられる。

また、ドライバ回路（ＦＥＴを制御する回路）を多数用意し、ＦＥＴを選択的に動作させることで、負荷の変動に対応可能なものも知られている。例えばマルチフェーズ対応のＤＣ−ＤＣコンバータ（ＡＤＰ３２０５（アナログデバイセズ製ＩＣ）など）がそれである。

このようなマルチフェーズ対応のＤＣ−ＤＣコンバータでは、フェーズ毎にＦＥＴ及びコイルを備える、即ち、ｎフェーズに対しｎ個の出力制御用ＦＥＴ、同期整流ＦＥＴ、コイルをそれぞれ備えている。

この方式では、負荷電流が少ない場合、フェーズ毎にそのフェーズを駆動するドライバを停止させることで、回路の効率改善を図っている。
また、本願発明に関連する先行技術として、例えば、下記の特許文献１乃至２に開示される技術がある。
特開２００３−２８４３３３号公報 特開２００３−３１９６４９号公報

上述のように、フェーズ毎にドライバを設けたＤＣ−ＤＣコンバータでは、該ドライバを停止した場合に、このドライバによって駆動される複数のＦＥＴが全て使用できなくなってしまうため、各フェーズを止めるか否かの単純な制御しかできず、負荷や入出力電圧
の状況によっては、必ずしも最適な変換効率が得られるとは限らなかった。

特にモバイル用途のパーソナルコンピュータは、パフォーマンスが重視される場面では高負荷に、持ち運びなどでのスタンバイ（サスペンド）状態では低負荷になり、その負荷の変動が大きいため、高負荷状態・低負荷状態の両方ともに高効率を実践することが難しかった。

一般的な電源回路は、負荷の最大状態を考慮して設計され、低負荷状態では変換効率が急激に悪く傾向にある。このため低負荷状態では、発振の方式をＰＷＭ(パルス幅変調方
式)から、ＰＦＭ(パルス周波数変調方式)に変更し、発振周波数を落とすことで効率を上
げることも考えられる。
しかしながら、発振一回当たりの損失は同じであり、この損失を低減する必要があった。

そこで本発明は、複数のスイッチに対して夫々駆動部を設け、負荷電流や入力電圧、出力電圧、入出力電圧差に応じて各スイッチを制御することにより、スイッチング変換時の変換効率を向上させる技術を提供する。

上記課題を解決するため、本発明は、以下の構成を採用した。
即ち、本発明の制御回路は、
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
負荷電流、入力電圧、出力電圧又は入出力電圧差に応じて前記複数の第一の駆動部の一部を停止させる選択部と、を備える。

また、本発明の制御回路は、
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
第一のスイッチを駆動する第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流、入力電圧、出力電圧又は入出力電圧差に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、を備える。

また、本発明の制御回路は、
第一のスイッチと第二のスイッチとを交互にオン状態として同期整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ所要の出力に応じてオン又はオフ状態に繰り返し駆動する複数の第一の駆動部と、
複数の第二のスイッチをそれぞれ前記第一のスイッチと同期させてオン又はオフ状態に駆動する複数の第二の駆動部と、
負荷電流、出力電圧、入力電圧或は入出力電圧差に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、を備える。

また、本発明のスイッチングコンバータは、
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
該検出部の検出結果に応じて前記複数の第一の駆動部の一部を停止させる選択部と、を備える。

また、本発明のスイッチングコンバータは、
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
該検出部の検出結果に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、を備える。

また、本発明のスイッチングコンバータは、
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ所要の出力に応じてオン又はオフ状態に繰り返し駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ前記第一のスイッチと同期させて交互にオン状態となるように駆動する複数の第二の駆動部と、
負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
該検出部の検出結果に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、を備える。

前記第一のスイッチは、ドレイン端子を入力端子に接続し、ソース端子を前記第二のスイッチに接続し、ゲート端子を前記第一の駆動部に接続したＦＥＴであっても良い。該ＦＥＴは、該入力端子と第二のスイッチ間に並列に複数接続しても良い。

前記第二のスイッチは、ドレイン端子を前記第一のスイッチに接続し、ソース端子をグランドに接続し、ゲート端子を前記第二の駆動部に接続したＦＥＴであっても良い。該ＦＥＴは、第二のスイッチとグランド間に並列に複数接続しても良い。

更に、前記スイッチングコンバータは、前記第一のスイッチ（前記ＦＥＴのドレイン端子）及び前記第二のスイッチ（前記ＦＥＴのソース端子）と一端を接続し他端を出力端子と接続するコイルや、該出力端子とグランドとの間に接続する平滑用コンデンサを備えても良い。

また、本発明のスイッチング回路は、
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、を備えた。

また、本発明のスイッチングコンバータは、
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部（Ａ）と、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部（Ａ）と、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、を備えた。

前記スイッチングコンバータは、
前記第一のスイッチ（1B）及び第二のスイッチ（2B）に対し、前記第一のスイッチ（1A）及び第二のスイッチ（2A）を大容量とし、
前記選択部が、出力の負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、出力の負荷が所定値以下の場合に駆動部（Ｂ）を駆動させても良い。

前記スイッチングコンバータは、
前記コイル（Ｂ）に対し、前記コイル（Ａ）を大容量とし、
前記選択部が、出力側の負荷に応じ、該負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、該負荷が所定値以下の場合に駆動部（Ｂ）を駆動させても良い。

前記コイル（Ｂ）に対し、前記コイル（Ａ）が低インダクタンスであっても良い。

前記スイッチングコンバータは、
前記駆動部（Ｂ）に対し、前記駆動部（Ａ）を大容量とし、
前記選択部が、出力側の負荷に応じ、該負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、該負荷が所定値以下の場合に駆動部（Ｂ）を駆動させても良い。

前記スイッチングコンバータは、
一つのコイルの一端から中点までの部分を前記コイル（Ａ）とし、該中点から他端までの部分を前記コイル（Ｂ）としても良い。

前記スイッチングコンバータは、
前記選択部が、負荷側回路の稼動状況を示す情報を受信し、該情報に応じて前記駆動部（Ａ）又は駆動部（Ｂ）を駆動させても良い。

前記選択部は、出力電流に応じて前記駆動部（Ａ）又は駆動部（Ｂ）を駆動させても良い。

また、本発明のスイッチングコンバータは、
ドレイン端子を入力端子に接続している第一のＦＥＴ（1A）と、
ドレイン端子を該第一のＦＥＴ（1A）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2A）と、
該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）のゲート端子に接続し、該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）を交互に駆動させる駆動部（Ａ）と、
該第一のＦＥＴ（1A）のソース端子及び第二のＦＥＴ（2A）のドレイン端子が接続してなる発振部（Ａ）に一端子を接続し、他端子を出力端子と接続するコイル（Ａ）と、
ドレイン端子を入力端子に接続している第一のＦＥＴ（1B）と、
ドレイン端子を第一のＦＥＴ（1B）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2B）と、
該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）のゲート端子に接続し、該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）を交互に駆動させる駆動部（Ｂ）と、
該第一のＦＥＴ（1B）のソース端子及び第二のＦＥＴ（2B）のドレイン端子が接続してなる発振部（Ｂ）に一端子を接続し、他端子を発振部（Ａ）と接続するコイル（Ｂ）と、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、を備えた。

また、本発明の電子機器は、
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する機器であって、
該スイッチングコンバータが、
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部（Ａ）と、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部（Ａ）と、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、を備えた。

本発明によれば、複数のスイッチに対して夫々駆動部を設け、負荷電流や入力電圧、出力電圧、入出力電圧に応じて各スイッチを制御することにより、スイッチング変換時の変換効率を向上できる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。以下の実施の形態の構成は例示であり、本発明は実施の形態の構成に限定されない。
〈実施形態１〉
図１は、本発明に係る同期整流型のスイッチングコンバータ（ＤＣ−ＤＣコンバータ）の概要図である。
このＤＣ−ＤＣコンバータ１の入力端子１０ａと出力端子１０ｂとの間には、第１のスイッチであるＦＥＴ（field-effect transistor）１１ａ，１１ｂが並列に設けられ、こ
の出力端子１０ｂ側にインダクタＬが配置されている。また、このインダクタＬと接地点１３の間には第２のスイッチであるＦＥＴ１２ａ，１２ｂが並列に設けられている。ここで、第１及び第２のスイッチとしては、ＦＥＴを用いたが、これに限らず他のスイッチング素子であっても良い。

前記第１のスイッチであるＦＥＴ１１ａ，１１ｂは、出力制御用スイッチ、出力制御用ＦＥＴ、メインスイッチ、メイン側ＦＥＴ、ハイサイドスイッチ、ハイサイドＦＥＴ等と称されることもある。

前記第２のスイッチであるＦＥＴ１２ａ，１２ｂは、同期整流用スイッチ、同期整流用ＦＥＴ、同期整流側スイッチ、同期整流側ＦＥＴ、ローサイドスイッチ、ローサイドＦＥＴ等と称することもある。

また、同期整流用ＦＥＴ１２ａ，１２ｂと並列にダイオード１４が配置されている。
そして、このＤＣ−ＤＣコンバータ１には、出力制御用ＦＥＴ１１ａ，１１ｂと同期整流用ＦＥＴ１２ａ，１２ｂとを交互にオン状態に制御する制御回路１５が備えられている
。

図２は、出力制御用ＦＥＴ１１ａ，１１ｂおよび同期整流用ＦＥＴ１２ａ，１２ｂのオンオフの時間変化を示す図である。

このように、出力制御用ＦＥＴ１１ａ，１１ｂが、オン状態にされた間だけ入力端子１０ａからの電流を通し、インダクタＬ及びキャパシタＣ１で平滑化して出力させることにより、入力電圧が該出力制御用ＦＥＴ１１ａ，１１ｂのデューティ比に応じた出力電圧に変換される。

制御回路１５は、前記出力制御用ＦＥＴ１１ａ，１１ｂおよび同期整流用ＦＥＴ１２ａ，１２ｂをそれぞれ駆動するドライバ１６ａ〜１６ｄや、該ドライバ１６ａ〜１６ｄを選択的に停止させるセレクタ１７、該セレクタ１７を介して各ドライバ１６ａ〜１６ｄパルス信号を供給するＰＷＭ比較器１８を備えている。
該ＰＷＭ比較器１８には、差動増幅器１９からの信号と三角波発振器２１からの信号が入力されている。

差動増幅器１９は、リファレンス電圧Ｖ１と出力端子１０ｂの出力電圧が入力されており、その出力電圧のリファレンス電圧Ｖ１からの偏差を表わす誤差信号をＰＷＭ比較器１８に入力する。一方、三角波発振器２１は、所定周波数の三角波を生成し、ＰＷＭ比較器１８に入力している。

これによりＰＷＭ比較器１８では、三角波発振器２１から入力された三角波のタイミングで、差動増幅器１９からの誤差信号に基づくパルス幅のパルス信号をセレクタ１７に出力する。ここで本例のＰＷＭ比較器１８は、該誤差信号に基づき、出力電圧が基準電圧Ｖ１よりも低くなるほど、広いパルス幅のパルス信号を出力し、出力電圧が基準電圧Ｖ１よりも高くなるほど、狭いパルス幅を持つパルス信号を生成する。そしてこのパルス信号をセレクタ１７が、ドライバ１６ａ,１６ｂ（第一の駆動部）に入力し、前記図２に示した
ように出力制御用ＦＥＴ１１ａ，１１ｂをオン／オフする。同時にセレクタ１７は、ＰＷＭ比較器１８からのパルス信号を略反転させてドライバ（第二の駆動部）１６ｃ，１６ｄに入力し、前記図２に示したように同期整流用ＦＥＴ１２ａ，１２ｂをオン／オフする。従って出力制御用ＦＥＴ１１ａ，１１ｂおよび同期整流用ＦＥＴ１２ａ，１２ｂのデューティ比が出力電圧に応じて調整され、該出力電圧が所定の電圧値となるようにフィードバック制御される。ここでドライバ１６ａ〜１６ｄは、前記出力制御用ＦＥＴ１１ａ，１１ｂと同期整流用ＦＥＴ１２ａ，１２ｂとのオン／オフを厳密に反転させたタイミングで制御することに限らず、貫通電流を考慮して両ＦＥＴを同時にオフにする期間を有しても良い。

また、制御回路１５は、入力電圧を検出する差動増幅器（入力電圧検出部）２２と、出力電圧を検出する差動増幅器（出力電圧検出部）２３とを備えている。該差動増幅器２２は、入力電圧のリファレンス電圧Ｖ２からの偏差を表わす誤差信号をセレクタ１７に入力し、該差動増幅器２３は、出力電圧のリファレンス電圧Ｖ３からの偏差を表わす誤差信号をセレクタ１７に入力する。このように、入力電圧と出力電圧とを検出することにより、この入力電圧と出力電圧との差（入出力電圧差）が求められる。即ち本実施形態では、差動増幅器２２及び２３が電圧差検出部に相当する。

そしてセレクタ１７は、この入力電圧と出力電圧との差（入出力電圧差）に基づいてドライバ１６ａ〜１６ｄを選択的に停止させる。即ち、セレクタ１７は、停止するドライバへパルス信号を入力せず、ＦＥＴのゲート電圧のチャージを行わせないようにする。

例えば、三角波発振器２１から出力されるパルス信号の周波数が１００ｋＨｚで、入力電圧を１６Ｖ、出力電圧を１Ｖとした場合、出力制御用ＦＥＴ１１ａ，１１ｂと同期整流用ＦＥＴ１２ａ，１２ｂのオンオフ時間は、図３のようになる。
同様に、入力電圧を１６Ｖ、出力電圧を１５Ｖとした場合、出力制御用ＦＥＴ１１ａ，１１ｂと同期整流用ＦＥＴ１２ａ，１２ｂのオンオフ時間は、図４のようになる。

図３に示したように、入出力電圧差が大きい場合（１５Ｖ）、出力制御用ＦＥＴ１１ａ，１１ｂのオン時間は０．６２５μｓと短く、該出力制御用ＦＥＴ１１ａ，１１ｂにかかる電力積は小さい。また、図４に示したように、入出力電圧差が小さい場合（１Ｖ）、出力制御用ＦＥＴ１１ａ，１１ｂのオン時間は９．３７５μｓと長く、該出力制御用ＦＥＴ１１ａ，１１ｂにかかる電力積は大きい。従って、入力電圧１６Ｖで出力電圧を１〜１５Ｖに変換可能なＤＣ−ＤＣコンバータであれば、出力制御用ＦＥＴ１１ａ，１１ｂが最小の入出力電圧差（１Ｖ）に耐えられるように設計される。このため、図３に示したように入出力電圧差が大きくなり、一方の出力制御用ＦＥＴの許容範囲内となった場合には、出力制御用ＦＥＴ１１ａ，１１ｂの一方を停止しても他方だけでスイッチングを行うことができる。

例えば、出力制御用ＦＥＴ１１ａを停止した際に、出力制御用ＦＥＴ１１ｂのドレイン電流が１０Ａとなり、該出力制御用ＦＥＴ１１ｂがこの１０Ａのドレイン電流に２μｓ耐えられるのであれば、出力制御用ＦＥＴ１１ｂが１０Ｖの入出力電圧差でスイッチングが可能といえる。そこで、入出力電圧差が１０Ｖ以上であれば出力制御用ＦＥＴ１１ａのドライバ１６ａを停止し、入出力電圧差が１０Ｖ未満であれば出力制御用ＦＥＴ１１ａ，１１ｂ双方のドライバ１６ａ，１６ｂを駆動するように、セレクタ１７を設定する。なお、これらの数値は使用するＦＥＴや負荷等によって任意に設定可能である。また、本例では２つの出力制御用ＦＥＴ１１ａ，１１ｂのうち１つを停止する場合について示したが、更に多くの出力制御用ＦＥＴを設け、この一部を停止し、残りのＦＥＴでスイッチングを行う構成としても良い。

このように出力制御用ＦＥＴのオン時間によって、スイッチングに必要な最小限の素子数が決まるため、本実施形態では、セレクタ１７が、差動増幅器２２，２３によって入力された入出力電圧差に応じた数のドライバへ選択的にパルス信号を供給するように設定している。即ち、該セレクタ１７は、必要数を超えた出力制御用ＦＥＴのドライバを停止させる。なお、この数に応じて具体的にどのドライバを停止するのかは、任意に設定できる。

一方、図３に示したように、入出力電圧差が大きい場合（１５Ｖ）、同期整流用ＦＥＴ１２ａ，１２ｂのオン時間は９．３７５μｓと長く、該同期整流用ＦＥＴ１２ａ，１２ｂにかかる電力積は大きい。また、図４に示したように、入出力電圧差が小さい場合（１Ｖ）、同期整流用ＦＥＴ１２ａ，１２ｂのオン時間は０．６２５μｓと短く、該同期整流用ＦＥＴ１２ａ，１２ｂにかかる電力積は小さい。従って、入力電圧１６Ｖで出力電圧を１〜１５Ｖに変換可能なＤＣ−ＤＣコンバータであれば、同期整流用ＦＥＴ１２ａ，１２ｂが最大の入出力電圧差（１５Ｖ）に耐えられるように設計される。このため、図４に示したように入出力電圧差が小さくなり、一方の同期整流用ＦＥＴの許容範囲内となった場合には、同期整流用ＦＥＴ１２ａ，１２ｂの一方を停止しても他方だけでスイッチングを行うことができる。

また、同期整流用ＦＥＴ１２ａ，１２ｂに係る電力が小さく、この電力をダイオード１４にかけた場合の電力損失が無視できる程度に小さい場合には、同期整流用ＦＥＴ１２ａ，１２ｂを全て停止させても良い。

例えば、同期整流用ＦＥＴ１２ａを停止した際に、同期整流用ＦＥＴ１２ｂのドレイン電流が１０Ａとなり、該同期整流用ＦＥＴ１２ｂがこの１０Ａのドレイン電流に２μｓ耐えられるのであれば、同期整流用ＦＥＴ１２ｂが３Ｖの入出力電圧差でスイッチングが可能といえる。そこで、入出力電圧差が１．５Ｖ未満であれば同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを停止し、入出力電圧差が１．５Ｖ以上３Ｖ以下であれば同期整流用ＦＥＴ１２ａのドライバ１６ｃを停止し、入出力電圧差が３Ｖを越えていれば同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを駆動するように、セレクタ１７を設定する。なお、これらの数値は使用するＦＥＴや負荷等によって任意に設定可能である。また、本例では２つの同期整流用ＦＥＴ１２ａ，１２ｂのうち１つ又は２つを停止する場合について示したが、更に多くの同期整流用ＦＥＴを設け、この一部を停止し、残りのＦＥＴでスイッチングを行う構成としても良い。

このように同期整流用ＦＥＴのオン時間によって、スイッチングに必要な最小限の素子数が決まるため、本実施形態では、セレクタ１７が、差動増幅器２２，２３によって入力された入出力電圧差に応じた数のドライバへ選択的にパルス信号を供給するように設定している。即ち、該セレクタ１７は、必要数を超えた同期整流用ＦＥＴのドライバを停止させる。なお、この数に応じて具体的にどのドライバを停止するのかは、任意に設定できる。

これにより、軽負荷時にドライバ１６ａ〜１６ｄの一部を停止させ、これらのドライバ１６ａ〜１６ｄで消費される電力を削減できるので、省電力化、即ち変換効率の向上が図れる。
例えば、１個当たりの消費電力が２５ｍＷのドライバ回路を４個（即ち、全てのドライバ回路による消費電力は、２５ｍＷ×４＝１００ｍＷ）備え、負荷電力が５Ｖ×１００ｍＡ＝５００ｍＷの負荷に対して、これら４個のドライバ回路を動作させた場合は、２割もの損失となる。ここで、ドライバ回路の一部を停止し、２個のみの駆動にした場合、５０ｍＷの電力損失の改善が図れる。即ち、電力損失分が、負荷に対して２割から１割に削減される。

以上のように本実施形態によれば、ＦＥＴ毎に用意したドライバ回路を入出力電圧差の状況に応じて停止又は駆動させることで、最適なドライブ制御を行うことができ、ＤＣ−ＤＣコンバータの効率改善を図ることができる。

なお、本実施形態では、セレクタ１７が入出力電圧差に応じて一部のドライバを停止する構成としたが、これに限らずセレクタ１７が入力電圧或は出力電圧に応じて一部のドライバを停止する構成としても良い。

例えば、出力電圧がほぼ一定の値となる場合には、この値に仮定した出力電圧と入力電圧との差から前述と同様に最小限必要なＦＥＴ数が決定できるので、出力電圧検出部（差動増幅器）２３を省略し、セレクタ１７が入力電圧検出部（差動増幅器）２２による入力電圧に応じた数のドライブを停止しても良い。

また、例えば、入力電圧がほぼ一定の値となる場合には、この値に仮定した入力電圧と出力電圧との差から前述と同様に最小限必要なＦＥＴ数が決定できるので、入力電圧検出部（差動増幅器）２２を省略し、セレクタ１７が出力電圧検出部（差動増幅器）２３による出力電圧に応じた数のドライブを停止しても良い。

〈実施形態２〉
図５は、本発明の実施形態２としてのＤＣ−ＤＣコンバータの概要図である。本実施形態は、前述の実施形態と比べて負荷電流に応じて停止するドライブを決定した点が異なっ
ており、その他の構成は同じである。このため、前述の実施形態と同一の要素には同符号を付すなどして重複する説明は原則省略している。

図５に示すように、本実施形態のＤＣ−ＤＣコンバータ１ａは、負荷電流検出器２４を備え、出力端子１０ｂ近傍の抵抗Ｒに流れる電流を検知、即ち出力電流（負荷電流）を検知し、この出力電流に応じた信号をセレクタ１７ａに入力している

そして、本実施形態のセレクタ１７ａは、この負荷電流と前述の入出力電力差とに基づいてドライバを停止する。
即ち、前述した入出力電圧差と停止するドライバ数との関係は、負荷電流によって決まるので、本実施形態のＤＣ−ＤＣコンバータ１ａでは、この負荷電流に応じた該関係に基づいてドライバを停止させるようにセレクタ１７ａを設定している。

例えば、出力制御側のドライバ１６ａ，１６ｂについては、負荷電流が１２Ａであれば、入出力電圧差が１２Ｖ以上のとき出力制御用ＦＥＴ１１ａのドライバ１６ａを停止し、入出力電圧差が１２Ｖ未満のとき出力制御用ＦＥＴ１１ａ，１１ｂ双方のドライバ１６ａ，１６ｂを駆動させ、負荷電流が１０Ａであれば、入出力電圧差が１０Ｖ以上のとき出力制御用ＦＥＴ１１ａのドライバ１６ａを停止し、入出力電圧差が１０Ｖ未満のとき出力制御用ＦＥＴ１１ａ，１１ｂ双方のドライバ１６ａ，１６ｂを駆動させるように、セレクタ１７を設定する。

そして、同期整流側のドライバ１６ｃ，１６ｄについては、負荷電流が１２Ａであれば、入出力電圧差が１．１Ｖ未満のとき同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを停止し、入出力電圧差が１．１Ｖ以上２Ｖ以下のとき同期整流用ＦＥＴ１２ａのドライバ１６ｃを停止し、入出力電圧差が２Ｖを越えているとき同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを駆動し、負荷電流が１０Ａであれば、入出力電圧差が１．５Ｖ未満のとき同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを停止し、入出力電圧差が１．５Ｖ以上３Ｖ以下のとき同期整流用ＦＥＴ１２ａのドライバ１６ｃを停止し、入出力電圧差が３Ｖを越えているとき同期整流用ＦＥＴ１２ａ，１２ｂ双方のドライバ１６ｃ，１６ｄを駆動するように、セレクタ１７を設定する。なお、これらの数値は使用するＦＥＴや負荷等によって任意に設定可能である。また、本例では２つの出力制御用ＦＥＴ１１ａ，１１ｂのうち１つを停止する、また２つの同期整流用ＦＥＴ１２ａ，１２ｂのうち１つ又は２つを停止する場合について示したが、更に多くのＦＥＴを設け、この一部を停止し、残りのＦＥＴでスイッチングを行う構成としても良い。

また、本実施形態では、セレクタ１７が入出力電圧差及び負荷電流に応じて一部のドライバを停止する構成としたが、これに限らずセレクタ１７が入力電圧と負荷電流、出力電圧と負荷電流、或は負荷電流のみに応じて一部のドライバを停止する構成としても良い。

例えば、出力電圧がほぼ一定の値となる場合には、この値に仮定した出力電圧及び入力電圧の差と、負荷電流から前述と同様に最小限必要なＦＥＴ数が決定できるので、出力電圧検出部（差動増幅器）２３を省略し、セレクタ１７が入力電圧検出部（差動増幅器）２２で検出した入力電圧と負荷電流検出部２４で検出した負荷電流とに応じた数のドライブを停止しても良い。

また、入力電圧がほぼ一定の値となる場合には、この値に仮定した入力電圧及び出力電圧の差と、負荷電流とから前述と同様に最小限必要なＦＥＴ数が決定できるので、入力電圧検出部（差動増幅器）２２を省略し、セレクタ１７が出力電圧検出部（差動増幅器）２３で検出した出力電圧と負荷電流検出部２４で検出した負荷電流とに応じた数のドライブ
を停止しても良い。

更に、入出力電圧差がほぼ一定の値となる場合には、この値に仮定した入出力電圧差と負荷電流とから前述と同様に最小限必要なＦＥＴ数が決定できるので、入力電圧検出部（差動増幅器）２２及び出力電圧検出部（差動増幅器）２３を省略し、セレクタ１７が負荷電流検出部２４で検出した負荷電流に応じた数のドライブを停止しても良い。

〈実施形態３〉
図６は、本発明の実施形態３としてのスイッチングコンバータ（ＤＣ−ＤＣコンバータ）の概要図である。

本実施形態のＤＣ−ＤＣコンバータ１ｂは、入力端子１０ａと出力端子１０ｂとの間に、第一のスイッチ（1A）であるＦＥＴ（field-effect transistor）１１ａと第一のスイ
ッチ（1B）であるＦＥＴ１１ｂが並列に設けられ、この出力端子１０ｂ側にインダクタＬ１，Ｌ２が配置されている。また、このインダクタＬ１，Ｌ２と接地点１３の間には第二のスイッチ（2A）（第三のスイッチとも称す）であるＦＥＴ１２ａと第二のスイッチ（2B）（第四のスイッチとも称す）であるＦＥＴ１２ｂが並列に設けられている。

即ち、該ＤＣ−ＤＣコンバータ１ｂは、ドレイン端子を入力端子１０ａに接続しているＦＥＴ１１ａ（第一のＦＥＴ（1A）に相当）と、ドレイン端子を該ＦＥＴ１１ａのソース端子に接続し、ソース端子をグランドに接続しているＦＥＴ１２ａ（第二のＦＥＴ（2A）に相当）と、該ＦＥＴ１１ａのソース端子及びＦＥＴ１２ａのドレイン端子が接続してなる発振部３１ａ（発振部（Ａ）に相当）に一端子を接続し、他端子を出力端子１０ｂと接続するコイルＬ１（コイル（Ａ）に相当）と、ドレイン端子を入力端子１０ａに接続しているＦＥＴ１１ｂ（第一のＦＥＴ（1B）に相当、第三のＦＥＴとも称す）と、ドレイン端子を該ＦＥＴ１１ｂのソース端子に接続し、ソース端子をグランドに接続しているＦＥＴ１２ｂ（第二のＦＥＴ（2B）に相当、第四のＦＥＴと称す）と、該ＦＥＴ１１ｂのソース端子及びＦＥＴ１２ｂのドレイン端子が接続してなる発振部３１ｂ（発振部（Ｂ）に相当）に一端子を接続し、他端子を発振部３１ａと接続するコイルＬ２（コイル（Ｂ）に相当）とを備えている。

ここで、第１及び第２のスイッチとしては、ＦＥＴを用いたが、これに限らず他のスイッチング素子であっても良い。

前記第１のスイッチであるＦＥＴ１１ａ，１１ｂは、出力制御用スイッチ、出力制御用ＦＥＴ、メインスイッチ、メイン側ＦＥＴ、ハイサイドスイッチ、ハイサイドＦＥＴ等と称されることもある。

前記第２のスイッチであるＦＥＴ１２ａ，１２ｂは、同期整流用スイッチ、同期整流用ＦＥＴ、同期整流側スイッチ、同期整流側ＦＥＴ、ローサイドスイッチ、ローサイドＦＥＴ等と称することもある。

また、同期整流用ＦＥＴ１２ａ，１２ｂとそれぞれ並列にダイオード１４が配置されている。

そして、制御回路１５は、ＦＥＴ１１ａとＦＥＴ１２ａとが交互にＯＮ状態となるように或はＦＥＴ１１ｂとＦＥＴ１２ｂとが交互にＯＮ状態となるように駆動する。

図２は、出力制御用ＦＥＴ１１ａ，１１ｂおよび同期整流用ＦＥＴ１２ａ，１２ｂのオンオフの時間変化を示す図である。

このように、出力制御用ＦＥＴ１１ａ，１１ｂは、入力端子１０ａに印加された電圧を制御回路１５によってオン状態にされた間だけ出力し、インダクタＬ１，Ｌ２及びキャパシタＣ１で平滑化させる。即ち、ＤＣ−ＤＣコンバータ１ｂは、入力電圧を該出力制御用ＦＥＴ１１ａ，１１ｂのデューティ比に応じた出力電圧に変換する。

該制御回路１５は、前記出力制御用ＦＥＴ１１ａ及び同期整流用ＦＥＴ１２ａのゲート−ソース間に接続し、該ＦＥＴ１１ａ及びＦＥＴ１２ａを交互にＯＮ状態とするように駆動するＦＥＴドライバー部（駆動部（Ａ）に相当）２６ａや、前記出力制御用ＦＥＴ１１ｂ及び同期整流用ＦＥＴ１２ｂのゲート−ソース間に接続し、該ＦＥＴ１１ｂ及びＦＥＴ１２ｂを交互にＯＮ状態とするように駆動するＦＥＴドライバー部（駆動部（Ｂ）に相当）２６ｂ、出力を検出する検出部２３，２４、該出力等に応じてＦＥＴドライバー部２６ａ，２６ｂを制御する発振制御部（選択部に相当）１７、クロックを生成するクロック生成部２１を備えている。

出力電圧検出部２３は、当コンバータ１ｂの出力電圧を検出するものであり、例えばコイルＬ１の出力側の電圧と基準電圧との差に応じた信号（出力偏差信号）を発振制御部１７に入力する差動増幅器等よりなる。

出力電流検出部２４は、当コンバータ１ｂの出力電流を検出するものであり、出力端子１０ｂ側に設けた低抵抗Ｒの両端の電圧差に応じた信号（出力電流信号）を発振制御部１７に入力する差動増幅器等よりなる。

発振制御部１７は、クロック生成部２１から入力されたクロックのタイミングで、出力電圧検出部２３からの出力偏差信号に応じた幅のパルス信号を生成し、該パルス信号をＦＥＴドライバー部２６ａ,２６ｂに選択的に入力し、前記図２に示したように出力制御用
ＦＥＴ１１ａ，１１ｂをオン／オフする。ここで発振制御部１７は、出力電流信号が所定値以上であればＦＥＴドライバー部２６ａに前記パルス信号を出力し、出力電流信号が所定値未満であればＦＥＴドライバー部２６ｂに前記パルス信号を出力する。例えば、発振制御部１７は、出力電流信号が所定値未満の場合にＬｏ、出力電流信号が所定値以上の場合にＨｉを出力する論理回路と、該論理回路の出力がＨｉの場合にＦＥＴドライバー部２６ａへ前記パルス信号を出力し、該論理回路の出力がＬｏの場合にＦＥＴドライバー部２６ｂへ前記パルス信号を出力するセレクタを備える。なお、所定値は、一つの値に限らず、複数の値であっても良い。例えば、出力電流信号が第一の閾値未満の場合に出力をＬｏに変え、出力電流信号が第二の閾値以上（但し、第一の閾値＜第二の閾値）の場合に出力をＨｉに変え、第一の閾値から第二の閾値の間では現状を維持する論理回路を用いても良い。

また、負荷側回路２８の稼動状態を把握している稼動状態制御部２７が存在する場合、発振制御部１７は、該稼動状態制御部２７から稼動状態情報を受信し、該稼動状態情報に基づいてＦＥＴドライバー部２６ａ或はＦＥＴドライバー部２６ｂに前記パルス信号を出力しても良い。

この場合、発振制御部１７は、例えば、スタンバイ状態や省電力モードを示す稼動状態情報の場合にＬｏ、通常モードを示す稼動状態情報の場合にＨｉをセレクタに出力する構成の論理回路を用いる。

また、入力端子１０ａの電力が負荷の大小に比例する場合には、入力を検出する検出部を設け、該入力に応じて発振制御部１７がＦＥＴドライバー部２６ａ或はＦＥＴドライバー部２６ｂに前記パルス信号を出力しても良い。

なお、一般的なスイッチングコンバータにおける損失は、制御回路がＦＥＴをドライブする際に発生する損失と、ＦＥＴ・コイルなどに負荷電流が流れる際に発生する損失とに大別できる。このとき、低負荷では前者が、高負荷では後者が支配的である。

このため、効率を上げるには、低負荷を前提にした回路ではゲート容量が小さい小型のＦＥＴを使用し、高負荷を前提とした回路では低オン抵抗である大型のＦＥＴを使用するのが有効である。

更に、低負荷を前提とした回路では発振周波数を遅く出来る高インダクタンスのコイルを使用し、高負荷を前提とした電源回路では負荷変動の応答性を上げるために低インダクタンスのコイルを使用するのが有効である。

そこで、本実施形態では、ＦＥＴ１１ａ（第一のスイッチ（1A）に相当）及びＦＥＴ１２ａ（第二のスイッチ（2A）に相当）を、ＦＥＴ１１ｂ（第一のスイッチ（1B）に相当）及びＦＥＴ１２ｂ（第二のスイッチ（2B）に相当）よりも大容量としている。

また、本実施形態では、コイルＬ１を前記コイルＬ２よりも大容量とし、更に、コイルＬ１を前記コイルＬ２よりも低インダクタンスとしている。

また、本実施形態のＦＥＴ１１ｂ，ＦＥＴ１２ｂはＦＥＴ１１ａ，ＦＥＴ１２ａより小容量であるので、ＦＥＴドライバー部２６ｂをＦＥＴドライバー部２６ａよりも小容量とすることで効率や実装面積の最適化を図れる。

以上のように、本実施形態のＤＣ−ＤＣコンバータは、負荷の状態に応じて大容量のスイッチ（１１ａ，１２ａ）と小容量のスイッチ（１１ｂ，１２ｂ）の何れかを選択的に駆動させるので、低負荷・高負荷の何れの状態でも、高効率で応答性の高い電源回路を実現できる。

特に、本実施形態のＤＣ−ＤＣコンバータは、高負荷の状態でスイッチングを行う際、低インダクタンスのコイルＬ１を用い、低負荷の状態でスイッチングを行う際、コイルＬ１及びコイルＬ２を用い、高インダクタンスを得られるので、発振周波数を低く設定でき、低負荷時の更なる高効率化を実現できる。

例えば、入力電圧１６Ｖ、出力電圧３．３Ｖ、負荷電流１０ｍＡの場合、
図１３の回路では、高負荷時を考慮するとコイルＬ３のインダクタンスを大きく設定出来ないため、Ｌ３＝２．５μＨであり、一回あたりのオン時間を１μsecとすると、発振周
波数が８３２Ｈｚとなる。この状態の出力電圧および発振波形が図７である。

これに対し、本実施形態の回路では、コイルＬ１＝２．５μＨ、Ｌ２＝９７．５μＨとすると、高負荷時のコイルＬ１が低インダクタンス（２．５μＨ）であっても、低負荷時にはコイルＬ１，Ｌ２の合計１００μＨの高インダクタンスとできるため、上記図７と同じ出力電圧リプル（振れ幅）に合わせた場合、図８のように一回あたりのオン時間を１１μsec、発振周波数２７５Ｈｚにすることができる。

このように本実施形態によれば出力電圧リプルを維持したまま、発振周波数を遅くでき、高効率化を実現できる。

〈変形例１〉
図９は、本実施形態の変形例１の回路図である。本例は、前記コイルＬ１，Ｌ２に代え
て一つのコイルＬ１２を用いた点が異なっている。なお、その他の構成は同じである。

図９に示すように、本例では、コイルＬ１２の一端を発振部３１ｂに接続し、他端を出力端子１０ｂに接続し、中点を発振部３１ａに接続している。

即ち、本例のコイルＬ１２は、出力側端部から中点までの部分を前記コイルＬ１とし、該中点から出力側端部までの部分を前記コイルＬ２としている。

これにより、コイルＬ１，Ｌ２を別個に設けた場合と比べて実装面積を小さくし、装置の小型化を図ることができる。

〈変形例２〉
図１０は、本実施形態の変形例２の回路図である。上記実施形態３は、出力制御用スイッチ及び同期整流用スイッチを２組備えた例を示したが、これに限らず、更に出力制御用スイッチ及び同期整流用スイッチを備えても良い。

例えば、図１０に示すように、ＦＥＴ１１ｂ，ＦＥＴ１２ｂを第一のスイッチ（1A）及び第二のスイッチ（2A）とし、これに対し第一のスイッチ（1B）及び第二のスイッチ（2B）としてｎ組目のＦＥＴ１１ｎ，１２ｎを接続しても良い。

この場合、ＦＥＴ１１ｎ，１２ｎ，コイルＬｎが最も小容量とする。更に、コイルＬｎを最も低インダクタンスとしても良い。

そして、発振制御部１７が、負荷（出力電流や稼動状態情報）に応じて、ＦＥＴドライバー部２６ａ，２６ｂ，２６ｎの何れかを選択的に駆動させる。

〈実施形態４〉
図１１は、本発明の電子機器としてのノート型パーソナルコンピュータ（電子機器に相当、以下ノートパソコンとも称す）の外観斜視図、図１２は、該ノートパソコンの電源部周辺の説明図である。本実施形態は、前述の実施形態１と同一のＤＣ−ＤＣコンバータ１を電源部に備えたノートパソコン１０の例を示している。なお、前述の実施形態１と同じ構成要素には、同符号を付すなどして再度の説明を省略している。

図１１中、ノートパソコン１０は、コンピュータ本体５１と、これにヒンジ５２によって開閉可能に連結してあるディスプレイ部５３とからなる。矢印Ｘ１，Ｘ２はノートＰＣ１０の幅方向、矢印Ｙ１，Ｙ２は奥行き方向、矢印Ｚ１，Ｚ２は高さ（厚さ）方向を示す。コンピュータ本体５１は、上面にキーボード部５４を有し、内部にＣＰＵ等を有し、下部右側に電池パック３０の収容部５６が形成されている。収容部５６は、コンピュータ本体５１の右側面５７に電池パック３０の挿入口としての開口５８を有する。収容部５６は、この開口５８から矢印Ｘ２方向へ装置中程にかけてのスリット状であり、そのＸ２側端部には、コネクタ５９が設けられている。なお、コネクタ５９は、コンピュータ本体５１内部に位置するため、図１１では、本体５１の上面の一部を切り欠いて示している。

電池パック３０は、収容部５６に嵌装可能な平板状であり、差し込み方向（Ｘ２）の先端部にコネクタ５９と嵌合するコネクタ６３を有する。電池パック３０は、収容部５６への嵌装時に、このコネクタ５９，６３を介して電源部６０と電気的に接続する。

また、このノートパソコン１０には、ＡＣアダプタ２０が接続され、該ＡＣアダプタ２０によって商用交流電力がＤＣ電力に変換されて供給される。

ＡＣアダプタ２０は、商用電源４０の電力を、例えば１６ＶのＤＣ電力に変換して、ノートパソコン１０の電源部６０に供給する機能を有する。この電源部６０に供給された電力は、ダイオードＤ３を経由してＤＣ−ＤＣコンバータ１の入力端子１０ａに伝えられ、該ＤＣ−ＤＣコンバータ１により、ノートパソコン１０内の各部の回路（負荷）で使用される電圧の電力に変換される。なお図１２には、ＤＣ−ＤＣコンバータ１からの出力端子１０ｂを一つだけ示したが、一つに限定するものではなく、例えば複数系統設けて、それぞれ異なる電圧を出力するように構成しても良い。

また、ＡＣアダプタ２０からの電力は、充電器６１を介して電池パック３０にも供給される。該電池パック３０には、図示しない二次電池が収容されており、充電器６１が、ＡＣアダプタ２０からの電力で電池パック３０内の二次電池を充電する。そこでノートパソコン１０は、ＡＣアダプタ２０が取り外された状態にあっても、その電池パック３０からの電力（例えば１２．６Ｖ程度の電力）がダイオードＤ２を経由し、さらにＤＣ−ＤＣコンバータ１により所定電圧の電力に変換されて各部の回路（負荷）に供給される。

このＤＣ−ＤＣコンバータ１は、前述の実施形態１と同一であり、ＦＥＴ毎に用意したドライバ回路を入出力電圧差の状況に応じて停止又は駆動させることで、最適なドライブ制御を行うことができる。

従って本実施形態によれば、ノートパソコン（電子機器）における電力消費効率の改善を図ることができる。

なお、本実施形態のＤＣ−ＤＣコンバータ１は、前述の実施形態２と同一のＤＣ−ＤＣコンバータ１ａに代えても良い。また、本実施形態では、セレクタ１７が入出力電圧差に応じて一部のドライバを停止する構成としたが、これに限らずセレクタ１７が入力電圧或は出力電圧に応じて一部のドライバを停止する構成としても良い。

例えば、出力電圧がほぼ一定の値となる場合には、この値に仮定した出力電圧と入力電圧との差から前述と同様に最小限必要なＦＥＴ数が決定できるので、出力電圧検出部（差動増幅器）２３を省略し、セレクタ１７が入力電圧検出部（差動増幅器）２２による入力電圧に応じた数のドライブを停止しても良い。

また、例えば、入力電圧がほぼ一定の値となる場合には、この値に仮定した入力電圧と出力電圧との差から前述と同様に最小限必要なＦＥＴ数が決定できるので、入力電圧検出部（差動増幅器）２２を省略し、セレクタ１７が出力電圧検出部（差動増幅器）２３による出力電圧に応じた数のドライブを停止しても良い。

また、本実施形態のＤＣ−ＤＣコンバータ１は、前述の実施形態３と同一のＤＣ−ＤＣコンバータ１ｂに代え、発振制御部１７が出力電流や負荷の稼動状態情報に応じてＦＥＴドライバー部２６ａ，２６ｂの何れかを駆動する構成としても良い。

〈その他〉
本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以下に付記した構成であっても上述の実施形態と同様の効果が得られる。また、これらの構成要素は可能な限り組み合わせることができる。

（付記１）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と
前記第二のスイッチを駆動する第二の駆動部と、
負荷電流に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える制御回路。

（付記２）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
第一のスイッチを駆動する第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記３）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える制御回路。

（付記４）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
第一のスイッチを駆動する第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記５）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
出力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える制御回路。

（付記６）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
第一のスイッチを駆動する第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記７）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入出力電圧差に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える制御回路。

（付記８）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
第一のスイッチを駆動する第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、を備える制御回路。

（付記９）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記１０）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記１１）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記１２）
第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える制御回路。

（付記１３）
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１４）
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１５）
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１６）
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１７）
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１８）
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記１９）
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２０）
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２１）
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２２）
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２３）
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２４）
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備えるスイッチングコンバータ。

（付記２５）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える電子機器。

（付記２６）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記２７）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える電子機器。

（付記２８）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記２９）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える電子機器。

（付記３０）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３１）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記第二のスイッチを駆動する第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
を備える電子機器。

（付記３２）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
第一のスイッチと、
複数の第二のスイッチと、
第一のスイッチを駆動する第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３３）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
負荷電流を検出する負荷電流検出部と、
該負荷電流検出部で検出した負荷電流に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３４）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入力電圧を検出する入力電圧検出部と、
該入力電圧検出部で検出した入力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３５）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
出力電圧を検出する出力電圧検出部と、
該出力電圧検出部で検出した出力電圧に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３６）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
複数の第一のスイッチと、
複数の第二のスイッチと、
前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
入出力電圧差を検出する電圧差検出部と、
該電圧差検出部で検出した入出力電圧差に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
を備える電子機器。

（付記３７）
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部Ａと、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
を備えたスイッチング回路。（１０）

（付記３８）
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部Ａと、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部（Ａ）と、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
を備えたスイッチングコンバータ。（１１）

（付記３９）
前記第一のスイッチ（1B）及び第二のスイッチ（2B）に対し、前記第一のスイッチ（1A）及び第二のスイッチ（2A）を大容量とし、
前記選択部が、出力の負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、出力の負
荷が所定値以下の場合に駆動部（Ｂ）を駆動させる付記３８に記載のスイッチングコンバータ。（１２）

（付記４０）
前記コイル（Ｂ）に対し、前記コイル（Ａ）を大容量とし、
前記選択部が、出力の負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、出力の負荷が所定値以下の場合に駆動部（Ｂ）を駆動させる付記３８又は３９に記載のスイッチングコンバータ。（１３）

（付記４１）
前記コイル（Ｂ）に対し、前記コイル（Ａ）が低インダクタンスである付記４０に記載のスイッチングコンバータ。（１４）

（付記４２）
前記駆動部（Ｂ）に対し、前記駆動部（Ａ）を大容量とし、
前記選択部が、出力の負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、出力の負荷が所定値以下の場合に駆動部（Ｂ）を駆動させる付記３８から４１の何れかに記載のスイッチングコンバータ。（１５）

（付記４３）
一つのコイルの一端から中点までの部分を前記コイル（Ａ）とし、該中点から他端までの部分を前記コイル（Ｂ）とした付記３８から４２の何れかに記載のスイッチングコンバータ。（１６）

（付記４４）
前記選択部が、負荷側回路の稼動状況を示す情報を受信し、該情報に応じて前記駆動部Ａ又は駆動部Ｂを駆動させる付記３８から４３の何れかに記載のスイッチングコンバータ。（１７）

（付記４５）
前記選択部が、出力電流に応じて前記駆動部（Ａ）又は駆動部（Ｂ）を駆動させる付記３８から４４の何れかに記載のスイッチングコンバータ。（１８）

（付記４６）
ドレイン端子を入力端子に接続している第一のＦＥＴ（1A）と、
ドレイン端子を該第一のＦＥＴ（1A）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2A）と、
該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）のゲート端子に接続し、該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）を交互に駆動させる駆動部（Ａ）と、
該第一のＦＥＴ（1A）のソース端子及び第二のＦＥＴ（2A）のドレイン端子が接続してなる発振部（Ａ）に一端子を接続し、他端子を出力端子と接続するコイル（Ａ）と、
ドレイン端子を入力端子に接続している第一のＦＥＴ（1B）と、
ドレイン端子を第一のＦＥＴ（1B）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2B）と、
該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）のゲート端子に接続し、該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）を交互に駆動させる駆動部（Ｂ）と、
該第一のＦＥＴ（1B）のソース端子及び第二のＦＥＴ（2B）のドレイン端子が接続してなる発振部（Ｂ）に一端子を接続し、他端子を発振部（Ａ）と接続するコイル（Ｂ）と、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
を備えたスイッチングコンバータ。（１９）

（付記４７）
スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
該スイッチングコンバータが、
出力端子と接続したコイル（Ａ）と、
該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部Ａと、
前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部Ａと、
前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
を備えた電子機器。（２０）

本発明は、コンピュータや携帯電話、ビデオカメラ、ネットワーク機器、音響機器など、ＤＣ電力を利用するあらゆる電子機器に適用可能である。

本発明の実施形態１の概要図 出力制御用ＦＥＴ及び同期整流用ＦＥＴのオンオフの時間変化を示す図 入出力電圧差が大きい場合の出力制御用ＦＥＴ及び同期整流用ＦＥＴのオンオフの時間変化を示す図 入出力電圧差が小さい場合の出力制御用ＦＥＴ及び同期整流用ＦＥＴのオンオフの時間変化を示す図 本発明の実施形態２の概要図 本発明の実施形態３の概要図 関連技術のＤＣ−ＤＣコンバータにおける出力電圧および発振波形を示す図 実施形態３のＤＣ−ＤＣコンバータにおける出力電圧および発振波形を示す図 変形例１の概要図 変形例２の概要図 本発明の電子機器としてのノートパソコンの外観斜視図 電子機器の電源部周辺の説明図 関連技術のＤＣ−ＤＣコンバータの概要図 関連技術のＤＣ−ＤＣコンバータの概要図

符号の説明

１，１ａ，１ｂ ＤＣ−ＤＣコンバータ
１０ａ 入力端子
１０ｂ 出力端子
１１ａ，１１ｂ 第１のスイッチ（出力制御用ＦＥＴ）
１２ａ，１２ｂ 第２のスイッチ（同期整流用ＦＥＴ）
Ｌ，Ｌ１，Ｌ２，Ｌ１２ インダクタ
１３ 接地点
１４ ダイオード
１５ 制御回路
１６ａ〜１６ｄ ドライバ
１７ セレクタ（発振制御部）
１８ ＰＷＭ比較器
１９ 差動増幅器
２１ 三角波発振器
２２ 入力電圧検出部
２３ 出力電圧検出部
２４ 負荷電流検出部

Claims (20)

1. 第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
   複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   前記第二のスイッチを駆動する第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
   を備える制御回路。
2. 第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
   第一のスイッチを駆動する第一の駆動部と、
   複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備える制御回路。
3. 第一のスイッチと第二のスイッチとを交互にオン状態として整流させるスイッチングコンバータの制御回路であって、
   複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備える制御回路。
4. 複数の第一のスイッチと、
   第二のスイッチと、
   前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   前記第二のスイッチを駆動する第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
   を備えるスイッチングコンバータ。
5. 第一のスイッチと、
   複数の第二のスイッチと、
   第一のスイッチを駆動する第一の駆動部と、
   前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備えるスイッチングコンバータ。
6. 複数の第一のスイッチと、
   複数の第二のスイッチと、
   前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備えるスイッチングコンバータ。
7. ＤＣ−ＤＣコンバータと、該ＤＣ−ＤＣコンバータからの出力によって動作する負荷とを有する電子機器であって、
   該ＤＣ−ＤＣコンバータが、
   複数の第一のスイッチと、
   第二のスイッチと、
   前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   前記第二のスイッチを駆動する第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第一の駆動部の一部を停止させる選択部と、
   を備える電子機器。
8. ＤＣ−ＤＣコンバータと、該ＤＣ−ＤＣコンバータからの出力によって動作する負荷とを有する電子機器であって、
   該ＤＣ−ＤＣコンバータが、
   第一のスイッチと、
   複数の第二のスイッチと、
   第一のスイッチを駆動する第一の駆動部と、
   前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備える電子機器。
9. スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
   該スイッチングコンバータが、
   複数の第一のスイッチと、
   複数の第二のスイッチと、
   前記複数の第一のスイッチをそれぞれ駆動する複数の第一の駆動部と、
   前記複数の第二のスイッチをそれぞれ駆動する複数の第二の駆動部と、
   負荷電流、入力電圧、出力電圧又は入出力電圧差を検出する検出部と、
   該検出部の検出結果に応じて前記複数の第一の駆動部の一部、並びに前記複数の第二の駆動部の一部又は全部を停止させる選択部と、
   を備える電子機器。
10. 出力端子と接続したコイル（Ａ）と、
    該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
    該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
    前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
    該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
    該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、を備えたスイッチング回路。
11. 出力端子と接続したコイル（Ａ）と、
    該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
    該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
    該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部（Ａ）と、
    前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
    該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
    該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
    該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部（Ａ）と、
    前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
    を備えたスイッチングコンバータ。
12. 前記第一のスイッチ（1B）及び第二のスイッチ（2B）に対し、前記第一のスイッチ（1A）及び第二のスイッチ（2A）を大容量とし、
    前記選択部が、出力の負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、出力の負荷が所定値以下の場合に駆動部（Ｂ）を駆動させる請求項１１に記載のスイッチングコンバータ。
13. 前記コイル（Ｂ）に対し、前記コイル（Ａ）を大容量とし、
    前記選択部が、出力側の負荷に応じ、該負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、該負荷が所定値以下の場合に駆動部（Ｂ）を駆動させる請求項１１又は１２に記載のスイッチングコンバータ。
14. 前記コイル（Ｂ）に対し、前記コイル（Ａ）が低インダクタンスである請求項１３に記載のスイッチングコンバータ。
15. 前記駆動部（Ｂ）に対し、前記駆動部（Ａ）を大容量とし、
    前記選択部が、出力側の負荷に応じ、該負荷が所定値より高い場合に駆動部（Ａ）を駆動させ、該負荷が所定値以下の場合に駆動部（Ｂ）を駆動させる請求項１１から１４の何れかに記載のスイッチングコンバータ。
16. 一つのコイルの一端から中点までの部分を前記コイル（Ａ）とし、該中点から他端までの部分を前記コイル（Ｂ）とした請求項１１から１５の何れかに記載のスイッチングコンバータ。
17. 前記選択部が、負荷側回路の稼動状況を示す情報を受信し、該情報に応じて前記駆動部（Ａ）又は駆動部（Ｂ）を駆動させる請求項１１から１６の何れかに記載のスイッチングコンバータ。
18. 前記選択部が、出力電流に応じて前記駆動部（Ａ）又は駆動部（Ｂ）を駆動させる請求項１１から１７の何れかに記載のスイッチングコンバータ。
19. ドレイン端子を入力端子に接続している第一のＦＥＴ（1A）と、
    ドレイン端子を該第一のＦＥＴ（1A）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2A）と、
    該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）のゲート端子に接続し、該第一のＦＥＴ（1A）及び第二のＦＥＴ（2A）を交互に駆動させる駆動部（Ａ）と、
    該第一のＦＥＴ（1A）のソース端子及び第二のＦＥＴ（2A）のドレイン端子が接続してなる発振部（Ａ）に一端子を接続し、他端子を出力端子と接続するコイル（Ａ）と、
    ドレイン端子を入力端子に接続している第一のＦＥＴ（1B）と、
    ドレイン端子を第一のＦＥＴ（1B）のソース端子に接続し、ソース端子をグランドに接続している第二のＦＥＴ（2B）と、
    該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）のゲート端子に接続し、該第一のＦＥＴ（1B）及び第二のＦＥＴ（2B）を交互に駆動させる駆動部（Ｂ）と、
    該第一のＦＥＴ（1B）のソース端子及び第二のＦＥＴ（2B）のドレイン端子が接続してなる発振部（Ｂ）に一端子を接続し、他端子を発振部（Ａ）と接続するコイル（Ｂ）と、
    前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
    を備えたスイッチングコンバータ。
20. スイッチングコンバータと、該スイッチングコンバータからの出力によって動作する負荷とを有する電子機器であって、
    該スイッチングコンバータが、
    出力端子と接続したコイル（Ａ）と、
    該コイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1A）と、
    該第一のスイッチ（1A）と交互にオン状態となって整流する第二のスイッチ（2A）と、
    該第一のスイッチ（1A）及び第二のスイッチ（2A）を交互に駆動する駆動部（Ａ）と、
    前記コイル（Ａ）と直列に接続するコイル（Ｂ）と、
    該コイル（Ｂ）及びコイル（Ａ）を介して出力する電力をスイッチングする第一のスイッチ（1B）と、
    該第一のスイッチ（1B）と交互にオン状態となって整流する第二のスイッチ（2B）と、
    該第一のスイッチ（1B）及び第二のスイッチ（2B）を交互に駆動する駆動部（Ａ）と、
    前記駆動部（Ａ）及び駆動部（Ｂ）を選択的に駆動させる選択部と、
    を備えた電子機器。

Images