JP2007189778A

JP2007189778A - 同期整流回路

Info

Publication number: JP2007189778A
Application number: JP2006003894A
Authority: JP
Inventors: Katsumi Inaba; 克己因幡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-01-11
Filing date: 2006-01-11
Publication date: 2007-07-26
Anticipated expiration: 2026-01-11
Also published as: JP4777071B2

Abstract

【課題】低消費電力化を図ることができる同期整流回路を提供する。
【解決手段】整流用ＭＯＳＦＥＴ１と、転流用ＭＯＳＦＥＴ２と、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオン／オフ制御する制御回路５と、フライホィールダイオードＤ１と、転流用ＭＯＳＦＥＴ２を強制的にオフにする転流用ＭＯＳＦＥＴオフ回路９とを備え、整流用ＭＯＳＦＥＴ１がオフであって、転流用ＭＯＳＦＥＴ２が転流用ＭＯＳＦＥＴオフ回路９により強制的にオフになっているときに、フライホィールダイオードＤ１がオンになる同期整流回路。
【選択図】図１

Description

本発明は、同期整流回路に関し、特に転流用ＭＯＳＦＥＴを備えた同期整流回路に関する。

従来の同期整流型回路の一構成例を図８に示す。出力電圧Ｖ_OUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果と基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧Ｖ_INをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧Ｖ_OUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図８に示す従来の同期整流型回路は、出力電圧Ｖ_OUTの安定化を図っている。
特開２００５−１９８３７５号公報

ＭＯＳＦＥＴの駆動損失は、オン状態で発生する導通損失と、オン状態からオフ状態あるいはオフ状態からオン状態に切り替わるときに発生するスイッチング損失とに大別することができる。図８に示す従来の同期整流型回路は、通常、整流用ＭＯＳＦＥＴ１のオン時間が短く、転流用ＭＯＳＦＥＴ２のオン時間が長くなり、負荷が軽くない場合、オン時間が短い整流用ＭＯＳＦＥＴ１はスイッチング損失が支配的になり、オン時間が長い転流用ＭＯＳＦＥＴ２は導通損失が支配的になる。

ＭＯＳＦＥＴの導通損失はＭＯＳＦＥＴのオン抵抗に比例し、ＭＯＳＦＥＴのスイッチング損失はＭＯＳＦＥＴの帰還容量に比例する。したがって、導通損失が支配的である転流用ＭＯＳＦＥＴ２にはオン抵抗の小さい素子が用いられる。

しかしながら、一般にＭＯＳＦＥＴには、オン抵抗の小さい素子は帰還容量が大きく、帰還容量の小さい素子はオン抵抗が大きいという関係がある。すなわち、ＭＯＳＦＥＴのオン抵抗と帰還容量にはトレードオフの関係がある。このため、転流用ＭＯＳＦＥＴ２のオン時間が短い場合もしくは負荷が軽い場合、すなわち転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合、転流用ＭＯＳＦＥＴ２をスイッチング動作させる事により転流用ＭＯＳＦＥＴ２の駆動損失が大きくなり、消費電流が増加するという問題があった。

本発明は、上記の問題点に鑑み、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を提供することを目的とする。

上記目的を達成するために本発明に係る同期整流回路は、整流用スイッチ素子と、転流用ＭＯＳＦＥＴと、前記整流用スイッチ素子及び前記転流用ＭＯＳＦＥＴをオン／オフ制御する制御手段と、フライホィールダイオードと、前記転流用ＭＯＳＦＥＴを強制的にオフにする転流用ＭＯＳＦＥＴオフ手段とを備え、前記整流用スイッチ素子がオフであって、前記転流用ＭＯＳＦＥＴが前記転流用ＭＯＳＦＥＴオフ手段により強制的にオフになっているときに、前記フライホィールダイオードがオンになるようにしている。

これにより、前記転流用ＭＯＳＦＥＴにおいてスイッチング損失が支配的になる場合に、前記転流用ＭＯＳＦＥＴを強制的にオフにして前記フライホイールダイオードをオンすることが可能であるので、低消費電力化を図ることができる。

また、前記同期整流回路の入力電圧を検出する入力電圧検出手段を備え、前記入力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。

また、前記同期整流回路の出力電圧を検出する出力電圧検出手段を備え、前記出力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。

また、前記整流用スイッチ素子のオンデューティを検出するデューティ検出手段を備え、前記デューティ検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。

また、前記転流用ＭＯＳＦＥＴオフ手段が外部信号に応じて前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。さらに、前記外部信号が二つの信号から構成されるようにしてもよい。

また、前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。

また、上記各構成の同期整流回路において、少なくとも前記整流用スイッチ素子と、前記転流用ＭＯＳＦＥＴと、前記制御手段と、前記転流用ＭＯＳＦＥＴオフ手段とを一つの半導体パッケージに搭載するようにしてもよい。

また、本発明に係る同期整流回路を電子機器に搭載することにより、当該電子機器の低消費電力化を図ることができる。

本発明によると、転流用ＭＯＳＦＥＴにおいてスイッチング損失が支配的になる場合に、転流用ＭＯＳＦＥＴを強制的にオフにしてフライホイールダイオードをオンすることが可能であるので、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を実現することができる。

本発明の実施形態について図面を参照して以下に説明する。まず、本発明の第一実施形態について説明する。本発明の第一実施形態に係る同期整流回路の構成を図１に示す。図１に示す同期整流回路は、転流用のフライホイールダイオードＤ１と、半導体パッケージ１０１と、コイルＬ１と、抵抗Ｒ１及びＲ２と、コンデンサＣ１とによって構成され、直流電圧源８からの入力電圧Ｖ_INを入力し、出力電圧Ｖ_OUTを出力する。

半導体パッケージ１０１は、整流用ＭＯＳＦＥＴ１と、転流用ＭＯＳＦＥＴ２と、基準電圧発生回路３と、比較器４と、制御回路５と、制御用電源６と、ＯＮ／ＯＦＦ回路７と、転流用ＭＯＳＦＥＴオフ回路９と、入力電圧端子Ｔ１と、スイッチ電圧端子Ｔ２と、フィードバック端子Ｔ３と、グランド端子Ｔ４と、ＯＮ／ＯＦＦ制御信号端子Ｔ５とを備えている。

直流電圧源８の負極はグランドに接続され、直流電圧源８の正極は入力電圧端子Ｔ１を介して制御用電源６と整流用ＭＯＳＦＥＴ１のソースとに接続される。整流用ＭＯＳＦＥＴ１のドレインと転流用ＭＯＳＦＥＴ２のドレインとはスイッチ電圧端子Ｔ２を介してコイルＬ１の一端とフライホイールダイオードＤ１のカソードとに接続される。また、転流用ＭＯＳＦＥＴ２のソースとフライホイールダイオードＤ１のアノードはグランドに接続される。

コイルＬ１の他端は抵抗Ｒ１の一端とコンデンサＣ１の一端とに接続される。抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続され、コンデンサＣ１の他端は直接グランドに接続される。

比較器４の非反転入力端子はフィードバック端子Ｔ３を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、比較器４の反転入力端子は基準電圧発生回路３に接続される。制御回路５は、比較器４、ＯＮ／ＯＦＦ回路７、及び転流用ＭＯＳＦＥＴオフ回路９それぞれから信号を入力し、それらの入力信号に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とをオン／オフ制御する。また、ＯＮ／ＯＦＦ回路７は、ＯＮ／ＯＦＦ制御信号端子Ｔ５に接続されている。

なお、制御用電圧源６は半導体パッケージ１０１内の各回路に直流電圧を供給し、グランド端子Ｔ４は半導体パッケージ１０１内の各回路のグランドに接続されている。

出力電圧Ｖ_OUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果と基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧Ｖ_INをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧Ｖ_OUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図１に示す同期整流型回路は、出力電圧Ｖ_OUTの安定化を図っている。

ここで、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されている場合、制御回路５は、整流用ＭＯＳＦＥＴ１の状態にかかわらず転流用ＭＯＳＦＥＴ２をオフ状態に保持する。この場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合に、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。

また、ＯＮ／ＯＦＦ回路７から整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力及び転流用ＭＯＳＦＥＴオフ回路９の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。

次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係る同期整流回路の構成を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図２に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０２に置換した構成である。半導体パッケージ１０２は、半導体パッケージ１０１に入力電圧検出回路１０を新たに付加した構成である。

入力電圧検出回路１０は、入力電圧Ｖ_INを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、入力電圧検出回路１０の検出結果に基づいて、入力電圧Ｖ_INが予め設定した閾値（Ｖ_TH1）より低い場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、入力電圧Ｖ_INが予め設定した閾値より低い場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。

入力電圧Ｖ_INが低い場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、入力電圧Ｖ_INが予め設定した閾値より低い場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図２に示す同期整流回路は、低消費電力化を図ることができる。

次に、本発明の第三実施形態について説明する。本発明の第三実施形態に係る同期整流回路の構成を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図３に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０３に置換した構成である。半導体パッケージ１０３は、半導体パッケージ１０１に出力電圧検出回路１１及び出力電圧端子Ｔ６を新たに付加した構成である。出力電圧検出回路１１は出力電圧端子Ｔ６を介してコイルＬ１の他端に接続されている。

出力電圧検出回路１１は、出力電圧Ｖ_OUTを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、出力電圧検出回路１１の検出結果に基づいて、出力電圧Ｖ_OUTが予め設定した閾値（Ｖ_TH2）より高い場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、出力電圧Ｖ_OUTが予め設定した閾値より高い場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。

出力電圧Ｖ_OUTが高い場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、出力電圧Ｖ_OUTが予め設定した閾値より高い場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図３に示す同期整流回路は、低消費電力化を図ることができる。

なお、図３の構成では、出力電圧検出回路１１が出力電圧端子Ｔ６を介してコイルＬ１の他端に接続されているが、出力電圧端子Ｔ６を設けずに出力電圧検出回路１１がフィードバック端子Ｔ３を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、出力電圧検出回路１１が抵抗Ｒ１と抵抗Ｒ２との接続点電圧から間接的に出力電圧Ｖ_OUTを検出する構成にしてもよい。

次に、本発明の第四実施形態について説明する。本発明の第四実施形態に係る同期整流回路の構成を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図４に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０４に置換した構成である。半導体パッケージ１０４は、半導体パッケージ１０１にデューティ検出回路１２を新たに付加した構成である。

デューティ検出回路１２は、比較器４の出力から間接的に整流用ＭＯＳＦＥＴ１のオンデューティを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、デューティ検出回路１２の検出結果に基づいて、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値（Ｖ_TH3）より大きい場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値より大きい場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。

整流用ＭＯＳＦＥＴ１のオンデューティが大きい場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値より大きい場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図４に示す同期整流回路は、低消費電力化を図ることができる。

次に、本発明の第五実施形態について説明する。本発明の第五実施形態に係る同期整流回路の構成を図５に示す。なお、図５において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図５に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０５に置換した構成である。半導体パッケージ１０５は、半導体パッケージ１０１に外部信号検出回路１３及び外部信号端子Ｔ７を新たに付加した構成である。

外部信号検出回路１３は、所定の外部信号が外部信号端子Ｔ７に入力されているか否かを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、外部信号検出回路１３の検出結果に基づいて、所定の外部信号が外部信号端子Ｔ７に入力されている場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、所定の外部信号が外部信号端子Ｔ７に入力されている場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合（例えば負荷が軽い場合）に、所定の外部信号を外部信号端子Ｔ７に入力し、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。

次に、本発明の第六実施形態について説明する。本発明の第六実施形態に係る同期整流回路の構成を図６に示す。なお、図６において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図６に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０６に置換した構成である。半導体パッケージ１０６は、半導体パッケージ１０１からＯＮ／ＯＦＦ回路７を取り除きＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４及び外部制御信号端子Ｔ８を新たに付加した構成である。

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号、外部制御信号端子Ｔ８に入力される信号がともにＨｉｇｈレベルの信号である場合、制御回路５は通常動作すなわち比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御し、整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とを相補的にオン、オフさせる。

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号がＨｉｇｈレベルの信号であって外部制御信号端子Ｔ８に入力される信号がＬｏｗレベルの信号である場合、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４は、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を制御回路５に出力する。これにより、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合（例えば負荷が軽い場合）に、ＯＮ／ＯＦＦ制御信号端子Ｔ５にＨｉｇｈレベルの信号を入力し、外部制御信号端子Ｔ８にＬｏｗレベルの信号を入力し、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号、外部制御信号端子Ｔ８に入力される信号がともにＬｏｗレベルの信号である場合、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４は、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号を制御回路５に出力する。整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。

次に、本発明の第七実施形態について説明する。本発明の第七実施形態に係る同期整流回路の構成を図７に示す。なお、図７において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。

図７に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０７に置換した構成である。半導体パッケージ１０７は、半導体パッケージ１０１に入力電流検出回路１５を新たに付加した構成である。

入力電流検出回路１５は、直流電圧源８から供給される入力電流を検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、入力電流検出回路１５の検出結果に基づいて、入力電流が予め設定した閾値（Ｖ_TH4）より小さい場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、入力電流が予め設定した閾値より小さい場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。

入力電流が小さい場合、負荷が軽い状態であって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、入力電流が予め設定した閾値より小さい場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図７に示す同期整流回路は、低消費電力化を図ることができる。

なお、上述した第一〜第七実施形態において、各半導体パッケージ１０１〜１０７は、汎用パッケージ（例えばSOP-8）であることが望ましい。また、本発明に係る同期整流回路を電子機器（例えば液晶ＴＶ）に搭載することにより、当該電子機器の低消費電力化を図ることができる。ここで、図１〜図７に示す同期整流回路を電子機器に搭載した場合、当該同期整流回路は当該電子機器に内蔵されるスイッチングレギュレータとして機能する。

は、本発明の第一実施形態に係る同期整流回路の構成を示す図である。は、本発明の第二実施形態に係る同期整流回路の構成を示す図である。は、本発明の第三実施形態に係る同期整流回路の構成を示す図である。は、本発明の第四実施形態に係る同期整流回路の構成を示す図である。は、本発明の第五実施形態に係る同期整流回路の構成を示す図である。は、本発明の第六実施形態に係る同期整流回路の構成を示す図である。は、本発明の第七実施形態に係る同期整流回路の構成を示す図である。は、従来の同期整流型回路の一構成例を示す図である。

符号の説明

１整流用ＭＯＳＦＥＴ
２転流用ＭＯＳＦＥＴ
３基準電圧発生回路
４比較器
５制御回路
６制御用電源
７ＯＮ／ＯＦＦ回路
８直流電圧源
９転流用ＭＯＳＦＥＴ用オフ回路
１０入力電圧検出回路
１１出力電圧検出回路
１２デューティ検出回路
１３外部信号検出回路
１４ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路
１５入力電流検出回路
１０１〜１０７半導体パッケージ
Ｃ１コンデンサ
Ｌ１コイル
Ｒ１、Ｒ２抵抗
Ｔ１入力電圧端子
Ｔ２スイッチ電圧端子
Ｔ３フィードバック端子
Ｔ４グランド端子
Ｔ５ＯＮ／ＯＦＦ制御信号端子
Ｔ６出力電圧端子
Ｔ７外部信号端子
Ｔ８外部制御信号端子

Claims

整流用スイッチ素子と、転流用ＭＯＳＦＥＴと、前記整流用スイッチ素子及び前記転流用ＭＯＳＦＥＴをオン／オフ制御する制御手段と、フライホィールダイオードと、前記転流用ＭＯＳＦＥＴを強制的にオフにする転流用ＭＯＳＦＥＴオフ手段とを備え、
前記整流用スイッチ素子がオフであって、前記転流用ＭＯＳＦＥＴが前記転流用ＭＯＳＦＥＴオフ手段により強制的にオフになっているときに、前記フライホィールダイオードがオンになることを特徴とする同期整流回路。
前記同期整流回路の入力電圧を検出する入力電圧検出手段を備え、前記入力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。
前記同期整流回路の出力電圧を検出する出力電圧検出手段を備え、前記出力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。
前記整流用スイッチ素子のオンデューティを検出するデューティ検出手段を備え、前記デューティ検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。
前記転流用ＭＯＳＦＥＴオフ手段が外部信号に応じて前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。
前記外部信号が二つの信号である請求項５に記載の同期整流回路。
前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。
少なくとも前記整流用スイッチ素子と、前記転流用ＭＯＳＦＥＴと、前記制御手段と、前記転流用ＭＯＳＦＥＴオフ手段とを一つの半導体パッケージに搭載した請求項１〜７のいずれかに記載の同期整流回路。
請求項１〜８のいずれかに記載の同期整流回路を備えることを特徴とする電子機器。