JP2006286796A - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP2006286796A
JP2006286796A JP2005102747A JP2005102747A JP2006286796A JP 2006286796 A JP2006286796 A JP 2006286796A JP 2005102747 A JP2005102747 A JP 2005102747A JP 2005102747 A JP2005102747 A JP 2005102747A JP 2006286796 A JP2006286796 A JP 2006286796A
Authority
JP
Japan
Prior art keywords
substrate
chip
solder
oxide film
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005102747A
Other languages
English (en)
Inventor
Mutsumi Masumoto
睦 升本
Katsumi Terada
勝美 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2005102747A priority Critical patent/JP2006286796A/ja
Publication of JP2006286796A publication Critical patent/JP2006286796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実質的に実装精度を悪化させることなく、半田表面の酸化膜を効率よくかつ確実に除去して良好な接合を達成可能な実装方法を提供する。
【解決手段】基板とチップの電極またはバンプの少なくとも一方が半田で形成された、基板とチップを接合するに際し、基板とチップのいずれか一方に少なくとも2方向に超音波振動を与えて電極とバンプ間に相対的な複合振動による摩擦を発生させ、該摩擦により半田の表層の酸化膜を破壊し除去した後、加熱により半田を溶融させて接合することを特徴とする実装方法。
【選択図】図1

Description

本発明は、電極またはバンプの少なくとも一方が半田で形成された基板とチップの実装方法に関し、とくに、半田の表層に存在する酸化膜を効率よく除去して良好な接合を達成できるようにした実装方法に関する。
基板とチップの電極またはバンプの少なくとも一方が半田で形成されたフリップチップ接合においては、加熱接合前に、多かれ少なかれ半田の表層には酸化膜が形成されてしまう。この半田の酸化膜は濡れ性が悪いために接合界面を作ってしまい、その分接合強度を低下させるおそれがある。例えば、チップや基板のバンプや電極を半田をリフローして形成する際に、一次酸化により半田表面に酸化膜ができ、フリップチップ接合する際の半田溶融時には酸化膜は破壊されないため接合不良が発生するという問題があった。
このような酸化膜を除去するために、基板の電極(パッド)とチップのバンプを強く押しつけ、バンプにより酸化膜を破壊する方法が知られている(例えば、特許文献1)。しかし、このような高い圧力による破壊では、バンプに大きな荷重が加わるので、溶融時にバンプクラッシュを起こしてしまうおそれがある。
また、基板を保持するステージを、X、Y方向にモーターとボールネジを介して微振動させ、そのスクライブ動作により酸化膜を破壊する方法も考えられるが、微振動を与えるための高周波には限界があり、また、アライメント後に移動させることになるためアライメント精度が悪化するという問題がある。
一方、基板とチップの電極またはバンプの接合に、超音波を利用する技術が知られている(例えば、特許文献2、特許文献3)。しかし、これら特許文献2、特許文献3に記載の技術はいずれも、超音波振動を与えて接合面に微小凹凸を形成したり、超音波を利用して接合面を加熱したりするものであり、上記のような酸化膜除去に関しては全く考慮されていない。これに対し、特許文献4には、超音波振動を与えて酸化膜を除去することが記載されている。しかしながら、この特許文献4に記載の発明では、単に一つの振動子により超音波振動を付与する方式であるので、超音波振動の方向が一方向に限定され、バンプの片側のみで酸化膜が除去される傾向にあり、酸化膜を十分に除去することができない。そのため、接合面の一部に酸化膜が残り、接合不良等が発生するおそれがある。
特開平9−270443号公報 特開平6−283537号公報 特開2003−347336号公報 特開2000−174059号公報
そこで本発明の課題は、上記のような現状に鑑み、とくに超音波による微小な相対振動をより効果的に利用することにより、実質的に実装精度を悪化させることなく、半田表面の酸化膜を効率よくかつ確実に除去して良好な接合を達成可能な実装方法を提供することにある。
上記課題を解決するために、本発明に係る実装方法は、基板とチップの電極またはバンプの少なくとも一方が半田で形成された、基板とチップを接合するに際し、基板とチップのいずれか一方に少なくとも2方向に超音波振動を与えて電極とバンプ間に相対的な複合振動による摩擦を発生させ、該摩擦により半田の表層の酸化膜を破壊し除去した後、加熱により半田を溶融させて接合することを特徴とする方法からなる。
この実装方法においては、接合工程自体にて上記超音波振動を与えることにより、特に大きな効果が得られる。
上記超音波振動は少なくとも2方向に与えられ、複合振動を発生させて、半田の表層の酸化膜を破壊する。基板とチップの接合面間には、相対的な少なくとも2方向の方向性をもつ複合振動が与えられるので、少なくとも2方向の摩擦が発生し、前述の特許文献4に比べ、半田表層の酸化膜は、むらや偏りを生じることなく、所定の範囲全域にわたって極めて効率よく、しかも確実に破壊、除去されるようになる。この少なくとも2方向の超音波振動は、例えば、互いに直交する2方向(X軸、Y軸方向)に与えるようにすればよい。もちろん、3方向以上に超音波振動を与えてもよい。
このような本発明に係る実装方法においては、例えば、基板を保持するステージ側に超音波により複合振動を与えて、チップのバンプと基板の電極間に相対的な複合振動を起こして摩擦により酸化膜を効率よくかつ確実に破壊させ、除去する。そして、酸化膜除去後、そのまま加熱して半田を溶融させ、接合する。
このように、本発明に係る実装方法によれば、少なくとも2方向に超音波振動を与え電極とバンプ間に相対的な複合振動による摩擦を発生させて半田の表層の酸化膜を破壊、除去するようにしたので、半田の表層の酸化膜が所定の範囲にわたって確実に除去されることになり、それによって濡れ性が大幅に改善され、半田溶融による優れた接合状態が現出される。また、この酸化膜の除去を接合工程内で行うことで、再酸化する前に加熱することができ、効率的よく優れた酸化膜除去状態を維持して、安定した品質にて接合することが可能となる。
また、チップまたは基板を保持するステージに直接超音波振動を与えることができるので、アライメントテーブルはアライメント後の状態を保持したまま実装することが可能になり、その精度を悪化させずに接合できるようになる。
以下に、本発明の望ましい実施の形態を、図面を参照して説明する。
図1および図2は、本発明の一実施態様に係る実装方法を示している。図1において、1は電極2を備えた基板を、3は半田バンプ4を備えたチップを示している。基板1は、例えば、基板吸着孔5を備えた基板ステージ6に保持されており、チップ3は、例えば、同様にチップ吸着孔7を備えているとともに加熱手段として急速加熱可能なセラミックヒータ8を内蔵したボンディングヘッド9に保持されている。接合工程では、基板1とチップ3の相対位置関係が所定の位置関係にアライメントされた後、基板1の電極2に、チップ3のバンプ4が接合される。
上記接合を行うに際し、基板1とチップ3のいずれか一方に超音波振動が与えられる。本実施態様では、図2にも示すように、基板ステージ6に超音波振動子10a、10bが付設されており、基板ステージ6に、互いに直交する方向(X、Y方向)の超音波振動が与えられ、それを介して基板ステージ6に保持されている基板1に2方向の超音波振動が与えられる。すなわち、本実施態様では、超音波振動はX、Y方向の複合振動として与えられる。この超音波振動により、基板1の電極2とチップ3のバンプ4との間には、微小な相対的複合振動が生じ、この相対的複合振動により摩擦が発生する。この摩擦により、電極2やバンプ4の表層に存在していた酸化膜が効率よくかつ確実に破壊され、除去される。
例えば図3に示すように、基板1の電極2とチップ3のバンプ4の表層に酸化膜11a、11bが存在していたとすると、上記超音波振動に伴う相対的な複合微振動による摩擦により、酸化膜11a、11bは所定の範囲にわたって効率よく互いに破壊し合って除去され、両表面には新生面が現れ、その状態で当接されることになる。
この複合振動としての超音波振動による酸化膜11a、11bの破壊、除去を、接合工程でアライメント後に行えば、アライメントテーブルはそのままで(つまり、アライメント精度を維持したまま)、加熱による接合に移行できるので、精度を悪化させることなくチップ3を基板1に実装できる。
酸化膜11a、11bを除去して新生面が現れ、そのまま加熱接合することにより、基板1の電極2やチップ3のバンプ4の表面が再酸化する(二次酸化する)前に、加熱溶融による接合を完了でき、溶融部に濡れ性が改善され、安定して優れた接合状態(接合強度、電気的接合)を達成することができる。
なお、本発明において、基板やチップは各種の形態を採り得る。すなわち、本発明において、基板とは、例えば、樹脂基板、ガラス基板、フィルム基板、チップ、ウエハーなど、種類や大きさに関係なく、チップが実装される側の全てのものを含む。また、本発明において、チップとは、例えば、ICチップ、半導体チップ、光素子、表面実装部品、ウエハーなど、種類や大きさに関係なく、基板に実装される側の全てのものを含む。また、前記実施態様では、基板側に電極、チップ側にバンプを設けた例について説明したが、これら電極やバンプに限定されず、電気的な接続が可能なものであればいかなる形態のものであってもよい。
本発明に係る実装方法は、基板とチップの電極またはバンプの少なくとも一方が半田で形成されている場合の、あらゆる実装に適用できる。
本発明の一実施態様に係る実装方法を実施するための実装装置の概略構成図である。 図1の装置の部分概略平面図である。 図1の装置による酸化膜除去の様子の一例を示す説明図である。
符号の説明
1 基板
2 電極
3 チップ
4 バンプ(半田バンプ)
5 基板吸着孔
6 基板ステージ
7 チップ吸着孔
8 加熱手段としてのセラミックヒータ
9 ボンディングヘッド
10a、10b 超音波振動子
11a、11b 酸化膜

Claims (3)

  1. 基板とチップの電極またはバンプの少なくとも一方が半田で形成された、基板とチップを接合するに際し、基板とチップのいずれか一方に少なくとも2方向に超音波振動を与えて電極とバンプ間に相対的な複合振動による摩擦を発生させ、該摩擦により半田の表層の酸化膜を破壊し除去した後、加熱により半田を溶融させて接合することを特徴とする実装方法。
  2. 接合工程にて超音波振動を与える、請求項1の実装方法。
  3. 互いに直交する2方向に超音波振動を与える、請求項1または2の実装方法。
JP2005102747A 2005-03-31 2005-03-31 実装方法 Pending JP2006286796A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005102747A JP2006286796A (ja) 2005-03-31 2005-03-31 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005102747A JP2006286796A (ja) 2005-03-31 2005-03-31 実装方法

Publications (1)

Publication Number Publication Date
JP2006286796A true JP2006286796A (ja) 2006-10-19

Family

ID=37408393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005102747A Pending JP2006286796A (ja) 2005-03-31 2005-03-31 実装方法

Country Status (1)

Country Link
JP (1) JP2006286796A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151183A (ja) * 2011-01-17 2012-08-09 Advanced Systems Japan Inc 常温低周波ボンディング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115109A (ja) * 1993-10-15 1995-05-02 Nec Corp フリップチップボンディング方法及び装置
JPH10178071A (ja) * 1996-12-18 1998-06-30 Sony Corp チップボンディング装置及びチップボンディング方法
JPH11284028A (ja) * 1998-03-27 1999-10-15 Toshiba Corp ボンディング方法及びその装置
JP2002261122A (ja) * 2001-02-28 2002-09-13 Shibuya Kogyo Co Ltd ボンディング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115109A (ja) * 1993-10-15 1995-05-02 Nec Corp フリップチップボンディング方法及び装置
JPH10178071A (ja) * 1996-12-18 1998-06-30 Sony Corp チップボンディング装置及びチップボンディング方法
JPH11284028A (ja) * 1998-03-27 1999-10-15 Toshiba Corp ボンディング方法及びその装置
JP2002261122A (ja) * 2001-02-28 2002-09-13 Shibuya Kogyo Co Ltd ボンディング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151183A (ja) * 2011-01-17 2012-08-09 Advanced Systems Japan Inc 常温低周波ボンディング装置

Similar Documents

Publication Publication Date Title
JP5334843B2 (ja) 電子部品装着装置および電子部品装着方法
JP2008218528A (ja) 電子部品の実装方法および製造装置
JP2009105119A (ja) 半導体装置及びその製造方法
JP2006135249A (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP2004134445A (ja) 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP2000174059A (ja) 電子部品の実装方法
JP2006286796A (ja) 実装方法
JP2010219507A (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2007027346A (ja) 半導体装置の製造方法および製造装置
JP2005129844A (ja) 半導体チップ、半導体装置、回路基板及び電子機器
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
JP2005142210A (ja) 半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器
JP2005209833A (ja) 半導体装置の製造方法
JP4385878B2 (ja) 実装方法
JP2002083839A (ja) フリップチップ実装方法および半導体チップ
JP2006294688A (ja) 半導体装置およびその製造方法
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP2000216198A (ja) 半導体装置およびその製造方法
JP2001053097A (ja) スタッドバンプ形成方法
JP4992760B2 (ja) 半導体装置の実装方法
JP6012550B2 (ja) 半導体装置及びその製造方法
JP2812304B2 (ja) フリップチップ型半導体装置のリペア方法
JP2006332151A (ja) 半導体装置の実装方法
JPH1140610A (ja) バンプ付ワークの実装方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080312

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Effective date: 20100702

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907